JPH0716241B2 - Helical scan video recorder - Google Patents

Helical scan video recorder

Info

Publication number
JPH0716241B2
JPH0716241B2 JP1089060A JP8906089A JPH0716241B2 JP H0716241 B2 JPH0716241 B2 JP H0716241B2 JP 1089060 A JP1089060 A JP 1089060A JP 8906089 A JP8906089 A JP 8906089A JP H0716241 B2 JPH0716241 B2 JP H0716241B2
Authority
JP
Japan
Prior art keywords
pulse
reproduction
timing
pseudo
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1089060A
Other languages
Japanese (ja)
Other versions
JPH02266775A (en
Inventor
義樹 廣瀬
修一 飛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1089060A priority Critical patent/JPH0716241B2/en
Publication of JPH02266775A publication Critical patent/JPH02266775A/en
Publication of JPH0716241B2 publication Critical patent/JPH0716241B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、スローモーシヨン再生時テープを間欠送りし
て静止画フレーム再生をくり返すヘリカルスキヤン式の
ビデオテープレコーダに関する。
Description: TECHNICAL FIELD The present invention relates to a helical scan type video tape recorder that repeats still image frame reproduction by intermittently feeding a tape during slow motion reproduction.

[従来の技術] 従来、2ヘツド,ヘリカルスキヤン式のビデオテープレ
コーダ(以下VTRという)には、スローモーシヨン再生
時、ヘツド切換パルスを基準にした起動パルスと、テー
プの再生コントロールパルスを基準にした制動パルスと
に基き、キヤプスタンモータを間欠駆動してテープを再
生状態で間欠送りし、少しずつ変化する画像の静止画フ
レーム再生をくり返すものがある。
[Prior Art] Conventionally, a two-head, helical scan type video tape recorder (hereinafter referred to as a VTR) is based on a start pulse based on a head switching pulse and a tape playback control pulse during slow motion playback. There is a method in which a capstan motor is intermittently driven based on a braking pulse to intermittently feed a tape in a reproducing state, and a still image frame reproduction of an image which is gradually changed is repeated.

ところで、例えばPAL方式のテレビジヨン放送において
は、フイルム記録された映画等は2フイールドずつ同じ
駒の画像になるようにして放送され、この放送をVTRで
記録する際は、記録開始時の垂直同期信号に応じて奇数
又は偶数フイールドから記録が始まる。
By the way, in PAL television broadcasting, for example, a film-recorded movie or the like is broadcast in such a manner that two fields each have the same frame image. When recording this broadcast with a VTR, a vertical synchronization signal at the start of recording is recorded. Recording starts from an odd or even field depending on the.

[発明が解決しようとする課題] 前記従来のヘリカルスキヤン式のVTRの場合、スローモ
ーシヨン再生時のテープ停止位置が再生時の再生コント
ロールパルスによつて固定され、常に奇数又、又は偶数
のフイールドからの2フイールドによつて静止画フレー
ム再生が行われるため、前記映画等の放送を記録したテ
ープのような2フイールドずつ同じ画像が記録されてフ
レーム毎に画像が変わるようなテープのスローモーシヨ
ン再生時、以下に説明する問題点がある。
[Problems to be Solved by the Invention] In the case of the conventional helical scan type VTR, the tape stop position during slow motion playback is fixed by the playback control pulse during playback, and is always from an odd or even field. Since the still image frame reproduction is performed by the two fields, the slow motion reproduction of the tape in which the same image is recorded every two fields and the image changes for each frame like the tape recording the broadcast of the movie etc. However, there are problems described below.

すなわち、同じ画像が記録される2フイールドのフイー
ルド順がテープによつて異なるため、スローモーシヨン
再生時、テープによつては静止画フレーム再生の2フイ
ールドの画像が同じ画像にならない事態,すなわちフイ
ールドずれが生じ、この場合、画像再生される静止画像
がぶれ、良好な再生が行えなくなる問題点がある。
That is, since the order of the two fields in which the same image is recorded differs depending on the tape, the situation in which the two fields of still image frame playback do not become the same image depending on the tape during slow motion playback, that is, the field shift Occurs, and in this case, there is a problem that a still image to be reproduced is blurred and good reproduction cannot be performed.

そこで、前記フイールドずれの発生時、使用者の釦操作
に基き、つぎの間欠送りの起動パルスのタイミングをヘ
ツド切換パルスの半周期ずらし、テープ停止位置を1フ
イールドずらして補正することが考えられる。
Therefore, it is conceivable that when the field shift occurs, the timing of the next intermittent feed start pulse is shifted by a half cycle of the head switching pulse and the tape stop position is shifted by one field based on the button operation by the user.

しかし、起動パルスの発生タイミングをずらしても、前
記再生コントロールパルスがテープの一定量(1フレー
ム)の送りにより発生するため、実際には1フイールド
だけずらすことはできない。
However, even if the generation timing of the start pulse is shifted, the reproduction control pulse is generated by feeding a fixed amount (1 frame) of the tape, so that it cannot be actually shifted by 1 field.

また、キヤプスタンモータの回転速度検出パルスを利用
し、この検出パルスを、計数してテープの1フイールド
の送りを検出し、この検出に基づいてテープ停止位置を
1フイールドずらすことが考えられるが、テレビジヨン
方式の相違等により1フイールドの検出パルス数が整数
倍にならないときは、1フイールドだけずらすことがで
きない。
In addition, it is conceivable that a rotation speed detection pulse of the capstan motor is used, the detection pulse is counted to detect the feed of one field of the tape, and the tape stop position is shifted by one field based on this detection. However, when the number of detected pulses in one field does not become an integral multiple due to the difference in television system and the like, it cannot be shifted by one field.

本発明は、スローモーシヨン再生の再生する2フイール
ドのフイールドずれの発生時、テレビジヨン方式の相違
等によらず、テープ停止位置を1フイールドずらして適
正な再生が行えるようにしたヘリカルスキヤン式のVTR
を提供することを目的とする。
The present invention is a helical scan type VTR capable of performing proper reproduction by shifting the tape stop position by one field regardless of the difference in the television system when a field deviation of two fields to be reproduced in the slow motion reproduction occurs.
The purpose is to provide.

[課題を解決するための手段] 前記目的を達成するため、本発明のヘリカルスキヤン式
のVTRにおいては、キヤプスタンモータの回転速度検出
パルスの計数し再生コントロールパルスから1フイール
ドずれたタイミングで擬似コントロールパルスを発生す
るカウンタと、 静止画フレーム再生のフイールドずれの発生時再生コン
トロールパルスの代わりに擬似コントロールパルスを基
準にして制動パルスを形成する制動パルス作成回路と 擬似コントロールパルスの適正な発生タイミングが回転
速度検出パルスの整数個の計数タイミングからずれる状
態時に擬似コントロールパルスの発生タイミングを起動
パルスの発生毎に適正な発生タイミングの前,後のカウ
ンタの計数値のタイミングに交互に切換える擬似コント
ロールパルス出力回路とを備える。
[Means for Solving the Problems] In order to achieve the above object, in the helical scan type VTR of the present invention, the rotation speed detection pulses of the capstan motor are counted and simulated at a timing shifted by one field from the reproduction control pulse. The counter that generates the control pulse, the braking pulse creation circuit that forms the braking pulse based on the pseudo control pulse instead of the playback control pulse when the field deviation of the still image frame playback occurs, and the appropriate timing of the pseudo control pulse generation Pseudo control pulse output that alternately switches the generation timing of the pseudo control pulse to the timing of the count value of the counter before and after the proper generation timing at each generation of the start pulse when the count is deviated from the count timing of the rotation speed detection pulse With circuit That.

[作用] 前記のように構成されたヘリカルスキヤン式のVTRの場
合、2フイールドずつ同じ画像が記録されたテープのス
ローモーシヨン再生時、テープ停止位置に基き静止画フ
レーム再生の2フイールドの画像が同じにならなず、フ
イールドずれが発生すると、再生コントロール信号から
1フイールドずれたカウンタの擬似コントロールパルス
が制動パルス作成回路に入力される。
[Operation] In the case of the helical scan type VTR configured as described above, when the slow motion reproduction of the tape in which the same image is recorded every two fields, the two field images of the still image frame reproduction based on the tape stop position are the same. If a field deviation occurs, the counter pseudo control pulse, which is one field away from the reproduction control signal, is input to the braking pulse creation circuit.

そして、擬似コントロールパルスを基準にした制動パル
スにより、以降のテープ停止位置が再生コントロールパ
ルスに基く位置から1フイールドずれ、1フイールドず
れた静止画フレーム再生がくり返される。
Then, by the braking pulse based on the pseudo control pulse, the still image frame reproduction in which the subsequent tape stop position deviates by 1 field and 1 field from the position based on the reproduction control pulse is repeated.

さらに、擬似コントロールパルス出力回路を備えること
により、静止画フレーム再生毎に、擬似コントロールパ
ルスの発生タイミングが適正な発生タイミングの前,後
に交互に変化し、テレビジヨン方式の相違等によりキヤ
プスタンモータの1フイールドの回転速度検出パルス数
が整数にならず、前記適正な発生タイミングがカウンタ
の整数個の計数タイミングからずれるときにも、1フイ
ールドずれた静止画フレーム再生をくり返してスローモ
ーシヨン再生が行える。
Further, by providing the pseudo control pulse output circuit, the generation timing of the pseudo control pulse is alternately changed before and after the proper generation timing for each still image frame reproduction, and the capstan motor is changed due to the difference in the television system. Even when the number of rotation speed detection pulses of 1 field is not an integer and the appropriate generation timing deviates from the counting timing of the integer number of the counter, slow motion reproduction can be performed by repeating reproduction of still image frames shifted by 1 field. .

[参考例] 参考例を示した第1図ないし第5図について説明する。[Reference Example] FIGS. 1 to 5 showing a reference example will be described.

第1図はPAL方式のビデオ信号を録再する2ヘツド,ヘ
リカルスキヤン式のVTRを示し、同図において、(1)
はキヤプスタンモータの回転速度検出パルス(以下FGパ
ルスという)の入力端子、(2)はテープのフレーム毎
の再生コントロールパルス(以下CTLパルスという)の
入力端子、(3)はスローモーシヨン再生の通常/特殊
のモード信号の入力端子、(4)はヘツド切換パルス
(以下SWパルスという)の入力端子である。
Figure 1 shows a two-head, helical-scan VTR that records and reproduces PAL video signals. In the figure, (1)
Is an input terminal for the rotation speed detection pulse (hereinafter referred to as FG pulse) of the capstan motor, (2) is an input terminal for a reproduction control pulse (hereinafter referred to as CTL pulse) for each frame of the tape, and (3) is for slow motion reproduction. A normal / special mode signal input terminal, and (4) is a head switching pulse (hereinafter referred to as SW pulse) input terminal.

(5)はFGパルスを計数するカウンタであり、擬似コン
トロールパルス(以下擬似CTLパルスという)を出力す
る。(6)はモード信号によつてCTLパルスと擬似CTLパ
ルスとを切換えて出力する切換スイツチ、(7)は切換
スイツチ(6)の出力パルスが入力される制動パルス作
成回路である。
(5) is a counter that counts FG pulses and outputs a pseudo control pulse (hereinafter referred to as a pseudo CTL pulse). (6) is a switching switch for switching and outputting a CTL pulse and a pseudo CTL pulse according to a mode signal, and (7) is a braking pulse generating circuit to which the output pulse of the switching switch (6) is input.

(8)はSWパルスを反応するインバータ、(9)はモー
ド信号によつてSWパルスとインバータ(8)の反転SWパ
ルスとを切換えて出力する切換スイツチ、(10)は切換
スイツチ(9)の出力パルスが入力される起動パルス作
成回路である。
(8) is an inverter that responds to the SW pulse, (9) is a switching switch that switches and outputs the SW pulse and the inverted SW pulse of the inverter (8) according to the mode signal, and (10) is a switching switch (9). It is a starting pulse generation circuit to which an output pulse is input.

(11)は制動パルス作成回路(7)の制動パルス,起動
パルス作成回路(10)の起動パルスが入力されるオアゲ
ート、(12)はオアゲート(11)の出力パルスをキヤプ
スタンモータの駆動回路(以下キヤプスタン駆動回路と
いう)に供給する出力端子、(13)は制動パルス作成回
路(7)の正/逆回転指令用の制御信号をキヤプスタン
駆動回路に供給する出力端子である。
(11) is an OR gate to which the braking pulse of the braking pulse creating circuit (7) and the starting pulse of the starting pulse creating circuit (10) are input, and (12) outputs the output pulse of the OR gate (11) to the drive circuit of the capstan motor. (13) is an output terminal for supplying to the capstan drive circuit, and (13) is an output terminal for supplying a control signal for forward / reverse rotation command of the braking pulse generating circuit (7) to the capstan drive circuit.

(14)は入力端子(10)のSWパルスを映像再生回路に供
給する出力端子、(15)は切換スイツチ(9)の出力パ
ルスが入力される擬似垂直同期信号作成回路、(16)は
作成回路(15)の擬似垂直同期信号を映像再生回路に供
給する出力端子である。
(14) is an output terminal that supplies the SW pulse of the input terminal (10) to the video reproduction circuit, (15) is a pseudo vertical synchronization signal generation circuit to which the output pulse of the switching switch (9) is input, and (16) is generated An output terminal for supplying a pseudo vertical synchronizing signal of the circuit (15) to the video reproducing circuit.

そして、入力端子(1)のFGパルスは、キヤプスタンモ
ータの回転速度検出周波数発電器の出力パルスに基いて
形成され、キヤプスタンモータの回転速度に応じて周波
数が変化する。
Then, the FG pulse of the input terminal (1) is formed based on the output pulse of the rotation speed detection frequency generator of the capstan motor, and the frequency changes according to the rotation speed of the capstan motor.

また、ヘツドシリンダの1対のビデオヘツドのアジマス
角をA,Bとすると、記録時、テープにAアジマスのトラ
ツクとBアジマスのトラツクとが交互に形成される。
When the azimuth angles of the pair of video heads of the head cylinder are A and B, the A azimuth track and the B azimuth track are alternately formed on the tape during recording.

つぎに、スローモーシヨン再生時の動作について説明す
る。
Next, the operation during slow motion reproduction will be described.

まず、入力端子(4)のSWパルスは第2図(a)に示す
ように、両ビデオヘツドの切換えに同期してヘツドシリ
ンダの半回転毎にハイレベル(以下Hという),ローレ
ベル(以下Lという)に交互に変化する。
First, as shown in FIG. 2 (a), the SW pulse of the input terminal (4) is synchronized with the switching of both video heads and is at a high level (hereinafter referred to as H) or a low level (hereinafter referred to as H) every half rotation of the head cylinder. Alternate).

そして、スローモーシヨン再生釦の操作等に基き、通常
のスローモーシヨン再生に設定されると、入力端子
(3)のモード信号が第2図(b)に示すようにLにな
り、切換スイツチ(6)が入力端子(2)のCTLパルス
の出力に保持され、切換スイツチ(9)が入力端子
(4)のSWパルスの出力に保持される。
Then, when the normal slow motion playback is set based on the operation of the slow motion playback button or the like, the mode signal of the input terminal (3) becomes L as shown in FIG. 2 (b) and the switching switch (6 ) Is held by the output of the CTL pulse of the input terminal (2), and the switching switch (9) is held by the output of the SW pulse of the input terminal (4).

このとき、起動パルス作成回路(10)は切換スイツチ
(9)を介した第2図(c)のSWパルスの分周等に基
き、入力パルスの6周期毎の立下りから期間τaだけ遅
れて第2図(d)の起動パルスを形成する。
At this time, the start pulse generation circuit (10) is delayed by a period τa from the trailing edge of every 6 cycles of the input pulse based on the frequency division of the SW pulse of FIG. 2 (c) via the switching switch (9). The starting pulse shown in FIG. 2 (d) is formed.

そして、起動パルスがオアゲート(11),出力端子(1
2)を介してキヤプスタン駆動回路に供給され、キヤプ
スタンモータが起動されてテープが走行し、テープ走行
状態で再生が行われる。
And the start pulse is OR gate (11), output terminal (1
It is supplied to the capstan drive circuit via 2), the capstan motor is activated and the tape runs, and playback is performed in the tape running state.

さらに、テープに記録されたコントロールパルスが再生
され、入力端子(2)に第2図(e)のCTLパルスが入
力される。
Further, the control pulse recorded on the tape is reproduced, and the CTL pulse of FIG. 2 (e) is input to the input terminal (2).

そして、制動パルス作成回路(7)は切換スイツチ
(6)を介したCTLパルスの立上りエツジでトリガされ
る固定時定数の単安定マルチバイブレータ(以下モノマ
ルチという)と、このモノマルチの出力の立下りエツジ
でトリガされる可変時定数のモノマルチとを有し、再生
コントロールパルスの立上りから期間τbだけ遅れて第
2図(f)の制動パルスを形成する。
Then, the braking pulse creating circuit (7) has a fixed time constant monostable multivibrator (hereinafter referred to as “monomulti”) which is triggered by the rising edge of the CTL pulse through the switching switch (6) and the output of this monomulti. It has a variable time constant monomulti that is triggered by a falling edge, and forms the braking pulse of FIG. 2 (f) with a delay of a period τb from the rising edge of the reproduction control pulse.

この制動パルスがオアゲート(11),出力端子(12)を
介してキヤプスタン駆動回路に供給されると同時に、制
動パルス作成回路(7)から出力端子(13)を介してキ
ヤプスタン駆動回路に逆回転指令用の制御信号が供給さ
れ、キヤプスタンモータが逆回転制動されてテープの走
行が1フレームのテープ送り後に停止、静止画フレーム
再生に移行する。
This braking pulse is supplied to the capstan drive circuit via the OR gate (11) and the output terminal (12), and at the same time, a reverse rotation command is issued from the braking pulse creation circuit (7) to the capstan drive circuit via the output terminal (13). The control signal is supplied, the capstan motor is braked in the reverse direction, and the tape running is stopped after feeding the tape for one frame, and the still image frame reproduction is started.

以降、SWパルスを基準にした起動パルスとCTLパルスを
基準にした制動パルスとが交互に形成され、テープを1
フレームずつ間欠送りして静止画フレーム再生がくり返
えされる。
Thereafter, the start pulse based on the SW pulse and the braking pulse based on the CTL pulse are alternately formed, and the tape 1
Frame playback is repeated by repeating frame by frame.

この通常のスローモーシヨン再生時のヘツドトレースを
公知のトラツクパターン座標法で示すと、例えば第3図
(a)の実線A,A′の範囲がトレース範囲になる。
When the head trace during the normal slow motion reproduction is shown by the known track pattern coordinate method, for example, the range of the solid lines A and A'in FIG. 3 (a) becomes the trace range.

そして、第3図(a)の斜線部がテープのトラツクアジ
マスのとヘツドアジマスとが一致する再生出力部分とな
り、この部分に基く再生エンベロープ波形は同図(b)
に示すようになる。
The shaded area in FIG. 3 (a) is the reproduction output portion where the track azimuth of the tape and the head azimuth coincide, and the reproduction envelope waveform based on this portion is the reproduction output waveform.
As shown in.

また、切換スイツチ(9)を介したSWパルスが擬似垂直
同期信号作成回路(15)に入力され、この作成回路(1
5)によりSWパルスの立上り,立下りに同期した第2図
(g)のt1,t2の挿入タイミングで擬似垂直同期信号が
形成される。
Further, the SW pulse via the switching switch (9) is input to the pseudo vertical synchronizing signal generating circuit (15), and the generating circuit (1
By 5), the pseudo vertical sync signal is formed at the insertion timing of t 1 and t 2 in FIG. 2 (g) synchronized with the rising and falling of the SW pulse.

そして、出力端子(16)の擬似垂直同期信号に基き、静
止画フレーム再生時の画面の縦揺れが防止される。
Then, based on the pseudo vertical synchronizing signal of the output terminal (16), vertical pitching of the screen is prevented during reproduction of a still image frame.

が形成される。Is formed.

つぎに、テレビジヨン放送の映画等がテープに記録され
ている場合、テープ停止位置に基き、通常のスローモー
シヨン再生で静止画像にぶれが生じ、フイールドずれが
発生すると、釦操作又は静止画フレーム再生の2フイー
ルドの再生信号の比較に基き、モード信号が特殊側,す
なわちHに反転する。
Next, when a movie of TV broadcasting is recorded on the tape, if a blur occurs in the still image due to the normal slow motion playback based on the tape stop position and a field shift occurs, button operation or still image frame playback is performed. The mode signal is inverted to the special side, that is, H based on the comparison of the reproduced signals of the two fields.

この反転は例えはマイクロコンピユータ構成のタイミン
グ制御回路により、起動パルスの形成とほぼ同時に行わ
れる。
This inversion is performed almost simultaneously with the formation of the start pulse by, for example, a timing control circuit having a microcomputer configuration.

そして、モード信号のHへの反転により、切換スイツチ
(6)がカウンタ(5)の擬似CTLパルスの出力に切換
わるとともに、切換スイツチ(9)がインバータ(8)
の反転パルスの出力に切換わる。
Then, by inverting the mode signal to H, the switching switch (6) switches to the output of the pseudo CTL pulse of the counter (5), and the switching switch (9) switches to the inverter (8).
Switch to the output of the inversion pulse of.

また、カウンタ(5)はCTLパルスでリセツトされると
ともにFGパルスを計数し、設定値に達する毎に擬似CTL
パルスを発生する。
The counter (5) is reset by the CTL pulse and counts the FG pulse.
Generate a pulse.

そして、前記設定値はCTLパルスよりテープ送り量で1
フイールド前に擬似CTLパルスが発生するように設定さ
れ、起動パルスでテープが1フイールド送られたとき
に、第2図(h)の擬似CTLパルスが切換スイツチ
(6)を介して制動パルス(7)に供給される。
Then, the set value is 1 in the tape feed amount from the CTL pulse.
The pseudo CTL pulse is set to be generated before the field, and when the tape is sent by one field by the start pulse, the pseudo CTL pulse of FIG. 2 (h) is transmitted through the switching switch (6) to the braking pulse (7). ) Is supplied to.

したがつて、モード信号の切換直後は、通常より1フイ
ールド前のテープ送り状態で制動パルスが形成され、こ
のパルスに基きテープの停止位置がCTLパルスに基く位
置から1フイールドずれ、静止画フレーム再生される2
フイールドが同じ画像の2フイールドに補正される。
Therefore, immediately after the mode signal is switched, a braking pulse is formed in the tape feed state one field before the normal, and based on this pulse, the tape stop position deviates from the position based on the CTL pulse by one field, and the still image frame is reproduced. Done 2
The field is corrected to 2 fields of the same image.

すなわち、モード信号がHに切換わると、ヘツドトレー
スが例えば第3図(a)の実線B,B′の範囲になり、こ
のとき、切換わりによるミストラツク等が発生せず、直
ちに1フイールドずれた状態に移行し、再生エンベロー
プが同図(c)に示すようになる。
That is, when the mode signal is switched to H, the head trace becomes, for example, within the range of solid lines B and B'in FIG. 3 (a). The state shifts, and the reproduction envelope becomes as shown in FIG.

また、テープの走行が停止すると、キヤプスタンモータ
の回転停止に基き、FGパルスが出力されなくなつてカウ
ンタ(5)の計数が停止する。
When the tape running stops, the counter (5) stops counting because the FG pulse is no longer output based on the rotation stop of the capstan motor.

また、切換スイツチ(9)の切換えに基き、起動パルス
作成回路(10),擬似垂直同期信号作成回路(15)の入
力パルスの位相が反転し、擬似垂直同期信号も1フイー
ルドずれて形成される。
Further, based on the switching of the switching switch (9), the phases of the input pulses of the starting pulse generating circuit (10) and the pseudo vertical synchronizing signal generating circuit (15) are inverted, and the pseudo vertical synchronizing signal is also shifted by one field. .

そしてインバータ(8)の反転SWパルスに基き、起動パ
ルス作成回路(10)はSWパルスの入力時と同様にして起
動パルスを形成し、このパルスで再びキヤプスタンモー
タが回転してテープが走行する。
Then, based on the inverted SW pulse of the inverter (8), the start pulse creation circuit (10) forms a start pulse in the same way as when the SW pulse is input, and this pulse causes the capstan motor to rotate again and the tape to run. To do.

このとき、テープ停止位置のずれに基き、CTLパルスが
モード切換信号の切換前より早く発生し、カウンタ
(5)が直ちにリセツトされ、テープが2フイールド送
られたときに擬似CTLパルスが発生する。
At this time, the CTL pulse is generated earlier than before the switching of the mode switching signal based on the shift of the tape stop position, the counter (5) is immediately reset, and the pseudo CTL pulse is generated when the tape is fed by two fields.

したがつて、テープが停止位置から1フレーム送られて
再び静止画フレーム再生に移行し、以降、モード信号が
Lに反転するまで反転SWパルスを基準にした起動パルス
と擬似CTLパルスを基準にした制動パルスとが交互に形
成され、通常のスローモーシヨン再生時よりテープ停止
位置が1フイールドずれた状態でスローモーシヨン再生
が行なわれる。
Therefore, the tape is sent from the stop position for one frame and the still image frame reproduction is started again. After that, the start pulse and the pseudo CTL pulse based on the inversion SW pulse are used as a reference until the mode signal is inverted to L. The braking pulses are alternately formed, and the slow motion reproduction is performed with the tape stop position being shifted by one field from the normal slow motion reproduction.

なお、擬似CTLパルスに基く最初の制動パルスの発生
後、起動パルスの発生を禁止すると、1フイールドずれ
た静止画再生を行なうこともできる。
It should be noted that if the generation of the starting pulse is prohibited after the generation of the first braking pulse based on the pseudo CTL pulse, it is possible to reproduce the still image deviated by one field.

[実施例] 1実施例について、第4図及び第5図を参照して説明す
る。
[Embodiment] An embodiment will be described with reference to FIGS. 4 and 5.

第4図において、(17)はキヤプスタンモータ、(18)
はFGパルスを発生する周波数発電器、(19)はFGパルス
を増幅するアンプ、(20)はCTLパルスを出力するコン
トロールヘツド、(21)はCTLパルスを増幅するアンプ
である。
In FIG. 4, (17) is a capstan motor, (18)
Is a frequency generator that generates an FG pulse, (19) is an amplifier that amplifies the FG pulse, (20) is a control head that outputs a CTL pulse, and (21) is an amplifier that amplifies the CTL pulse.

(22)は第1図のカウンタ(5)に相当するカウンタで
あり、クロツク端子(ck),リセツト端子(r)がアン
プ(19),(21)に接続されている。(23)は擬似CTL
パルス出力回路であり、フリツプフロツプ(24),イク
スクルシブノアゲートからなるn個の等価演算ゲート
(以下EXNORという)(25)及びアンゲート(26),計
数値設定器(26)からなる。
Reference numeral (22) is a counter corresponding to the counter (5) in FIG. 1, and has a clock terminal (ck) and a reset terminal (r) connected to the amplifiers (19) and (21). (23) is a pseudo CTL
This is a pulse output circuit, which is composed of a flip-flop (24), n equivalent arithmetic gates (hereinafter referred to as EXNOR) (25) consisting of exclusive NOR gates, an ungate (26), and a count value setter (26).

(27),(28)は第1図の起動パルス作成回路(10),
制動パルス作成回路(7)に相当する起動パルス作成回
路,制動パルス作成回路である。
(27) and (28) are the starting pulse generation circuit (10) of FIG.
A starting pulse creating circuit and a braking pulse creating circuit corresponding to the braking pulse creating circuit (7).

(29)は第1図のオアゲート(11)に相当するオアゲー
ト、(30)はキヤプスタン速度,位相制御回路であり、
アンプ(19)を介したFGパルス,アンプ(21)を介した
CTLパルス及びオアゲート(29)の出力パルスが入力さ
れ、スローモーシヨン再生時は速度制御信号を形成す
る。
(29) is an OR gate corresponding to the OR gate (11) in FIG. 1, (30) is a capstan speed / phase control circuit,
FG pulse via amplifier (19), via amplifier (21)
The CTL pulse and the output pulse of the OR gate (29) are input to form a speed control signal during slow motion reproduction.

(31),(32)はオアゲート(29)の出力パルス,速度
制御信号を加算するダイオード、(33)はキヤプスタン
駆動回路であり、オアゲート(29)の出力パルス,ダイ
オード(31),(32)の加算信号及び制動パルス作成回
路(28)の正/逆回転指令用の制御信号が入力される。
(31) and (32) are output gates of the OR gate (29), a diode for adding the speed control signal, (33) is a capstan drive circuit, and the output pulse of the OR gate (29), the diodes (31) and (32) And the control signal for forward / reverse rotation command of the braking pulse creation circuit (28) are input.

そして、スローモーシヨン再生時、カウンタ(22)はア
ンプ(21)を介したコントロールヘツド(20)のCTLパ
ルスでリセツトされるとともに、アンプ(19)を介した
周波数発電器(18)のFGパルスを計数し、計数値に応じ
てカウンタ(22)のLSBから順のnビツトの出力端子(q
0),(q1),…,(qn-1)の各ビツト出力が変化す
る。
During slow motion reproduction, the counter (22) is reset by the CTL pulse of the control head (20) via the amplifier (21) and the FG pulse of the frequency generator (18) via the amplifier (19). Counts and outputs n bits in order from the LSB of the counter (22) according to the count value (q
Each bit output of 0 ), (q 1 ), ..., (qn -1 ) changes.

ところで、キヤプスタンモータ(17),発電器(18)等
は、通常、カウンタ(22)がFGパルスを整数個(所定
数)計数したときに、テープが1フイールド送られて擬
似CTLパルスの最適な発生タイミングになるように設定
される。
By the way, in the capstan motor (17), the generator (18), etc., when the counter (22) counts an integer number (predetermined number) of FG pulses, the tape is sent by one field and the pseudo CTL pulse is generated. It is set so as to have an optimum generation timing.

しかし、キヤプスタンモータ(17),発電器(18)等を
テレビジヨン方式等の異なるVTRの製造に共用する場
合、規格の差等に基き、つぎに説明するように擬似CTL
パルスの最適な発生タイミングがFGパルスの整数個の計
数タイミングからずれる事態が発生する。
However, when the capstan motor (17), the generator (18), etc. are used for the manufacture of different VTRs such as the television system, the pseudo CTL is used as explained below based on the differences in the standards.
A situation occurs in which the optimal pulse generation timing deviates from the integer FG pulse counting timing.

例えば、キヤプスタンモータ(17),発電器(18)等を
NTSC方式,PAL方式のVHSタイプのVTRの製造に共用する場
合、キヤプスタンモータ(17)の1回転当りのFGパルス
数を720とし、NTSC方式の標準モード,3倍モードでFGパ
ルスの周波数が2160Hz,760Hzになるように設定すると、
PAL方式の標準モードではFGパルスの周波数が1513Hzに
なる。
For example, a capstan motor (17), a generator (18), etc.
When used for the manufacture of VSC of VHS type of NTSC system and PAL system, the number of FG pulses per rotation of the capstan motor (17) is 720, and the frequency of FG pulse in standard mode and triple mode of NTSC system Is set to be 2160Hz, 760Hz,
In the standard mode of PAL system, the frequency of FG pulse is 1513Hz.

この場合、NTSC方式のVTRにおいては、標準モード,3倍
モードの1フイールドのテープ送りに相当するパルス数
が36(=2160/60),12(=720/60)になるため、カウン
タ(22)がFGパルスを36又は12計数したときに擬似CTL
パルスの最適な発生タイミングになる。
In this case, in the NTSC system VTR, the number of pulses corresponding to one field tape feed in standard mode and triple mode is 36 (= 2160/60), 12 (= 720/60), so the counter (22 ) Counts 36 or 12 FG pulses, the pseudo CTL
The optimum pulse generation timing is reached.

一方、PAL方式のVTRにおいては、標準モードの1フイー
ルドのテープ送りに相当するパルス数が、計算上は30.2
6(=1513/50)となり擬似CTLパルスの最適なタイミン
グがFGパルスの整数個の計数タイミングからずれる。
On the other hand, in the PAL system VTR, the number of pulses corresponding to the standard mode 1 field tape feed is 30.2 in the calculation.
It becomes 6 (= 1513/50), and the optimum timing of the pseudo CTL pulse deviates from the counting timing of the integer number of FG pulses.

そして、カウンタ(22)がFGパルスを30又は31個計数し
たときに擬似CTLパルスを発生するようにしても、適正
な発生タイミングからの誤差に基き、テープ停止位置が
次第にずれる等の不都合が生じる。
Then, even if the counter (22) generates a pseudo CTL pulse when counting 30 or 31 FG pulses, there arises an inconvenience such as a tape stop position being gradually displaced based on an error from an appropriate generation timing. .

そこで、この実施例においては擬似CTLパルス出力回路
(23)を設け、前述の不都合を解消している。
Therefore, in this embodiment, a pseudo CTL pulse output circuit (23) is provided to eliminate the above-mentioned inconvenience.

すなわち、PAL方式のVTRに適用し、擬似CTLパルスの最
適な発生タイミングがFGパルスのパルス数で30.26パル
スとなる場合は、つぎに説明するようになる。
That is, when applied to a PAL VTR and the optimum generation timing of the pseudo CTL pulse is 30.26 pulses in the number of FG pulses, it will be described below.

まず、第5図(a)に示す入力端子(4)のSWパルスに
基き、起動パルス作成回路(27)は同図(b)に示す起
動パルスを形成し、この起動パルスがオアゲート(2
9),ダイオード(31)を介してキヤプスタン駆動回路
(33)に供給され、キヤプスタンモータ(17)が起動さ
れてテープが走行する。
First, based on the SW pulse of the input terminal (4) shown in FIG. 5 (a), the start pulse creating circuit (27) forms the start pulse shown in FIG. 5 (b), and this start pulse is generated by the OR gate (2).
9), supplied to the capstan drive circuit (33) through the diode (31), the capstan motor (17) is activated, and the tape runs.

そして、キヤプスタンモータ(17)の回転に基き、アン
プ(19)を介した第5図(c)のFGパルスがカウンタ
(22),キヤプスタン速度,位相制御回路(30)に入力
される。
Then, based on the rotation of the capstan motor (17), the FG pulse of FIG. 5 (c) is input to the counter (22), the capstan speed, and the phase control circuit (30) via the amplifier (19).

また、テープの走行に基き、アンプ(21)を介した第5
図(d)のCTLパルスがカウンタ(22),制動パルス作
成回路(28)及びキヤプスタン速度,位相制御回路(3
0)に入力される。
Also, based on the running of the tape, the fifth via the amplifier (21)
The CTL pulse shown in Fig. (D) is the counter (22), the braking pulse creation circuit (28), the capstan speed, and the phase control circuit (3).
It is input to 0).

そして、カウンタ(22)はFGパルスを計数するとともに
CTLパルスの立上りのエツジでリセツトされ、その計数
値が第5図(e)に示すように変化し、この変化に応じ
て各出力端子q0〜(qn)がH,Lに変化する。
Then, the counter (22) counts the FG pulse and
The reset value is reset at the rising edge of the CTL pulse, the count value changes as shown in FIG. 5 (e), and the output terminals q 0 to (q n ) change to H and L according to this change.

また、スローモーシヨン再生時、キヤプスタン速度,位
相制御回路(30)はFGパルスに基く速度制御のみを実行
し、速度制御信号をダイオード(32)を介してキヤプス
タン駆動回路(33)に供給し、起動後のキヤプスタンモ
ータ(17)の速度をサーボ制御し、テープの走行を安定
化する。
Also, during slow motion reproduction, the capstan speed / phase control circuit (30) executes only speed control based on the FG pulse, and supplies the speed control signal to the capstan drive circuit (33) via the diode (32) to start. The speed of the later capstan motor (17) is servo-controlled to stabilize the tape running.

さらに、制動パルス作成回路(28)は第1図の切換スイ
ツチ(9)に相当する切換スイツチを有し、入力端子
(3)のモード信号がLに保持される通常のスローモー
シヨン再生時、CTLパルスを基準にして制動パルス及び
逆回転指令用の制御信号を形成する。
Further, the braking pulse generating circuit (28) has a switching switch corresponding to the switching switch (9) in FIG. 1, and the CTL is used during normal slow motion reproduction in which the mode signal of the input terminal (3) is held at L. A control signal for a braking pulse and a reverse rotation command is formed based on the pulse.

そして、オアゲート(29)を介した制動パルスがキヤプ
スタン速度,位相制御回路(30)に供給されるととも
に、ダイオード(31)を介してキヤプスタン駆動回路
(33)に供給される。
Then, the braking pulse via the OR gate (29) is supplied to the capstan speed / phase control circuit (30) and also supplied to the capstan drive circuit (33) via the diode (31).

このとき、キヤプスタン速度,位相制御回路(30)が速
度制御を停止するとともにキヤプスタンモータ(17)が
逆転駆動され、テープが1フレーム送られて静止画フレ
ーム再生に移行する。
At this time, the capstan speed / phase control circuit (30) stops speed control, the capstan motor (17) is driven in reverse, and the tape is fed by one frame to shift to still image frame reproduction.

一方、モード信号がHに切換わると、制動パルス作成回
路(28)はアンプ(21)を介したCTLパルスの代わりに
擬似CTLパルス出力回路(23)の出力パルスを選択す
る。
On the other hand, when the mode signal is switched to H, the braking pulse creating circuit (28) selects the output pulse of the pseudo CTL pulse output circuit (23) instead of the CTL pulse via the amplifier (21).

このとき、擬似CTLパルスの適正な発生タイミングがFG
パルスを30.26パルス計数したタイミングになるため、
擬似CTLパルス出力回路(23)は以下に説明するタイミ
ングで擬似CTLパルスを出力する。
At this time, the proper generation timing of the pseudo CTL pulse is FG
Since it is the timing of counting 30.26 pulses,
The pseudo CTL pulse output circuit (23) outputs a pseudo CTL pulse at the timing described below.

すなわち、カウンタ(22)のLSBの出力端子(q0)は計
数値が30から31に変化するとLからHに変化する。
That is, the LSB output terminal (q 0 ) of the counter (22) changes from L to H when the count value changes from 30 to 31.

そして、計数値設定器(26)はカウンタ(22)の計数値
が30のときの出力端子(q1)〜(qn-1)のH,Lに相当す
るn−1ビツトの出力に設定され、このn−1ビツトの
出力を出力端子(q1)〜(qn-1)に接続された各EXNOR
(25)に供給する。
The count value setter (26) is set to the output of n-1 bits corresponding to H and L of the output terminals (q 1 ) to (qn -1 ) when the count value of the counter (22) is 30. , The output of this n-1 bit is each EXNOR connected to the output terminals (q 1 ) to (qn -1 ).
Supply to (25).

また、フリツプフロツプ(24)は起動パルスがクロツク
端子(ck)に供給される毎に、データ入力端子(d)に
帰還入力された出力端子()の反転出力をラツチ
し、この反転出力が第5図(f)に示すように反転す
る。
The flip-flop (24) latches the inverted output of the output terminal () fed back to the data input terminal (d) every time the start pulse is supplied to the clock terminal (ck), and this inverted output is the fifth output. Invert as shown in FIG.

そして、カウンタ(22)のLSBの出力端子(q0)に接続
されたEXNOR(25)にフリツプフロツプ(24)の出力
端子()の反転出力が供給され、起動パルスの発生毎
に各EXNOR(25)の一方の入力端子のnビツトが形成す
る設定値は30と31に交互に変化する。
Then, the inverted output of the output terminal () of the flip-flop (24) is supplied to the EXNOR (25) connected to the LSB output terminal (q 0 ) of the counter (22), and each EXNOR (25 The set value formed by the n bit of one of the input terminals alternately changes to 30 and 31.

さらに、各EXNOR(25)の出力がアンドゲート(26)に
供給され、このアンドゲート(26)がHの擬似CTLパル
スを出力するタイミングは、起動パルスでテープが間欠
送りされる毎に、第5図(g)に示すようにカウンタ
(22)の計数値が30(=k)になるタイミングと31(=
k+1)になるタイミングとに交互に切換わる。
Further, the output of each EXNOR (25) is supplied to the AND gate (26), and the timing at which the AND gate (26) outputs the pseudo CTL pulse of H is set to the first timing every time the tape is intermittently fed by the start pulse. As shown in FIG. 5 (g), when the count value of the counter (22) becomes 30 (= k) and 31 (=
k +1 ) and the timing is changed alternately.

そして、アンドゲート(26)の擬似CTLパルスが制動パ
ルス作成回路(28)に供給され、この作成回路(28)に
より擬似CTLパルスを基準にして第5図(h)に示す制
動パルスが形成され、この制動パルスと起動パルスとに
基き、前記参考例の場合と同様、通常のスローモーシヨ
ン再生時より1フイールドずれた状態でスローモーシヨ
ン再生時が行われる。
Then, the pseudo CTL pulse of the AND gate (26) is supplied to the braking pulse creating circuit (28), and this creating circuit (28) forms the braking pulse shown in FIG. 5 (h) on the basis of the pseudo CTL pulse. On the basis of the braking pulse and the starting pulse, the slow motion reproduction is performed in the state of being shifted by one field from the normal slow motion reproduction, as in the case of the reference example.

このとき、制動パルスの基準となる擬似CTLパルスが最
適な発生タイミングの前,後のカウンタ(22)の整数個
の計数タイミングに交互に変化するため、発生タイミン
グの誤差は基くテープ停止位置等のずれが防止される。
At this time, the pseudo CTL pulse, which is the reference of the braking pulse, alternately changes to the counting timing of the integer number of the counter (22) before and after the optimal generation timing, and therefore the error of the generation timing is based on the tape stop position or the like. Misalignment is prevented.

なお、キヤプスタンモータ(17),発電器(18)等を用
いてNTSC方式のVTRを製造する際は、擬似CTLパルス出力
回路(23)を省き、例えば計数値が36又は12になるとき
のカウンタ(22)の出力パルスが制動パルスとして制動
パルス作成回路(28)に供給される。
When manufacturing a NTSC VTR using the capstan motor (17), generator (18), etc., omit the pseudo CTL pulse output circuit (23), and when the count value becomes 36 or 12, for example. The output pulse of the counter (22) is supplied to the braking pulse creating circuit (28) as a braking pulse.

[発明の効果] 本発明は、以上説明したように構成されているため、以
下に記載する効果を奏する。
[Advantages of the Invention] Since the present invention is configured as described above, it has the effects described below.

静止画フレーム再生のフイールドずれの発生時、カウン
タの擬似コントロールパルスを基準にして制動パルス作
成回路が制動パルスを形成するため、スローモーシヨン
再生時の制動パルスに基くテープ停止位置を再生コント
ロールパルスを基準にした位置から1フイールドずらす
ことができる。
When the field deviation of still image frame playback occurs, the braking pulse creation circuit forms the braking pulse based on the pseudo control pulse of the counter, so the tape stop position based on the braking pulse during slow motion playback is based on the playback control pulse. You can shift one field from the position you set.

さらに、擬似コントロールパルス出力回路を備えること
により、静止画フレーム再生毎に擬似コントロールパル
スの発生タイミングが適正なタイミングの前,後に交互
に変化し、テレビジヨン方式の相違等によりキヤプスタ
ンモータの1フイールドの回転検出パルス数が整数にな
らず、前記適正なタイミングがカウンタの整数個の計数
タイミングからずれるときにも、良好なスローモーシヨ
ン再生が行える。
Further, by providing the pseudo control pulse output circuit, the generation timing of the pseudo control pulse is alternately changed before and after the proper timing for each reproduction of the still image frame. Good slow motion reproduction can be performed even when the number of rotation detection pulses of the field does not become an integer and the proper timing deviates from the counting timing of an integral number of counters.

【図面の簡単な説明】[Brief description of drawings]

第1図は参考例のブロック図、第2図(a)〜(g)は
第1図の動作説明用のタイミングチヤート、第3図
(a)及び(b),(c)は第1図のヘツドトレース及
び再生エンベロープ波形図、第4図はこの発明のヘリカ
ルスキヤン式のビデオテープレコーダの1実施例のブロ
ック図、第5図(a)〜(h)は第4図の動作説明用の
タイミングチヤートである。 (5),(22),(34)…カウンタ、(7),(28)…
制動パルス作成回路、(10),(27)…起動パルス作成
回路、(23)…擬似CTLパルス出力回路。
1 is a block diagram of a reference example, FIGS. 2 (a) to 2 (g) are timing charts for explaining the operation of FIG. 1, and FIGS. 3 (a), (b), and (c) are FIG. 4 is a block diagram of one embodiment of the helical scan type video tape recorder of the present invention, and FIGS. 5 (a) to 5 (h) are for explaining the operation of FIG. It is a timing chart. (5), (22), (34) ... Counter, (7), (28) ...
Braking pulse creation circuit, (10), (27) ... Starting pulse creation circuit, (23) ... Pseudo CTL pulse output circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】スローモーシヨン再生時、ヘツド切換パル
スを基準にした起動パルスでキヤプスタンモータを起動
し、テープの再生コントロールパルスを基準した制動パ
ルスで前記モータを制動し、前記テープを間欠送りして
静止画フレーム再生をくり返すヘリカルスキヤン式のビ
デオテープレコーダにおいて、 前記モータの回転速度検出パルスを計数し前記再生コン
トロールパルスから1フイールドずれたタイミングで擬
似コントロールパルスを発生するカウンタと、 前記静止画フレーム再生のフイールドずれの発生時前記
再生コントロールパルスの代わりに前記擬似コントロー
ルパルスを基準にして前記制動パルスを形成する制動パ
ルス作成回路と、 前記擬似コントロールパルスの適正な発生タイミングが
前記回転速度検出パルスの整数個の計測タイミングから
ずれる状態時に前記擬似コントロールパルスの発生タイ
ミングを前記起動パルスの発生毎に前記適正な発生タイ
ミングの前,後の前記カウンタの計数値のタイミングに
交互に切換える擬似コントロールパルス出力回路と を備えたことを特徴とするヘリカルスキヤン式のビデオ
テープレコーダ。
1. During slow motion reproduction, a capstan motor is started by a start pulse based on a head switching pulse, the motor is braked by a braking pulse based on a tape reproduction control pulse, and the tape is intermittently fed. In a helical scan type video tape recorder that repeats the reproduction of still image frames, a counter that counts the rotation speed detection pulses of the motor and generates a pseudo control pulse at a timing shifted by one field from the reproduction control pulse; A braking pulse generation circuit that forms the braking pulse based on the pseudo control pulse instead of the reproduction control pulse when a field deviation of image frame reproduction occurs, and an appropriate generation timing of the pseudo control pulse is the rotation speed detection. Pulse integer And a pseudo control pulse output circuit that alternately switches the generation timing of the pseudo control pulse to the timing of the count value of the counter before and after the proper generation timing every generation of the start pulse when the measurement timing deviates from the measurement timing. A helical skiyan-type video tape recorder characterized by being equipped.
JP1089060A 1989-04-07 1989-04-07 Helical scan video recorder Expired - Fee Related JPH0716241B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1089060A JPH0716241B2 (en) 1989-04-07 1989-04-07 Helical scan video recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1089060A JPH0716241B2 (en) 1989-04-07 1989-04-07 Helical scan video recorder

Publications (2)

Publication Number Publication Date
JPH02266775A JPH02266775A (en) 1990-10-31
JPH0716241B2 true JPH0716241B2 (en) 1995-02-22

Family

ID=13960310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1089060A Expired - Fee Related JPH0716241B2 (en) 1989-04-07 1989-04-07 Helical scan video recorder

Country Status (1)

Country Link
JP (1) JPH0716241B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741263Y2 (en) * 1984-09-20 1995-09-20 三洋電機株式会社 Video tape recorder
JPS61112482A (en) * 1984-11-06 1986-05-30 Matsushita Electric Ind Co Ltd Magnetic picture recording and reproducing device
JPS62144481A (en) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd Magnetic reproducing device
JPH0716240B2 (en) * 1987-04-16 1995-02-22 三洋電機株式会社 Pseudo playback control signal generation circuit
DE3826004A1 (en) * 1988-07-30 1990-02-01 Nokia Unterhaltungselektronik VIDEO RECORDER WITH A SYNCHRONIZATION ARRANGEMENT

Also Published As

Publication number Publication date
JPH02266775A (en) 1990-10-31

Similar Documents

Publication Publication Date Title
US4195317A (en) Video recording and playback editing system with displayed cue signals
US4389678A (en) Digital time-base corrector for special motion reproduction by helical-scan VTR
JPH0666938B2 (en) Special playback device for video tape recorders
US4216504A (en) Slow motion color video recording and playback system
JP2757505B2 (en) Time axis correction device
US4300171A (en) Magnetic recording medium direction sensing
JP2556463B2 (en) Information signal recording / reproducing device
JPS6339196B2 (en)
JPH0716241B2 (en) Helical scan video recorder
JPS58212647A (en) Video tape recorder
JP2655761B2 (en) Method of generating frame control signal in VTR
JPS61131261A (en) Magnetic recording and reproducing device
JPS6011511B2 (en) Recorded recording medium
JP2542825B2 (en) Video signal playback device
JPS5845876B2 (en) magnetic playback device
JP2983791B2 (en) Video tape recorder
JPS5922433B2 (en) Video signal magnetic reproducing device
JPS58224459A (en) Video tape recorder
JP2598985B2 (en) Synchronization detection circuit of tape recorder
JPS6325802Y2 (en)
JPS60107760A (en) Video tape driving device
JPS5813454Y2 (en) Automatic speed switching device for playback equipment
JPH0369292A (en) Pitching correcting device for slow reproduction
US20010009601A1 (en) Synchronization of two or more video players
JP2575102B2 (en) Rotating head playback device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees