JPH07159810A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH07159810A
JPH07159810A JP31004493A JP31004493A JPH07159810A JP H07159810 A JPH07159810 A JP H07159810A JP 31004493 A JP31004493 A JP 31004493A JP 31004493 A JP31004493 A JP 31004493A JP H07159810 A JPH07159810 A JP H07159810A
Authority
JP
Japan
Prior art keywords
line
liquid crystal
pixel
scanning line
picture element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31004493A
Other languages
Japanese (ja)
Inventor
Takafumi Nakamura
貴文 中村
Hiroyoshi Nakamura
弘喜 中村
Yoichi Masuda
陽一 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31004493A priority Critical patent/JPH07159810A/en
Publication of JPH07159810A publication Critical patent/JPH07159810A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To reduce the occurrence of reverse tilt and domain and to prevent faulty display and the lowering of contrast without lowering numerical aperture by providing an area in which the value of an interval between a scanning line and a holding capacitance line is equal to or below a specified value between one picture element electrode and the other picture element electrode adjacent along the extending direction of a scanning line. CONSTITUTION:The area 213a constituted of one scanning line 113a and one picture element potential holding capacitance 211 arranged in accordance with the one picture element electrode 151a connected to the scanning line 113a through a TFT 121a keeps the interval of <=20mu, for example, 10mu. In the same way, the area 231b constituted of the scanning line 113b and one picture element potential holding capacitance line 211 arranged in accordance with the one picture element electrode 151b keeps the interval of <=20mu, for example, 10mu. Thus, even though the picture element electrodes 151a and 151b are proximately arranged with respect to a video signal line 111, an electric field perpendicular to the electric field in a horizontal direction generated between the video signal line 111 and the respective picture element electrodes 151a and 151b is generated between the scanning lines 113a and 113b and the picture element electrode holding capacitance line 211.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は一対の電極基板間に液晶
層が保持されて成る液晶表示装置に係り、特に各表示画
素毎にスイッチ素子が設けられて成るアクティブマトリ
クス型の液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device in which a liquid crystal layer is held between a pair of electrode substrates, and more particularly to an active matrix type liquid crystal display device in which a switch element is provided for each display pixel. .

【0002】[0002]

【従来の技術】液晶表示装置は、軽量かつ低消費電力を
達成するフラットパネルディスプレイとして注目を集め
ている。中でも、各表示画素毎に薄膜トランジスタ(以
下、TFTと略称する。)等のスイッチ素子が設けられ
て成るアクティブマトリクス型の液晶表示装置は、クロ
ストークのない高精細な表示画像が得られることから、
TV用途をはじめOA用途等の各種ディスプレイとして
利用されている。
2. Description of the Related Art A liquid crystal display device has been attracting attention as a flat panel display which achieves light weight and low power consumption. Above all, an active matrix type liquid crystal display device in which a switching element such as a thin film transistor (hereinafter abbreviated as TFT) is provided for each display pixel is capable of obtaining a high-definition display image without crosstalk.
It is used as various displays such as TV applications and OA applications.

【0003】近年では、表示画面の大型化の要求から、
このような液晶表示装置を投射型として用いる試みが成
されている。液晶表示装置を投射型として用いる場合、
小型、低消費電力を達成する上で、光学系の小型化が必
須であり、これにともない液晶表示装置自体を3インチ
程度の小型に形成する必要があるが、このためには次の
ような技術課題を解決する必要がある。
In recent years, due to the demand for larger display screens,
Attempts have been made to use such a liquid crystal display device as a projection type. When using a liquid crystal display device as a projection type,
In order to achieve small size and low power consumption, downsizing of the optical system is essential, and accordingly, it is necessary to form the liquid crystal display device itself into a small size of about 3 inches. For this purpose, the following is required. It is necessary to solve technical problems.

【0004】第1に、液晶表示装置自体が小型に形成さ
れても、その表示画像は拡大投影されるため、従来に比
べて表示画素ピッチを微細にする必要がある。また、第
2に、液晶表示装置自体が小型に形成されても、スイッ
チ素子特性を維持しつつ光利用効率を向上させる必要か
ら、スイッチ素子サイズに大きな変更を加えることなく
開口率を従来以上に高める必要がある。
First, even if the liquid crystal display device itself is formed in a small size, its display image is enlarged and projected, so that it is necessary to make the display pixel pitch finer than in the prior art. Secondly, even if the liquid crystal display device itself is formed in a small size, it is necessary to improve the light utilization efficiency while maintaining the switch element characteristics. Therefore, the aperture ratio can be made larger than before without making a large change in the switch element size. Need to raise.

【0005】このような中、微細ピッチ化と高開口率化
の両方を達成する液晶表示装置が、例えばSID 90 DIGES
T P.315-P.318;New Technologies for Compact TFT LCD
s with High Aperture Ratioに開示されている。この液
晶表示装置は、駆動回路部が一体的に形成されたマトリ
クスアレイ基板と対向基板との間に配向膜を介して液晶
層が保持されて成っている。
Under such circumstances, a liquid crystal display device which achieves both a fine pitch and a high aperture ratio is, for example, SID 90 DIGES.
T P.315-P.318; New Technologies for Compact TFT LCD
s with High Aperture Ratio. In this liquid crystal display device, a liquid crystal layer is held between a matrix array substrate integrally formed with a drive circuit section and a counter substrate via an alignment film.

【0006】図6に示すように、マトリクスアレイ基板
(701) は、絶縁基板(図示せず)上に複数本の走査線(7
13a),(713b) と複数本の映像信号線(711) とがマトリク
ス状に配置されており、各交点部分にスイッチ素子とし
て配置されるTFT(721a),(721b) を介して画素電極(7
51a),(751b) が設けられている。そして、2本の走査線
(713a),(713b) が1組として近接配置され、走査線(713
a),(713b) を介することなく映像信号線(711) に沿って
隣合う画素電極(751a),(751b) に共通な画素電位保持容
量線(821) が設けられている。
As shown in FIG. 6, a matrix array substrate
(701) is a plurality of scanning lines (7) on an insulating substrate (not shown).
13a), (713b) and a plurality of video signal lines (711) are arranged in a matrix form, and pixel electrodes ((a), (721b), (721b) are arranged at each intersection as switching elements). 7
51a) and (751b) are provided. And two scan lines
(713a) and (713b) are closely arranged as one set, and scanning lines (713
A pixel potential holding capacitance line (821) common to the pixel electrodes (751a) and (751b) adjacent to each other is provided along the video signal line (711) without passing through a) and (713b).

【0007】このような構成を採用することにより、第
1に画素電位保持容量線(821) 数を従来の約半数に低減
でき、第2に近接配置された1組の走査線にそれぞれ接
続されるTFT(751a),(751b) と映像信号線(711) との
コンタクトホール(730) 数を従来の約半数に低減できる
ことから、開口率を損なうことなく微細ピッチ化が達成
できる。
By adopting such a configuration, firstly, the number of pixel potential holding capacitance lines (821) can be reduced to about half that of the conventional one, and secondly, the pixel potential holding capacitance lines (821) are connected to one set of scanning lines arranged close to each other. Since the number of contact holes (730) between the TFTs (751a) and (751b) and the video signal line (711) can be reduced to about half that in the conventional case, a fine pitch can be achieved without impairing the aperture ratio.

【0008】[0008]

【発明が解決しようとする課題】ところで、アクティブ
マトリクス型の液晶表示装置では、各種配線によって形
成される基板上の段差により、配向膜には部分的に配向
処理が不十分な箇所が形成され、これにより液晶分子の
配向不良を招くことがある。また、映像信号線あるいは
走査線と画素電極との間に生じる横方向電界等の影響に
よっても、液晶分子の配向不良を招き、通常のプレチル
トに反する領域、即ち正常な配向領域(以下、ノーマル
チルト・ドメインと称する。)とは透過率が異なるリバ
ースチルト・ドメインの発生を招き表示不良が生じてし
まう。
By the way, in the active matrix type liquid crystal display device, a portion of the alignment film where the alignment treatment is insufficient is partially formed due to a step on the substrate formed by various wirings. This may lead to poor alignment of liquid crystal molecules. Further, due to the influence of the lateral electric field generated between the video signal line or the scanning line and the pixel electrode, the alignment failure of the liquid crystal molecules is caused, which is a region contrary to the normal pretilt, that is, a normal alignment region (hereinafter, normal tilt・ A reverse tilt domain having a different transmittance from that of a domain) is generated, resulting in display failure.

【0009】また、ノーマルチルト・ドメインとリバー
スチルト・ドメインとの間にはディスクリネーションラ
インと呼ばれる光漏れを引き起こす領域が存在するた
め、残像による表示不良やコントラストの低下を招いて
しまう。
Further, since there is a region called a disclination line which causes light leakage between the normal tilt domain and the reverse tilt domain, a display defect due to an afterimage and a reduction in contrast are caused.

【0010】このようなリバースチルト・ドメインに起
因する表示品位の低下は、表示画素が微細化されたとし
も、同程度の広い領域で発生するため、表示画素の微細
化に伴って一層顕著になる。
The deterioration of the display quality due to such a reverse tilt domain occurs in a substantially wide area even if the display pixel is miniaturized. Therefore, it is more remarkable as the display pixel is miniaturized. Become.

【0011】このようなリバースチルト・ドメインに起
因する表示品位の低下を防止する方法として、例えば特
開平3-111820号には、対向電極の一部分を横方向の電界
を防ぐように除去する技術が開示されている。しかし、
このような対向電極のパターニングは、マトリクスアレ
イ基板と対向電極基板との位置合わせを困難にするた
め、製造上好ましい方法ではない。また、特開平3-2439
34号には画素電極と映像映像信号線との間隔を液晶層の
厚み以上とすることにより、横方向の電界を低減させ、
これによりリバースチルト・ドメンの発生を防止する技
術が開示されている。しかし、画素電極と映像信号線と
の間隔を大きくすることは開口率の低下をまねくばかり
でなく、実質的に横方向の電界による影響を解消できな
いため、やはり有効な方法ではなかった。
As a method of preventing the deterioration of display quality due to such a reverse tilt domain, for example, Japanese Patent Laid-Open No. 3-118820 discloses a technique of removing a part of a counter electrode so as to prevent a lateral electric field. It is disclosed. But,
Such patterning of the counter electrode makes positioning of the matrix array substrate and the counter electrode substrate difficult, and is not a preferable method in manufacturing. In addition, JP-A-3-2439
In No. 34, the distance between the pixel electrode and the video signal line is made equal to or larger than the thickness of the liquid crystal layer to reduce the electric field in the lateral direction,
As a result, a technique for preventing the occurrence of reverse tilt / domain is disclosed. However, increasing the distance between the pixel electrode and the video signal line not only causes a reduction in the aperture ratio, but also cannot substantially eliminate the influence of the electric field in the lateral direction, which is not an effective method.

【0012】本発明は、上述した技術課題に対処してな
されたもので、開口率の低減を招くことなく、リバース
チルト・ドメインの発生を十分に低減し、これにより表
示不良やコントラスト低下を効果的に防止することがで
きる液晶表示装置を提供することを目的としている。
The present invention has been made in response to the above-mentioned technical problem, and sufficiently reduces the occurrence of reverse tilt domains without inviting a reduction in the aperture ratio, which results in a display defect and a reduction in contrast. It is an object of the present invention to provide a liquid crystal display device that can be effectively prevented.

【0013】[0013]

【課題を解決するための手段】請求項1に記載れる発明
は、マトリクス状に配置される複数本の映像信号線およ
び走査線と、前記走査線と略平行に配置される複数本の
画素電位保持容量線と、前記映像信号線と走査線とにス
イッチ素子を介して配置される画素電極とを基板上に備
えたマトリクスアレイ基板と、前記画素電極に対向して
配置された対向電極を備えた対向基板と、前記マトリク
スアレイ基板と前記対向基板との間に配置された液晶層
とを備えた液晶表示装置において、一前記画素電極と、
前記一画素電極と前記走査線の延長方向に沿って隣接す
る他の画素電極の間に、前記走査線と前記画素電位保持
容量線との間隔が20ミクロン以下の領域を備えたこと
を特徴としている。
According to a first aspect of the present invention, a plurality of video signal lines and scanning lines arranged in a matrix and a plurality of pixel potentials arranged substantially in parallel with the scanning lines. A matrix array substrate having a storage capacitor line, a pixel electrode arranged on the video signal line and the scanning line via a switch element on the substrate, and a counter electrode arranged so as to face the pixel electrode. A counter substrate, and a liquid crystal display device including a liquid crystal layer disposed between the matrix array substrate and the counter substrate, wherein one pixel electrode,
A region in which a distance between the scanning line and the pixel potential holding capacitance line is 20 μm or less is provided between the one pixel electrode and another pixel electrode adjacent to each other along the extension direction of the scanning line. There is.

【0014】請求項2に記載される発明は、請求項1記
載の領域は、一前記走査線と、前記一走査線にスイッチ
素子を介して配置される前記一画素電極に対応して配置
される一前記画素電位保持容量線とによって構成される
ことを特徴としている。また、請求項3に記載される発
明は、請求項1記載の前記走査線と前記画素電位保持容
量線との間の電位差が0.5V以上であることを特徴と
している。
According to a second aspect of the invention, the region of the first aspect is arranged corresponding to one scanning line and one pixel electrode arranged on the one scanning line via a switch element. And the pixel potential holding capacitance line. The invention described in claim 3 is characterized in that the potential difference between the scanning line and the pixel potential holding capacitance line according to claim 1 is 0.5 V or more.

【0015】[0015]

【作用】本発明者等の研究によれば、リバースチルト・
ドメインは液晶分子の配向状態および画素電極間に生じ
る横方向の電界により影響を受けるもので、主に次のよ
うな作用によって生じることがわかった。
[Function] According to the study by the present inventors, the reverse tilt /
It was found that the domain is affected by the alignment state of liquid crystal molecules and the lateral electric field generated between the pixel electrodes, and is mainly generated by the following action.

【0016】図5に示すように、液晶分子(LC)は電
極基板(SUB)間に所定のプレチルト角(θ1 )をも
って配向されている。この液晶分子(LC)に対して、
プレチルト角(θ1 )よりも大きく、[プレチルト角
(θ1)+90゜]よりも小さい角度、例えば角度(θ
E )を持った図中点線Aに示す傾斜電界Aが印加される
と、液晶分子はこの傾斜電界Aの方向から配向する。
As shown in FIG. 5, the liquid crystal molecules (LC) are aligned between the electrode substrates (SUB) with a predetermined pretilt angle (θ1). For this liquid crystal molecule (LC),
An angle larger than the pretilt angle (θ1) and smaller than [pretilt angle (θ1) + 90 °], for example, the angle (θ
When a gradient electric field A indicated by a dotted line A having E) is applied, the liquid crystal molecules are aligned from the direction of the gradient electric field A.

【0017】しかし、[プレチルト角(θ1)+90
゜]よりも大きく、[プレチルト角(θ1)+180
゜]よりも小さい角度を持った図中点線Bに示す傾斜電
界が液晶分子(LC)に印加されると、この液晶分子
(LC)はプレチルト方向とは逆方向の傾斜電界Bの方
向にならって液晶分子(LC)は配向するため、リバー
スチルト・ドメインが生じる。
However, [pretilt angle (θ1) +90
[Pretilt angle (θ1) +180
When a tilted electric field having a smaller angle than [°] is applied to the liquid crystal molecules (LC), the liquid crystal molecules (LC) follow the direction of the tilted electric field B opposite to the pretilt direction. As a result, the liquid crystal molecules (LC) are aligned, so that a reverse tilt domain is generated.

【0018】そして、更に本発明者等の実験によれば、
リバースチルト・ドメインは、その発生量と横方向電界
強度に正の相関を持ち、横方向電界の極角に依存性し、
プレチルト角が高い程低減されることがわかった。
Further, according to the experiments by the present inventors,
The reverse tilt domain has a positive correlation between the generated amount and the lateral electric field strength, and depends on the polar angle of the lateral electric field.
It has been found that the higher the pretilt angle is, the more it is reduced.

【0019】この発明の液晶表示装置によれば、上述し
たように、一画素電極と、一画素電極と走査線の延長方
向に沿って隣接する他の画素電極との間に、走査線と画
素電位保持容量線との間隔が20ミクロン以下の領域を
備えている。したがって、走査線と画素電位保持容量線
との間には、画素電極からの横方向電界を横切る電界が
生じ、これにより画素電極近傍でのリバースチルト・ド
メインを効果的に防止できる。
According to the liquid crystal display device of the present invention, as described above, the scanning line and the pixel are provided between the one pixel electrode and another pixel electrode adjacent to the one pixel electrode along the extension direction of the scanning line. A region with a distance of 20 μm or less from the potential holding capacitance line is provided. Therefore, an electric field that crosses the lateral electric field from the pixel electrode is generated between the scanning line and the pixel potential holding capacitance line, which can effectively prevent the reverse tilt domain near the pixel electrode.

【0020】特に上述した領域を、一走査線と、一走査
線にスイッチ素子を介して配置される一画素電極に対応
して配置される一画素電位保持容量線とによって構成す
ることにより、開口率の低下を招くことなく効果的に達
成することができる。
In particular, by forming the above-mentioned region with one scanning line and one pixel potential holding capacitance line arranged corresponding to one pixel electrode arranged on the one scanning line via the switch element, the opening is formed. It can be effectively achieved without incurring a decrease in the rate.

【0021】尚、走査線と画素電位保持容量線との間の
電位差としては、0.5V以上であればリバースチルト
・ドメインの発生が低減でき、特に5Vを超えて大きい
時に十分に防止でき、表示品位を向上させることができ
る。
Incidentally, if the potential difference between the scanning line and the pixel potential holding capacitance line is 0.5 V or more, the occurrence of reverse tilt domains can be reduced, and particularly when it exceeds 5 V, it can be sufficiently prevented. The display quality can be improved.

【0022】[0022]

【実施例】以下、本発明の一実施例の液晶表示装置(50
1) を例にとり図面を参照して詳細に説明する。この液
晶表示装置(501) は、投射型ハイビジョンTV用途に用
いられるものであって、図1に示すように対角3.3イ
ンチの表示領域(281) を備えている。
EXAMPLE Hereinafter, a liquid crystal display device according to an example of the present invention (50
1) will be described in detail with reference to the drawings. This liquid crystal display device (501) is used for a projection type high-definition TV and has a display area (281) having a diagonal of 3.3 inches as shown in FIG.

【0023】この液晶表示装置(501) は、図3に示すよ
うにマトリクスアレイ基板(101) と対向基板(301) との
間にポリイミドから成る配向膜(333),(271) を介してT
N型の液晶層(401) が保持されて構成されている。
As shown in FIG. 3, this liquid crystal display device (501) has a matrix array substrate (101) and a counter substrate (301) with alignment films (333) and (271) made of polyimide interposed therebetween.
An N-type liquid crystal layer (401) is held and configured.

【0024】図1に示すように、マトリクスアレイ基板
(101) は、透明な石英基板(103) (図3参照)上に表示
領域(281) の周辺部分に映像信号線駆動回路(291) 、走
査線駆動回路(293) および対向電極駆動回路(295) を一
体的に備えている。表示領域(281) には、映像信号線駆
動回路(291) に接続され互いに略平行に所定の間隔を隔
てて配置されるm本の映像信号線Xi(i=1,2, …,m) 、
走査線駆動回路に接続され2本を1組として近接配置さ
れ、映像信号線(111) と略直交して配置されるn本の走
査線Yj(j=1,2, …,n)(113a),(113b)が配置されてい
る。
As shown in FIG. 1, a matrix array substrate
(101) is a video signal line driving circuit (291), a scanning line driving circuit (293) and a counter electrode driving circuit (in the periphery of the display area (281) on a transparent quartz substrate (103) (see FIG. 3). 295) are integrated. In the display area (281), m video signal lines Xi (i = 1,2, ..., m) connected to the video signal line drive circuit (291) and arranged substantially in parallel with each other at a predetermined interval. ,
The n scanning lines Yj (j = 1, 2, ..., N) (113a, which are connected to the scanning line driving circuit and are arranged in close proximity to each other as a set, and are arranged substantially orthogonal to the video signal line (111). ) And (113b) are arranged.

【0025】一方の走査線(113a)と映像信号線(111) と
の交点部分にはTFT(121a)が配置され、このTFT(1
21a)を介してITO(Indium Tin Oxide)から成る第1
の画素電極(151a)が配置されている。また、他方の走査
線(113b)と映像信号線(111)との交点部分にもTFT(12
1b)が配置され、このTFT(121b)を介してITOから
成る第2の画素電極(151b)が配置されている。尚、隣接
する一組のTFT(121a),(121b) は共通に形成されたコ
ンタクトホール(112) を介して映像信号線(111) に接続
されている。
A TFT (121a) is arranged at the intersection of one scanning line (113a) and a video signal line (111).
1st consisting of ITO (Indium Tin Oxide) via 21a)
The pixel electrode (151a) of is arranged. In addition, the TFT (12) is also provided at the intersection of the other scanning line (113b) and the video signal line (111).
1b) is arranged, and the second pixel electrode (151b) made of ITO is arranged through the TFT (121b). A pair of adjacent TFTs (121a) and (121b) is connected to the video signal line (111) through a commonly formed contact hole (112).

【0026】また、1組の走査線(113a),(113b) を介す
ることなく映像信号線(111) に沿って隣接する画素電極
(151a),(151b) 間には、所定の電位に接続された画素電
位保持容線(211) が各画素電極(151a),(151b) に対して
共通に走査線(113) と略平行に配置されている。
Further, the pixel electrodes adjacent to each other along the video signal line (111) without passing through the pair of scanning lines (113a) and (113b).
Between (151a) and (151b), a pixel potential holding capacitance line (211) connected to a predetermined potential is commonly parallel to the scanning line (113) with respect to each pixel electrode (151a) and (151b). It is located in.

【0027】対向基板(301) は、図3に示すように透明
な石英基板(303) 上にITOから成る対向電極(321) 、
この上に配置される配向膜(331) を備えて構成されてい
る。また図示しないが、走査線(113a),(113b) と略平行
に延びるクロム(Cr)等の金属からなるストライプ状の
遮光層が1組の走査線(113a),(113b) およびTFT(121
a), (121b)上を遮光するように配置されている。
As shown in FIG. 3, the counter substrate (301) comprises a transparent quartz substrate (303) and a counter electrode (321) made of ITO on a transparent quartz substrate (303).
An alignment film (331) arranged on this is provided. Although not shown, a stripe-shaped light shielding layer made of a metal such as chromium (Cr) extending substantially parallel to the scanning lines (113a) and (113b) constitutes a set of scanning lines (113a) and (113b) and a TFT (121).
It is arranged so that the above (a) and (121b) are shielded from light.

【0028】このようにして構成される液晶表示装置(5
01) の各表示画素についてさらに詳細に説明する。図2
および図3に示すように、石英基板(103) 上には第1の
多結晶シリコン層(131) が配置され、走査線(113a),(11
3b) と交差する領域がチャネル領域として作用する。第
1の多結晶シリコン層(131) は、画素電極(151a),(151
b) と接続するコンタクトホール(152a),(152b) に導か
れる一方、画素電位保持容量(Cs)を形成するための延
長領域(133a),(133b) を有している。
The liquid crystal display device (5
Each display pixel of (01) will be described in more detail. Figure 2
As shown in FIG. 3 and FIG. 3, the first polycrystalline silicon layer (131) is arranged on the quartz substrate (103) and the scanning lines (113a), (11)
The region intersecting with 3b) acts as the channel region. The first polycrystalline silicon layer (131) has pixel electrodes (151a), (151).
It has extended regions (133a), (133b) for forming the pixel potential holding capacitance (Cs) while being guided to the contact holes (152a), (152b) connected to b).

【0029】この第1の多結晶シリコン層(131) 上には
ゲート絶縁膜および画素電位保持容量用絶縁膜として機
能する第1の絶縁膜(141) が配置されている。また、第
1の絶縁膜(141) 上には、TFT(121a),(121b) のゲー
ト電極を兼ねた走査線(113a),(113b) と画素電位保持容
量線(211) とが第2の多結晶シリコン層と金属シリサイ
ドとの2層構造で構成されている。この実施例では、主
に第1の多結晶シリコン層(131) の延長領域(133a),(13
3b) と画素電位保持容量線(211) との間で画素電位保持
容量(Cs)が主に形成され、また各画素電極(151a),(15
1b) と画素電位保持容量線(21 1)との間でも画素電位保
持容量(Cs)は形成されている。尚、一走査線(113a)
と、この走査線(113a)にTFT(121a)を介して配置され
る画素電極(151a)に対応して配置される一画素電位保持
容量線(211) との間の領域(231a)は10ミクロンで構成
されている。また、一走査線(113b)と、一走査線(113b)
にTFT(121b)を介して配置される一画素電極(151b)に
対応して配置される一画素電位保持容量線(211) とによ
って構成される間の領域(231b)も同様に10ミクロンで
構成されている。
A first insulating film (141) functioning as a gate insulating film and a pixel potential holding capacitor insulating film is arranged on the first polycrystalline silicon layer (131). Further, on the first insulating film (141), the scanning lines (113a) and (113b) which also serve as the gate electrodes of the TFTs (121a) and (121b) and the pixel potential holding capacitance line (211) are formed on the second insulating film (141). It has a two-layer structure of a polycrystalline silicon layer and a metal silicide. In this embodiment, the extension regions (133a), (13a) of the first polycrystalline silicon layer (131) are mainly used.
3b) and the pixel potential holding capacitance line (211) mainly form the pixel potential holding capacitance (Cs), and each pixel electrode (151a), (15)
The pixel potential holding capacitance (Cs) is also formed between 1b) and the pixel potential holding capacitance line (21 1). One scanning line (113a)
The area (231a) between the scanning line (113a) and one pixel potential holding capacitance line (211) arranged corresponding to the pixel electrode (151a) arranged via the TFT (121a) is 10 It is composed of micron. Also, one scanning line (113b), one scanning line (113b)
Similarly, the area (231b) between the one pixel potential holding capacitance line (211) arranged corresponding to the one pixel electrode (151b) arranged via the TFT (121b) is also 10 μm. It is configured.

【0030】そして、この上に第2の絶縁膜(161) を介
して映像信号線(111) が配置されている。また、この上
に第3の絶縁膜(171) を介して画素電極(151a),(151b)
が配置されている。
Then, a video signal line (111) is arranged on this via a second insulating film (161). In addition, the pixel electrodes (151a) and (151b) are formed on top of this via the third insulating film (171).
Are arranged.

【0031】上述したように、この実施例の液晶表示装
置(501) によれば、一走査線(113a)と、一走査線(113a)
にTFT(121a)を介して接続される一画素電極(151a)に
対応して配置される一画素電位保持容量線(211) とによ
って構成される領域(231a)が10ミクロンの間隔を維持
し、また一走査線(113b)と、一走査線(113b)にTFT(1
21b)を介して接続される一画素電極(151b)に対応して配
置される一画素電位保持容量線(211) とによって構成さ
れる領域(231b)が10ミクロンの間隔を維持しているた
め、映像信号線(111) に対して画素電極(151a),(151b)
を近接して配置しても、映像信号線(111) と各画素電極
(151a),(151b) との間に生じる横方向電界に対して垂直
な電界が走査線(113a),(113b) と画素電位保持容量線(2
11) との間に生じ、これにより横方向電界が緩和され、
またシールド効果とあいまってリバースチルト・ドメイ
ンの発生を低減させることができた。
As described above, according to the liquid crystal display device (501) of this embodiment, one scanning line (113a) and one scanning line (113a)
A region (231a) constituted by one pixel potential holding capacitor line (211) arranged corresponding to one pixel electrode (151a) connected to the TFT (121a) maintains a 10 micron interval. , One scanning line (113b) and one scanning line (113b) TFT (1
The area (231b) formed by the one-pixel potential holding capacitance line (211) arranged corresponding to the one-pixel electrode (151b) connected via 21b) maintains the interval of 10 microns. , Pixel electrodes (151a), (151b) for the video signal line (111)
The video signal line (111) and each pixel electrode
An electric field perpendicular to the lateral electric field generated between (151a) and (151b) is generated by the scanning lines (113a) and (113b) and the pixel potential holding capacitance line (2
11), which relaxes the lateral electric field,
Also, in combination with the shield effect, the occurrence of reverse tilt domains could be reduced.

【0032】リバースチルト・ドメインが特に問題にな
るのは、表示状態を白から黒に変化させる過渡状態であ
り、数秒の間隔を隔ててリバースチルトド・メインは徐
々に軽減されるため残像として見える。しかしながら、
この液晶表示装置(501) によれば、上記した構成によ
り、過渡状態でのリバースチルト長も1ミクロン以下に
抑えることができた。
The reverse tilt domain is particularly problematic in a transitional state in which the display state is changed from white to black, and the reverse tilted main is gradually reduced at intervals of several seconds so that it appears as an afterimage. . However,
According to this liquid crystal display device (501), the reverse tilt length in the transient state can be suppressed to 1 micron or less by the above configuration.

【0033】ところで、走査線(113a),(113b) と画素電
位保持容量線(211) との間の領域(231a),(231b) を種々
異ならしめて実験したところ、特に20ミクロン以下と
することにより上述の効果が顕著であることが判明し
た。
By the way, when the regions (231a) and (231b) between the scanning lines (113a) and (113b) and the pixel potential holding capacitance line (211) were made different, an experiment was carried out. It was found that the above effect was remarkable.

【0034】更に、上述した構成において、走査線(113
a),(113b) と画素電位保持容量線(211) との間の電位差
を実効値で0.5V以上とすることにより、リバースチ
ルト長の減少が期待でき、特に5Vを越えて大きいとき
にリバースチルト長が確実に1ミクロン以下に抑えられ
ることが図5から理解できる。尚、走査線(113a),(113
b) と画素電位保持容量線(211) との間の電位差は、走
査線(113a),(113b) の非選択期間に基づくものである。
Further, in the above-mentioned structure, the scanning line (113
By setting the potential difference between a) and (113b) and the pixel potential holding capacitance line (211) to 0.5 V or more in effective value, the reverse tilt length can be expected to decrease, especially when it exceeds 5 V and is large. It can be understood from FIG. 5 that the reverse tilt length can be surely suppressed to 1 micron or less. The scanning lines (113a), (113
The potential difference between b) and the pixel potential holding capacitance line (211) is based on the non-selection period of the scanning lines (113a) and (113b).

【0035】また、この実施例の液晶表示装置(501) に
よれば、映像信号線(111) および映像信号線(111) の両
側に隣接配置される一対の画素電極(151a)もしくは画素
電極(151b)下方には、図2,3からわかるように、第
2、第3の絶縁膜(161),(171)を介して画素電位保持容
量線(211) が配置されている。このため、映像信号線(1
11) を介して一対の画素電極(151a)もしくは画素電極(1
51b)を十分に近接して配置しても、映像信号線(111) と
画素電極(151a)もしくは画素電極(151b)との間に生じる
横方向の電界を抑えるように画素電位保持容量線(211)
がシールド層として作用する。これにより、映像信号線
(111) と各画素電極(151a),(151b) との間の横方向電界
に起因するリバスチルト・ドメインの発生が抑えられ、
また映像信号線(111) と各画素電極(151a),(151b) との
間のカップリング容量を低減して良好な表示画像を確保
することができる。
Further, according to the liquid crystal display device (501) of this embodiment, the video signal line (111) and the pair of pixel electrodes (151a) or pixel electrodes (adjacently arranged on both sides of the video signal line (111) are arranged. 151b) As shown in FIGS. 2 and 3, the pixel potential holding capacitance line (211) is arranged via the second and third insulating films (161) and (171). Therefore, the video signal line (1
11) through a pair of pixel electrodes (151a) or pixel electrodes (1
Even if 51b) are arranged sufficiently close to each other, the pixel potential holding capacitance line (to suppress the horizontal electric field generated between the video signal line (111) and the pixel electrode (151a) or the pixel electrode (151b) ( 211)
Acts as a shield layer. This allows the video signal line
Generation of the rebus tilt domain due to the lateral electric field between (111) and each pixel electrode (151a), (151b) is suppressed,
In addition, it is possible to reduce the coupling capacitance between the video signal line (111) and each pixel electrode (151a), (151b) and to secure a good display image.

【0036】また、図3からもわかるように、画素電極
(151a)の位置を映像信号線(111) よりも対向電極(321)
に近接して配置することにより、映像信号線(111) を介
して配置される画素電極(151a)間の配向面の傾斜を緩和
し、配向面での液晶分子のプレチルト角を大きくなるよ
うに作用させることができる。
Further, as can be seen from FIG. 3, the pixel electrode
Set the position of (151a) to the counter electrode (321) rather than the video signal line (111).
By arranging them in close proximity to each other, the inclination of the alignment plane between the pixel electrodes (151a) arranged via the video signal line (111) is relaxed, and the pretilt angle of the liquid crystal molecules on the alignment plane is increased. Can be operated.

【0037】これにより、映像信号線(111) と画素電極
(151a)との間に生じる横方向電界によって液晶分子の受
ける影響を低減することができる。この実施例の液晶表
示装置(501) によれば、上記した理由から映像信号線(1
11) の十分近傍まで各画素電極(151a),(151b) を配置さ
せることができるため、40ミクロンピッチといった微
細な表示画素形状でありながら、その開口率を38%確
保しつつ、リバースチルト長を1ミクロン以下に抑える
ことができた。
As a result, the video signal line (111) and the pixel electrode
It is possible to reduce the influence exerted on the liquid crystal molecules by the lateral electric field generated between (151a). According to the liquid crystal display device (501) of this embodiment, the video signal line (1
Since the pixel electrodes (151a) and (151b) can be arranged sufficiently close to (11), the reverse tilt length can be secured while maintaining the aperture ratio of 38% while having a fine display pixel shape such as a 40 micron pitch. Could be suppressed to 1 micron or less.

【0038】[0038]

【発明の効果】本発明の液晶表示装置によれば、一画素
電極と、一画素電極と走査線の延長方向に沿って隣接す
る他の画素電極の間に、走査線と保持容量線との間隔が
20ミクロン以下の領域を備えて構成されているため、
映像信号線に画素電極を十分に近接して配置しても、リ
バースチルト・ドメインを効果的に低減させ、これによ
り微細ピッチ化と高開口率の両方を達成することがで
き、高い表示品位を確保することができる。
According to the liquid crystal display device of the present invention, a scanning line and a storage capacitor line are formed between one pixel electrode and another pixel electrode adjacent to the one pixel electrode along the extension direction of the scanning line. Since it is configured with areas with a spacing of 20 microns or less,
Even if the pixel electrode is placed sufficiently close to the video signal line, the reverse tilt domain can be effectively reduced, and as a result, both a fine pitch and a high aperture ratio can be achieved and high display quality can be achieved. Can be secured.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は本発明の一実施例のアクティブマトリク
ス型液晶表示装置の概略構成図である。
FIG. 1 is a schematic configuration diagram of an active matrix type liquid crystal display device according to an embodiment of the present invention.

【図2】図2は図1におけるマトリクスアレイ基板の一
部概略正面図である。
2 is a partial schematic front view of the matrix array substrate in FIG.

【図3】図3は図2におけるA−A’線に沿って切断さ
れた液晶表示装置の概略断面図である。
FIG. 3 is a schematic cross-sectional view of the liquid crystal display device taken along the line AA ′ in FIG.

【図4】図4はリバースチルト・ドメインの発生原理を
示す図である。
FIG. 4 is a diagram showing a principle of generation of a reverse tilt domain.

【図5】図5はエッジリバース長の電圧依存性を示す図
である。
FIG. 5 is a diagram showing voltage dependence of edge reverse length.

【図6】図6は従来のアクティブマトリクス型液晶表示
装置のマトリクスアレイ基板の一部概略正面図である。
FIG. 6 is a partial schematic front view of a matrix array substrate of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

(111) …映像信号線 (113a),(113b) …走査線 (121a)(121b)…TFT (151a),(151b) …画素電極 (211) …画素電位保持容量線 (231a),(231b) …領域 (501) …液晶表示装置 (111) ... video signal lines (113a), (113b) ... scanning lines (121a) (121b) ... TFTs (151a), (151b) ... pixel electrodes (211) ... pixel potential holding capacitance lines (231a), (231b) ) Area (501) Liquid crystal display device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置される複数本の映像
信号線および走査線と、前記走査線と略平行に配置され
る複数本の画素電位保持容量線と、前記映像信号線と前
記走査線とにスイッチ素子を介して配置される画素電極
とを基板上に備えたマトリクスアレイ基板と、 前記画素電極に対向して配置された対向電極を備えた対
向基板と、 前記マトリクスアレイ基板と前記対向基板との間に配置
された液晶層とを備えた液晶表示装置において、 一前記画素電極と、前記一画素電極と前記走査線の延長
方向に沿って隣接する他の前記画素電極の間に、前記走
査線と前記画素電位保持容量線との間隔が20ミクロン
以下の領域を備えたことを特徴とする液晶表示装置。
1. A plurality of video signal lines and scanning lines arranged in a matrix, a plurality of pixel potential holding capacitance lines arranged substantially parallel to the scanning lines, the video signal lines and the scanning lines. And a matrix array substrate having a pixel electrode disposed on the substrate via a switch element, a counter substrate having a counter electrode disposed so as to face the pixel electrode, the matrix array substrate and the counter substrate. In a liquid crystal display device including a liquid crystal layer disposed between a substrate, one pixel electrode, and between the one pixel electrode and another pixel electrode adjacent along the extension direction of the scanning line, A liquid crystal display device comprising a region in which a distance between the scanning line and the pixel potential holding capacitance line is 20 μm or less.
【請求項2】 請求項1記載の領域は、一前記走査線
と、前記一走査線に前記スイッチ素子を介して配置され
る前記一画素電極に対応して配置される一前記画素電位
保持容量線とによって構成されることを特徴とした液晶
表示装置。
2. The region according to claim 1, wherein one pixel line holding capacitor is arranged corresponding to one scanning line and one pixel electrode arranged on the one scanning line via the switch element. A liquid crystal display device characterized by being composed of lines.
【請求項3】 請求項1記載の前記走査線と前記画素電
位保持容量線との間の電位差が0.5V以上であること
を特徴とする液晶表示装置。
3. A liquid crystal display device according to claim 1, wherein a potential difference between the scanning line and the pixel potential holding capacitance line is 0.5 V or more.
JP31004493A 1993-12-10 1993-12-10 Liquid crystal display device Pending JPH07159810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31004493A JPH07159810A (en) 1993-12-10 1993-12-10 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31004493A JPH07159810A (en) 1993-12-10 1993-12-10 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07159810A true JPH07159810A (en) 1995-06-23

Family

ID=18000493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31004493A Pending JPH07159810A (en) 1993-12-10 1993-12-10 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH07159810A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072390A (en) * 2002-09-25 2006-03-16 Seiko Epson Corp Light emitting apparatus
JP2009116349A (en) * 2002-09-25 2009-05-28 Seiko Epson Corp Light emitting apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072390A (en) * 2002-09-25 2006-03-16 Seiko Epson Corp Light emitting apparatus
JP2009116349A (en) * 2002-09-25 2009-05-28 Seiko Epson Corp Light emitting apparatus

Similar Documents

Publication Publication Date Title
US6603524B1 (en) LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines
JP3772842B2 (en) Liquid crystal device, driving method thereof, and electronic apparatus
JP3164489B2 (en) LCD panel
JP2772405B2 (en) Liquid crystal display
US7724326B2 (en) Liquid crystal display device comprising a shading conductive layer formed at least near an opening or cut of an electrode
JP4667587B2 (en) Liquid crystal display device
JP3234357B2 (en) Liquid crystal display
JPH05127195A (en) Liquid crystal display device
JP3135689B2 (en) Active matrix type liquid crystal display
US6839112B2 (en) Liquid crystal display
JP2011017891A (en) Liquid crystal device and electronic device
JP3754179B2 (en) Liquid crystal display
CN113485040B (en) Display panel and display device
JP4087306B2 (en) Liquid crystal display
JP2006330605A (en) Liquid crystal display device
JPH08136931A (en) Liquid crystal display element
JP3175972B2 (en) Liquid crystal display
JP5373182B2 (en) Liquid crystal display panel and liquid crystal display device
JP3109979B2 (en) Liquid crystal display
JPH08146468A (en) Liquid crystal display device
JP2979458B2 (en) Matrix type liquid crystal display
US7212256B2 (en) Liquid crystal display device and fabrication method thereof
JPH0915629A (en) Liquid crystal display panel
JPH07159810A (en) Liquid crystal display device
JPH07294936A (en) Matrix type liquid crystal display device