JPH0715972A - Inverter controller - Google Patents

Inverter controller

Info

Publication number
JPH0715972A
JPH0715972A JP5155027A JP15502793A JPH0715972A JP H0715972 A JPH0715972 A JP H0715972A JP 5155027 A JP5155027 A JP 5155027A JP 15502793 A JP15502793 A JP 15502793A JP H0715972 A JPH0715972 A JP H0715972A
Authority
JP
Japan
Prior art keywords
current
motor
inverter
output
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5155027A
Other languages
Japanese (ja)
Other versions
JP3220570B2 (en
Inventor
Koji Eba
浩二 江場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okuma Corp
Original Assignee
Okuma Machinery Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okuma Machinery Works Ltd filed Critical Okuma Machinery Works Ltd
Priority to JP15502793A priority Critical patent/JP3220570B2/en
Publication of JPH0715972A publication Critical patent/JPH0715972A/en
Application granted granted Critical
Publication of JP3220570B2 publication Critical patent/JP3220570B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

PURPOSE:To reduce the ripple torque of a motor by eliminating circuit components causing gain error and offset during measurements of output current in an inverter controller. CONSTITUTION:A sigma delta converter 30 for converting the potential difference of a current detection resistor 16 to a Sigma-Delta-modulated digital signal, a photocoupler 25 for transferring the digital signal after electrically insulating it, and a digital filter 32 for demodulating the digital signal after transfer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、モータの相電流を検
出しフィードバック制御することによりモータを駆動す
るインバータ制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter control device for driving a motor by detecting a phase current of the motor and performing feedback control.

【0002】[0002]

【従来の技術】図4は、従来技術を用いたモータ駆動用
インバータ制御装置の回路の一例を示すブロック図であ
る。3相交流電力はコンバータ1で適当な電圧の直流電
圧に変換された後、2個ずつ直列接続したものを3組並
列接続したパワー素子2、3、4、5、6、7により、
前記直流電力をモータ駆動用の交流電力に変換する。パ
ワー素子2、3、4、5、6、7には、それぞれ、ゲー
ト回路8、9、10、11、12、13が接続されてい
る。ゲート回路8、9、10、11、12、13はPW
M信号発生回路14により制御されるようになってい
る。モータ15が接続されるインバータの出力回路には
電流検出抵抗16、17が直列に挿入されている。電流
検出抵抗16の両端には絶縁増幅器18、A/D変換器
19が接続されている。同様に、電流検出抵抗17の両
端には絶縁増幅器20、A/D変換器21が接続されて
いる。モータ15の相電流Iu,Ivは、インバータの
出力に直列に挿入された電流検出抵抗16、17の電圧
降下Vsu, Vsvとして取り出され、それぞれ絶縁増幅器
18、20に入力される。絶縁増幅器18、20は入力
された信号を電気的に絶縁しつつ伝達し、電流制御回路
22と同電位のアナログ信号SigAu,SigAvを出力す
る。アナログ信号SigAu,SigAv はA/D変換器1
9、21によってディジタル値に変換され電流制御回路
22に入力される。電流制御回路22は、上位制御回路
から入力される電流指令Iu*,Iv*と、検出した相
電流Iu,Ivから各相の電流偏差を求め、これを比例
および積分増幅することで、モータ各相に印加すべき電
圧指令Vu*,Vv*,Vw*を出力する。電圧指令V
u*,Vv*,Vw*はPWM信号発生回路14によっ
て、指令値に比例したオンオフデューティを持つPWM
信号に変換され、さらにアーム短絡を防ぐためのデッド
タイムを付加されてインバータのパワー素子2〜7に対
するオンオフ指令信号となる。パワー素子のゲート回路
8〜13はオンオフ指令信号に従いパワー素子2〜7を
オンオフすることにより、コンバータ1によって整流さ
れた直流電圧Vbusを電圧指令Vu*,Vv*,Vw
*に比例したデューティでモータ15の各相に印加す
る。以上のようにして、モータ15の各相の相電流は、
電流指令Iu*,Iv*に一致するように制御される。
2. Description of the Related Art FIG. 4 is a block diagram showing an example of a circuit of a motor drive inverter control device using a conventional technique. The three-phase AC power is converted into a DC voltage of an appropriate voltage by the converter 1, and then two sets of two connected in series are connected in parallel by three power elements 2, 3, 4, 5, 6, and 7,
The DC power is converted into AC power for driving the motor. Gate circuits 8, 9, 10, 11, 12, and 13 are connected to the power elements 2, 3, 4, 5, 6, and 7, respectively. The gate circuits 8, 9, 10, 11, 12, 13 are PW
It is controlled by the M signal generation circuit 14. Current detection resistors 16 and 17 are inserted in series in the output circuit of the inverter to which the motor 15 is connected. An insulation amplifier 18 and an A / D converter 19 are connected to both ends of the current detection resistor 16. Similarly, an insulation amplifier 20 and an A / D converter 21 are connected to both ends of the current detection resistor 17. The phase currents Iu and Iv of the motor 15 are taken out as voltage drops Vsu and Vsv of the current detection resistors 16 and 17 inserted in series with the output of the inverter, and input to the isolation amplifiers 18 and 20, respectively. The isolation amplifiers 18 and 20 transmit the input signals while electrically insulating them, and output analog signals SigAu and SigAv having the same potential as the current control circuit 22. The analog signals SigAu and SigAv are A / D converter 1
It is converted into a digital value by 9 and 21 and input to the current control circuit 22. The current control circuit 22 obtains the current deviation of each phase from the current commands Iu *, Iv * input from the higher-order control circuit and the detected phase currents Iu, Iv, and proportionally and integrally amplifies the current deviation for each motor to obtain each motor. It outputs voltage commands Vu *, Vv *, Vw * to be applied to the phases. Voltage command V
u *, Vv *, and Vw * are PWM signals having an on / off duty proportional to the command value, generated by the PWM signal generation circuit 14.
The signal is converted into a signal, and a dead time for preventing an arm short circuit is added, and the signal becomes an on / off command signal for the power elements 2 to 7 of the inverter. The gate circuits 8 to 13 of the power element turn on and off the power elements 2 to 7 according to the on / off command signal, so that the DC voltage Vbus rectified by the converter 1 is converted into the voltage commands Vu *, Vv *, Vw.
It is applied to each phase of the motor 15 with a duty proportional to *. As described above, the phase current of each phase of the motor 15 is
The current commands Iu * and Iv * are controlled to match.

【0003】図5は従来技術を用いたインバータ制御装
置の別の回路構成を示すブロック図である。図におい
て、図4と同一機能のブロックには同一番号を付してあ
る。図5の装置では電流検出抵抗16、17の電圧降下
Vsu, Vsvが、シリアル出力タイプのA/D変換器2
3、24によってディジタル信号SigDu,SigDv に変
換される。次いでSigDu,SigDv はホトカップラ2
5、26によりインバータの相電位と絶縁されてシフト
レジスター27、28に入力され、パラレルデータに変
換されるようになっている。シフトレジスタ27、28
の出力は電流制御回路22に入力され、前記図4の制御
装置と同様にモータ各相の相電流が電流指令Iu*,I
v*に一致するように制御される。
FIG. 5 is a block diagram showing another circuit configuration of an inverter control device using a conventional technique. In the figure, blocks having the same functions as those in FIG. 4 are given the same numbers. In the device of FIG. 5, the voltage drops Vsu and Vsv of the current detection resistors 16 and 17 are the serial output type A / D converter 2
The signals 3 and 24 are converted into digital signals SigDu and SigDv. Next, SigDu and SigDv are photocouplers 2
It is insulated by 5 and 26 from the phase potential of the inverter and input to the shift registers 27 and 28 to be converted into parallel data. Shift registers 27, 28
Is output to the current control circuit 22, and the phase currents of the motor phases are the current commands Iu * and Iu, as in the control device of FIG.
Controlled to match v *.

【0004】[0004]

【発明が解決しようとする課題】モータを駆動制御する
インバータ制御装置において、相電流Iu, Ivの電流
検出時の絶縁増幅器20のゲイン誤差およびそのオフセ
ットはモータ15の出力トルクにリップルを生じさせる
ので、極力小さくする必要がある。従来技術を使用した
前記インバータ制御装置に於いては、インバータの出力
電流Iu, Ivの検出にアナログ出力の絶縁増幅器1
8, 20とA/D変換器19, 21とを組み合わせて使
用しているため、検出される電流のゲイン誤差およびに
オフセットは、絶縁増幅器18, 20とA/D変換器1
9, 21の双方のゲイン誤差の積とオフセットの和に依
存しており、両構成要素のゲイン誤差とオフセットをと
もに小さく押さえることは難しい。一方、これを避ける
方策として、図5に示す様に、絶縁増幅器を無くし、A
/D変換器23, 24のみを使用する構成も可能であ
る。しかしながらこのような構成を用いた場合、A/D
変換器23, 24のシリアル信号にノイズが重畳された
際に大きな誤差(MSBビットの転送時にノイズを受け
た場合フルスケールの1/2)を含むことになるという
問題があった。この発明は、上記問題点を解決するため
になされたものであり、電流検出時におけるゲイン誤差
およびオフセットを小さく抑え、駆動するモータのトル
クリップルを小さくすることができるインバータ制御装
置を提供することを目的としている。
In the inverter control device for driving and controlling the motor, the gain error of the isolation amplifier 20 and its offset when the currents of the phase currents Iu and Iv are detected cause a ripple in the output torque of the motor 15. , It is necessary to make it as small as possible. In the above-described inverter control device using the conventional technique, the analog output isolation amplifier 1 is used to detect the output currents Iu and Iv of the inverter.
8 and 20 and the A / D converters 19 and 21 are used in combination, the gain error and offset of the detected current are caused by the isolation amplifiers 18 and 20 and the A / D converter 1.
Since it depends on the sum of the product of the gain error and the offset of both 9 and 21, it is difficult to keep both the gain error and the offset of both components small. On the other hand, as a measure to avoid this, as shown in FIG.
A configuration using only the / D converters 23 and 24 is also possible. However, when such a configuration is used, the A / D
There is a problem in that when noise is superimposed on the serial signals of the converters 23 and 24, a large error (1/2 of full scale when noise is received during MSB bit transfer) is included. The present invention has been made to solve the above problems, and provides an inverter control device capable of suppressing a gain error and an offset at the time of detecting a current, and reducing a torque ripple of a motor to be driven. Has an aim.

【0005】[0005]

【課題を解決するための手段】ゲート回路を有するパワ
ー素子により直流電力をモータ駆動用の交流電力に変換
するインバータの出力回路に直列に電流検出抵抗を挿入
し、この電流検出抵抗の両端に生じる電位差からモータ
の相電流を検出し、モータの駆動をフィードバック制御
するインバータ制御装置であって、前記電流検出抵抗の
両端に生じる電位差をシグマデルタ変調されたディジタ
ル信号に変換するシグマデルタ変調器と、前記ディジタ
ル信号を電気的に絶縁して伝達する電気絶縁性結合器
と、伝達された信号を復調するディジタルフィルタと、
このディジタルフィルタの出力に基づいて前記インバー
タのゲート回路を制御する制御信号発生回路とを備えた
ものである。
A current detecting resistor is inserted in series with an output circuit of an inverter for converting DC power into AC power for driving a motor by a power element having a gate circuit, and a current detecting resistor is generated at both ends of the current detecting resistor. An inverter control device for detecting a phase current of a motor from a potential difference and performing feedback control of driving of a motor, wherein a sigma-delta modulator for converting a potential difference generated across the current detection resistor into a sigma-delta modulated digital signal, An electrically insulating coupler for electrically insulating and transmitting the digital signal; a digital filter for demodulating the transmitted signal;
And a control signal generation circuit for controlling the gate circuit of the inverter based on the output of the digital filter.

【作用】この発明によるインバータ制御装置は、インバ
ータの出力電流検出時のゲイン誤差およびオフセットを
決定する構成要素をシグマデルタ変調器とすることがで
きるので、従来の絶縁増幅器とA/D変換器とを具備し
たインバータ制御装置に比較してゲイン誤差とオフセッ
トの小さい電流検出が可能であり、駆動対象であるモー
タのトルクリップを小さくすることができる。
In the inverter control device according to the present invention, the sigma-delta modulator can be used as a component for determining the gain error and the offset when the output current of the inverter is detected, and therefore the conventional isolation amplifier and the A / D converter can be used. It is possible to detect a current with a smaller gain error and offset as compared with the inverter control device including the above, and it is possible to reduce the torque clip of the motor to be driven.

【0006】[0006]

【実施例】図1はこの発明によるインバータ制御装置の
回路の一実施例を示すブロック図である。図1におい
て、図4と同一機能のブロックは同一番号が付されてい
る。コンバータ1、パワー素子2〜6、ゲート回路8〜
13、PWM信号発生回路14、モータ15の構成は、
図4に示した従来例と同様なので説明を省略する。電流
検出抵抗16、17の両端に生じる電圧降下Vsu, Vsv
は、ΣΔ変調器30、31に入力され、電圧に比例する
オンオフデューティを有する信号SigSu,SigSv に変
換される。次いでSigSu,SigSv は、入力信号を電気
的に絶縁して伝達する電気絶縁性結合器としてのホトカ
ップラ25、26によりインバータの相電位と絶縁され
て、ディジタルフィルタ32、33に入力され、復調さ
れて、パラレルのディジタル信号Iu ,Iv となるよう
構成されている。PWM信号発生回路14とディジタル
フィルタ32、33はディジタル集積回路34を構成し
ている。ディジタル信号Iu ,Iv は電流制御回路22
に入力され、従来技術を用いた図4の構成の制御装置と
同様に、モータ各相の相電流が、上位制御回路からの電
流指令Iu*,Iv*に一致するような制御が行われ
る。また、PWM信号発生回路14と電流制御回路22
はディジタルフィルタ32、33の出力に基づいてイン
バータのゲート回路8〜13を制御する制御信号発生回
路としての機能を果たしている。
1 is a block diagram showing an embodiment of a circuit of an inverter control device according to the present invention. In FIG. 1, blocks having the same functions as those in FIG. 4 are given the same numbers. Converter 1, power elements 2 to 6, gate circuit 8 to
13, the configuration of the PWM signal generation circuit 14 and the motor 15,
Since it is the same as the conventional example shown in FIG. 4, description thereof will be omitted. Voltage drop Vsu, Vsv generated across the current detection resistors 16 and 17
Is input to the ΣΔ modulators 30 and 31 and converted into signals SigSu and SigSv having an on-off duty proportional to the voltage. Next, SigSu and SigSv are insulated from the phase potential of the inverter by the photocouplers 25 and 26 as electrically insulating couplers that electrically insulate and transmit the input signal, and are input to the digital filters 32 and 33 and demodulated. , Parallel digital signals Iu and Iv. The PWM signal generation circuit 14 and the digital filters 32 and 33 form a digital integrated circuit 34. The digital signals Iu and Iv are supplied to the current control circuit 22.
The control is performed so that the phase current of each phase of the motor matches the current commands Iu *, Iv * from the host control circuit, similarly to the control device having the configuration of FIG. In addition, the PWM signal generation circuit 14 and the current control circuit 22
Serves as a control signal generation circuit that controls the gate circuits 8 to 13 of the inverter based on the outputs of the digital filters 32 and 33.

【0007】次にΣΔ変調器30、31およびディジタ
ルフィルタ32、33の構成と動作について、図2に示
すブロック図および図3に示す各部の信号波形を用いて
説明する。ΣΔ変調器30は2次のシグマデルタ変調と
呼ばれる変調方式を採用している。図2において、出力
信号SigSu は1ビットのD/A変換器35に入力され
るようになっており、D/A変換器35の出力する電圧
はSigSu が“1”の場合+Vref に、また、“0”の
場合ーVref に変化する。入力電圧Vsuは、減算器36
に入力され、前記D/A変換器35の出力との差分が積
分器37に入力される。また、積分器37の出力は、減
算器38に入力され、再びD/A変換器35の出力との
差分が求められて積分器39に入力されており、積分器
39の出力はコンパレータ40によって0Vと比較され
る。コンパレータ40の出力は発振器41が出力するク
ロックCLOCK1の周期T毎にラッチ42によりサン
プリングされ、出力信号SigSu となる。以上のような
構成により、積分器39の出力が0Vに近づくようフィ
ードバックがなされ、図3(C) に示すように、入力電圧
Vsuに比例したオンオフデューティを有する出力信号S
igSu が得られる。
Next, the configurations and operations of the ΣΔ modulators 30 and 31 and the digital filters 32 and 33 will be described with reference to the block diagram shown in FIG. 2 and the signal waveforms of the respective parts shown in FIG. The ΣΔ modulator 30 employs a modulation method called second-order sigma-delta modulation. In FIG. 2, the output signal SigSu is input to the 1-bit D / A converter 35, and the voltage output from the D / A converter 35 is + Vref when SigSu is "1", and In the case of "0" -changes to Vref. The input voltage Vsu is calculated by the subtractor 36.
The difference from the output of the D / A converter 35 is input to the integrator 37. The output of the integrator 37 is input to the subtractor 38, the difference from the output of the D / A converter 35 is obtained again, and the input to the integrator 39. The output of the integrator 39 is output by the comparator 40. Compared to 0V. The output of the comparator 40 is sampled by the latch 42 at every cycle T of the clock CLOCK1 output from the oscillator 41, and becomes the output signal SigSu. With the above-described configuration, feedback is performed so that the output of the integrator 39 approaches 0V, and as shown in FIG. 3C, the output signal S having an on-off duty proportional to the input voltage Vsu.
igSu is obtained.

【0008】一方、この出力信号SigSu は図3(d) に
示すような高周波の量子化ノイズを含んでいる。このた
めディジタルフィルタ32では図3(e) にしめす伝達特
性によりカットオフ周波数fc以上の量子化ノイズを除
去しており、図2の構成例ではn段のFIR(有限イン
パルス応答)フィルタによりこの伝達特性を実現してい
る。ディジタルフィルタ32はホトカップラー25を経
由したSigSu の信号変化点を利用したPLL(フェー
ズドロックループ)回路43によってΣΔ変調器30内
のクロックCLOCK1に同期したクロックCLOCK
2を生成する。シフトレジスタ44は出力信号SigSu
をCLOCK2によってサンプリングするとともに順次
シフトする。係数テーブル45はシフトレジスタの各出
力ビットQ(n−k)に対応した複数ビット精度の係数
a(k)を内蔵しており、Q(n−k)が“1”の場合
a(k)を、Q(n−k)が“0”の場合0を、それぞ
れアキュムレータ46に対して出力する。アキュムレー
タ46は係数テーブル45からのデータの総和を求め、
信号Iu として電流制御回路22に出力する。ここで信
号IuはFIRフィルタの一般式である、Σ{a(k)
×Q(n−k)}で表されるので、係数a(k)を適切
に設定することにより目的とする伝達特性を得ることが
できる。
On the other hand, the output signal SigSu contains high-frequency quantization noise as shown in FIG. 3 (d). For this reason, the digital filter 32 removes the quantization noise above the cutoff frequency fc by the transfer characteristic shown in FIG. 3 (e), and in the configuration example of FIG. 2, this transfer is performed by an n-stage FIR (finite impulse response) filter. The characteristics are realized. The digital filter 32 is a clock CLOCK synchronized with the clock CLOCK1 in the ΣΔ modulator 30 by a PLL (phased lock loop) circuit 43 using the signal change point of SigSu passing through the photocoupler 25.
Generates 2. The shift register 44 outputs the output signal SigSu.
Are sampled by CLOCK2 and sequentially shifted. The coefficient table 45 incorporates a coefficient a (k) having a multi-bit precision corresponding to each output bit Q (n-k) of the shift register, and when Q (n-k) is "1", a (k). Is output to the accumulator 46 when Q (n−k) is “0”. The accumulator 46 calculates the sum of the data from the coefficient table 45,
The signal Iu is output to the current control circuit 22. Here, the signal Iu is a general formula of the FIR filter, Σ {a (k)
XQ (n−k)}, the target transfer characteristic can be obtained by appropriately setting the coefficient a (k).

【0009】[0009]

【発明の効果】以上に説明したように、この発明のイン
バータ制御装置によれば、インバータの出力電流検出時
のゲイン誤差およびオフセットを決定する構成要素がΣ
Δ変調器に限定されるため、従来の絶縁増幅器とA/D
変換器とを具備したインバータ制御装置に比較してゲイ
ン誤差とオフセットの小さい電流検出が可能であり、駆
動対象であるモータのトルクリップルを小さくすること
ができるという顕著な効果を有する。
As described above, according to the inverter control device of the present invention, the components that determine the gain error and the offset when the output current of the inverter is detected are Σ.
Since it is limited to the delta modulator, the conventional isolation amplifier and A / D
Compared with an inverter control device including a converter, it is possible to detect a current with a smaller gain error and offset, and it is possible to reduce the torque ripple of the motor to be driven, which is a remarkable effect.

【0010】[0010]

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明によるインバータ制御装置の回路の一
実施例を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a circuit of an inverter control device according to the present invention.

【図2】この発明によるインバータ制御装置のΣΔ変調
器とディジタルフィルタの詳細構成を示すブロック図で
ある。
FIG. 2 is a block diagram showing a detailed configuration of a ΣΔ modulator and a digital filter of the inverter control device according to the present invention.

【図3】図2における各部信号波形である。FIG. 3 is a signal waveform of each part in FIG.

【図4】従来技術によるインバータ制御装置の回路の一
例を示すブロック図である。
FIG. 4 is a block diagram showing an example of a circuit of an inverter control device according to a conventional technique.

【図5】従来技術によるインバータ制御装置の別の回路
例を示すブロック図である。
FIG. 5 is a block diagram showing another circuit example of an inverter control device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 コンバータ 2〜7 パワー素子 8〜13 ゲート回路 14 PWM信号発生回路 15 モータ 16、17 電流検出抵抗 18、20 絶縁増幅器 19、21 A/D変換器 22 電流制御回路 23、24 A/D変換器 25、26 ホトカップラ 27、28 シフトレジスタ 30、31 Σ・Δ変調器 32、33 ディジタルフィルタ 34 ディジタル集積回路 35 D/A変換器 36、38 減算器 37、39 積分器 40 コンパレータ 41 発振器 42 ラッチ 43 PLL回路 44 シフトレジスタ 45 係数テーブル 46 アキュムレータ 1 Converter 2-7 Power element 8-13 Gate circuit 14 PWM signal generation circuit 15 Motor 16,17 Current detection resistor 18,20 Insulation amplifier 19,21 A / D converter 22 Current control circuit 23,24 A / D converter 25, 26 Photocoupler 27, 28 Shift register 30, 31 Σ / Δ modulator 32, 33 Digital filter 34 Digital integrated circuit 35 D / A converter 36, 38 Subtractor 37, 39 Integrator 40 Comparator 41 Oscillator 42 Latch 43 PLL Circuit 44 Shift register 45 Coefficient table 46 Accumulator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ゲート回路を有するパワー素子により直
流電力をモータ駆動用の交流電力に変換するインバータ
の出力回路に直列に電流検出抵抗を挿入し、この電流検
出抵抗の両端に生じる電位差からモータの相電流を検出
しフィードバック制御することによりモータを駆動する
インバータ制御装置において、前記電流検出抵抗の両端
に生じる電位差をシグマデルタ変調されたディジタル信
号に変換するシグマデルタ変調器と、前記ディジタル信
号を電気的に絶縁して伝達する電気絶縁性結合器と、伝
達された信号を復調するディジタルフィルタと、このデ
ィジタルフィルタの出力に基づき前記インバータのゲー
ト回路を制御する制御信号発生回路とを備えたことを特
徴とするインバータ制御装置。
1. A current detecting resistor is serially inserted in an output circuit of an inverter that converts direct-current power into alternating-current power for driving a motor by a power element having a gate circuit, and a potential difference between both ends of the current detecting resistor is applied to the motor. In an inverter control device that drives a motor by detecting a phase current and performing feedback control, a sigma-delta modulator that converts a potential difference across both ends of the current detection resistor into a sigma-delta modulated digital signal, and the digital signal An electrically insulative coupler for electrically insulating and transmitting, a digital filter for demodulating the transmitted signal, and a control signal generating circuit for controlling the gate circuit of the inverter based on the output of the digital filter. Characteristic inverter control device.
【請求項2】 電気絶縁性結合器はホトカップラである
ことを特徴とする請求項第1項記載のインバータ制御装
置。
2. The inverter control device according to claim 1, wherein the electrically insulative coupler is a photocoupler.
JP15502793A 1993-06-25 1993-06-25 Inverter control device Expired - Lifetime JP3220570B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15502793A JP3220570B2 (en) 1993-06-25 1993-06-25 Inverter control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15502793A JP3220570B2 (en) 1993-06-25 1993-06-25 Inverter control device

Publications (2)

Publication Number Publication Date
JPH0715972A true JPH0715972A (en) 1995-01-17
JP3220570B2 JP3220570B2 (en) 2001-10-22

Family

ID=15597073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15502793A Expired - Lifetime JP3220570B2 (en) 1993-06-25 1993-06-25 Inverter control device

Country Status (1)

Country Link
JP (1) JP3220570B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844729A2 (en) * 1996-11-25 1998-05-27 Asea Brown Boveri AG Method and device for suppressing the DC-offset of an inverter
US6919699B2 (en) 2002-08-01 2005-07-19 Fanuc Ltd Motor control apparatus
JP2008147809A (en) * 2006-12-07 2008-06-26 Fuji Electric Fa Components & Systems Co Ltd Motor control apparatus and a/d converter
EP2429069A2 (en) 2010-09-08 2012-03-14 Mitsubishi Electric Corporation Electric-power apparatus
JP2013021909A (en) * 2011-07-08 2013-01-31 Siemens Ag Torque observer based on measurement of output currents and output voltages
US20130278197A1 (en) * 2012-04-19 2013-10-24 Fanuc Corporation Motor control apparatus equipped with delta-sigma modulation ad converter
JP2015088926A (en) * 2013-10-30 2015-05-07 トヨタ自動車株式会社 Digital filter
KR20160076321A (en) * 2014-12-22 2016-06-30 유한대학교 산학협력단 Drive device of the BLDC motor using phase current detection method
CN106063122A (en) * 2014-09-30 2016-10-26 松下知识产权经营株式会社 Motor control device and motor control method
JP2016217732A (en) * 2015-05-14 2016-12-22 三菱電機株式会社 Current detector
US11211891B2 (en) 2018-06-15 2021-12-28 Panasonic Intellectual Property Management Co., Ltd. Motor control device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844729A3 (en) * 1996-11-25 2000-03-01 Asea Brown Boveri AG Method and device for suppressing the DC-offset of an inverter
EP0844729A2 (en) * 1996-11-25 1998-05-27 Asea Brown Boveri AG Method and device for suppressing the DC-offset of an inverter
US6919699B2 (en) 2002-08-01 2005-07-19 Fanuc Ltd Motor control apparatus
EP1387483A3 (en) * 2002-08-01 2006-06-07 Fanuc Ltd Motor control apparatus
JP2008147809A (en) * 2006-12-07 2008-06-26 Fuji Electric Fa Components & Systems Co Ltd Motor control apparatus and a/d converter
US8842455B2 (en) 2010-09-08 2014-09-23 Mitsubishi Electric Corporation Electric-power conversion apparatus
EP2429069A2 (en) 2010-09-08 2012-03-14 Mitsubishi Electric Corporation Electric-power apparatus
JP2012060759A (en) * 2010-09-08 2012-03-22 Mitsubishi Electric Corp Power converter
JP2013021909A (en) * 2011-07-08 2013-01-31 Siemens Ag Torque observer based on measurement of output currents and output voltages
US20130278197A1 (en) * 2012-04-19 2013-10-24 Fanuc Corporation Motor control apparatus equipped with delta-sigma modulation ad converter
US8754599B2 (en) * 2012-04-19 2014-06-17 Fanuc Corporation Motor control apparatus equipped with delta-sigma modulation AD converter
JP2013223400A (en) * 2012-04-19 2013-10-28 Fanuc Ltd Motor control device incorporating δς modulation type ad converter
JP2015088926A (en) * 2013-10-30 2015-05-07 トヨタ自動車株式会社 Digital filter
CN106063122A (en) * 2014-09-30 2016-10-26 松下知识产权经营株式会社 Motor control device and motor control method
US9531316B1 (en) 2014-09-30 2016-12-27 Panasonic Intellectual Property Management Co., Ltd. Motor control device and motor control method
KR20160076321A (en) * 2014-12-22 2016-06-30 유한대학교 산학협력단 Drive device of the BLDC motor using phase current detection method
JP2016217732A (en) * 2015-05-14 2016-12-22 三菱電機株式会社 Current detector
US11211891B2 (en) 2018-06-15 2021-12-28 Panasonic Intellectual Property Management Co., Ltd. Motor control device

Also Published As

Publication number Publication date
JP3220570B2 (en) 2001-10-22

Similar Documents

Publication Publication Date Title
EP2248262B1 (en) Transformer-isolated analog-to-digital converter (adc) feedback apparatus and method
EP1137162B1 (en) Analog/digital PWM control circuit of a winding
JPH0715972A (en) Inverter controller
EP1310041A2 (en) Digital class-d audio amplifier
US6215435B1 (en) Linear current sensing circuit for motor controller
JPH06189528A (en) Electric current mode control system converter circuit
JP2004309386A (en) Current detector
JP2004053528A (en) Current detecting circuit
JPS6210690Y2 (en)
US5910743A (en) High efficiency pulse width modulator
CN101247088B (en) Power converter and magnetic bias regulating method
JP3733115B2 (en) Current detection IC
Persson A new approach to motor drive current measurement
JP3185953B2 (en) Switching power supply
KR100635914B1 (en) Current resolution control apparatus of motor control system
JPH06178550A (en) Current control device of vvvf inverter
JP3730525B2 (en) Multiphase rectifier
Persson Motor current measurement using time-modulated signals
JPH0937554A (en) Control device of pwm converter and uninterruptible power supply device using the control device
JP2839558B2 (en) PWM drive circuit
JPH0246175A (en) Power conversion device
JPH069596Y2 (en) Synchronous control circuit for inverter device
JPH10261187A (en) Ac signal converter
JPH0674104U (en) Switching power supply
GB2417623A (en) Dead-time compensation in a voltage source inverter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

EXPY Cancellation because of completion of term