JPH07154026A - Semiconductor laser and fabrication thereof - Google Patents

Semiconductor laser and fabrication thereof

Info

Publication number
JPH07154026A
JPH07154026A JP29984693A JP29984693A JPH07154026A JP H07154026 A JPH07154026 A JP H07154026A JP 29984693 A JP29984693 A JP 29984693A JP 29984693 A JP29984693 A JP 29984693A JP H07154026 A JPH07154026 A JP H07154026A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor laser
laser device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29984693A
Other languages
Japanese (ja)
Inventor
Hideki Fukunaga
秀樹 福永
Hideo Nakayama
秀生 中山
Nobuaki Ueki
伸明 植木
Hiroki Otoma
広己 乙間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP29984693A priority Critical patent/JPH07154026A/en
Publication of JPH07154026A publication Critical patent/JPH07154026A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To provide a semiconductor laser from which the dislocation, causing deterioration of reliability or increasing leakage current, is eliminated. CONSTITUTION:At least a first clad layer 4, an active layer 5, and a second clad layer 6 are formed sequentially on a GaAs substrate 1 and a stripe contact layer 8, having band gap narrower than the active layer 5, is formed on the second clad layer 6. Si is then diffused from above the second clad layer 6 except the contact layer 8 and an underlying semiconductor layer to produce a mixed crystal region 12 filling the underlying semiconductor layer. Subsequently, the surface layer of the second clad layer 6 diffused with Si is removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、不純物拡散による混
晶化技術を用いた可視光の埋め込み型半導体レーザ装置
及びその製法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a visible light embedded semiconductor laser device using a mixed crystal technique by impurity diffusion and a method for manufacturing the same.

【0002】[0002]

【従来の技術】不純物拡散による混晶化技術を用いた埋
め込み型半導体レーザ装置は、低しきい値、高効率、安
定横モード、プレーナ型で集積化が容易であることなど
から、近赤外光領域の材料であるAlGaAs系で多く
作製されている。
2. Description of the Related Art A buried semiconductor laser device using a mixed crystal technique by impurity diffusion has a low threshold, a high efficiency, a stable lateral mode, a planar type, and is easy to integrate. Many are made of AlGaAs, which is a material for the optical region.

【0003】従来、可視光の材料であるAlGaInP
系で、この技術を用いた埋め込み型半導体レーザ装置
が、J.Appl.Phys.66,(1989)48
2頁〜487頁に記載されている。同文献に記載のレー
ザ装置の製造は、以下のようにして行われる。
Conventionally, AlGaInP which is a material of visible light
In this system, an embedded semiconductor laser device using this technique is described in J. Appl. Phys. 66, (1989) 48
See pages 2 to 487. The laser device described in this document is manufactured as follows.

【0004】n型GaAs基板上に、Teドープのn型
(Al0.9 Ga0.1 0.5 In0.5Pでなる厚さ1μm
の第一クラッド層、一層の厚さが200Åの(Al0.2
Ga0.8 0.5 In0.5 Pでなる三層のアンドープの量
子井戸層と、それぞれの量子井戸層の間に一層の厚さが
100Åの(Al0.5 Ga0.5 0.5 In0.5 Pでなる
二層のアンドープの障壁層をアンドープの第一閉じ込め
層と第二閉じ込め層で挟んだ活性層と、Znドープのp
型(Al0.9 Ga0.1 0.5 In0.5 Pでなる厚さ1μ
m第二クラッド層と、Znを高濃度にドープしたp型G
aAsでなるコンタクト層の半導体層をMOCVD(m
etal organic chemical vap
or deposition)法により順次積層する。
On an n-type GaAs substrate, Te-doped n-type (Al 0.9 Ga 0.1 ) 0.5 In 0.5 P having a thickness of 1 μm
The first clad layer of, with a thickness of 200 Å (Al 0.2
Ga 0.8 ) 0.5 In 0.5 P, three undoped quantum well layers, and two layers of (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P each having a thickness of 100 Å between the quantum well layers. And a Zn-doped p-type barrier layer sandwiching the barrier layer between the unconfined first confinement layer and the second confinement layer.
Type (Al 0.9 Ga 0.1 ) 0.5 In 0.5 P and thickness 1μ
m second clad layer and p-type G heavily doped with Zn
The semiconductor layer of the contact layer made of aAs is MOCVD (m
et al organic chemical vap
or deposition method.

【0005】次いで、電子ビーム蒸着によって着膜され
た厚さ150ÅのSi膜に、フォトリソグラフィにより
10μm幅のストライプ状の窓を形成する。
Then, a stripe-shaped window having a width of 10 μm is formed by photolithography on a 150 Å-thick Si film deposited by electron beam evaporation.

【0006】その後、CVDによりSiO2 膜かまたは
PSGの保護膜を約1000Å着膜する。この試料を約
3cm3 の石英管中に3mgのPと共に入れ、2×10
-6Torr程度まで真空引きして封入し、850°Cで
25時間熱処理を行うことによりSiを拡散し、Si拡
散領域を形成する。これにより、Siが拡散した領域は
混晶化領域となり、Siが拡散していない領域は活性領
域として混晶化領域に埋め込まれる。
After that, a SiO 2 film or a PSG protective film is deposited by CVD to a thickness of about 1000 Å. This sample was put into a quartz tube of about 3 cm 3 together with 3 mg of P, and 2 × 10
-6 Torr is evacuated to about 6 Torr for sealing, and heat treatment is performed at 850 ° C. for 25 hours to diffuse Si and form a Si diffusion region. As a result, the region where Si is diffused becomes a mixed crystal region, and the region where Si is not diffused is embedded in the mixed crystal region as an active region.

【0007】熱処理後、石英管から試料を取り出し、拡
散源であるSi膜と保護膜を除去し、再びCVDにより
1000ÅのSiO2 膜を着膜し、更にフォトリソグラ
フィによってSiを拡散させていない領域上のSiO2
膜に5μm幅の窓を開け、電流注入領域を設ける。
After the heat treatment, the sample was taken out from the quartz tube, the Si film as the diffusion source and the protective film were removed, a 1000 Å SiO 2 film was deposited again by CVD, and further, a region where Si was not diffused by photolithography. SiO 2 on
A 5 μm wide window is opened in the film to provide a current injection region.

【0008】最後にAu−Zn−Auでp側電極を形成
した後、GaAs基板側を100μmにまで研磨し、A
u−Geでn側電極を形成する。
Finally, after forming a p-side electrode of Au-Zn-Au, the GaAs substrate side is polished to 100 μm, and A
An n-side electrode is formed with u-Ge.

【0009】これによって、埋め込み型半導体レーザ装
置を製造する。
As a result, the embedded semiconductor laser device is manufactured.

【0010】この半導体レーザ装置は、Siが拡散した
領域のGaAsコンタクト層及び(Al0.9 Ga0.1
0.5 In0.5 P第二クラッド層はn型となるため、Si
の拡散領域とSiの非拡散領域のp型半導体層の接合す
るGaAsコンタクト層及び(Al0.9 Ga0.1 0.5
In0.5 P第二クラッド層中にp−n接合が形成され
る。
This semiconductor laser device has a GaAs contact layer and (Al 0.9 Ga 0.1 ) in a region where Si is diffused.
Since the 0.5 In 0.5 P second cladding layer is n-type,
Contact layer and (Al 0.9 Ga 0.1 ) 0.5 where the p-type semiconductor layer in the diffusion region of Si and the non-diffusion region of Si are joined
A pn junction is formed in the In 0.5 P second cladding layer.

【0011】(AlX Ga1-X 0.5 In0.5 P系では
Xの値により、禁制帯幅はE=1.872+0.521
×X(eV)に従って変化し、Ga0.5 In0.5 P(E
=1.872eV)の場合でもその禁制帯幅はGaAs
(E=1.424eV)の禁制帯幅よりも広い。
In the (Al X Ga 1 -X ) 0.5 In 0.5 P system, the forbidden band width is E = 1.872 + 0.521 depending on the value of X.
X X (eV), Ga 0.5 In 0.5 P (E
= 1.872 eV), the forbidden band width is GaAs
It is wider than the forbidden band width of (E = 1.424 eV).

【0012】従ってGaAsコンタクト層の禁制帯幅
が、レーザ発振のためにキャリアの再結合が行われる層
となるべき(Al0.2 Ga0.8 0.5 In0.5 P量子井
戸層の禁制帯幅よりも狭いため、GaAsコンタクト層
中のp−n接合における電流の流れ始めるターンオン電
圧は、活性領域におけるp−n接合のターンオン電圧よ
りも小さく、電流はGaAsコンタクト層中のp−n接
合を流れやすくなる。
Therefore, the forbidden band width of the GaAs contact layer is narrower than the forbidden band width of the (Al 0.2 Ga 0.8 ) 0.5 In 0.5 P quantum well layer which should be a layer where carriers are recombined for laser oscillation. , The turn-on voltage at which the current starts flowing in the pn junction in the GaAs contact layer is smaller than the turn-on voltage of the pn junction in the active region, and the current easily flows through the pn junction in the GaAs contact layer.

【0013】GaAsコンタクト層中のp−n接合での
再結合は、誘導放出に寄与しないため、Siが拡散した
領域を通過する電流は漏れ電流となり、しきい値の増大
を招くという問題がある。
Since the recombination at the pn junction in the GaAs contact layer does not contribute to stimulated emission, the current passing through the region where Si is diffused becomes a leakage current, which causes a problem of increasing the threshold value. .

【0014】そこで、この問題を解決するため、活性領
域以外に形成されるp−n接合の禁制帯幅を、活性層に
おけるp−n接合の禁制帯幅よりも大きくすることによ
り、活性領域以外のp−n接合に流れ込む漏れ電流の小
さい低しきい値の埋め込み型半導体レーザ装置を得るこ
とが提案され、本出願人により特願平5−91669号
として出願されている。
Therefore, in order to solve this problem, the band gap of the pn junction formed in a region other than the active region is made larger than the band gap of the pn junction in the active layer, so that the region other than the active region is not formed. It has been proposed to obtain a low threshold embedded semiconductor laser device having a small leakage current flowing into the pn junction, and the present applicant has filed it as Japanese Patent Application No. 5-91669.

【0015】上記先願で提案されている不純物拡散によ
る混晶化を用いた可視光の埋め込み型半導体レーザ装置
の構造を図6に示す。図中、101はn型GaAs基
板、102はGaAs第一バッファ層、103はGaI
nP第二バッファ層、104はAlInP第一クラッド
層、105は量子井戸活性層、106はAlInP第二
クラッド層、107はAlGaInP中間層、108は
GaAsコンタクト層、109は不純物拡散による混晶
化領域、110は絶縁膜、111はp側電極、112は
n側電極である。
FIG. 6 shows the structure of a visible-light-embedded semiconductor laser device using mixed crystal formation by impurity diffusion proposed in the above-mentioned prior application. In the figure, 101 is an n-type GaAs substrate, 102 is a GaAs first buffer layer, and 103 is GaI.
nP second buffer layer, 104 AlInP first cladding layer, 105 quantum well active layer, 106 AlInP second cladding layer, 107 AlGaInP intermediate layer, 108 GaAs contact layer, 109 mixed crystal region by impurity diffusion , 110 is an insulating film, 111 is a p-side electrode, and 112 is an n-side electrode.

【0016】図6に示した半導体レーザ装置の製造方法
は、n型GaAs基板101上にGaAs第一バッファ
層102、Ga0.5 In0.5 P第二バッファ層103、
Al0.5 In0.5 P第一クラッド層104、アンドープ
Ga0.5 In0.5 Pでなる厚さ10nmの井戸層3層と
井戸層の間に(Al0.5 Ga0.5 0.5 In0.5 Pでな
る厚さ5nmの障壁層と井戸層と障壁層を挟んだ(Al
0.5 Ga0.5 0.5 In0.5 Pでなる厚さ170nmの
光導波層2層からなる量子井戸活性層105、Al0.5
In0.5 P第二クラッド層106、(Al0.1
0.9 0.5 In0.5P中間層107、GaAsコンタ
クト層108からなる半導体層をMOCVD法により順
次積層する。この上にフォトリソグラフィにより10μ
m幅のストライプ状のレジストを形成し、このレジスト
をマスクとしてNH4 OH:H2 2 :H2 O=1:
2:100で混合したエッチング液でGaAsコンタク
ト層108を5μm幅のストライプ状に(Al0.1 Ga
0.9 0.5 In0.5 P中間層に対して選択的にエッチン
グする。次に不純物拡散源として、電子ビーム加熱蒸着
装置により、1.3×10-4Pa以下の真空中で5nm
の厚さのSi膜を蒸着し、レジストのリフトオフによっ
てGaAsコンタクト層108上のSi膜を除去した
後、表面保護膜として50nmの厚さのSiO2 膜を全
面に着膜する。これを石英管中にリンと共に封かんし、
電気炉中で850°C、3時間熱処理して、第二クラッ
ド層に達するまでSiを拡散させる。次に石英管から取
り出して、CF4ガスを用いたドライエッチングにより
SiO2 膜とSi膜を除去した後、この上に電流阻止層
として100nmのSiO2 膜を着膜し、フォトリソグ
ラフィによりレジストに5μm幅の窓の開け、このレジ
ストをマスクとしてバッファードフッ酸を用いてSiO
2 膜をエッチングする。その後、レジストを除去し、p
側電極、n側電極をそれぞれ蒸着することにより、図6
に示した半導体レーザ装置が形成される。
In the method of manufacturing the semiconductor laser device shown in FIG. 6, the GaAs first buffer layer 102, the Ga 0.5 In 0.5 P second buffer layer 103, and the Ga 0.5 In 0.5 P second buffer layer 103 are formed on the n-type GaAs substrate 101.
Al 0.5 In 0.5 P first cladding layer 104, undoped Ga 0.5 In 0.5 P, 10 nm thick three well layers, and (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P, 5 nm thick barrier between the well layers. Layer, well layer and barrier layer sandwiched (Al
0.5 Ga 0.5 ) 0.5 In 0.5 P Quantum well active layer 105 composed of two 170-nm thick optical waveguide layers, Al 0.5
In 0.5 P second cladding layer 106, (Al 0.1 G
a 0.9 ) 0.5 In 0.5 P intermediate layer 107 and a GaAs contact layer 108 are sequentially laminated by a MOCVD method. 10μ on top of this by photolithography
A stripe-shaped resist having a width of m is formed, and using this resist as a mask, NH 4 OH: H 2 O 2 : H 2 O = 1:
The GaAs contact layer 108 was formed into a stripe with a width of 5 μm (Al 0.1 Ga) with an etching solution mixed at 2: 100.
0.9 ) 0.5 In 0.5 P Selective etching is performed on the intermediate layer. Next, as an impurity diffusion source, an electron beam heating vapor deposition apparatus was used to obtain 5 nm in a vacuum of 1.3 × 10 −4 Pa or less.
After depositing a Si film with a thickness of 5 nm and removing the Si film on the GaAs contact layer 108 by resist lift-off, a SiO 2 film with a thickness of 50 nm is deposited on the entire surface as a surface protection film. Seal this in a quartz tube with phosphorus,
Heat treatment is performed in an electric furnace at 850 ° C. for 3 hours to diffuse Si until reaching the second cladding layer. Next, after taking out from the quartz tube and removing the SiO 2 film and the Si film by dry etching using CF 4 gas, a 100 nm SiO 2 film as a current blocking layer is deposited thereon, and a resist is formed by photolithography. Open a window with a width of 5 μm, and use this resist as a mask and buffered hydrofluoric acid to form SiO 2.
2 Etch the film. After that, the resist is removed and p
By depositing the side electrode and the n-side electrode respectively, as shown in FIG.
The semiconductor laser device shown in is formed.

【0017】上記先願で提案された半導体レーザ装置に
よれば、バンドギャップの小さなコンタクト層中に活性
層よりもターンオン電圧の小さなp−n接合が形成され
ないため、活性領域外での再結合による漏れ電流を低減
することができる。また、Si拡散によりコンタクト層
とクラッド層の間で混晶化が生じると、両層の格子定数
が変化することによる格子不整に起因した転位が発生す
るが、不純物を拡散させる領域のコンタクト層を予め除
去しておくか、あるいは転位の発生した領域を除去した
場合は、半導体レーザの寿命劣化の原因となる転位の影
響を防止することが可能となる。
According to the semiconductor laser device proposed in the above-mentioned prior application, a pn junction having a turn-on voltage smaller than that of the active layer is not formed in the contact layer having a small bandgap, so that recombination occurs outside the active region. Leakage current can be reduced. Further, when mixed crystal occurs between the contact layer and the clad layer due to Si diffusion, dislocations are generated due to lattice misalignment due to a change in the lattice constants of both layers. If it is removed in advance or if the region in which dislocations have occurred is removed, it becomes possible to prevent the effect of dislocations, which causes deterioration of the life of the semiconductor laser.

【0018】[0018]

【発明が解決しようとする課題】この半導体レーザ装置
では(Al0.1 Ga0.9 0.5 In0.5 P中間層上にS
i膜を蒸着し熱拡散させている。InはSiに非常に拡
散しやすいため、加熱時に(Al0.1 Ga0.9 0.5
0.5 PからInが抜けてSi膜中に拡散し、Si拡散
領域の半導体層表面付近に転位や欠陥が生じるという問
題を見出した。これは、III族であるInとAlx
1-x の比率がほぼ1:1の時にGaAsに格子整合が
とれており、Inの抜けによって比率が変わった場合に
は格子定数が変わり、格子不整が発生するためである。
このような転位や欠陥は半導体レーザの信頼性を低下さ
せるとともに、表面での漏れ電流を増加させる原因とな
る。
In this semiconductor laser device, S is formed on the (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P intermediate layer.
The i film is deposited and thermally diffused. Since In diffuses very easily into Si, (Al 0.1 Ga 0.9 ) 0.5 I when heated.
It has been found that In escapes from n 0.5 P and diffuses into the Si film, causing dislocations and defects near the surface of the semiconductor layer in the Si diffusion region. This is group III In and Al x G
This is because lattice matching is achieved with GaAs when the ratio of a 1-x is approximately 1: 1, and when the ratio changes due to the loss of In, the lattice constant changes and lattice irregularity occurs.
Such dislocations and defects reduce the reliability of the semiconductor laser and increase the leakage current on the surface.

【0019】そこで、本発明の目的は、半導体レーザの
信頼性の低下や漏れ電流の増加を引き起こす転位や欠陥
を取り除いた半導体レーザ装置を提供することにある。
Therefore, an object of the present invention is to provide a semiconductor laser device in which dislocations and defects that cause a decrease in reliability of the semiconductor laser and an increase in leakage current are removed.

【0020】[0020]

【課題を解決するための手段】本発明の半導体レーザ装
置の製法は、半導体基板上に少なくとも第一クラッド層
と活性層と第二クラッド層の半導体層を順次積層し、前
記第二クラッド層上に前記活性層よりも禁制帯幅の狭い
ストライプ状のコンタクト層を形成し、前記コンタクト
層と前記コンタクト層下部の半導体層とを除く領域に前
記第二クラッド層上から第一の不純物を拡散させて混晶
化し、この混晶化された混晶化領域により前記コンタク
ト層下部の半導体層が埋めこまれるようになし、その
後、前記第一の不純物が拡散された前記第二クラッド層
の表層を除去することを特徴とする。
According to the method of manufacturing a semiconductor laser device of the present invention, at least a first clad layer, an active layer, and a second clad layer are sequentially laminated on a semiconductor substrate, and the second clad layer is formed on the second clad layer. A stripe-shaped contact layer having a bandgap narrower than that of the active layer is formed, and a first impurity is diffused from above the second cladding layer into a region excluding the contact layer and the semiconductor layer below the contact layer. And the mixed crystallized region is formed so that the semiconductor layer under the contact layer is filled with the mixed crystallized region, and then the surface layer of the second clad layer in which the first impurity is diffused is formed. It is characterized by removing.

【0021】また、本発明は、半導体基板と、この半導
体基板上に少なくとも第一クラッド層と活性層と第二ク
ラッド層の半導体層が順次積層され、前記第二クラッド
層上に前記活性層よりも禁制帯幅の狭いストライプ状の
コンタクト層が形成され、前記コンタクト層と前記コン
タクト層下部の半導体層とを除く領域に、前記第二クラ
ッド層上から第一の不純物を拡散させて混晶化された混
晶化領域により前記コンタクト層下部の半導体層が埋め
こまれた半導体レーザ装置において、前記第一の不純物
が拡散された混晶化領域にある前記第二クラッド層の厚
さが、前記コンタクト層下部の前記第二クラッド層の厚
さより薄いことを特徴とする。
Further, according to the present invention, a semiconductor substrate, and at least a semiconductor layer of a first clad layer, an active layer, and a second clad layer are sequentially laminated on the semiconductor substrate, and the active layer is formed on the second clad layer. A striped contact layer having a narrow band gap is formed, and the first impurity is diffused from above the second cladding layer into a region other than the contact layer and the semiconductor layer below the contact layer to form a mixed crystal. In the semiconductor laser device in which the semiconductor layer below the contact layer is filled with the mixed crystallized region, the thickness of the second cladding layer in the mixed crystallized region in which the first impurity is diffused is It is characterized in that it is thinner than the thickness of the second cladding layer below the contact layer.

【0022】[0022]

【作用】半導体レーザ装置の製造工程において、Si拡
散のために半導体層を加熱する必要があるが、この際に
AlGaInP系半導体からInが抜け出してSi膜中
に拡散し、Si拡散領域の半導体層表面付近に転位が発
生する。本発明においては、Si拡散後、Si拡散領域
の半導体層表面付近をエッチングによって除去すること
により、加熱中に生じた転位が取り除かれ半導体レーザ
装置の特性劣化が防止される。
In the manufacturing process of the semiconductor laser device, it is necessary to heat the semiconductor layer for Si diffusion. At this time, In escapes from the AlGaInP-based semiconductor and diffuses into the Si film to form a semiconductor layer in the Si diffusion region. Dislocations occur near the surface. In the present invention, after Si diffusion, the vicinity of the surface of the semiconductor layer in the Si diffusion region is removed by etching, so that dislocations generated during heating are removed and the characteristic deterioration of the semiconductor laser device is prevented.

【0023】[0023]

【実施例】図1は、本発明の実施例である半導体レーザ
装置の断面図である。1はn型GaAs基板、2は第一
バッファ層、3は第二バッファ層、4は第一クラッド
層、5は量子井戸活性層、6は第二クラッド層、7は中
間層、8はコンタクト層、12はSi拡散領域、13は
Zn拡散領域、14は絶縁膜、16はp側電極、17は
n側電極である。Si拡散領域12では、クラッド層
4,6、量子井戸活性層5の間で混晶化が生じることに
より、Si非拡散領域の量子井戸活性層は、混晶化領域
に埋めこまれる。
1 is a sectional view of a semiconductor laser device according to an embodiment of the present invention. 1 is an n-type GaAs substrate, 2 is a first buffer layer, 3 is a second buffer layer, 4 is a first cladding layer, 5 is a quantum well active layer, 6 is a second cladding layer, 7 is an intermediate layer, and 8 is a contact. A layer, 12 is a Si diffusion region, 13 is a Zn diffusion region, 14 is an insulating film, 16 is a p-side electrode, and 17 is an n-side electrode. In the Si diffusion region 12, mixed crystallization occurs between the cladding layers 4 and 6 and the quantum well active layer 5, so that the quantum well active layer in the Si non-diffusion region is embedded in the mixed crystallization region.

【0024】本発明の実施例の製造方法を図2を用いて
説明する。まず、n型GaAs基板1上にSiドープG
aAsでなる厚さ0.2μmの第一バッファ層2、Si
ドープGa0.5 In0.5 Pでなる厚さ0.2μmの第二
バッファ層3、SiドープAl0.5 In0.5 Pでなる厚
さ1μmの第一クラッド層4、アンドープ量子井戸活性
層5、ZnドープAl0.5 In0.5 Pでなる厚さ0.5
μmの第二クラッド層6、ZnドープGa0.5 In0.5
Pでなる厚さ0.1μmの中間層7、ZnドープGaA
sでなる厚さ0.1μmのコンタクト層8をMOCVD
法により順次積層する。量子井戸活性層5は、それぞれ
の厚さが10nmのGa0.5 In0.5 P井戸層3層を二
層それぞれの厚さ10nmの(Al0.5 Ga0.5 0.5
In0.5P障壁層2層によって分離し、これらをそれぞ
れ厚さが170nmの(Al0.5Ga0.5 0.5 In
0.5 P光導波層2層により挟んだ構造である。
The manufacturing method of the embodiment of the present invention will be described with reference to FIG. First, Si-doped G on the n-type GaAs substrate 1
0.2 μm thick first buffer layer 2 made of aAs, Si
A second buffer layer 3 made of doped Ga 0.5 In 0.5 P and having a thickness of 0.2 μm, a first cladding layer 4 made of Si-doped Al 0.5 In 0.5 P and having a thickness of 1 μm, an undoped quantum well active layer 5, and Zn-doped Al 0.5. In 0.5 P thickness 0.5
μm second cladding layer 6, Zn-doped Ga 0.5 In 0.5
0.1 μm thick intermediate layer 7 of P, Zn-doped GaA
MOCVD of the contact layer 8 made of s and having a thickness of 0.1 μm
Are sequentially laminated by the method. The quantum well active layer 5 comprises three Ga 0.5 In 0.5 P well layers each having a thickness of 10 nm, and two (Al 0.5 Ga 0.5 ) 0.5 layers each having a thickness of 10 nm.
The barrier layers are separated by two In 0.5 P barrier layers, each of which has a thickness of 170 nm and is made of (Al 0.5 Ga 0.5 ) 0.5 In.
It is a structure sandwiched by two 0.5 P optical waveguide layers.

【0025】この上に図2(a)に示すように、フォト
リソグラフィにより5μm幅のストライプ状のレジスト
9を形成する。次いで図2(b)に示すように、このレ
ジスト9をマスクとしてNH4 OH:H2 2 :H2
=1:2:100で混合したエッチング液でGaAsコ
ンタクト層8を3μm幅のストライプ状にGa0.5 In
0.5 P中間層7に対して選択的にエッチングする。ここ
で用いたエッチング液では、Ga0.5 In0.5 P中間層
7はほとんどエッチングされないため、GaAsコンタ
クト層8のサイドエッチを行うことにより、GaAsコ
ンタクト層8の幅を制御することができる。
On this, as shown in FIG. 2A, a resist 9 in a stripe shape having a width of 5 μm is formed by photolithography. Next, as shown in FIG. 2B, NH 4 OH: H 2 O 2 : H 2 O is used with this resist 9 as a mask.
= 1: 2: 100 mixed with an etching solution to form a Ga 0.5 In stripe on the GaAs contact layer 8 in a stripe shape with a width of 3 μm.
The 0.5 P intermediate layer 7 is selectively etched. Since the Ga 0.5 In 0.5 P intermediate layer 7 is hardly etched by the etching solution used here, the width of the GaAs contact layer 8 can be controlled by side etching the GaAs contact layer 8.

【0026】次に図2(c)に示すように、不純物拡散
源として電子ビーム加熱蒸着装置により、1.3×10
-4Pa以下の真空中で5nmの厚さのSi膜10を、レ
ジスト9を残したまま蒸着する。この時、レジスト9下
部のGaAsコンタクト層8上と、GaAsコンタクト
層8のサイドエッチによって表面にでたレジスト9下部
のGa0.5 In0.5 P中間層7上は、レジスト9によっ
てマスクをされているためSiは蒸着されない。その
後、図2(d)に示すようにレジスト9を除去すること
によって、GaAsコンタクト層8上のSi膜10をリ
フトオフにより除去する。
Next, as shown in FIG. 2 (c), 1.3 × 10 3
A Si film 10 having a thickness of 5 nm is vapor-deposited in a vacuum of -4 Pa or less with the resist 9 left. At this time, the GaAs contact layer 8 under the resist 9 and the Ga 0.5 In 0.5 P intermediate layer 7 under the resist 9 exposed on the surface by the side etching of the GaAs contact layer 8 are masked by the resist 9. Si is not deposited. Thereafter, as shown in FIG. 2D, the resist 9 is removed to remove the Si film 10 on the GaAs contact layer 8 by lift-off.

【0027】次いで、図3(a)に示すように表面保護
膜として50nmの厚さのSi3 4 膜11を全面に着
膜する。本発明の半導体レーザ装置の表面保護膜には、
850°C以上での耐熱性があり、熱処理中にInの拡
散がないか十分小さいものであれば使用可能である。こ
れを石英管中にリンと共に封かんし、電気炉中で850
°C、3時間熱処理して、図3(b)に示すように第二
クラッド層4に達するまでSiを拡散させ、Si拡散領
域12を形成する。Si拡散領域12はn型となり、G
0.5 In0.5 P中間層7とAl0.5 In0.5 P第二ク
ラッド層6との間で、またAl0.5 In0.5 P第二クラ
ッド層6と量子井戸活性層5と第一クラッド層4の間で
混晶化が生じる。また、Si拡散領域12の表層数十n
mにはInの抜けにより転位や欠陥が生じる。
Next, as shown in FIG. 3A, a Si 3 N 4 film 11 having a thickness of 50 nm is deposited on the entire surface as a surface protection film. In the surface protective film of the semiconductor laser device of the present invention,
It can be used as long as it has heat resistance at 850 ° C. or higher and does not diffuse In or is sufficiently small during heat treatment. This was sealed in a quartz tube with phosphorus and 850 in an electric furnace.
Heat treatment is performed at ° C for 3 hours to diffuse Si until reaching the second cladding layer 4 to form a Si diffusion region 12, as shown in FIG. The Si diffusion region 12 becomes n-type and G
Between the a 0.5 In 0.5 P intermediate layer 7 and the Al 0.5 In 0.5 P second cladding layer 6, and between the Al 0.5 In 0.5 P second cladding layer 6, the quantum well active layer 5 and the first cladding layer 4. Mixed crystals occur. In addition, the surface layer of the Si diffusion region 12 is tens of n
Dislocations and defects occur in m due to the escape of In.

【0028】石英管から取り出して、図3(c)に示す
ように、CF4 ガスを用いたドライエッチングによりS
3 4 膜11とSi膜10を除去する。その後、図3
(d)に示すように、H3 PO4 :HCl=6:1に混
合したエッチング溶液かあるいはHCl:CH3 COO
H:H2 2 =3:150:1に混合したエッチング溶
液でエッチングすることにより、GaAsコンタクト層
8はエッチングされず、Si拡散領域12とSi非拡散
領域のGa0.5 In0.5 P中間層7とAl0.5In0.5
P第二クラッド層6がエッチングされる。これによっ
て、Si拡散領域12の表層に生じた転位や欠陥が除去
される。このとき、Siが拡散された混晶化領域12に
ある第二クラッド層6の厚さが、コンタクト層8下部の
第二クラッド層6の厚さより200〜500nm薄いこ
とが望ましい。この差が200未満であると、転位や欠
陥が残るおそれがあるという不都合があり、また、50
0nmより大きいと、活性領域と混晶化領域との間の実
効的な屈折率差が大きくなり、高次の横モードが発生す
るという不都合がある。
After being taken out from the quartz tube, as shown in FIG. 3 (c), S was obtained by dry etching using CF 4 gas.
The i 3 N 4 film 11 and the Si film 10 are removed. After that, FIG.
As shown in (d), an etching solution mixed with H 3 PO 4 : HCl = 6: 1 or HCl: CH 3 COO
By etching with an etching solution mixed with H: H 2 O 2 = 3: 150: 1, the GaAs contact layer 8 is not etched and the Ga 0.5 In 0.5 P intermediate layer 7 in the Si diffusion region 12 and the Si non-diffusion region 7 is etched. And Al 0.5 In 0.5
The P second cladding layer 6 is etched. As a result, dislocations and defects generated in the surface layer of the Si diffusion region 12 are removed. At this time, the thickness of the second cladding layer 6 in the mixed crystallized region 12 in which Si is diffused is preferably 200 to 500 nm thinner than the thickness of the second cladding layer 6 below the contact layer 8. If this difference is less than 200, there is the inconvenience that dislocations and defects may remain.
If it is larger than 0 nm, the effective refractive index difference between the active region and the mixed crystal region becomes large, and there is a disadvantage that a high-order transverse mode is generated.

【0029】これを再び石英管中に亜鉛とリン、ヒ素と
共に封かんし、電気炉中で550°C、20分間熱処理
して、図4(a)に示すように表層全面にZnを拡散さ
せて、Zn拡散領域13を形成する。Znはp型ドーパ
ントであるため、Siが拡散した領域との間でp−n接
合が形成される。したがって、電流阻止層形成の際のフ
ォトリソグラフィの位置ずれにより、p側電極が直接S
i拡散領域に接しても、ここで形成されたp−n接合に
より電流の漏れが抑制される。また、Zn拡散によりG
aAsコンタクト層8のドーピングレベルがあがるた
め、良好なオーミックコンタクトが形成される。
This was sealed again in a quartz tube together with zinc, phosphorus and arsenic and heat-treated in an electric furnace at 550 ° C. for 20 minutes to diffuse Zn on the entire surface as shown in FIG. 4 (a). , Zn diffusion regions 13 are formed. Since Zn is a p-type dopant, a pn junction is formed with the region where Si is diffused. Therefore, the p-side electrode is directly exposed to S due to the displacement of the photolithography when forming the current blocking layer.
Even when in contact with the i diffusion region, current leakage is suppressed by the pn junction formed here. Also, due to Zn diffusion, G
Since the doping level of the aAs contact layer 8 is increased, a good ohmic contact is formed.

【0030】この上に図4(b)に示すように、電流阻
止層として100nmのSiO2 膜14を着膜する。電
流阻止層には、他にSi3 4 膜のような、電気的に絶
縁性でGaAsと反応しないものであればよい。次いで
図4(c)に示すように、GaAsコンタクト層上のS
iO2 膜14が露出するよう、フォトリソグラフィによ
り5μm幅の窓の開いたレジスト15を形成する。その
後、図5(a)に示すように、このレジスト15をマス
クとしてバッファードフッ酸を用いてSiO2膜14を
エッチングし、電流注入のための窓を形成する。次に図
5(b)に示すように、レジストを除去する。
On this, as shown in FIG. 4B, a 100 nm SiO 2 film 14 is deposited as a current blocking layer. The current blocking layer may be made of any material such as a Si 3 N 4 film that is electrically insulating and does not react with GaAs. Next, as shown in FIG. 4C, S on the GaAs contact layer is
A resist 15 having a window with a width of 5 μm is formed by photolithography so that the iO 2 film 14 is exposed. Then, as shown in FIG. 5A, the SiO 2 film 14 is etched using the resist 15 as a mask and buffered hydrofluoric acid to form a window for current injection. Next, as shown in FIG. 5B, the resist is removed.

【0031】その後、p側電極、n側電極をそれぞれ蒸
着することにより、図1に示した半導体レーザ装置が形
成される。
After that, the semiconductor laser device shown in FIG. 1 is formed by depositing the p-side electrode and the n-side electrode respectively.

【0032】[0032]

【発明の効果】本発明によれば、In抜けによる格子不
整によって生じた転位や欠陥がエッチングによって除去
されるため、転位や欠陥に起因した信頼性の低下や、漏
れ電流の増加を取り除くことができる。
According to the present invention, dislocations and defects caused by lattice misalignment due to In loss are removed by etching. Therefore, it is possible to eliminate a decrease in reliability and an increase in leakage current due to dislocations and defects. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例である埋め込み半導体レーザ
装置の断面図である。
FIG. 1 is a cross-sectional view of an embedded semiconductor laser device that is an embodiment of the present invention.

【図2】 本発明の実施例である埋め込み半導体レーザ
装置の製造手順を示す断面図である。
FIG. 2 is a sectional view showing a manufacturing procedure of the embedded semiconductor laser device according to the embodiment of the present invention.

【図3】 図2に続く製造手順を示す断面図である。FIG. 3 is a cross-sectional view showing the manufacturing procedure following FIG.

【図4】 図3に続く製造手順を示す断面図である。FIG. 4 is a cross-sectional view showing the manufacturing procedure following FIG.

【図5】 図4に続く製造手順を示す断面図である。FIG. 5 is a cross-sectional view showing the manufacturing procedure following FIG.

【図6】 従来の埋め込み半導体レーザ装置の断面図で
ある。
FIG. 6 is a cross-sectional view of a conventional embedded semiconductor laser device.

【符号の説明】[Explanation of symbols]

1,101…GaAs基板、2,102…GaAs第一
バッファ層、3,103…GaInP第二バッファ層、
4,104…AlInP第一クラッド層、5,105…
量子井戸活性層、6,106…AlInP第二クラッド
層、7…GaInP中間層、8,108…GaAsコン
タクト層、9,15…レジスト、10…Si膜、11…
Si3 4 膜、12,109…Si拡散領域、13…Z
n拡散領域、14,110…SiO2 膜、16,111
…p側電極、17,112…n側電極、107…AlG
aInP中間層
1, 101 ... GaAs substrate, 2, 102 ... GaAs first buffer layer, 3, 103 ... GaInP second buffer layer,
4, 104 ... AlInP first cladding layer, 5, 105 ...
Quantum well active layer, 6, 106 ... AlInP second cladding layer, 7 ... GaInP intermediate layer, 8, 108 ... GaAs contact layer, 9, 15 ... Resist, 10 ... Si film, 11 ...
Si 3 N 4 film, 12, 109 ... Si diffusion region, 13 ... Z
n diffusion region, 14, 110 ... SiO 2 film, 16, 111
... p-side electrode, 17, 112 ... n-side electrode, 107 ... AlG
aInP intermediate layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 乙間 広己 神奈川県海老名市本郷2274番地富士ゼロッ クス株式会社所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiromi Otoma Fuji Xerox Co., Ltd. 2274 Hongo, Ebina City, Kanagawa Prefecture

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に少なくとも第一クラッド
層と活性層と第二クラッド層の半導体層を順次積層し、 前記第二クラッド層上に前記活性層よりも禁制帯幅の狭
いストライプ状のコンタクト層を形成し、 前記コンタクト層と前記コンタクト層下部の半導体層と
を除く領域に前記第二クラッド層上から第一の不純物を
拡散させて混晶化し、この混晶化された混晶化領域によ
り前記コンタクト層下部の半導体層が埋めこまれるよう
になし、 その後、前記第一の不純物が拡散された前記第二クラッ
ド層の表層を除去することを特徴とする半導体レーザ装
置の製法。
1. A semiconductor substrate comprising at least a first clad layer, an active layer and a second clad layer, which are sequentially laminated on a semiconductor substrate, and a striped pattern having a band gap narrower than that of the active layer on the second clad layer. Forming a contact layer, diffusing the first impurity from above the second clad layer into a region excluding the contact layer and the semiconductor layer below the contact layer to form a mixed crystal, and this mixed crystal formation A method for manufacturing a semiconductor laser device, characterized in that a semiconductor layer below the contact layer is filled with a region, and then a surface layer of the second cladding layer in which the first impurity is diffused is removed.
【請求項2】 前記順次積層された半導体層が、AlG
aInP系半導体から構成されていることを特徴とする
請求項1記載の半導体レーザ装置の製法。
2. The sequentially stacked semiconductor layers are made of AlG.
2. The method for manufacturing a semiconductor laser device according to claim 1, wherein the semiconductor laser device is made of an aInP-based semiconductor.
【請求項3】 半導体基板と、この半導体基板上に少な
くとも第一クラッド層と活性層と第二クラッド層の半導
体層が順次積層され、前記第二クラッド層上に前記活性
層よりも禁制帯幅の狭いストライプ状のコンタクト層が
形成され、前記コンタクト層と前記コンタクト層下部の
半導体層とを除く領域に、前記第二クラッド層上から第
一の不純物を拡散させて混晶化された混晶化領域により
前記コンタクト層下部の半導体層が埋めこまれた半導体
レーザ装置において、 前記第一の不純物が拡散された混晶化領域にある前記第
二クラッド層の厚さが、前記コンタクト層下部の前記第
二クラッド層の厚さより薄いことを特徴とする半導体レ
ーザ装置。
3. A semiconductor substrate, and at least a first clad layer, an active layer, and a semiconductor layer of a second clad layer are sequentially laminated on the semiconductor substrate, and a forbidden band width is formed on the second clad layer more than the active layer. Mixed crystal in which a narrow stripe-shaped contact layer is formed, and the first impurity is diffused from above the second cladding layer into a region excluding the contact layer and the semiconductor layer below the contact layer. In the semiconductor laser device in which the semiconductor layer below the contact layer is filled with a crystallization region, the thickness of the second clad layer in the mixed crystallized region in which the first impurity is diffused is smaller than that in the contact layer below. A semiconductor laser device having a thickness smaller than that of the second cladding layer.
【請求項4】 前記順次積層された半導体層が、AlG
aInP系半導体から構成されていることを特徴とする
請求項3記載の半導体レーザ装置。
4. The sequentially stacked semiconductor layers are made of AlG.
4. The semiconductor laser device according to claim 3, wherein the semiconductor laser device is composed of an aInP-based semiconductor.
JP29984693A 1993-11-30 1993-11-30 Semiconductor laser and fabrication thereof Pending JPH07154026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29984693A JPH07154026A (en) 1993-11-30 1993-11-30 Semiconductor laser and fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29984693A JPH07154026A (en) 1993-11-30 1993-11-30 Semiconductor laser and fabrication thereof

Publications (1)

Publication Number Publication Date
JPH07154026A true JPH07154026A (en) 1995-06-16

Family

ID=17877646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29984693A Pending JPH07154026A (en) 1993-11-30 1993-11-30 Semiconductor laser and fabrication thereof

Country Status (1)

Country Link
JP (1) JPH07154026A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093274A1 (en) * 2003-04-18 2004-10-28 The Furukawa Electric Co., Ltd. Method of manufacturing semiconductor device
US7589357B2 (en) 2003-02-07 2009-09-15 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589357B2 (en) 2003-02-07 2009-09-15 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating the same
US8101465B2 (en) 2003-02-07 2012-01-24 Sanyo Electric Co., Ltd. Method of fabricating a semiconductor device with a back electrode
WO2004093274A1 (en) * 2003-04-18 2004-10-28 The Furukawa Electric Co., Ltd. Method of manufacturing semiconductor device
CN100407524C (en) * 2003-04-18 2008-07-30 古河电气工业株式会社 Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US5764669A (en) Semiconductor laser including disordered window regions
JP3791589B2 (en) End face non-injection type semiconductor laser and manufacturing method thereof
JPH10200190A (en) Semiconductor laser and fabrication thereof
JPH08279649A (en) Semiconductor laser and manufacture thereof
KR100232993B1 (en) Semiconductor laser device and method of fabricating semiconductor laser device
EP1024566A2 (en) Semiconductor laser device and method of manufacturing same
JPH0997948A (en) Semiconductor light-emitting element
US5648295A (en) Method of making a semiconductor laser device
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
JPH10261835A (en) Semiconductor laser device and its manufacture
JP3763459B2 (en) Semiconductor laser device and manufacturing method thereof
JPH09214045A (en) Semiconductor laser and its fabrication method
JPH07154026A (en) Semiconductor laser and fabrication thereof
JPH10256647A (en) Semiconductor laser element and fabrication thereof
JPH0846283A (en) Manufacture of semiconductor laser
JP2003086894A (en) Semiconductor laser device and its manufacturing method
JP3146501B2 (en) Semiconductor laser and method of manufacturing the same
JP2780625B2 (en) Manufacturing method of semiconductor laser
JP2865160B2 (en) Manufacturing method of semiconductor laser
JP2893990B2 (en) Semiconductor laser and manufacturing method thereof
JPH07193332A (en) Semiconductor laser and manufacture thereof
JPH06302909A (en) Semiconductor laser device
JPH11145553A (en) Semiconductor laser device and manufacture thereof
US6686217B2 (en) Compound semiconductor device manufacturing method
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof