JPH07140269A - Time difference measuring method - Google Patents

Time difference measuring method

Info

Publication number
JPH07140269A
JPH07140269A JP31282493A JP31282493A JPH07140269A JP H07140269 A JPH07140269 A JP H07140269A JP 31282493 A JP31282493 A JP 31282493A JP 31282493 A JP31282493 A JP 31282493A JP H07140269 A JPH07140269 A JP H07140269A
Authority
JP
Japan
Prior art keywords
signal
period
cycle
short
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31282493A
Other languages
Japanese (ja)
Other versions
JP3256356B2 (en
Inventor
Masamitsu Tsubaki
正光 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP31282493A priority Critical patent/JP3256356B2/en
Publication of JPH07140269A publication Critical patent/JPH07140269A/en
Application granted granted Critical
Publication of JP3256356B2 publication Critical patent/JP3256356B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

PURPOSE:To count the pulse numbers of two different systems of cycle signals respectively so as to simultaneously measure the cycle of clock signals and the generating cycle of the clock signals. CONSTITUTION:A first oscillation part 1 generates short cycle signals sufficiently shorter in the cycle than clock signals. A second oscillation part 2 generates long cycle signals longer in the cycle than the short cycle signals. A first counting part 5 counts and outputs the pulse number of the first oscillation part 1 from the fall to fall of the clock signals. A second counting part 6 counts and outputs the pulse number of the second oscillation part 2 during the time of no clock signals being outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はクロック信号の周期と
クロック信号の発生周期とを同時に測定する時間差測定
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time difference measuring method for simultaneously measuring a clock signal period and a clock signal generation period.

【0002】[0002]

【従来の技術】通常、連続したクロック信号の周波数を
測定する場合には単一周波数の発振器を用いて測定して
いる。それに対して、クロック信号には断続するものが
有る。クロック信号が断続する場合は、クロック信号の
周期とクロック信号の断続の周期との違いが大きすぎる
と、単一周波数の発振器を用いただけではクロック信号
の発生周期に対する計数器がオ−バ−フロ−し、両方の
周期を同時に検出することはできない場合がある。そこ
で、周期的に発生するクロック信号の周波数を測定する
場合は、帯域濾波器を使用して特定の周波数成分のみを
取り出して測定していた。
2. Description of the Related Art Normally, when measuring the frequency of a continuous clock signal, a single frequency oscillator is used. On the other hand, some clock signals are intermittent. When the clock signal is intermittent, if the difference between the clock signal period and the clock signal intermittent period is too large, the counter for the clock signal generation period is overflowed only by using a single frequency oscillator. -However, it may not be possible to detect both cycles at the same time. Therefore, when measuring the frequency of a clock signal that is periodically generated, a bandpass filter is used to extract and measure only a specific frequency component.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、帯域濾
波器を使用する場合、検出しようとする周波数成分の数
だけの帯域濾波器を持たなければならなす、検出器全体
の規模が大きくなるとともに高価なものになっていた。
However, when a bandpass filter is used, it is necessary to have as many bandpass filters as the number of frequency components to be detected. Therefore, the size of the whole detector is large and the cost is high. It was a thing.

【0004】さらに、検出しようとする周波数成分の周
波数帯域が接近していると、検出の精度が悪くなってい
た。
Further, when the frequency bands of the frequency components to be detected are close to each other, the accuracy of detection has deteriorated.

【0005】この発明はかかる短所を解消するためにな
されたものであり、二系統の異なった周期信号のパルス
数をそれぞれ計数し、入力したクロック信号の周期及び
クロック信号の発生周期を同時に測定することを目的と
する。
The present invention has been made in order to eliminate such disadvantages, and the number of pulses of two different periodic signals is respectively counted, and the period of the input clock signal and the generation period of the clock signal are simultaneously measured. The purpose is to

【0006】[0006]

【課題を解決するための手段】この発明に係る時間差測
定方法は、クロック信号の周期とクロック信号の発生周
期とを同時に測定する時間差測定方法であって、クロッ
ク信号の周期より十分小さい周期の短周期信号と、短周
期信号の周期より大きい周期の長周期信号とを発生し、
被測定信号であるクロック信号の立ち下がりから立ち下
がりまでの間における短周期信号と長周期信号のパルス
数を計数し、計数した短周期信号のパルス数が前回計数
した短周期信号のパルス数より一定の割合以上大きいと
きには長周期信号のパルス数を出力し、それ以外のとき
には短周期信号のパルス数を出力する。
A time difference measuring method according to the present invention is a time difference measuring method for simultaneously measuring a period of a clock signal and a generation period of the clock signal, and the period is sufficiently shorter than the period of the clock signal. Generate a periodic signal and a long period signal with a period greater than the period of the short period signal,
The number of pulses of the short-period signal and the long-period signal between the falling and the falling of the clock signal that is the measured signal is counted, and the counted number of pulses of the short-period signal is smaller than the number of pulses of the short-period signal counted last time. When it is larger than a certain ratio, the number of pulses of the long-period signal is output, and in other cases, the number of pulses of the short-period signal is output.

【0007】さらに、短周期信号の計数値と長周期信号
の計数値を逐次記憶する。
Further, the count value of the short cycle signal and the count value of the long cycle signal are sequentially stored.

【0008】さらに、短周期信号の周波数と長周期信号
の周波数をクロック信号に併せてそれぞれ変更する。
Further, the frequency of the short period signal and the frequency of the long period signal are changed in accordance with the clock signal.

【0009】[0009]

【作用】この発明においては、クロック信号の周期より
十分小さい周期の短周期信号と、短周期信号の周期より
大きい周期の長周期信号とを発生する。被測定信号であ
るクロック信号の立ち下がりから立ち下がりまでの間に
おける短周期信号と長周期信号のパルス数を計数し、異
なった周期を同時に計数する。
According to the present invention, a short period signal having a period sufficiently smaller than that of the clock signal and a long period signal having a period larger than that of the short period signal are generated. The number of pulses of the short-period signal and the long-period signal between the falling edge and the falling edge of the clock signal that is the signal under measurement is counted, and different periods are counted simultaneously.

【0010】また、計数した短周期信号のパルス数が前
回計数した短周期信号のパルス数より一定の割合以上大
きいときには長周期信号のパルス数を出力し、それ以外
のときには短周期信号のパルス数を出力し、短周期信号
のパルス数によりクロック信号の周期か又はクロック信
号の発生周期かを判断して、いずれかのパルス数を出力
する。
When the number of counted short-period signals is larger than the number of counted short-period signals by a certain ratio or more, the number of long-period signals is output. In other cases, the number of short-period signals is counted. Is output, and whether the period of the clock signal or the generation period of the clock signal is determined by the number of pulses of the short period signal, and any one of the numbers of pulses is output.

【0011】さらに、短周期信号の計数値と長周期信号
の計数値を逐次記憶し、時系列に周期を記憶する。
Further, the count value of the short cycle signal and the count value of the long cycle signal are sequentially stored, and the cycle is stored in time series.

【0012】さらに、短周期信号の周波数と長周期信号
の周波数をクロック信号に併せてそれぞれ変更し、短周
期信号及び長周期信号の周波数がクロック信号の周波数
及びクロック信号の発生周波数の倍数に近づくように調
整する。
Further, the frequency of the short-period signal and the frequency of the long-period signal are changed in accordance with the clock signal, and the frequencies of the short-period signal and the long-period signal approach a multiple of the frequency of the clock signal and the generation frequency of the clock signal. To adjust.

【0013】[0013]

【実施例】図1はこの発明の一実施例を示す構成図であ
る。図に示すように、この発明に係る時間差測定方法を
採った時間差測定装置は断続的に発生するクロック信号
の周期とそのクロック信号の発生周期とを同時に測定す
る装置であって、第1発振部1、第2発振部2、入力バ
ッファ部3、制御部4、第1計数部5、第2計数部6、
第1記憶部7、第2記憶部8、第1入力ポ−ト部9及び
第2入力ポ−ト部10を備える。
1 is a block diagram showing an embodiment of the present invention. As shown in the figure, a time difference measuring device adopting the time difference measuring method according to the present invention is a device for simultaneously measuring the period of a clock signal generated intermittently and the generation period of the clock signal, the first oscillating unit 1, a second oscillating unit 2, an input buffer unit 3, a control unit 4, a first counting unit 5, a second counting unit 6,
A first storage unit 7, a second storage unit 8, a first input port unit 9 and a second input port unit 10 are provided.

【0014】第1発振部1はクロック信号の周期より十
分小さい周期の短周期信号を連続的に発生する。第2発
振部2はクロック信号の発生周期より小さく、且つ、第
1発振部1が発生する短周期信号より大きい周期の長周
期信号を連続的に出力する。入力バッファ部3は被測定
信号であるクロック信号を入力し、ディジタル信号に波
形整形する。制御部4は第1計数部5及び第2計数部6
の計数値の出力及びリセットを制御する部分である。制
御部4はクロック信号の立ち下がりを検知したときに、
第1計数部5の計数値を読み込み、今回読み込んだ計数
値と前回読み込んだ計数値とを比較し、比較結果により
第1計数部5又は第2計数部6に計数値の出力を指示す
る。また、制御部4は第1計数部5又は第2計数部6が
計数値を出力すると、第1計数部5及び第2計数部6に
計数値のリセットを指示する。第1計数部5は第1発振
部1が発生した周期信号のパルス数を計数し、制御部4
の指示により計数値を出力したり、計数値をリセットし
たりする。第2計数部6は第2発振部2が発生した周期
信号野パルス数を計数し、制御部4の指示により計数値
を出力したり、計数値をリセットしたりする。第1記憶
部7は第1計数部5で出力した計数値を記憶する。第2
記憶部8は第2計数部6で出力した計数値を出力する。
第1入力ポ−ト部9は第1発振部1の出力信号の周期の
変更情報を入力する。第2入力ポ−ト部10は第2発振
部2の出力信号の周期の変更情報を入力する。
The first oscillating unit 1 continuously generates a short cycle signal having a cycle sufficiently smaller than that of the clock signal. The second oscillating unit 2 continuously outputs a long period signal having a period smaller than the generation period of the clock signal and larger than the short period signal generated by the first oscillating unit 1. The input buffer unit 3 inputs a clock signal which is a signal under measurement and shapes the waveform into a digital signal. The control unit 4 includes a first counting unit 5 and a second counting unit 6.
Is a part for controlling the output and reset of the count value of. When the control unit 4 detects the falling edge of the clock signal,
The count value of the first counting unit 5 is read, the count value read this time and the count value read last time are compared, and the first count unit 5 or the second count unit 6 is instructed to output the count value according to the comparison result. Further, when the first counting unit 5 or the second counting unit 6 outputs the count value, the control unit 4 instructs the first counting unit 5 and the second counting unit 6 to reset the count value. The first counting unit 5 counts the number of pulses of the periodic signal generated by the first oscillating unit 1, and the control unit 4
Output the count value or reset the count value. The second counting unit 6 counts the number of periodic signal field pulses generated by the second oscillating unit 2 and outputs the count value or resets the count value according to an instruction from the control unit 4. The first storage unit 7 stores the count value output from the first counting unit 5. Second
The storage unit 8 outputs the count value output by the second counting unit 6.
The first input port unit 9 inputs the change information of the cycle of the output signal of the first oscillating unit 1. The second input port unit 10 inputs the change information of the cycle of the output signal of the second oscillator 2.

【0015】上記構成の時間差測定装置を用いて、クロ
ック信号の周期及びクロック信号の発生周期を測定する
場合の動作を図2のフロ−チャ−ト及び図3のタイミン
グチャ−トを参照して説明する。
Referring to the flow chart of FIG. 2 and the timing chart of FIG. 3, the operation in the case of measuring the period of the clock signal and the generation period of the clock signal by using the time difference measuring device having the above-mentioned configuration. explain.

【0016】時間差測定装置が測定を開始すると、最初
に第1発振部1及び第2発振部2はそれぞれ短周期信号
及び長周期信号の発生を開始する(ステップS1)。入
力バッファ部3はクロック信号を入力し、デジタル信号
に波形整形する。第1計数部5及び第2計数部6はそれ
ぞれ独立に短周期信号及び長周期信号のパルス数の計数
を開始する。制御部4は入力バッファ部3を介して入力
したクロック信号の立ち下がりを検出すると(ステップ
S2)、第1計数部5の計数値を読み込み、制御部4内
部に記憶する。
When the time difference measuring device starts the measurement, first the first oscillating unit 1 and the second oscillating unit 2 start to generate a short period signal and a long period signal, respectively (step S1). The input buffer unit 3 inputs the clock signal and shapes the waveform into a digital signal. The first counting unit 5 and the second counting unit 6 independently start counting the number of pulses of the short cycle signal and the long cycle signal. When the control unit 4 detects the falling edge of the clock signal input via the input buffer unit 3 (step S2), the count value of the first counting unit 5 is read and stored in the control unit 4.

【0017】制御部4は第1計数部5の計数値を記憶す
ると、第1計数部5及び第2計数部6に計数値をリセッ
トする信号を出力し、第1計数部5及び第2計数部6に
第1発振部1及び第2発振部2のパルス数の計数を再開
させる(ステップS3)。制御部4は次ぎのクロック信
号の立ち下がりを検出すると(ステップS4)、第1計
数部5の計数値を読み込み、今回読み込んだ計数値と前
回読み込んだ計数値とを比較し、今回読み込んだ計数値
を記憶する。このように、今回読み込んだ計数値と前回
読み込んだ計数値とを比較するので、第1発振部1の周
期や第2発振部2の周波数が変更されても、その他の設
定値を変更する等の調整をせずに、さまざまな周波数の
クロック信号を測定することができる。
When the control unit 4 stores the count value of the first counting unit 5, it outputs a signal for resetting the count value to the first counting unit 5 and the second counting unit 6, and the first counting unit 5 and the second counting unit. The unit 6 restarts counting the number of pulses of the first oscillator 2 and the second oscillator 2 (step S3). When the control unit 4 detects the next falling edge of the clock signal (step S4), the count value of the first counting unit 5 is read, the count value read this time is compared with the count value read last time, and the count value read this time is read. Memorize the numerical value. In this way, since the count value read this time and the count value read last time are compared, even if the cycle of the first oscillator 1 or the frequency of the second oscillator 2 is changed, other set values are changed, etc. Clock signals of various frequencies can be measured without any adjustment.

【0018】制御部4は今回読み込んだ計数値が前回読
み込んだ計数値より一定割合以上大きい場合でないとき
は、検出した周期は図3におけるクロック信号の周期で
あるので、第1計数部5に計数値の出力を指示する(ス
テップS5)。第1計数部5は制御部4の指示により第
1発振部1の計数値を出力する。第1記憶部7は第1計
数部5が出力した計数値を記憶する(ステップS6)。
これにより、第1記憶部7はクロック信号の周期を第1
発振部1の周期の倍数の形で記憶することができる。
When the count value read this time is not larger than the count value read last time by a certain ratio or more, the control section 4 counts the first count section 5 because the detected cycle is the cycle of the clock signal in FIG. The output of a numerical value is instructed (step S5). The first counting unit 5 outputs the count value of the first oscillating unit 1 according to an instruction from the control unit 4. The first storage unit 7 stores the count value output by the first counting unit 5 (step S6).
As a result, the first storage unit 7 sets the cycle of the clock signal to the first
It can be stored in the form of a multiple of the period of the oscillator 1.

【0019】制御部4は今回読み込んだ計数値が前回読
み込んだ計数値より一定割合以上大きい場合は、検出し
た周期は図3におけるクロック信号の発生周期であるの
で、第2計数部6に計数値の出力を指示する(ステップ
S5)。第2計数部6は制御部4の指示により第2発振
部2の計数値を出力する。第2記憶部8は第2計数部6
が出力した計数値を記憶する(ステップS7)。これに
より、第2記憶部8はクロック信号の発生周期を第2発
振部2の周期の倍数の形で記憶することができる。
When the count value read this time is larger than the count value read last time by a certain ratio or more, the control section 4 indicates the detected cycle to the clock signal generation cycle in FIG. To output (step S5). The second counting unit 6 outputs the count value of the second oscillating unit 2 according to an instruction from the control unit 4. The second storage unit 8 is the second counting unit 6
The count value output by is stored (step S7). As a result, the second storage unit 8 can store the generation cycle of the clock signal in the form of a multiple of the cycle of the second oscillation unit 2.

【0020】制御部4は第1計数部5又は第2計数部6
が計数値を出力すると、第1計数部5及び第2計数部6
に計数値をリセットする信号を出力する。第1計数部5
及び第2計数部6は計測を続行する場合は、再び計数を
開始する(ステップS8)。これにより、第1計数部5
及び第2計数部6はクロック信号の立ち下がりから次ぎ
の立ち下がりまでの第1発振部1及び第2発振部2のパ
ルス数を正確に計数できる。
The control unit 4 includes a first counting unit 5 or a second counting unit 6.
Outputs the count value, the first counting unit 5 and the second counting unit 6
A signal for resetting the count value is output to. First counting unit 5
And when continuing the measurement, the second counting unit 6 starts counting again (step S8). Thereby, the first counting unit 5
The second counting unit 6 can accurately count the number of pulses of the first oscillating unit 1 and the second oscillating unit 2 from the falling edge of the clock signal to the next falling edge.

【0021】なお、クロック信号に併せて第1発振部1
及び第2発振部2の周波数を調整すると更に正確な測定
値を得ることができる。その場合は、第1入力ポ−ト部
9に第1発振部1の出力信号の周波数の変更情報を入力
し、第2入力ポ−ト部10に第2発振部2の出力信号の
周波数の変更情報を入力する。第1入力ポ−ト部9及び
第2入力ポ−ト部10は、入力された値を基に第1発振
部1及び第2発振部2の発振周波数を設定変更する。こ
の場合、周波数の変更情報は外部からの信号により入力
したり、手動で入力する。
It should be noted that the first oscillating unit 1 is added together with the clock signal.
By adjusting the frequency of the second oscillating unit 2, more accurate measured value can be obtained. In that case, the change information of the frequency of the output signal of the first oscillating unit 1 is input to the first input port unit 9 and the frequency of the output signal of the second oscillating unit 2 is input to the second input port unit 10. Enter the change information. The first input port unit 9 and the second input port unit 10 change the setting of the oscillation frequencies of the first oscillator 1 and the second oscillator 2 based on the input values. In this case, the frequency change information is input by an external signal or manually.

【0022】また、上記実施例では、制御部4は前回読
み込んだ計数値を記憶しているが、予め基準値を記憶す
るようにしたり、最初にアイドリング状態を持ち、アイ
ドリング状態のときに基準値を固定的に設定するように
しても良い。それにより、処理が早くなるとともに、ゆ
るやかな変化も検出することができる。
Further, in the above embodiment, the control unit 4 stores the previously read count value. However, the reference value may be stored in advance, or the reference value may be stored in the idling state first. May be fixedly set. As a result, the processing becomes faster, and a gradual change can be detected.

【0023】また、発振部や計数部を増やして、合成信
号の複数の周期を別々に測定できるようにしても良い。
It is also possible to increase the number of oscillating units and counting units so that a plurality of periods of the combined signal can be measured separately.

【0024】[0024]

【発明の効果】この発明は以上説明したように、クロッ
ク信号の周期より十分小さい周期の短周期信号と、短周
期信号の周期より大きい周期の長周期信号とを発生し、
被測定信号であるクロック信号の立ち下がりから立ち下
がりまでの間における短周期信号と長周期信号のパルス
数を計数し、異なった周期を同時に計数するので、クロ
ック信号が周期が周期的に発生する場合でもクロック信
号の周期とクロック信号の発生周期とを同時に計数でき
る。また、それぞれ独立して計数するので、周波数の帯
域が近くとも、発生周期を同時に計数できる。
As described above, the present invention generates a short period signal having a period sufficiently smaller than that of a clock signal and a long period signal having a period larger than that of the short period signal.
The number of pulses of the short-period signal and the long-period signal between the falling edge and the falling edge of the clock signal, which is the signal under measurement, is counted, and different periods are counted simultaneously, so that the clock signal periodically occurs. Even in this case, the period of the clock signal and the generation period of the clock signal can be counted at the same time. In addition, since they are counted independently of each other, the generation cycle can be counted simultaneously even if the frequency bands are close.

【0025】また、計数した短周期信号のパルス数が前
回計数した短周期信号のパルス数より一定の割合以上大
きいときには長周期信号のパルス数を出力し、それ以外
のときには短周期信号のパルス数を出力し、検出した時
間により、クロック信号の周期か又はクロック信号の発
生周期かを判断してパルス数を出力するので、クロック
信号をその周期成分ごとに分離することなく、クロック
信号の周期とクロック信号の発生周期とを測定できる。
When the number of counted short-period signals is larger than the number of counted short-period signals by a certain percentage or more, the number of long-period signals is output. In other cases, the number of short-period signals is counted. Is output and the number of pulses is output by determining whether the period of the clock signal or the generation period of the clock signal is detected according to the detected time. Therefore, it is possible to determine the period of the clock signal without separating the clock signal for each period component. The generation period of the clock signal can be measured.

【0026】さらに、短周期信号の計数値と長周期信号
の計数値を逐次記憶し、時系列に周期を記憶するので、
周期を連続して検出することができ、再生して変化を検
査することができる。
Further, since the count value of the short cycle signal and the count value of the long cycle signal are sequentially stored and the cycle is stored in time series,
Cycles can be detected continuously and replayed to check for changes.

【0027】さらに、短周期信号の周波数と長周期信号
の周波数をクロック信号に併せてそれぞれ変更し、短周
期信号及び長周期信号の周波数がクロック信号の周波数
及びクロック信号の発生周波数の倍数に近づくように調
整するので、周期を更に正確に測定することができる。
Further, the frequency of the short-period signal and the frequency of the long-period signal are changed in accordance with the clock signal, and the frequencies of the short-period signal and the long-period signal approach a multiple of the frequency of the clock signal and the generation frequency of the clock signal. Therefore, the cycle can be measured more accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】この発明の実施例の動作を示すフロ−チャ−ト
である。
FIG. 2 is a flowchart showing the operation of the embodiment of the present invention.

【図3】各信号のタイミングチャ−トである。FIG. 3 is a timing chart of each signal.

【符号の説明】[Explanation of symbols]

1 第1発振部 2 第2発振部 3 入力バッファ部 4 制御部 5 第1計数部 6 第2計数部 7 第1記憶部 8 第2記憶部 9 第1入力ポ−ト部 10 第2入力ポ−ト部 1 1st oscillation part 2 2nd oscillation part 3 Input buffer part 4 Control part 5 1st counting part 6 2nd counting part 7 1st memory part 8 2nd memory part 9 1st input port part 10 2nd input port -Ground part

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 クロック信号の周期とクロック信号の発
生周期とを同時に測定する時間差測定方法であって、ク
ロック信号の周期より十分小さい周期の短周期信号と、
短周期信号の周期より大きい周期の長周期信号とを発生
し、被測定信号であるクロック信号の立ち下がりから立
ち下がりまでの間における短周期信号と長周期信号のパ
ルス数を計数し、計数した短周期信号のパルス数が前回
計数した短周期信号のパルス数より一定の割合以上大き
いときには長周期信号のパルス数を出力し、それ以外の
ときには短周期信号のパルス数を出力することを特徴と
する時間差測定方法。
1. A time difference measuring method for simultaneously measuring the period of a clock signal and the generation period of the clock signal, the short-period signal having a period sufficiently smaller than the period of the clock signal,
A long period signal having a period larger than that of the short period signal is generated, and the number of pulses of the short period signal and the long period signal between the falling edge and the falling edge of the clock signal as the signal under measurement is counted and counted. When the number of pulses of the short-cycle signal is larger than the number of pulses of the short-cycle signal previously counted by a certain ratio or more, the number of pulses of the long-cycle signal is output, and in other cases, the number of pulses of the short-cycle signal is output. How to measure the time difference.
【請求項2】 短周期信号の計数値と長周期信号の計数
値を逐次記憶する請求項1記載の時間差測定方法。
2. The time difference measuring method according to claim 1, wherein the count value of the short cycle signal and the count value of the long cycle signal are sequentially stored.
【請求項3】 短周期信号の周波数と長周期信号の周波
数をクロック信号に併せてそれぞれ変更する請求項1又
は2記載の時間差測定方法。
3. The time difference measuring method according to claim 1, wherein the frequency of the short-period signal and the frequency of the long-period signal are changed together with the clock signal.
JP31282493A 1993-11-19 1993-11-19 Time difference measurement method Expired - Fee Related JP3256356B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31282493A JP3256356B2 (en) 1993-11-19 1993-11-19 Time difference measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31282493A JP3256356B2 (en) 1993-11-19 1993-11-19 Time difference measurement method

Publications (2)

Publication Number Publication Date
JPH07140269A true JPH07140269A (en) 1995-06-02
JP3256356B2 JP3256356B2 (en) 2002-02-12

Family

ID=18033868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31282493A Expired - Fee Related JP3256356B2 (en) 1993-11-19 1993-11-19 Time difference measurement method

Country Status (1)

Country Link
JP (1) JP3256356B2 (en)

Also Published As

Publication number Publication date
JP3256356B2 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
US4350950A (en) Frequency measuring method and apparatus
US4162443A (en) Speed measuring systems
IE38360B1 (en) Method and apparatus for use in an inductive sensor coin selector
US6597205B2 (en) High accuracy method for determining the frequency of a pulse input signal over a wide frequency range
JPH07140269A (en) Time difference measuring method
JPH09294219A (en) Measurement device for horizontal synchronizing signal frequency
JP3031970B2 (en) Filter circuit
KR100434478B1 (en) Jitter measurement apparatus of pulse signal and its method without using a jitter measurement module
JPH0735791A (en) Time measuring instrument
SU1509753A1 (en) Apparatus for measuring the frequency of electric signal
SU1075090A1 (en) Device for measuring frequency thermal pickup thermal lag index
JPS63252287A (en) Time interval measuring apparatus
RU1778716C (en) Digital ratemeter
JPH01212368A (en) Pulse width measuring circuit
SU1663555A1 (en) Device for measuring angular velocity
JP3655798B2 (en) Rotation phase signal generator
JPS61284664A (en) Measuring method for rotational frequency
JP2001298364A (en) A/d conversion circuit
JPH01267470A (en) Width measuring circuit
JPH0316313A (en) Detector for missing pulse
JPH0392777A (en) Clock evaluator
JPH08184686A (en) Pulse interval-measuring device
JPH03212744A (en) Instrument for measuring operation of information processing apparatus
JPS63256860A (en) Overspeed detecting method for linear sensor
JPH04310874A (en) Pulse width counter circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees