JPH071357B2 - Color display device - Google Patents

Color display device

Info

Publication number
JPH071357B2
JPH071357B2 JP24141085A JP24141085A JPH071357B2 JP H071357 B2 JPH071357 B2 JP H071357B2 JP 24141085 A JP24141085 A JP 24141085A JP 24141085 A JP24141085 A JP 24141085A JP H071357 B2 JPH071357 B2 JP H071357B2
Authority
JP
Japan
Prior art keywords
pixel
color
gate
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24141085A
Other languages
Japanese (ja)
Other versions
JPS62102277A (en
Inventor
良二 折付
和雄 砂原
和男 白橋
賢一 島田
堅吉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24141085A priority Critical patent/JPH071357B2/en
Publication of JPS62102277A publication Critical patent/JPS62102277A/en
Publication of JPH071357B2 publication Critical patent/JPH071357B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は画質の良いカラー表示ができるカラー表示装置
に関する。
Description: FIELD OF THE INVENTION The present invention relates to a color display device capable of color display with good image quality.

〔発明の背景〕[Background of the Invention]

従来は、文字、図形あるいはテレビ画像を表示する装置
として、陰極線管が広く用いられてきたが、近年、表示
装置の奥行きを薄くできるという利点があるために液晶
やELなどを利用したドットマトリックス形表示装置が注
目されるようになった。しかし、このドットマトリック
ス形表示装置の場合、陰極線管と同等の解像度を得よう
としてドット(画素)数を増すと、特に時分割型液晶表
示装置の場合、クロストークが生じて画像のコントラス
トが著しく悪化する。これを防止するために各画素1個
1個に薄膜トランジスタ(以後TFTと略称),薄膜ダイ
オード等のスイッチング素子を付設した所謂アクティブ
マトリクス方式の表示装置が提案され、開発が進められ
ている。
Conventionally, a cathode ray tube has been widely used as a device for displaying characters, figures, or TV images, but in recent years, a dot matrix type using liquid crystal or EL has been available because of the advantage that the depth of the display device can be made thin. Display devices have come to the fore. However, in the case of this dot matrix type display device, when the number of dots (pixels) is increased in order to obtain a resolution equivalent to that of a cathode ray tube, especially in the case of a time division type liquid crystal display device, crosstalk occurs and the contrast of the image remarkably increases. Getting worse. In order to prevent this, a so-called active matrix type display device in which a switching element such as a thin film transistor (hereinafter abbreviated as TFT) and a thin film diode is attached to each pixel has been proposed and developed.

この種の表示装置の具体的に関連する先行技術として
は、日経エレクトロニクス1984年9月10日号,no.351,p
p.211−240.が知られており、これには液晶カラーパネ
ル内にスイッチング用薄膜トランジスタ(TFT)を搭載
したフラットカラーディスプレイ装置の技術が紹介され
ている。
As a concretely related prior art of this kind of display device, Nikkei Electronics September 10, 1984, no.351, p.
pp. 211-240 is known, which introduces the technology of a flat color display device having a switching thin film transistor (TFT) in a liquid crystal color panel.

すなわち、第8図に平面図で示すようにゲート線1とド
レイン線2との交差の近傍にスイッチング用トランジス
タ3を配設し、このゲート線1とドレイン線2とで囲ま
れた画素4を駆動している。このため、各画素4相互間
の間隔が一様でなく、トランジスタ3の無い辺では距離
が短く、トランジスタ3の有る辺では距離が長い。この
ため、各画素4を3色の赤(R),緑(G)および青
(B)のカラーフィルタに振り分けたとき、トランジス
タ3の有る辺と無い辺とで混色が異なるという問題があ
った。またカラーフィルタR,GおよびBの配置をストラ
イプ状配置とすると、同一色が縦方向に並ぶので、縦線
が目立つという問題があった。さらに同様にカラーフィ
ルタR,GおよびBをモザイク状配置とすると、同一色が
斜め方向に並ぶので、斜線が目立つという問題があっ
た。
That is, as shown in the plan view of FIG. 8, the switching transistor 3 is arranged in the vicinity of the intersection of the gate line 1 and the drain line 2, and the pixel 4 surrounded by the gate line 1 and the drain line 2 is arranged. It is driving. For this reason, the intervals between the pixels 4 are not uniform, and the distance is short on the side where the transistor 3 is absent and long on the side where the transistor 3 is present. Therefore, when each pixel 4 is distributed to three color filters of red (R), green (G), and blue (B), there is a problem that the color mixture is different between the side with the transistor 3 and the side without the transistor 3. . Further, when the color filters R, G, and B are arranged in a stripe pattern, the same color is arranged in the vertical direction, so that there is a problem that vertical lines are conspicuous. Further, similarly, when the color filters R, G and B are arranged in a mosaic pattern, since the same color is diagonally arranged, there is a problem that the diagonal lines are conspicuous.

〔発明の目的〕[Object of the Invention]

本発明の目的は、3色のカラーフィルタR,GおよびBの
配置による混色を一様化したカラー表示装置を提供する
ことにある。
It is an object of the present invention to provide a color display device in which color mixing due to the arrangement of the three color filters R, G and B is made uniform.

本発明の他の目的は、3色のカラーフィルタR,Gおよび
Bの配置による画質の良いカラー画像が得られるカラー
表示装置を提供することにある。
Another object of the present invention is to provide a color display device capable of obtaining a color image with good image quality by disposing color filters R, G and B of three colors.

〔発明の概要〕[Outline of Invention]

本発明の一実施例によれば、ゲート線とドレイン線との
交点を中心として画素領域を規定することにより、混色
が一様化され、また画質の良好なカラー表示装置が提供
される。
According to one embodiment of the present invention, by defining a pixel region centering on an intersection of a gate line and a drain line, a color display device is provided in which color mixing is uniform and image quality is good.

〔発明の実施例〕Example of Invention

次に図面を用いて本発明の実施例を詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明によるカラー表示装置の一実施例を説明
するための図であり、同図Aは平面図、同図Bは同図A
における1B−1Bラインを切断面にした場合の断面図であ
る。
FIG. 1 is a diagram for explaining one embodiment of a color display device according to the present invention, in which FIG. 1A is a plan view and FIG.
FIG. 3 is a cross-sectional view when the 1B-1B line in FIG.

同図において、SUB1は1.1[mm]程の厚さを有すガラス
基板であり、GATEはCr等から成るゲード電極である。AS
は非晶質のSiであり、ゲートGATEの間には電界効果トラ
ンジスタ(FET)のゲート絶縁膜として作用する膜GIが
形成されている。SD1及びSD2は一対のソース・ドレイン
電極であり、シリコン膜AS上に間隔をあけて、またゲー
ト電極GATEがそれらをまたぐように形成されている。一
対のソース・ドレイン電極SDは、回路のバイアス極性が
変わると動作上のソース・ドレインが入れ替るので、つ
まり通常のFETと同様に双方向性であるので、両方共ソ
ース・ドレイン電極と名づける。このソース・ドレイン
電極SDは下からN+(ドナー不純物濃度の高い)非晶質S
i、Cr及びAlの3層構造とされている。N+−Si電極層は
非晶質Siとの接触抵抗を下げ、Cr電極層はAl電極層がSi
層と反応するのを防ぐために用いられる。PSVは保護膜
であり、FETを湿気等から保護し、透明性が高く耐湿性
の良いSiO2膜やSi3N4膜で形成される。ITOはソース・ド
レイン電極SDの一方(SD2)に接続された透明導電膜で
あり、液晶表示装置の一方の電極として作用する。他方
のソース・ドレイン電極SD1はY方向に走る配線として
も兼用されている。また、X方向にはゲート電極GATEが
配線層も兼ねて走っている。LSは外部光がFETの心臓部
であるゲート領域に入り込まないようにするための遮光
膜であり、Cr材等で形成される。このFETはソース電極
に対してゲート電極を正のバイアスにすればソースとド
レイン間の抵抗が小さくなり、ゲートバイアスを零に近
くすれば大きな抵抗を示す。
In the figure, SUB1 is a glass substrate having a thickness of about 1.1 [mm], and GATE is a gate electrode made of Cr or the like. AS
Is amorphous Si, and a film GI that acts as a gate insulating film of a field effect transistor (FET) is formed between the gates GATE. SD1 and SD2 are a pair of source / drain electrodes, and are formed on the silicon film AS with a space therebetween, and the gate electrode GATE straddles them. The pair of source / drain electrodes SD are both called source / drain electrodes because the source / drain in operation are switched when the bias polarity of the circuit is changed, that is, they are bidirectional like a normal FET. The source / drain electrodes SD are N + (high donor impurity concentration) amorphous S from the bottom.
It has a three-layer structure of i, Cr and Al. The N + -Si electrode layer reduces the contact resistance with amorphous Si, and the Cr electrode layer is the Al electrode layer.
Used to prevent reaction with layers. PSV is a protective film, which protects the FET from moisture and the like, and is formed of a SiO 2 film or a Si 3 N 4 film having high transparency and good moisture resistance. ITO is a transparent conductive film connected to one of the source / drain electrodes SD (SD2) and acts as one electrode of the liquid crystal display device. The other source / drain electrode SD1 is also used as a wiring running in the Y direction. In addition, the gate electrode GATE runs in the X direction also as a wiring layer. LS is a light-shielding film that prevents external light from entering the gate region, which is the heart of the FET, and is made of a Cr material or the like. This FET has a small resistance between the source and drain when the gate electrode is positively biased with respect to the source electrode, and exhibits a large resistance when the gate bias is close to zero.

第2図にこのTFTの製造方法を示す。FIG. 2 shows the manufacturing method of this TFT.

まずガラス基板SUBを洗浄した後、Crをスパッタリング
等により約1,000Åの厚さに形成する。次に、写真処理
技術によりCr膜を選択的にエッチングし、第2図Aに示
すようにゲート電極・配線をパターニングする。
First, after cleaning the glass substrate SUB, Cr is formed into a thickness of about 1,000Å by sputtering or the like. Next, the Cr film is selectively etched by a photo processing technique, and the gate electrode / wiring is patterned as shown in FIG. 2A.

プラズマ気相化学反応(CVD:Chemical Vapor Depositio
n)法により、Si3N4膜を約1,000〜4,000Åの厚さに形成
する(第2図B)。続いて、非晶質SiをプラズマCVD技
術により約1,000〜4,000Åの厚さにデポジションする。
続いてリンをドープした非晶質Siを400〜2,000Åの厚さ
にデポジションする。この非晶質Si層とリンをドープし
た非晶質シリコンはドライ・エッチング技術等により、
第2図Cに示すようにパターニングされる。
Plasma chemical vapor deposition (CVD: Chemical Vapor Depositio)
n) method is used to form a Si 3 N 4 film with a thickness of about 1,000 to 4,000Å (Fig. 2B). Subsequently, amorphous Si is deposited by plasma CVD technology to a thickness of about 1,000 to 4,000Å.
Next, phosphorus-doped amorphous Si is deposited to a thickness of 400 to 2,000Å. This amorphous Si layer and phosphorus-doped amorphous silicon are formed by a dry etching technique or the like.
It is patterned as shown in FIG. 2C.

Cr膜及びAl層が、それぞれ600、2,400Åの厚さで続いて
形成され、これらの膜は異なるエッチング液に浸され、
連続的にパターニングされる(第2図D)。この時リン
をドープした非晶質シリコンも続いて同じマスクでエッ
チングする。
A Cr film and an Al layer are successively formed with a thickness of 600, 2,400Å, respectively, and these films are immersed in different etching solutions,
It is continuously patterned (FIG. 2D). At this time, the amorphous silicon doped with phosphorus is also etched by the same mask.

透明導電膜ITOはスパッタリング法等で約600〜2,000Å
の厚さに被着され、フォトリソグラフィ技術でパターニ
ングされる(第2図E)。
Transparent conductive film ITO is about 600 ~ 2,000Å by sputtering method etc.
And is patterned by photolithography (FIG. 2E).

保護膜PSVはSi3N4膜をプラズマCVD法によりデポジット
することにより約0.5〜2μmの厚さに形成される。
The protective film PSV is formed to a thickness of about 0.5 to 2 μm by depositing a Si 3 N 4 film by a plasma CVD method.

遮光膜LSは前述したゲート電極GATEと同様な方法により
約1,000Åの厚さに被着、パターニングされる(第2図
F)。
The light-shielding film LS is deposited and patterned to a thickness of about 1,000Å by the same method as the above-mentioned gate electrode GATE (FIG. 2F).

なお、本出願で、1つの画素および1つのドットとは画
面の最小単位を指しており、例えば、赤,緑および青の
3つの色成分を使用したカラー表示装置では、各色の最
小表示要素をピクセル(picture cellの造語:Pixell)
と称する。
In the present application, one pixel and one dot refer to the minimum unit of the screen. For example, in a color display device using three color components of red, green and blue, the minimum display element of each color is Pixel (Coined word for picture cell: Pixell)
Called.

第1図Aに示す1つのピクセル平面パターンPIX1は透明
導電膜ITO1とITO2とからなるピクセル電極PIXの領域内
でゲートGATEとドレイン電極SD1とが交差され、この交
差部分に薄膜トランジスタTFTが形成されており、この
薄膜トランジスタTFTはピクセル電極PIXの領域内に囲ま
れて形成されるとともに、縦,横の配列ピッチがほぼ同
じとなるように設計されており、ドットの大きさが縦,
横同じである単色表示の場合はそのままのパターンで
行,列方向に配列すれば良い。
In one pixel plane pattern PIX1 shown in FIG. 1A, the gate GATE and the drain electrode SD1 intersect in the area of the pixel electrode PIX formed of the transparent conductive films ITO1 and ITO2, and the thin film transistor TFT is formed at this intersection. This thin film transistor TFT is formed so as to be surrounded by the area of the pixel electrode PIX, and is designed so that the vertical and horizontal arrangement pitches are almost the same, and the dot size is vertical and vertical.
In the case of the same monochrome display in the horizontal direction, the pattern may be arranged in the row and column directions as it is.

第3図Aはピクセル平面パターンPIX1をXおよびY方向
に配列したパターンを示している。同図Bは赤,緑およ
び青の横ストライプフィルタR,GおよびBを配列したと
きの平面図を示しており、図中左下がりの実線ハッチン
グ部分,右下がりの点線ハッチング部分および二点鎖線
クロスハッチング部分はそれぞれピクセル電極ITO上で
赤,緑および青色に光って見える部分を示している。こ
の場合、1つのピクセル平面パターンPIX1で1つの画素
(ドット)を構成している。
FIG. 3A shows a pattern in which pixel plane patterns PIX1 are arranged in the X and Y directions. FIG. B shows a plan view when the red, green, and blue horizontal stripe filters R, G, and B are arranged. In the figure, a solid line hatching portion on the left lower side, a dotted line hatching portion on the right lower side, and a two-dot chain line cross are shown. The hatched areas indicate the areas that appear to shine red, green, and blue on the pixel electrode ITO, respectively. In this case, one pixel plane pattern PIX1 constitutes one pixel (dot).

第3図Cは同図Bにおける3C−3Cラインを切断面とした
ときの断面図を示している。同図において、液晶LCは上
下のガラス基板SUB1及びSUB2間に封入され、液晶分子の
向きは上下の配向膜ORI2及びORI1で決められる。PSV2は
アクリル系の樹脂で形成された保護膜である。FILはカ
ラーフィルターである。ITO2は配列された複数のピクセ
ル電極ITO1に対向する共通透明電極である。
FIG. 3C shows a sectional view when the 3C-3C line in FIG. 3B is taken as a cut surface. In the figure, the liquid crystal LC is enclosed between the upper and lower glass substrates SUB1 and SUB2, and the orientation of the liquid crystal molecules is determined by the upper and lower alignment films ORI2 and ORI1. PSV2 is a protective film made of acrylic resin. FIL is a color filter. ITO2 is a common transparent electrode facing the plurality of pixel electrodes ITO1 arranged.

このような表示体は、基板SUB1側とSCB2側の積層を別個
に行い、その後液晶を封入することによって組み立てら
れる。
Such a display body is assembled by separately laminating the substrate SUB1 side and the SCB2 side, and then enclosing a liquid crystal.

まず基板SUB1(下板)側の積層は次のようにして行われ
る。第2図のプロセスで作られたTFT実装基板上に高分
子樹脂がスピンナー等で塗布されその後ラビング等によ
って配向膜ORI1が形成される。
First, stacking on the substrate SUB1 (lower plate) side is performed as follows. A polymer resin is applied on the TFT mounting substrate manufactured by the process shown in FIG. 2 by a spinner or the like, and then an alignment film ORI1 is formed by rubbing or the like.

一方、基板SUB2(上板)側では、ガラス基板SUB2上にカ
ラーフィルターが形成され、更に保護膜PSV2がその上に
形成される。保護膜PSV2上に共通電極ITO2がスパッタリ
ング等によりデポジットされ、最後に配向膜ORI2が配向
膜ORI1と同様な方法で形成される。
On the other hand, on the substrate SUB2 (upper plate) side, a color filter is formed on the glass substrate SUB2, and a protective film PSV2 is further formed thereon. The common electrode ITO2 is deposited on the protective film PSV2 by sputtering or the like, and finally the alignment film ORI2 is formed in the same manner as the alignment film ORI1.

液晶LCはこのようにして作られた上側及び下側積層基板
間に封入され、基板SUB1及びSUB2の外側にはそれぞれ偏
光板POL1及びPOL2が実装される。
The liquid crystal LC is enclosed between the upper and lower laminated substrates thus manufactured, and the polarizing plates POL1 and POL2 are mounted on the outer sides of the substrates SUB1 and SUB2, respectively.

第4図A,Bおよび第5図はこのようにして形成された液
晶表示装置(LCD)パネル(PNL)の等価回路と、その周
辺駆動回路を示すものである。LVSはLCD垂直走査回路で
あり、TFTのゲート電極に走査スイッチング信号を印加
する。LHSはLCD水平走査回路であり、TFTのソース・ド
レイン電極SD1に順次選択的にビデオ信号を印加する。
4A, 4B and 5 show an equivalent circuit of the liquid crystal display (LCD) panel (PNL) thus formed and its peripheral drive circuit. LVS is an LCD vertical scanning circuit and applies a scanning switching signal to the gate electrode of the TFT. LHS is an LCD horizontal scanning circuit, and sequentially and selectively applies a video signal to the source / drain electrodes SD1 of the TFT.

このような構成によれば、ゲート電極GATEとドレイン電
極SD1との交点に薄膜トランジスタTFTが形成され、この
トランジスタTFTを囲むようにピクセル電極PIXが形成さ
れる。したがって、互いに隣接するピクセル電極PIX相
互間の距離は四辺で相等しくなり、混色が一様となる。
With such a configuration, the thin film transistor TFT is formed at the intersection of the gate electrode GATE and the drain electrode SD1, and the pixel electrode PIX is formed so as to surround the transistor TFT. Therefore, the distances between the pixel electrodes PIX adjacent to each other are equal on all sides, and the color mixture is uniform.

第6図は本発明によるカラー表示装置の他の実施例を示
す平面構成図であり、前述の図と同一部分は同一符号を
付してある。同図において、同一のゲート電極GATEと同
一のドレイン電極SD1で規定される薄膜トランジスタTFT
およびピクセル電極PIXがそれぞれ2組の薄膜トランジ
スタTFTA,TFTBとピクセル電極PIXA,PIXBとから構成さ
れ、それぞれ千鳥状に配設されている。すなわち、ゲー
ト電極GATEとドレイン電極SD1の交点を中心として対角
上に、1組の薄膜トランジスタTFTAおよびピクセル電極
PIXAからなる第1のピクセル平面パターンPIX1と、他の
1組の薄膜トランジスタTFTBおよびピクセル電極PIXBか
らなる第2のピクセル平面パターンPIX2とがゲート電極
GATEを共通としてそれぞれ配置されて1つのピクセル平
面パターンPIX3からなる画素(ドット)が構成されてい
る。第7図はそのパターン図を示したものである。そし
て、各ピクセル平面パターンPIX3には赤,緑および青の
横ストライプフィルタR,GおよびBが配列されている。
この場合、各フィルタR,G,Bの配列は、同図に示すよう
に千鳥状に配設される第1,第2のピクセル平面パターン
PIX1,PIX2には同一色の赤横ストライプフィルタRが配
列される構成でそれぞれ周期的に配置される。また、各
ドレイン電極SD1R,SD1GおよびSD1Bにはそれぞれ赤,緑
および青の信号が入力される。
FIG. 6 is a plan view showing another embodiment of the color display device according to the present invention, in which the same parts as those in the above-mentioned figures are designated by the same reference numerals. In the figure, a thin film transistor TFT defined by the same gate electrode GATE and the same drain electrode SD1
The pixel electrodes PIX are each composed of two sets of thin film transistors TFTA, TFTB and pixel electrodes PIXA, PIXB, which are arranged in a staggered manner. That is, a pair of thin film transistors TFTA and pixel electrodes are diagonally arranged with the intersection of the gate electrode GATE and the drain electrode SD1 as the center.
The first pixel plane pattern PIX1 made of PIXA and the second pixel plane pattern PIX2 made up of another set of thin film transistors TFTB and pixel electrodes PIXB are gate electrodes.
Pixels (dots) composed of one pixel plane pattern PIX3 are arranged by sharing the GATE in common. FIG. 7 shows the pattern diagram. Further, red, green and blue horizontal stripe filters R, G and B are arranged in each pixel plane pattern PIX3.
In this case, the filters R, G, B are arranged in a staggered pattern as shown in FIG.
Red horizontal stripe filters R of the same color are arranged in PIX1 and PIX2, respectively, and are periodically arranged. Red, green and blue signals are input to the drain electrodes SD1R, SD1G and SD1B, respectively.

このような構成によれば、1つのピクセル平面パターン
PIX3が対角上にゲート電極GATEを共通として第1のピク
セル平面パターンPIX1と第2のピクセル平面パターンPI
X2として千鳥状に配置されるので、フィルタR,G,Bのス
トライプ配置における縦線あるいはモザイク配置におけ
る斜線等の見難さが全くなくなる。またドレイン電極SD
1は赤,緑および青毎に設けているので、駆動が簡単と
なる。さらには1つのピクセル平面パターンPIX3に2個
の薄膜トランジスタTFTA,TFTBおよびピクセル電極PIXA,
PIXBがあるので、薄膜トランジスタの故障に起因する画
素欠陥の程度も低減される。
According to such a configuration, one pixel plane pattern
PIX3 has a first pixel plane pattern PIX1 and a second pixel plane pattern PI with the gate electrode GATE being diagonally common.
Since they are arranged in a staggered pattern as X2, there is no difficulty in seeing vertical lines in the stripe arrangement of the filters R, G, B or diagonal lines in the mosaic arrangement. In addition, the drain electrode SD
Since 1 is provided for each of red, green and blue, driving becomes easy. Furthermore, one pixel plane pattern PIX3 has two thin film transistors TFTA, TFTB and a pixel electrode PIXA,
The presence of PIXB also reduces the extent of pixel defects due to thin film transistor failure.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、ゲート線とドレイ
ン線との交点を中心として画素領域を規定したことによ
り、混色の一様性が良好となるとともに、同一色の配列
が直線状に偏らなくなるので見易いカラー画像が提供さ
れる等の極めて優れた効果が得られる。
As described above, according to the present invention, by defining the pixel region with the intersection of the gate line and the drain line as the center, the uniformity of color mixture is improved and the array of the same color is linearly biased. Since it is eliminated, an extremely excellent effect such as providing a color image that is easy to see can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第5図は本発明によるカラー表示装置の一
実施例を説明するための図、第6図および第7図は本発
明の他の実施例を説明するための図、第8図は従来例を
示す図である。 SUB,SUB1,SUB2…ガラス基板、GATE…ゲート電極、FET…
電界効果トランジスタ、GI…ゲート絶縁膜、SD…ソース
・ドレイン電極、SD1…ドレイン電極、SD2…ソース電
極、ITO,ITO1,ITO2…透明導電膜、LS…遮光膜、AS…非
晶質Si層、PSV1,PSV2…保護膜、ORI1,ORI2…配向膜、LC
…液晶、FIL…フィルタ、POL1,POL2…偏光板、LCD…液
晶表示装置、PNL…パネル、TFT,TFTA,TFTB…薄膜トラン
ジスタ、PIX,PIXA,PIXB…ピクセル電極、PIX1,PIX2,PIX
3…ピクセル平面パターン、LHS…LCD水平走査回路、LVS
…LCD垂直走査回路。
1 to 5 are views for explaining an embodiment of a color display device according to the present invention, FIGS. 6 and 7 are views for explaining another embodiment of the present invention, and FIG. [Fig. 6] is a diagram showing a conventional example. SUB, SUB1, SUB2 ... Glass substrate, GATE ... Gate electrode, FET ...
Field effect transistor, GI ... Gate insulating film, SD ... Source / drain electrode, SD1 ... Drain electrode, SD2 ... Source electrode, ITO, ITO1, ITO2 ... Transparent conductive film, LS ... Light shielding film, AS ... Amorphous Si layer, PSV1, PSV2 ... Protective film, ORI1, ORI2 ... Alignment film, LC
... Liquid crystal, FIL ... Filter, POL1, POL2 ... Polarizing plate, LCD ... Liquid crystal display, PNL ... Panel, TFT, TFTA, TFTB ... Thin film transistor, PIX, PIXA, PIXB ... Pixel electrode, PIX1, PIX2, PIX
3 ... Pixel plane pattern, LHS ... LCD horizontal scanning circuit, LVS
... LCD vertical scanning circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 賢一 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 鈴木 堅吉 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kenichi Shimada, 3300 Hayano, Mobara, Chiba, Chiba Prefecture, within the Mobara Plant, Hitachi, Ltd. (72) Kenkichi Suzuki, 3300, Hayano, Mobara, Chiba, Hitachi, Ltd., within the Mobara Plant, Hitachi, Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】画素電極と、ソース電極が上記画素電極に
接続された薄膜トランジスタと、3原色のうちの一つの
色を示すカラーフィルタとを有する画素を複数個行列に
配置し、 2行毎にかつ該2行の間で上記トランジスタのゲートに
接続された走査線を複数本配列し、 ある列の奇数行に位置する上記トランジスタのドレイン
とその隣の列の偶数行に位置する上記トランジスタのド
レインとに接続された信号線を複数本配列し、 上記信号線の各々は同じ色に属す上記画素に接続される
よう、また各行では上記3原色が一つずつ3個分のピッ
チで繰り返されるよう、上記3原色のうちの一つを上記
各画素毎に選択し、それによって、 対角に位置する同色の上記画素は同じ上記走査線及び同
じ上記信号線に接続されることを特徴とするカラー表示
装置。
1. A plurality of pixels each having a pixel electrode, a thin film transistor having a source electrode connected to the pixel electrode, and a color filter showing one of the three primary colors are arranged in a matrix, and every two rows. A plurality of scanning lines connected to the gates of the transistors are arranged between the two rows, the drain of the transistor located in an odd row of a column and the drain of the transistor located in an even row of the adjacent column. A plurality of signal lines connected to and are arranged so that each of the signal lines is connected to the pixel that belongs to the same color, and that each of the three primary colors is repeated in each row at a pitch of three. , One of the three primary colors is selected for each pixel, so that the diagonally located pixels of the same color are connected to the same scan line and the same signal line. display apparatus.
JP24141085A 1985-10-30 1985-10-30 Color display device Expired - Fee Related JPH071357B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24141085A JPH071357B2 (en) 1985-10-30 1985-10-30 Color display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24141085A JPH071357B2 (en) 1985-10-30 1985-10-30 Color display device

Publications (2)

Publication Number Publication Date
JPS62102277A JPS62102277A (en) 1987-05-12
JPH071357B2 true JPH071357B2 (en) 1995-01-11

Family

ID=17073873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24141085A Expired - Fee Related JPH071357B2 (en) 1985-10-30 1985-10-30 Color display device

Country Status (1)

Country Link
JP (1) JPH071357B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (en) 1987-06-10 1997-06-11 株式会社日立製作所 Liquid crystal display
WO2006085529A1 (en) * 2005-02-09 2006-08-17 Sharp Kabushiki Kaisha Display device and display device manufacturing method

Also Published As

Publication number Publication date
JPS62102277A (en) 1987-05-12

Similar Documents

Publication Publication Date Title
KR101925983B1 (en) Liquid crystal display device and method of fabricating thereof
KR100713188B1 (en) Active matrix liquid crystal display apparatus
US8711311B2 (en) Fringe field switching mode liquid crystal display panel
JP2772405B2 (en) Liquid crystal display
KR100259182B1 (en) Liquid crystal display device
US20050117092A1 (en) Color filter array substrate and fabricating method thereof
US5754261A (en) Color LCD device having multiple black masks
US6683671B1 (en) Liquid crystal display device with spacers on color filters outside display area and method of manufacturing the same
US20020005929A1 (en) Liquid crystal display device
KR20040080778A (en) Liquid crystal displays using 4 color and panel for the same
JPH0715536B2 (en) Display panel
JPH112836A (en) Active matrix liquid crystal display device
JP3394433B2 (en) Active matrix liquid crystal display
JPH0943610A (en) Liquid crystal display device
JP3777201B2 (en) Active matrix display device and manufacturing method thereof
JP2005345819A (en) Liquid crystal display
US20050128384A1 (en) Liquid crystal display
JPH071357B2 (en) Color display device
US11333946B2 (en) Display panel and display module
US7518686B2 (en) Liquid crystal display
JP2735236B2 (en) Manufacturing method of liquid crystal display device
JP3214492B2 (en) LCD panel
JPH0980415A (en) Active matrix type liquid crystal display device and its manufacture
KR20140006281A (en) Display device
JPH0326537Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees