JPH0712921A - レーダ用パルス変調器 - Google Patents
レーダ用パルス変調器Info
- Publication number
- JPH0712921A JPH0712921A JP5151921A JP15192193A JPH0712921A JP H0712921 A JPH0712921 A JP H0712921A JP 5151921 A JP5151921 A JP 5151921A JP 15192193 A JP15192193 A JP 15192193A JP H0712921 A JPH0712921 A JP H0712921A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- trigger
- transmission
- circuit
- blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【目的】 放電スイッチとしてサイリスタ等の素子を用
いる場合において送信トリガに誤トリガが加わった場合
にも、パルス形成回路の連続放電が生じないようにす
る。 【構成】 パルス形成回路３の放電スイッチであるサイ
リスタ４を駆動する素子としてトリガ駆動トランジスタ
１０を設けるとともに、誤トリガによる連続放電を防止
するための素子として阻止パルス駆動トランジスタ１１
を設ける。トリガ駆動トランジスタ１０は、送信トリガ
に同期し送信繰り返し周波数に応じた幅を有する駆動ト
リガによって駆動される。阻止パルス駆動トランジスタ
１１は、送信繰り返し周波数に応じた幅を有し駆動トリ
ガに同期した阻止パルスによって駆動される。送信トリ
ガに誤トリガが重畳した場合でも阻止パルスが発生して
いればパルス形成回路３の連続放電が発生せず、マグネ
トロン１が正確に駆動される。阻止パルスの幅が送信繰
り返し周波数に応じて設定されるため、複数種類の送信
パルス幅に対応できる。
いる場合において送信トリガに誤トリガが加わった場合
にも、パルス形成回路の連続放電が生じないようにす
る。 【構成】 パルス形成回路３の放電スイッチであるサイ
リスタ４を駆動する素子としてトリガ駆動トランジスタ
１０を設けるとともに、誤トリガによる連続放電を防止
するための素子として阻止パルス駆動トランジスタ１１
を設ける。トリガ駆動トランジスタ１０は、送信トリガ
に同期し送信繰り返し周波数に応じた幅を有する駆動ト
リガによって駆動される。阻止パルス駆動トランジスタ
１１は、送信繰り返し周波数に応じた幅を有し駆動トリ
ガに同期した阻止パルスによって駆動される。送信トリ
ガに誤トリガが重畳した場合でも阻止パルスが発生して
いればパルス形成回路３の連続放電が発生せず、マグネ
トロン１が正確に駆動される。阻止パルスの幅が送信繰
り返し周波数に応じて設定されるため、複数種類の送信
パルス幅に対応できる。
Description
【０００１】
【産業上の利用分野】本発明は、パルスレーダにおいて
用いられるレーダ用パルス変調器に関する。
用いられるレーダ用パルス変調器に関する。
【０００２】
【従来の技術】図５には、一従来例に係るレーダ用パル
ス変調器の構成が示されている。この図に示される回路
は、マグネトロン１、パルストランス２、パルス形成回
路３、サイリスタ４、サイリスタゲート抵抗５、充電保
持ダイオード６、充電コイル７及び定電圧電源８から構
成されている。
ス変調器の構成が示されている。この図に示される回路
は、マグネトロン１、パルストランス２、パルス形成回
路３、サイリスタ４、サイリスタゲート抵抗５、充電保
持ダイオード６、充電コイル７及び定電圧電源８から構
成されている。
【０００３】パルス形成回路３は、放電によって送信パ
ルスを形成する回路である。パルス形成回路３は、定電
圧電源８、充電コイル７及び充電保持ダイオード６から
構成される充電回路に接続されており、この充電回路に
よって充電される。パルス形成回路３は、また、サイリ
スタ４及びサイリスタゲート抵抗５から構成される放電
スイッチに接続されている。この放電スイッチは、送信
トリガに応じてパルス形成回路３をパルストランス２に
短絡接続する。これによってパルス形成回路３が放電
し、パルストランス２を介してマグネトロン１に送信パ
ルスが供給される。マグネトロン１は、この送信パルス
によってパルス変調されたマイクロ波を図示しない空中
線回路に供給する。
ルスを形成する回路である。パルス形成回路３は、定電
圧電源８、充電コイル７及び充電保持ダイオード６から
構成される充電回路に接続されており、この充電回路に
よって充電される。パルス形成回路３は、また、サイリ
スタ４及びサイリスタゲート抵抗５から構成される放電
スイッチに接続されている。この放電スイッチは、送信
トリガに応じてパルス形成回路３をパルストランス２に
短絡接続する。これによってパルス形成回路３が放電
し、パルストランス２を介してマグネトロン１に送信パ
ルスが供給される。マグネトロン１は、この送信パルス
によってパルス変調されたマイクロ波を図示しない空中
線回路に供給する。
【０００４】
【発明が解決しようとする課題】このように、従来にお
いては、送信管としてマグネトロンが用いられており、
また放電スイッチとしてサイリスタ等の素子が用いられ
ている。すなわち、高耐圧、大電流を満たすべくサイリ
スタが用いられている。しかしながら、このような放電
スイッチにおいて用いられるサイリスタ等のスイッチン
グ素子は、ゲートにパルスを加えてオンさせた後トリガ
パルスを取り除いても直ちにオフすることができない。
すなわち、ターンオフするために一定の時間が必要であ
る。ところが、このターンオフ時間において雑音による
トリガが加わった場合、すなわち誤トリガがゲートに加
わった場合、このサイリスタはターンオフすることがで
きず、図４に示されるようにパルス形成回路の連続放電
が発生してしまう。パルス形成回路が連続放電すると、
マグネトロン等の送信管を正しく駆動することができな
い。
いては、送信管としてマグネトロンが用いられており、
また放電スイッチとしてサイリスタ等の素子が用いられ
ている。すなわち、高耐圧、大電流を満たすべくサイリ
スタが用いられている。しかしながら、このような放電
スイッチにおいて用いられるサイリスタ等のスイッチン
グ素子は、ゲートにパルスを加えてオンさせた後トリガ
パルスを取り除いても直ちにオフすることができない。
すなわち、ターンオフするために一定の時間が必要であ
る。ところが、このターンオフ時間において雑音による
トリガが加わった場合、すなわち誤トリガがゲートに加
わった場合、このサイリスタはターンオフすることがで
きず、図４に示されるようにパルス形成回路の連続放電
が発生してしまう。パルス形成回路が連続放電すると、
マグネトロン等の送信管を正しく駆動することができな
い。
【０００５】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、雑音等に係る誤ト
リガが発生した場合にも、パルス形成回路が連続放電し
ないようにすることを目的とする。
とを課題としてなされたものであり、雑音等に係る誤ト
リガが発生した場合にも、パルス形成回路が連続放電し
ないようにすることを目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明のレーダ用パルス変調器は、充電回路
から充電を受け放電時には送信パルスを形成するパルス
形成回路と、パルス形成回路の放電に応じ送信パルスに
より変調された送信信号を発生させる送信管と、パルス
形成回路を放電させる放電スイッチと、パルス形成回路
が所定タイミングで放電しかつ所定幅の送信パルスを形
成するよう、送信トリガに応じて放電スイッチを制御す
る制御回路と、パルス形成回路放電後、少なくとも放電
スイッチが制御回路への誤トリガによって誤動作しない
状態となるまで、制御回路による放電スイッチの制御を
遮断する誤トリガ動作阻止回路と、を備えることを特徴
とする。
るために、本発明のレーダ用パルス変調器は、充電回路
から充電を受け放電時には送信パルスを形成するパルス
形成回路と、パルス形成回路の放電に応じ送信パルスに
より変調された送信信号を発生させる送信管と、パルス
形成回路を放電させる放電スイッチと、パルス形成回路
が所定タイミングで放電しかつ所定幅の送信パルスを形
成するよう、送信トリガに応じて放電スイッチを制御す
る制御回路と、パルス形成回路放電後、少なくとも放電
スイッチが制御回路への誤トリガによって誤動作しない
状態となるまで、制御回路による放電スイッチの制御を
遮断する誤トリガ動作阻止回路と、を備えることを特徴
とする。
【０００７】また、本発明のレーダ用パルス変調器は、
制御回路が、送信パルス幅に対応した幅の駆動トリガを
送信トリガに同期して発生させる手段と、発生した駆動
トリガにより駆動される第１の能動素子と、を含み、誤
トリガ動作阻止回路が、送信繰り返し周波数に応じた幅
の阻止パルスを駆動トリガに同期して発生させる手段
と、発生した阻止パルスにより駆動される第２の能動素
子と、を含み、第１及び第２の能動素子が、駆動トリガ
及び阻止パルスが同時に発生している場合にのみパルス
形成回路が放電するよう、放電スイッチに接続されたこ
とを特徴とする。
制御回路が、送信パルス幅に対応した幅の駆動トリガを
送信トリガに同期して発生させる手段と、発生した駆動
トリガにより駆動される第１の能動素子と、を含み、誤
トリガ動作阻止回路が、送信繰り返し周波数に応じた幅
の阻止パルスを駆動トリガに同期して発生させる手段
と、発生した阻止パルスにより駆動される第２の能動素
子と、を含み、第１及び第２の能動素子が、駆動トリガ
及び阻止パルスが同時に発生している場合にのみパルス
形成回路が放電するよう、放電スイッチに接続されたこ
とを特徴とする。
【０００８】
【作用】本発明のレーダ用パルス変調器においては、パ
ルス形成回路放電後、少なくとも放電スイッチが誤トリ
ガによっては動作しない状態となるまで、制御回路によ
る放電スイッチの制御が遮断される。すなわち、送信ト
リガに誤トリガが加わった場合においては、誤トリガに
応じた制御回路による放電スイッチの制御は行われな
い。従って、放電スイッチとしてサイリスタ等の素子を
用いた場合においても、パルス形成回路の連続放電が防
止されることとなり、マグネトロン等の送信管が正しく
駆動されることとなる。
ルス形成回路放電後、少なくとも放電スイッチが誤トリ
ガによっては動作しない状態となるまで、制御回路によ
る放電スイッチの制御が遮断される。すなわち、送信ト
リガに誤トリガが加わった場合においては、誤トリガに
応じた制御回路による放電スイッチの制御は行われな
い。従って、放電スイッチとしてサイリスタ等の素子を
用いた場合においても、パルス形成回路の連続放電が防
止されることとなり、マグネトロン等の送信管が正しく
駆動されることとなる。
【０００９】また、本発明のレーダ用パルス変調器にお
いては、第２の能動素子を駆動する阻止パルスが、第１
の能動素子を駆動する駆動トリガに同期して生成され
る。パルス形成回路は、駆動トリガ及び阻止パルスが同
時に発生している場合にのみ放電する。送信パルスのパ
ルス幅は送信繰り返し周波数に応じて設定されるため、
本発明においては、互いに異なるパルス幅に係る送信パ
ルスを得るための複数種類の送信繰り返し周波数に対応
して、誤トリガ動作阻止動作の継続時間が制御されるこ
ととなり、異なるパルス幅の送信パルスが安定的に得ら
れる。
いては、第２の能動素子を駆動する阻止パルスが、第１
の能動素子を駆動する駆動トリガに同期して生成され
る。パルス形成回路は、駆動トリガ及び阻止パルスが同
時に発生している場合にのみ放電する。送信パルスのパ
ルス幅は送信繰り返し周波数に応じて設定されるため、
本発明においては、互いに異なるパルス幅に係る送信パ
ルスを得るための複数種類の送信繰り返し周波数に対応
して、誤トリガ動作阻止動作の継続時間が制御されるこ
ととなり、異なるパルス幅の送信パルスが安定的に得ら
れる。
【００１０】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図５及び図６に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
基づき説明する。なお、図５及び図６に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
【００１１】図１には本発明の第１実施例に係るレーダ
用パルス変調器の構成が示されている。この図に示され
るレーダ用パルス変調器は、図５に示される回路にさら
にサイリスタゲートトリガトランス９、トリガ駆動トラ
ンジスタ１０、阻止パルス駆動トランジスタ１１、ＰＲ
Ｆ判断部１２、駆動トリガ発生部１３及び阻止パルス発
生部１４を付加した構成である。
用パルス変調器の構成が示されている。この図に示され
るレーダ用パルス変調器は、図５に示される回路にさら
にサイリスタゲートトリガトランス９、トリガ駆動トラ
ンジスタ１０、阻止パルス駆動トランジスタ１１、ＰＲ
Ｆ判断部１２、駆動トリガ発生部１３及び阻止パルス発
生部１４を付加した構成である。
【００１２】サイリスタゲートトリガトランス９は、サ
イリスタゲート抵抗５に接続されたトランスであり、サ
イリスタ４のゲートをトリガするために用いられる。サ
イリスタゲートトリガトランス９の入力側にはトリガ駆
動トランジスタ１０及び阻止パルス駆動トランジスタ１
１が直列に接続されている。トリガ駆動トランジスタ１
０は、駆動トリガ発生部１３によって生成される駆動ト
リガによって駆動されるトランジスタであり、阻止パル
ス駆動トランジスタ１１は阻止パルス発生部１４によっ
て生成される阻止パルスによって駆動されるトランジス
タである。これらのトランジスタ１０及び１１がともに
オンしている場合にのみ、サイリスタ４のゲートがトリ
ガされることとなる。
イリスタゲート抵抗５に接続されたトランスであり、サ
イリスタ４のゲートをトリガするために用いられる。サ
イリスタゲートトリガトランス９の入力側にはトリガ駆
動トランジスタ１０及び阻止パルス駆動トランジスタ１
１が直列に接続されている。トリガ駆動トランジスタ１
０は、駆動トリガ発生部１３によって生成される駆動ト
リガによって駆動されるトランジスタであり、阻止パル
ス駆動トランジスタ１１は阻止パルス発生部１４によっ
て生成される阻止パルスによって駆動されるトランジス
タである。これらのトランジスタ１０及び１１がともに
オンしている場合にのみ、サイリスタ４のゲートがトリ
ガされることとなる。
【００１３】ＰＲＦ判断部１２は、図示しないレーダ表
示器から供給されるレンジ信号、すなわちレーダ表示器
の表示レンジを示す信号に応じ、ＰＲＦ（送信繰り返し
周波数）を判断する。駆動トリガ発生部１３は、レーダ
表示器から供給される送信トリガ、すなわち送信タイミ
ングを示すトリガに応じて駆動トリガを発生させる。駆
動トリガ発生部１３において生成される駆動トリガのパ
ルス幅は、ＰＲＦ判断部１２によって判断されたＰＲＦ
に基づき、必要な送信パルス幅に対応したパルス幅に設
定される。阻止パルス発生部１４は、ＰＲＦ判断部１２
によって判断されたＰＲＦに応じたパルス幅を有する阻
止パルスを、駆動トリガ発生部１３によって生成される
駆動トリガに同期して生成する。
示器から供給されるレンジ信号、すなわちレーダ表示器
の表示レンジを示す信号に応じ、ＰＲＦ（送信繰り返し
周波数）を判断する。駆動トリガ発生部１３は、レーダ
表示器から供給される送信トリガ、すなわち送信タイミ
ングを示すトリガに応じて駆動トリガを発生させる。駆
動トリガ発生部１３において生成される駆動トリガのパ
ルス幅は、ＰＲＦ判断部１２によって判断されたＰＲＦ
に基づき、必要な送信パルス幅に対応したパルス幅に設
定される。阻止パルス発生部１４は、ＰＲＦ判断部１２
によって判断されたＰＲＦに応じたパルス幅を有する阻
止パルスを、駆動トリガ発生部１３によって生成される
駆動トリガに同期して生成する。
【００１４】図２には、この実施例の動作が示されてい
る。この図に示されるように、駆動トリガは、送信トリ
ガのフロントエッジに同期して生成される。阻止パルス
は、この駆動トリガに同期してオフし、サイリスタ４の
ターンオフに必要な時間、このオフ状態を保つ。従っ
て、送信トリガに誤トリガが重畳している場合であって
も、パルス形成回路３の連続放電は生じない。
る。この図に示されるように、駆動トリガは、送信トリ
ガのフロントエッジに同期して生成される。阻止パルス
は、この駆動トリガに同期してオフし、サイリスタ４の
ターンオフに必要な時間、このオフ状態を保つ。従っ
て、送信トリガに誤トリガが重畳している場合であって
も、パルス形成回路３の連続放電は生じない。
【００１５】また、図２（１）に示されるショートパル
スの場合（ＰＲＦが比較的高い場合）と、図２（２）に
示されるロングパルスの場合（ＰＲＦが比較的低い場
合）とでは、阻止パルスがオフ状態を継続する時間が異
なる値に設定されている。これは、ＰＲＦ判断部１２に
おいてＰＲＦを判断し、その判断結果に基づき阻止パル
ス発生部１４が阻止パルスを発生させているためであ
る。このような動作により、本実施例においては、ＰＲ
Ｆの相違に対応して異なる複数種類の送信パルスを安定
的に得ることができる。
スの場合（ＰＲＦが比較的高い場合）と、図２（２）に
示されるロングパルスの場合（ＰＲＦが比較的低い場
合）とでは、阻止パルスがオフ状態を継続する時間が異
なる値に設定されている。これは、ＰＲＦ判断部１２に
おいてＰＲＦを判断し、その判断結果に基づき阻止パル
ス発生部１４が阻止パルスを発生させているためであ
る。このような動作により、本実施例においては、ＰＲ
Ｆの相違に対応して異なる複数種類の送信パルスを安定
的に得ることができる。
【００１６】図３には、本発明の第２実施例に係るレー
ダ用パルス変調器の構成が示されている。この図に示さ
れる回路も、図１に示される実施例と同様、トリガ駆動
トランジスタ１０、阻止パルス駆動トランジスタ１１、
ＰＲＦ判断部１２、駆動トリガ発生部１３及び阻止パル
ス発生部１４を備えている。この実施例が前述の第１実
施例と異なる点は、トリガ駆動トランジスタ１０及び阻
止パルス駆動トランジスタ１１がサイリスタゲートトリ
ガトランス９を介してサイリスタゲート抵抗５に接続さ
れるのではなく、トリガ駆動トランジスタ１０と阻止パ
ルス駆動トランジスタ１１の接続点がサイリスタゲート
抵抗５の一端に接続される点にある。
ダ用パルス変調器の構成が示されている。この図に示さ
れる回路も、図１に示される実施例と同様、トリガ駆動
トランジスタ１０、阻止パルス駆動トランジスタ１１、
ＰＲＦ判断部１２、駆動トリガ発生部１３及び阻止パル
ス発生部１４を備えている。この実施例が前述の第１実
施例と異なる点は、トリガ駆動トランジスタ１０及び阻
止パルス駆動トランジスタ１１がサイリスタゲートトリ
ガトランス９を介してサイリスタゲート抵抗５に接続さ
れるのではなく、トリガ駆動トランジスタ１０と阻止パ
ルス駆動トランジスタ１１の接続点がサイリスタゲート
抵抗５の一端に接続される点にある。
【００１７】このような回路構成とした場合、阻止パル
スの論理が第１実施例のそれと逆のものになる。すなわ
ち、図４に示されるような論理となる。このような回路
構成においても、前述の第１実施例と同様の効果が得ら
れる。
スの論理が第１実施例のそれと逆のものになる。すなわ
ち、図４に示されるような論理となる。このような回路
構成においても、前述の第１実施例と同様の効果が得ら
れる。
【００１８】なお、図中、Ｖ1 は、サイリスタ４のゲー
トをトリガするための定電圧である。
トをトリガするための定電圧である。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
パルス形成回路放電後少なくとも放電スイッチが誤トリ
ガによって誤動作をしない状態となるまで、制御回路に
よる放電スイッチの制御を遮断するようにしたため、放
電スイッチとしてサイリスタ等の素子を用いた場合に
も、パルス形成回路の連続放電を防止することができ
る。従って、誤トリガの発生に伴う送信管駆動不能状態
が防止されることとなり、より信頼性の高いレーダ用パ
ルス変調器が得られる。
パルス形成回路放電後少なくとも放電スイッチが誤トリ
ガによって誤動作をしない状態となるまで、制御回路に
よる放電スイッチの制御を遮断するようにしたため、放
電スイッチとしてサイリスタ等の素子を用いた場合に
も、パルス形成回路の連続放電を防止することができ
る。従って、誤トリガの発生に伴う送信管駆動不能状態
が防止されることとなり、より信頼性の高いレーダ用パ
ルス変調器が得られる。
【００２０】また、本発明のレーダ用パルス変調器にお
いては、駆動トリガ及び阻止パルスが同時に発生してい
る場合にパルス形成回路が放電するよう第１及び第２の
能動素子を設けるとともに、この阻止パルスのパルス幅
を送信繰り返し周波数に応じて設定しかつこの阻止パル
スを駆動トリガに同期して発生させるようにしたため、
送信繰り返し周波数の相違に適合しつつ上述の効果を実
現することができる。従って、異なる複数種類のパルス
幅での送信管の動作を安定的に実現することができる。
いては、駆動トリガ及び阻止パルスが同時に発生してい
る場合にパルス形成回路が放電するよう第１及び第２の
能動素子を設けるとともに、この阻止パルスのパルス幅
を送信繰り返し周波数に応じて設定しかつこの阻止パル
スを駆動トリガに同期して発生させるようにしたため、
送信繰り返し周波数の相違に適合しつつ上述の効果を実
現することができる。従って、異なる複数種類のパルス
幅での送信管の動作を安定的に実現することができる。
【図１】本発明の第１実施例に係るレーダ用パルス変調
器の回路構成を示す回路図である。
器の回路構成を示す回路図である。
【図２】この実施例の動作を示す波形図であり、図２
（１）はショートパルスの場合を、図２（２）はロング
パルスの場合を、それぞれ示す図である。
（１）はショートパルスの場合を、図２（２）はロング
パルスの場合を、それぞれ示す図である。
【図３】本発明の第２実施例に係るレーダ用パルス変調
器の回路構成を示す回路図である。
器の回路構成を示す回路図である。
【図４】この実施例の動作を示す波形図であり、図４
（１）はショートパルスの場合を、図４（２）はロング
パルスの場合を、それぞれ示す図である。
（１）はショートパルスの場合を、図４（２）はロング
パルスの場合を、それぞれ示す図である。
【図５】一従来例に係るレーダ用パルス変調器の回路構
成を示す回路図である。
成を示す回路図である。
【図６】この従来例の問題点を示す波形図である。
１ マグネトロン ２ パルストランス ３ パルス形成回路 ４ サイリスタ ５ サイリスタゲート抵抗 ６ 充電保持ダイオード ７ 充電コイル ８ 定電圧電源 ９ サイリスタゲートトリガトランス １０ トリガ駆動トランジスタ １１ 阻止パルス駆動トランジスタ １２ ＰＲＦ判断部 １３ 駆動トリガ発生部 １４ 阻止パルス発生部 Ｖ1 サイリスタゲート駆動トリガ用定電圧
Claims (2)
- 【請求項１】 充電回路から充電を受け放電時には送信
パルスを形成するパルス形成回路と、 パルス形成回路の放電に応じ送信パルスにより変調され
た送信信号を発生させる送信管と、 パルス形成回路を放電させる放電スイッチと、 パルス形成回路が所定タイミングで放電しかつ所定幅の
送信パルスを形成するよう、送信トリガに応じて放電ス
イッチを制御する制御回路と、 パルス形成回路放電後、少なくとも放電スイッチが制御
回路への誤トリガによっては誤動作しない状態となるま
で、制御回路による放電スイッチの制御を遮断する誤ト
リガ動作阻止回路と、 を備えることを特徴とするレーダ用パルス変調器。 - 【請求項２】 請求項１記載のレーダ用パルス変調器に
おいて、 制御回路が、送信パルス幅に対応した幅の駆動トリガを
送信トリガに同期して発生させる手段と、発生した駆動
トリガにより駆動される第１の能動素子と、を含み、 誤トリガ動作阻止回路が、送信繰り返し周波数に応じた
幅の阻止パルスを駆動トリガに同期して発生させる手段
と、発生した阻止パルスにより駆動される第２の能動素
子と、を含み、 第１及び第２の能動素子が、駆動トリガ及び阻止パルス
が同時に発生している場合にのみパルス形成回路が放電
するよう、放電スイッチに接続されたことを特徴とする
レーダ用パルス変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15192193A JP3272484B2 (ja) | 1993-06-23 | 1993-06-23 | レーダ用パルス変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15192193A JP3272484B2 (ja) | 1993-06-23 | 1993-06-23 | レーダ用パルス変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0712921A true JPH0712921A (ja) | 1995-01-17 |
| JP3272484B2 JP3272484B2 (ja) | 2002-04-08 |
Family
ID=15529116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15192193A Expired - Fee Related JP3272484B2 (ja) | 1993-06-23 | 1993-06-23 | レーダ用パルス変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272484B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420503B2 (en) | 2004-10-14 | 2008-09-02 | Anritsu Corporation | Small-sized low-power dissipation short-range radar that can arbitrarily change delay time between transmission and reception with high time resolution and method of controlling the same |
| US7522004B2 (en) | 2004-11-15 | 2009-04-21 | Anritsu Corporation | High-frequency electronic switch, and burst wave generating device using the same and short range radar using the same |
| US7710311B2 (en) | 2004-10-14 | 2010-05-04 | Anritsu Corporation | Short range radar small in size and low in power consumption and controlling method thereof |
-
1993
- 1993-06-23 JP JP15192193A patent/JP3272484B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420503B2 (en) | 2004-10-14 | 2008-09-02 | Anritsu Corporation | Small-sized low-power dissipation short-range radar that can arbitrarily change delay time between transmission and reception with high time resolution and method of controlling the same |
| US7710311B2 (en) | 2004-10-14 | 2010-05-04 | Anritsu Corporation | Short range radar small in size and low in power consumption and controlling method thereof |
| US7522004B2 (en) | 2004-11-15 | 2009-04-21 | Anritsu Corporation | High-frequency electronic switch, and burst wave generating device using the same and short range radar using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272484B2 (ja) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4725769A (en) | Current limited for constant current for switching driving devices | |
| US4112477A (en) | Circuit for energizing a fuel injector valve coil | |
| KR19990077628A (ko) | 피드백펄스발생기 | |
| EP0800722B1 (en) | Cmos driver circuit | |
| US4275354A (en) | Pulse width modulating circuit | |
| US3171040A (en) | Fast charging circuit for pulse networks | |
| JP3272484B2 (ja) | レーダ用パルス変調器 | |
| US4577166A (en) | Miniature high performance pulsed modulator apparatus | |
| US7378915B2 (en) | Dielectric resonator oscillator and radar apparatus using the same | |
| US4158151A (en) | Semiconductor laser modulating circuit | |
| JPH08313619A (ja) | レーダ用パルス変調器 | |
| US4454430A (en) | Universal control grid modulator | |
| US3341716A (en) | Linear sawtooth current generator for generating a trapezoidal voltage wave form | |
| US4051439A (en) | Short pulse magnetron transmitter | |
| JP4221208B2 (ja) | 点火装置および点火方法 | |
| US3424925A (en) | Scr pulse forming and shaping network | |
| US5028823A (en) | Delay device with intermittent capacitor discharge | |
| US4256982A (en) | Electric pulse shaping circuit | |
| US4755740A (en) | Circuit for power pulse amplitude stabilization in radar transmitter pulse modulator or the like | |
| US6771138B1 (en) | Method of forming a bi-directional synchronization controller | |
| US5142248A (en) | Plural selectable RF oscillators for supplying capacitive loads | |
| US3706038A (en) | Pulse transmitter including means for controlling the amplitude and phase of output pulses | |
| JPS5840373B2 (ja) | パルスヘンチヨウキ | |
| JPS6230346Y2 (ja) | ||
| US11462996B2 (en) | Method for reducing electromagnetic disturbances generated during the switching of a transistor into the conducting state |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |