JPH07129085A - Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法 - Google Patents
Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法Info
- Publication number
- JPH07129085A JPH07129085A JP5280484A JP28048493A JPH07129085A JP H07129085 A JPH07129085 A JP H07129085A JP 5280484 A JP5280484 A JP 5280484A JP 28048493 A JP28048493 A JP 28048493A JP H07129085 A JPH07129085 A JP H07129085A
- Authority
- JP
- Japan
- Prior art keywords
- addition
- power
- mod
- multiplier
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 指数乗算法におけるベキ乗演算を実施する乗
算器に（ｎ＋１）進乗算器を用いることで高速処理可能
なＲＳＡ暗号方式を提供する。 【構成】 ＲＳＡ暗号システムで示されるＲＳＡ型暗号
化装置内のＭe ｍｏｄＲx −ｙ及び復号装置内のＣd ｍ
ｏｄ Ｒx −ｙの演算の実施において、この演算のベキ
乗剰余演算のベキ乗部分に基数ｍの部分の積同士の加算
には冗長加算器を用いたｎ＋１乗進乗算器を使用、ｎ＋
１進乗算器の最終出力の上位デジツト値と下位デジツト
値を加算し、そのベキ乗結果の剰余値を求めることによ
つて上記ベキ乗剰余演算を高速処理する。更にｎ＋１進
乗算器を使用し、除算を使用せずｎ＋１進乗算器の各部
分の上位デジツト値と下位デジツト値を加算し、そのベ
キ乗結果の剰余値を求めることで上記ベキ乗剰余演算を
高速処理する。 【効果】 多大の計算ステツプを必要とするベキ乗剰余
演算を１ステツプで処理することを可能にした。
算器に（ｎ＋１）進乗算器を用いることで高速処理可能
なＲＳＡ暗号方式を提供する。 【構成】 ＲＳＡ暗号システムで示されるＲＳＡ型暗号
化装置内のＭe ｍｏｄＲx −ｙ及び復号装置内のＣd ｍ
ｏｄ Ｒx −ｙの演算の実施において、この演算のベキ
乗剰余演算のベキ乗部分に基数ｍの部分の積同士の加算
には冗長加算器を用いたｎ＋１乗進乗算器を使用、ｎ＋
１進乗算器の最終出力の上位デジツト値と下位デジツト
値を加算し、そのベキ乗結果の剰余値を求めることによ
つて上記ベキ乗剰余演算を高速処理する。更にｎ＋１進
乗算器を使用し、除算を使用せずｎ＋１進乗算器の各部
分の上位デジツト値と下位デジツト値を加算し、そのベ
キ乗結果の剰余値を求めることで上記ベキ乗剰余演算を
高速処理する。 【効果】 多大の計算ステツプを必要とするベキ乗剰余
演算を１ステツプで処理することを可能にした。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＳＡ暗号方式を用い
た暗号化装置及び復号装置の各装置内のベキ乗剰余演算
部の実施処理を高速にする方法に関するものである。
た暗号化装置及び復号装置の各装置内のベキ乗剰余演算
部の実施処理を高速にする方法に関するものである。
【０００２】
【従来の技術】従来、情報通信技術の発展に伴い通信路
（伝送路、メモリ等）を用いたデ−タ通信の秘密保護と
して暗号化技術は情報分野に止まらず電子送金、シヨツ
ピング、レジヤ−等の様々な分野に使用されるようにな
つた。このようなネツトワ−ク型社会にふさわしい暗号
化方式として従来より公開鍵暗号方式が存在する。この
公開鍵暗号方式は各人（或は各端末）が暗号化鍵と復号
化鍵とを一つづつ作成し暗号化鍵を公開し複号化鍵を秘
密に保持する方式であり、例えば、Ａという人宛に暗号
文を送信したい人は誰でもＡが公開した暗号化鍵を使用
して、Ｍe ｍｏｄｎなる演算を実行し、平文Ｍを暗号文
Ｃに変換する。従つて鍵配送の必要がないため利点が大
きい。公開鍵方式の中でもＲＳＡ暗号方式は1978年ＲＩ
ＶＥＳＴ、ＳＨＡＭＩＲ、ＡＤＬＥＭＡＮの３人によつ
て発明されて多大の注目を集め実用化されるに至つた。
（伝送路、メモリ等）を用いたデ−タ通信の秘密保護と
して暗号化技術は情報分野に止まらず電子送金、シヨツ
ピング、レジヤ−等の様々な分野に使用されるようにな
つた。このようなネツトワ−ク型社会にふさわしい暗号
化方式として従来より公開鍵暗号方式が存在する。この
公開鍵暗号方式は各人（或は各端末）が暗号化鍵と復号
化鍵とを一つづつ作成し暗号化鍵を公開し複号化鍵を秘
密に保持する方式であり、例えば、Ａという人宛に暗号
文を送信したい人は誰でもＡが公開した暗号化鍵を使用
して、Ｍe ｍｏｄｎなる演算を実行し、平文Ｍを暗号文
Ｃに変換する。従つて鍵配送の必要がないため利点が大
きい。公開鍵方式の中でもＲＳＡ暗号方式は1978年ＲＩ
ＶＥＳＴ、ＳＨＡＭＩＲ、ＡＤＬＥＭＡＮの３人によつ
て発明されて多大の注目を集め実用化されるに至つた。
【０００３】
【発明が解決しようとする課題】ＲＳＡ暗号方式は多大
の注目を集め実用化されているものの、この暗号方式は
その暗号化装置による平文の暗号化、復号装置による暗
号文の復号を処理する際、各装置内でベキ乗演算及び剰
余演算を繰り返し使用するため暗号化及び復号に膨大な
計算時間が必要になるという解決すべき課題がある。本
発明は指数乗算法におけるベキ乗演算を実施する乗算器
にｎ＋１進乗算器を用いることで従来法式と同様な安全
性を確保して、なおかつ高速処理可能なＲＳＡ暗号方式
を提供することを目的とするものである。この場合にお
ける平文の暗号化通信の手順は従来のＲＳＡ暗号方式と
同じである。
の注目を集め実用化されているものの、この暗号方式は
その暗号化装置による平文の暗号化、復号装置による暗
号文の復号を処理する際、各装置内でベキ乗演算及び剰
余演算を繰り返し使用するため暗号化及び復号に膨大な
計算時間が必要になるという解決すべき課題がある。本
発明は指数乗算法におけるベキ乗演算を実施する乗算器
にｎ＋１進乗算器を用いることで従来法式と同様な安全
性を確保して、なおかつ高速処理可能なＲＳＡ暗号方式
を提供することを目的とするものである。この場合にお
ける平文の暗号化通信の手順は従来のＲＳＡ暗号方式と
同じである。
【０００４】
【課題を解決するための手段】本発明の第１発明は、一
般にベキ乗剰余演算式には高速指数乗算法が用いられ
る。ここで、この乗算法におけるベキ乗演算を実施する
乗算器にｎ＋１進乗算器を用いることで法演算が除算を
用いずに加算で置き換えることが可能であり、通常の除
算で必要な除数の桁数に比例したステツプ数の削減が可
能になる。指数乗算法によりＭのベキ乗を求める場合の
第ｉステツプにおける値をＣi とする。ベキ指数の２進
展開したビツトによつて、 Ｃi ・Ｃi ｍｏｄ ｎ → Ｃi ＋１ (1) Ｃi ・Ｍ ｍｏｄ ｎ → Ｃi ＋１ などの計算がその第ｉステツプで実行される。ここで求
められた結果が次の第ｉ＋１ステツプで用いられる。
般にベキ乗剰余演算式には高速指数乗算法が用いられ
る。ここで、この乗算法におけるベキ乗演算を実施する
乗算器にｎ＋１進乗算器を用いることで法演算が除算を
用いずに加算で置き換えることが可能であり、通常の除
算で必要な除数の桁数に比例したステツプ数の削減が可
能になる。指数乗算法によりＭのベキ乗を求める場合の
第ｉステツプにおける値をＣi とする。ベキ指数の２進
展開したビツトによつて、 Ｃi ・Ｃi ｍｏｄ ｎ → Ｃi ＋１ (1) Ｃi ・Ｍ ｍｏｄ ｎ → Ｃi ＋１ などの計算がその第ｉステツプで実行される。ここで求
められた結果が次の第ｉ＋１ステツプで用いられる。
【０００５】これらの演算実行時間が実際の暗号通信に
おいて問題視されるのは、 Ａ．ベキ乗演算 Ｂ．剰余演算 を繰り返し実行しなければならないために、その演算時
間が過大になることである。そこで、このことを解決す
るために第１発明においては次のように行うことを見出
した。Ａの乗算器については、 (i) 基数ｍのBooth の手法を加算木と併用 (ii) 部分積同士の加算には冗長２進加算器を用い部分
積の桁数に関係なく一定時間で加算を実行 によりその高速化をはかる。Ｂの部分の剰余演算につい
ては、 (iii) 上で示した乗算器をｎ＋１進乗算器として構成し
たものを使用することによりその高速化をはかる。この
ｎ＋１進乗算器を使用すれば１回の加算でここでの剰余
演算が実現できる。このことを以下に説明する。
おいて問題視されるのは、 Ａ．ベキ乗演算 Ｂ．剰余演算 を繰り返し実行しなければならないために、その演算時
間が過大になることである。そこで、このことを解決す
るために第１発明においては次のように行うことを見出
した。Ａの乗算器については、 (i) 基数ｍのBooth の手法を加算木と併用 (ii) 部分積同士の加算には冗長２進加算器を用い部分
積の桁数に関係なく一定時間で加算を実行 によりその高速化をはかる。Ｂの部分の剰余演算につい
ては、 (iii) 上で示した乗算器をｎ＋１進乗算器として構成し
たものを使用することによりその高速化をはかる。この
ｎ＋１進乗算器を使用すれば１回の加算でここでの剰余
演算が実現できる。このことを以下に説明する。
【０００６】ｎ＋１進乗算器とは、被乗数ａと乗数ｂそ
れぞれをｎ＋１進の１デシツトで表したものをその入力
値とする乗算器である。この２数の乗算結果はｎ＋１進
２デジツトの値で出力される。この乗算結果は、 (i) 上位デジツトを表す２進系列の最下位ビツトの重
みがｎ＋１から始まる。 (ii) 下位デジツトを表す２進系列の最下位ビツトの重
みが通常の２進数と同じ１から始まる。 ２デジツト数値となる。
れぞれをｎ＋１進の１デシツトで表したものをその入力
値とする乗算器である。この２数の乗算結果はｎ＋１進
２デジツトの値で出力される。この乗算結果は、 (i) 上位デジツトを表す２進系列の最下位ビツトの重
みがｎ＋１から始まる。 (ii) 下位デジツトを表す２進系列の最下位ビツトの重
みが通常の２進数と同じ１から始まる。 ２デジツト数値となる。
【０００７】被乗数ａの上位デジツトの２進系列をａ
(2) とし下位デジツトの２進系列ａ(1 ) とし、同様に乗
数ｂの上位デジツトの２進系列をｂ(2) とし下位デジツ
トの２進系列をｂ(1) とする。詳細な乗算器の内部構成
法は後記するのでここでは剰余演算が１回の加算で実現
可能なことについて記載する。この乗算器にａとｂ、即
ち、ａ(2) ａ(1) とｂ(2) ｂ(1) なる（ｎ＋１）進数値
が入力されると出力結果としてｃ(2) ｃ(1) なる２デジ
ツトの値が得られる。乗数も被乗数もｎ以下の値である
ため上位デジツトの値は何れも０であるので実質的には
ａ，ｂとも１デジツトの値を入力することになる。この
ような乗算器を考えるとａとｂの乗算結果の法ｎでの剰
余値は、この乗算器出力の上位デジツトｃ(2) と下位デ
ジツトｃ(1 ) との値を加え合わせたものと合同として扱
える。但し、この値は補正処理が必要である。
(2) とし下位デジツトの２進系列ａ(1 ) とし、同様に乗
数ｂの上位デジツトの２進系列をｂ(2) とし下位デジツ
トの２進系列をｂ(1) とする。詳細な乗算器の内部構成
法は後記するのでここでは剰余演算が１回の加算で実現
可能なことについて記載する。この乗算器にａとｂ、即
ち、ａ(2) ａ(1) とｂ(2) ｂ(1) なる（ｎ＋１）進数値
が入力されると出力結果としてｃ(2) ｃ(1) なる２デジ
ツトの値が得られる。乗数も被乗数もｎ以下の値である
ため上位デジツトの値は何れも０であるので実質的には
ａ，ｂとも１デジツトの値を入力することになる。この
ような乗算器を考えるとａとｂの乗算結果の法ｎでの剰
余値は、この乗算器出力の上位デジツトｃ(2) と下位デ
ジツトｃ(1 ) との値を加え合わせたものと合同として扱
える。但し、この値は補正処理が必要である。
【０００８】この補正加算器もｃ(2) とｃ(1) に対する
加算器も勿論冗長２進数で実施するので桁数に関係なく
一定時間での加算処理が終了する。Ａの部分で述べたよ
うに、部分積の処理にはBooth の手法による冗長２進木
を用いた加算手法を使用する。部分積や加算木部分では
高速化を計るために被乗数の桁上げのビツトシフト操作
やBooth の手法でのビツトシフト操作を部分積を求める
際に実行する必要があるが、ここで注意すべきことは、
扱う値の上位デジツトと下位デジツトのそれぞれのビツ
ト系列に重みの差がありその補正が必要となることであ
る。例えば、ｎ＋１進の値を１デジツト４ビツトで構成
した２デジツト表記を考える。まず２進での２デジツト
表記の各ビツトの重み系列とｎ＋１進での２デジツト表
記の各ビツトの重み系列についてはそれぞれ、 となる。
加算器も勿論冗長２進数で実施するので桁数に関係なく
一定時間での加算処理が終了する。Ａの部分で述べたよ
うに、部分積の処理にはBooth の手法による冗長２進木
を用いた加算手法を使用する。部分積や加算木部分では
高速化を計るために被乗数の桁上げのビツトシフト操作
やBooth の手法でのビツトシフト操作を部分積を求める
際に実行する必要があるが、ここで注意すべきことは、
扱う値の上位デジツトと下位デジツトのそれぞれのビツ
ト系列に重みの差がありその補正が必要となることであ
る。例えば、ｎ＋１進の値を１デジツト４ビツトで構成
した２デジツト表記を考える。まず２進での２デジツト
表記の各ビツトの重み系列とｎ＋１進での２デジツト表
記の各ビツトの重み系列についてはそれぞれ、 となる。
【０００９】前記の加算木部分のビツトシフト操作及び
Booth の手法でのビツトシフト操作をある被乗数に施し
た場合、下位デジツトの最上位ビツトからの数ビツト系
列を上位デジツトへシフトされたビツト系列を上位デジ
ツトでそのまま使用するには、その重み差の補正が必要
である。この補正に使用する重み差系列、即ち、２進で
の２デジツト表記の各ビツトの重み系列とｎ＋１進での
２デジツト表記の各ビツトの重み系列との差を表す系列
は、 となる。従つてビツトシフト操作により得られた上位デ
ジツトの１が出現する場所に対応した重み差系列の値を
その補正値として、このビツトシフト操作により得られ
たビツト系列に加算する必要がある。この補正処理部分
は明らかに並行加算処理が可能である。
Booth の手法でのビツトシフト操作をある被乗数に施し
た場合、下位デジツトの最上位ビツトからの数ビツト系
列を上位デジツトへシフトされたビツト系列を上位デジ
ツトでそのまま使用するには、その重み差の補正が必要
である。この補正に使用する重み差系列、即ち、２進で
の２デジツト表記の各ビツトの重み系列とｎ＋１進での
２デジツト表記の各ビツトの重み系列との差を表す系列
は、 となる。従つてビツトシフト操作により得られた上位デ
ジツトの１が出現する場所に対応した重み差系列の値を
その補正値として、このビツトシフト操作により得られ
たビツト系列に加算する必要がある。この補正処理部分
は明らかに並行加算処理が可能である。
【００１０】またこの方式を用いれば、重み差の大きさ
は上位デジツトの各ビツトでそれぞれ異なるものの、ビ
ツト毎に項比２の等比数列になつているので、補正時に
加算するビツトパタ−ンがビツトシフトした相似のパタ
−ンとなる。従つて加算木を作る際にそのビツト系列の
１の部分が重ならないように暗号方式の各バラメ−タを
設定すれば最速で一段の加算処理で重み補正が可能とな
る。この重み差系列は、通信先が異なれば法ｎも異なる
ので通信先のエンテイテイ毎に前処理よりこれを求める
必要がある。しかしこの通信前に行う前処理は、ｎのビ
ツト長個程度の個数の減算をするだけであり、しかもバ
ラレル処理可能な一段の加算処理で求まるので、冗長２
進加算器を使用すればこの前処理は数クロツク程度で完
了する。
は上位デジツトの各ビツトでそれぞれ異なるものの、ビ
ツト毎に項比２の等比数列になつているので、補正時に
加算するビツトパタ−ンがビツトシフトした相似のパタ
−ンとなる。従つて加算木を作る際にそのビツト系列の
１の部分が重ならないように暗号方式の各バラメ−タを
設定すれば最速で一段の加算処理で重み補正が可能とな
る。この重み差系列は、通信先が異なれば法ｎも異なる
ので通信先のエンテイテイ毎に前処理よりこれを求める
必要がある。しかしこの通信前に行う前処理は、ｎのビ
ツト長個程度の個数の減算をするだけであり、しかもバ
ラレル処理可能な一段の加算処理で求まるので、冗長２
進加算器を使用すればこの前処理は数クロツク程度で完
了する。
【００１１】以上のことよりｎ＋１進乗算器の剰余値を
求めるには次のような場合がある。 (1) 部分積毎に重み補正して加算木における２入力加算
器毎の結果に重み補正する。 (2) 部分積を２進のまま使用した上で加算木における２
入力加算器毎の結果に重み補正する。 (1) についてはビツトシフトした値に、前記の重み補正
を施す。ここで、下位デジツトがｎ＋１以上の値になる
場合があるが、部分積の加算が２入力のため下位デジツ
トは最高でも１ビツトの桁上りしか起こらないのでｎ＋
１を越える値かどうかをコンパレ−タで監視し、越えた
場合２4 −ｎ＋１の２の補数値を下位デジツトに加算す
る。そして上位デジツトの最下位に１だけ加算すれば補
正が終了する。ここでも加算時の桁上りは冗長２進数の
特徴より考慮する必要はなく、またコンパレ−タも下位
デジツトの上位数ビツトを監視するだけでよく、数クロ
ツクで処理が終了する。(2) については部分積を求める
際には重み補正はせずに、加算木における２入力加算器
毎の結果のみに重み補正を行えばよい。この場合一段の
加算処理で終了する。以上によりｎによる除算は１ステ
ツプの加算により遂行されることが明らかである。但
し、ここでは乗算は並列処理により高速化を行うものと
する。またＲＳＡ暗号方式の暗号化器及び復号器以外で
もベキ乗剰余演算を使用するものにも有効であることを
付記しておく。
求めるには次のような場合がある。 (1) 部分積毎に重み補正して加算木における２入力加算
器毎の結果に重み補正する。 (2) 部分積を２進のまま使用した上で加算木における２
入力加算器毎の結果に重み補正する。 (1) についてはビツトシフトした値に、前記の重み補正
を施す。ここで、下位デジツトがｎ＋１以上の値になる
場合があるが、部分積の加算が２入力のため下位デジツ
トは最高でも１ビツトの桁上りしか起こらないのでｎ＋
１を越える値かどうかをコンパレ−タで監視し、越えた
場合２4 −ｎ＋１の２の補数値を下位デジツトに加算す
る。そして上位デジツトの最下位に１だけ加算すれば補
正が終了する。ここでも加算時の桁上りは冗長２進数の
特徴より考慮する必要はなく、またコンパレ−タも下位
デジツトの上位数ビツトを監視するだけでよく、数クロ
ツクで処理が終了する。(2) については部分積を求める
際には重み補正はせずに、加算木における２入力加算器
毎の結果のみに重み補正を行えばよい。この場合一段の
加算処理で終了する。以上によりｎによる除算は１ステ
ツプの加算により遂行されることが明らかである。但
し、ここでは乗算は並列処理により高速化を行うものと
する。またＲＳＡ暗号方式の暗号化器及び復号器以外で
もベキ乗剰余演算を使用するものにも有効であることを
付記しておく。
【００１２】第２発明については、一般にベキ乗剰余演
算式には高速指数乗算法が用いられる。ここで、この乗
算法におけるベキ乗演算を実行する乗算器にｎ＋１進乗
算器を用いることで法演算が除算を用いずに加算で置き
換えることが可能であり、通常の除算で必要な除数の桁
数に比例したステツプ数の削減が可能になる。指数乗算
法によりＭのベキ乗を求める場合の第ｉステツプにおけ
る値をＣi とする。ベキ指数の２進展開したビツト列に
よつて、 Ｃi ・Ｃi ｍｏｄ ｎ → Ｃi+1 (2) Ｃi ・Ｍ ｍｏｄ ｎ → Ｃi+1 などの計算がその第ｉステツプで実行される。ここで求
められた結果が次の第ｉ＋１ステツプで用いられる。
算式には高速指数乗算法が用いられる。ここで、この乗
算法におけるベキ乗演算を実行する乗算器にｎ＋１進乗
算器を用いることで法演算が除算を用いずに加算で置き
換えることが可能であり、通常の除算で必要な除数の桁
数に比例したステツプ数の削減が可能になる。指数乗算
法によりＭのベキ乗を求める場合の第ｉステツプにおけ
る値をＣi とする。ベキ指数の２進展開したビツト列に
よつて、 Ｃi ・Ｃi ｍｏｄ ｎ → Ｃi+1 (2) Ｃi ・Ｍ ｍｏｄ ｎ → Ｃi+1 などの計算がその第ｉステツプで実行される。ここで求
められた結果が次の第ｉ＋１ステツプで用いられる。
【００１３】これらの演算実行時間が実際の暗号通信に
おいて問題視されるのは、 Ａ ベキ乗演算 Ｂ 剰余演算 を繰り返し実行しなければならないために、その演算時
間が過大になることである。そこで、このことを解決す
るために本発明の手法では次のように行う。Ａの部分の
乗算器について、 (iii) 基数ｍのBooth の手法を加算木と併用 (iv) 部分積同士の加算には冗長２進加算器を用い部分
積の桁数に関係なく一定時間で加算を実行 によりその高速化をはかる。Ｂの部分の剰余演算につい
ては、 (v) 上で示した乗算器をｎ＋１進乗算器として構成した
ものを使用によりその高速化をはかる。このｎ＋進乗算
器を使用すれば１回の加算でここでの剰余演算が実現で
きる。このことを以下に説明する。
おいて問題視されるのは、 Ａ ベキ乗演算 Ｂ 剰余演算 を繰り返し実行しなければならないために、その演算時
間が過大になることである。そこで、このことを解決す
るために本発明の手法では次のように行う。Ａの部分の
乗算器について、 (iii) 基数ｍのBooth の手法を加算木と併用 (iv) 部分積同士の加算には冗長２進加算器を用い部分
積の桁数に関係なく一定時間で加算を実行 によりその高速化をはかる。Ｂの部分の剰余演算につい
ては、 (v) 上で示した乗算器をｎ＋１進乗算器として構成した
ものを使用によりその高速化をはかる。このｎ＋進乗算
器を使用すれば１回の加算でここでの剰余演算が実現で
きる。このことを以下に説明する。
【００１４】ｎ＋１進乗算器とは、被乗数ａと乗数ｂそ
れぞれをｎ＋１進の１デジツトで表したものをその入力
値とする乗算器である。この２数の乗算結果はｎ＋１進
２デジツトの値で出力される。この乗算結果は、 (vi) 上位デジツトを表す２進系列の最下位ビツトの重
みがｎ＋１から始まる。 (vii) 下位デジツトを表す２進系列の最下位ビツトの重
みが通常の２進数と同じ１から始まる。 ２デジツト数値となる。被乗数ａの上位デジツトの２進
系列をａ(2) とし下位デジツトの２進系列をａ(1 ) と
し、同様に乗数ｂの上位デジツトの２進系列をｂ(2) と
し下位デジツトの２進系列をｂ(1) とする。詳細な乗算
器の内部構成法は後記するのでここでは剰余演算が１回
の加算で実現可能なことについて述べる。
れぞれをｎ＋１進の１デジツトで表したものをその入力
値とする乗算器である。この２数の乗算結果はｎ＋１進
２デジツトの値で出力される。この乗算結果は、 (vi) 上位デジツトを表す２進系列の最下位ビツトの重
みがｎ＋１から始まる。 (vii) 下位デジツトを表す２進系列の最下位ビツトの重
みが通常の２進数と同じ１から始まる。 ２デジツト数値となる。被乗数ａの上位デジツトの２進
系列をａ(2) とし下位デジツトの２進系列をａ(1 ) と
し、同様に乗数ｂの上位デジツトの２進系列をｂ(2) と
し下位デジツトの２進系列をｂ(1) とする。詳細な乗算
器の内部構成法は後記するのでここでは剰余演算が１回
の加算で実現可能なことについて述べる。
【００１５】この乗算器にａとｂ、即ち、ａ(2) ａ(1)
とｂ(2) ｂ(1) なる（ｎ＋１）進数値が入力結果として
ｃ(2) ｃ(1) なる２デジツトの値が得られる。乗数も被
乗数もｎ以下の値であるため上位デジツトの値は何れも
０であるので実質的にはａ，ｂとも１デジツトの値を入
力することになる。このような乗算器においてはａとｂ
の乗算結果の法ｎでの剰余値は、この乗算器出力の上位
デジツトｃ(2) と下位デジツトｃ(1) との値を加え合わ
せたものと合同として扱える。但し、この値は補正処理
が必要である。
とｂ(2) ｂ(1) なる（ｎ＋１）進数値が入力結果として
ｃ(2) ｃ(1) なる２デジツトの値が得られる。乗数も被
乗数もｎ以下の値であるため上位デジツトの値は何れも
０であるので実質的にはａ，ｂとも１デジツトの値を入
力することになる。このような乗算器においてはａとｂ
の乗算結果の法ｎでの剰余値は、この乗算器出力の上位
デジツトｃ(2) と下位デジツトｃ(1) との値を加え合わ
せたものと合同として扱える。但し、この値は補正処理
が必要である。
【００１６】この補正加算器もｃ(2) とｃ(1) に対する
加算器も勿論冗長２進数で実行するので桁数に関係なく
一定時間での加算処理が終了する。Ａの部分で述べたよ
うに、部分積の処理にはBooth の手法による冗長２進木
を用いた加算手法を使用する。部分積や加算木部分では
高速化を計るために被乗数の桁上げのビツトシフト操作
やBooth の手法でのビツトシフト操作を部分積を求める
際に実行する必要があるが、ここで注意すべきことは、
扱う値の上位デジツトと下位デジツトのそれぞれのビツ
ト系列に重みの差がありその補正が必要となることであ
る。例えば、ｎ＋１進の値を１デジツト４ビツトで構成
した２デジツト表記においてはまず２進での２デジツト
表記の各ビツトの重み系列とｎ＋１進での２デジツト表
記の各ビツトの重み系列についてそれぞれは、 となる。
加算器も勿論冗長２進数で実行するので桁数に関係なく
一定時間での加算処理が終了する。Ａの部分で述べたよ
うに、部分積の処理にはBooth の手法による冗長２進木
を用いた加算手法を使用する。部分積や加算木部分では
高速化を計るために被乗数の桁上げのビツトシフト操作
やBooth の手法でのビツトシフト操作を部分積を求める
際に実行する必要があるが、ここで注意すべきことは、
扱う値の上位デジツトと下位デジツトのそれぞれのビツ
ト系列に重みの差がありその補正が必要となることであ
る。例えば、ｎ＋１進の値を１デジツト４ビツトで構成
した２デジツト表記においてはまず２進での２デジツト
表記の各ビツトの重み系列とｎ＋１進での２デジツト表
記の各ビツトの重み系列についてそれぞれは、 となる。
【００１７】前記の加算木部分のビツトシフト操作及び
Booth の手法でのビツトシフト操作をある被乗数に施し
た場合、下位デジツトの最上位ビツトからの数ビツトの
ビツト系列を上位デジツトで使用しなければならない。
しかし下位デジツトから上位デジツトへシフトされたビ
ツト系列を上位デジツトでそのまま使用するには、その
重み差の補正をする必要がある。この補正に使用する重
み差系列、即ち、２進での２デジツト表記の各ビツトの
重み系列とｎ＋１進での２デジツト表記の各ビツトの重
み系列との差を表す系列は、 となる。従つてビツトシフト操作により得られた上位デ
ジツトの１が出現する場所に対応した重み差系列の値を
その補正値として、このビツトシフト操作により得られ
たビツト系列に加算する必要がある。この補正処理部分
は明らかに並行加算処理可能である。
Booth の手法でのビツトシフト操作をある被乗数に施し
た場合、下位デジツトの最上位ビツトからの数ビツトの
ビツト系列を上位デジツトで使用しなければならない。
しかし下位デジツトから上位デジツトへシフトされたビ
ツト系列を上位デジツトでそのまま使用するには、その
重み差の補正をする必要がある。この補正に使用する重
み差系列、即ち、２進での２デジツト表記の各ビツトの
重み系列とｎ＋１進での２デジツト表記の各ビツトの重
み系列との差を表す系列は、 となる。従つてビツトシフト操作により得られた上位デ
ジツトの１が出現する場所に対応した重み差系列の値を
その補正値として、このビツトシフト操作により得られ
たビツト系列に加算する必要がある。この補正処理部分
は明らかに並行加算処理可能である。
【００１８】またこの方式を用いれば、重み差の大きさ
は上位デジツトの各ビツトでそれぞれことなるものの、
ビツト毎に項比２の等比数列になつているので、補正時
に加算するビツトパタ−ンがビツトシフトした相似のパ
タ−ンとなる。従つて加算木を作る際にそのビツト系列
の１の部分が重ならないように暗号方式の各パラメ−タ
を設定すれば最速で一段の加算処理で重み補正が可能と
なる。この重み差系列は、通信先が異なれば法ｎも異な
るので通信先のエンテイテイ毎に前処理よりこれを求め
る必要がある。しかしこの通信前に行う前処理は、ｎの
ビツト長個程度の個数の減算をするだけあり、しかもパ
ラレル処理可能な一段の加算処理で求まるので、冗長２
進加算器を使用すればこの前処理は数クロツク程度で完
了する。
は上位デジツトの各ビツトでそれぞれことなるものの、
ビツト毎に項比２の等比数列になつているので、補正時
に加算するビツトパタ−ンがビツトシフトした相似のパ
タ−ンとなる。従つて加算木を作る際にそのビツト系列
の１の部分が重ならないように暗号方式の各パラメ−タ
を設定すれば最速で一段の加算処理で重み補正が可能と
なる。この重み差系列は、通信先が異なれば法ｎも異な
るので通信先のエンテイテイ毎に前処理よりこれを求め
る必要がある。しかしこの通信前に行う前処理は、ｎの
ビツト長個程度の個数の減算をするだけあり、しかもパ
ラレル処理可能な一段の加算処理で求まるので、冗長２
進加算器を使用すればこの前処理は数クロツク程度で完
了する。
【００１９】以上のことよりｎ＋１進乗算器の剰余値を
求めるには次のような場合がある。 １ 部分積毎に重み補正して加算木の最終加算結果のみ
に重み補正する。 ２ 部分積を２進のまま使用した上で加算木の最終加算
結果のみに重み補正する。 １についてはビツトシフトした値に、前記の重み補正を
施す。ここで、下位デジツトがｎ＋１以上の値になる場
合があるが、部分積の加算が２入力のため下位デジツト
は最高でも１ビツトの桁上りしか起こらないのでｎ＋１
を越える値かどうかをコンパレ−タで監視し、越えた場
合２4 −ｎ＋１の２の補数値を下位デジツトに加算す
る。そして上位デジツトの最下位に１だけ加算すれば補
正が終了する。ここでも加算時の桁上りは冗長２進数の
特徴より考慮する必要はなく、またコンパレ−タも下位
デジツトの上位数ビツトを監視するだけでよく数クロツ
クで処理が終了する。加算木の最終加算結果はｎのビツ
ト数が５００程度とすれば、はみ出し桁が高々７ビツト
程度なので、数個の補正値を加算すれば重み補正処理が
終了する。これは２段程度の加算処理可能である。２に
ついては部分積を求める際には重み補正はせずに、加算
木の最終加算結果のみに重み補正を行えばよい。この場
合、２段の加算処理で終了する。以上により、ｎによる
除算は１ステツプの加算により遂行されることが明らか
である。但し、ここでは乗算は並列処理により高速化を
行うものとする。またＲＳＡ暗号方式の暗号化器及び復
号器以外でもベキ乗剰余演算を使用するものにも有効で
あることを付記する。
求めるには次のような場合がある。 １ 部分積毎に重み補正して加算木の最終加算結果のみ
に重み補正する。 ２ 部分積を２進のまま使用した上で加算木の最終加算
結果のみに重み補正する。 １についてはビツトシフトした値に、前記の重み補正を
施す。ここで、下位デジツトがｎ＋１以上の値になる場
合があるが、部分積の加算が２入力のため下位デジツト
は最高でも１ビツトの桁上りしか起こらないのでｎ＋１
を越える値かどうかをコンパレ−タで監視し、越えた場
合２4 −ｎ＋１の２の補数値を下位デジツトに加算す
る。そして上位デジツトの最下位に１だけ加算すれば補
正が終了する。ここでも加算時の桁上りは冗長２進数の
特徴より考慮する必要はなく、またコンパレ−タも下位
デジツトの上位数ビツトを監視するだけでよく数クロツ
クで処理が終了する。加算木の最終加算結果はｎのビツ
ト数が５００程度とすれば、はみ出し桁が高々７ビツト
程度なので、数個の補正値を加算すれば重み補正処理が
終了する。これは２段程度の加算処理可能である。２に
ついては部分積を求める際には重み補正はせずに、加算
木の最終加算結果のみに重み補正を行えばよい。この場
合、２段の加算処理で終了する。以上により、ｎによる
除算は１ステツプの加算により遂行されることが明らか
である。但し、ここでは乗算は並列処理により高速化を
行うものとする。またＲＳＡ暗号方式の暗号化器及び復
号器以外でもベキ乗剰余演算を使用するものにも有効で
あることを付記する。
【００２０】
【作用】上記の手段によるＲＳＡ暗号方式を用いたデ−
タ暗号通信は、平文Ｍの暗号化及び暗号文Ｃの復号に使
用する法演算が除算を用いずに乗算器と加算器とで置き
換えることが可能であり、通常の除算で必要な除数の桁
数に比例した演算ステツプ数の削減が可能になる。
タ暗号通信は、平文Ｍの暗号化及び暗号文Ｃの復号に使
用する法演算が除算を用いずに乗算器と加算器とで置き
換えることが可能であり、通常の除算で必要な除数の桁
数に比例した演算ステツプ数の削減が可能になる。
【００２１】次に本発明を実施例によつて説明する。
【実施例１】ＲＳＡ暗号において平分Ｍの暗号化を実行
する式は、 Ｍe ＝ Ｃ ｍｏｄ ｎ (3) であり暗号文Ｃの復号を実行する式は、 Ｃd ＝ Ｍ ｍｏｄ ｎ (4) である。但し、 Ｍ ： メツセ−ジ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ≪ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るのでｅ及びｄには上記のような制約はない。本発明の
システム構成原理図をＲＳＡ暗号システム〔図１〕に示
す。
する式は、 Ｍe ＝ Ｃ ｍｏｄ ｎ (3) であり暗号文Ｃの復号を実行する式は、 Ｃd ＝ Ｍ ｍｏｄ ｎ (4) である。但し、 Ｍ ： メツセ−ジ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ≪ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るのでｅ及びｄには上記のような制約はない。本発明の
システム構成原理図をＲＳＡ暗号システム〔図１〕に示
す。
【００２２】
【図１】 Ｍ ： 平文（メツセ−ジ） ｅ ： 公開鍵 Ｒx −ｙ： 公開鍵ｎ〔Ｒ，ｘ（ｎの桁数），ｙは小さ
くない整数〕 Ｃ ： 暗号文 ｄ ： 秘密鍵
くない整数〕 Ｃ ： 暗号文 ｄ ： 秘密鍵
【００２３】ここで用いられる式(3) 及び式(4) を実施
する際、一般的に指数演算法〔図２〕が用いられる。即
ち、この演算法の第ｉステツプに第１発明の方法を用い
るのである。これをハ−ドウエア構成した場合のブロツ
ク図を〔図３〕に示す。〔図３〕の回路はｊ個の部分積
値を一括加算するｊ入力加算器とその結果をｎ＋１進補
正したものの上位デジツトと下位デジツトとを加算する
上下デジツト加算器とその加算結果を補正する最終補正
器で構成されている。よつて通常の剰余演算回路を必要
としないため指数演算法の１ステツプにあたるａ・ｂ
ｍｏｄ ｎなる計算は、加算処理部分に要するクロツク
数で計算可能である。
する際、一般的に指数演算法〔図２〕が用いられる。即
ち、この演算法の第ｉステツプに第１発明の方法を用い
るのである。これをハ−ドウエア構成した場合のブロツ
ク図を〔図３〕に示す。〔図３〕の回路はｊ個の部分積
値を一括加算するｊ入力加算器とその結果をｎ＋１進補
正したものの上位デジツトと下位デジツトとを加算する
上下デジツト加算器とその加算結果を補正する最終補正
器で構成されている。よつて通常の剰余演算回路を必要
としないため指数演算法の１ステツプにあたるａ・ｂ
ｍｏｄ ｎなる計算は、加算処理部分に要するクロツク
数で計算可能である。
【００２４】
【図２】
【００２５】
【図３】
【００２６】
【実施例２】ＲＳＡ暗号において平文Ｍの暗号化を実行
する式は、 Ｍe ＝ Ｃ ｍｏｄ ｎ (5) であり暗号文Ｃの復号を実行する式は、 Ｃd ＝ Ｍ ｍｏｄ ｎ (6) である。但し、 Ｍ ： メツセ−ジ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ≪ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るためｅ及びｄにはこのような制約はないものとする。
本発明のシステム構成原理図をＲＳＡ暗号システム〔図
１〕に示す。
する式は、 Ｍe ＝ Ｃ ｍｏｄ ｎ (5) であり暗号文Ｃの復号を実行する式は、 Ｃd ＝ Ｍ ｍｏｄ ｎ (6) である。但し、 Ｍ ： メツセ−ジ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ≪ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るためｅ及びｄにはこのような制約はないものとする。
本発明のシステム構成原理図をＲＳＡ暗号システム〔図
１〕に示す。
【００２７】ここで用いられる前記式(5) 及び式(6) を
実施する際、一般的に指数演算法〔図２〕が用いられ
る。即ち、この演算法の第ｉステツプに手法２を用い
る。これをハ−ドウエア構成した場合のブロツク図を
〔図４〕に示す。この図の回路はｊ個の部分積値を２個
づつ加算する２入力加算器とその結果をｎ＋１進補正し
たものの上位デジツトと下位デジツトとを加算する上下
デジツト加算器とその加算結果を補正する一括加算する
ｊ／２入力加算器とその加算結果を補正する最終補正器
で構成されている。よつて通常の剰余演算回路を必要と
しないため指数演算法の１ステツプにあたるａ・ｂ ｍ
ｏｄ ｎなる計算は、加算処理部分に要するクロツク数
で計算可能になる。
実施する際、一般的に指数演算法〔図２〕が用いられ
る。即ち、この演算法の第ｉステツプに手法２を用い
る。これをハ−ドウエア構成した場合のブロツク図を
〔図４〕に示す。この図の回路はｊ個の部分積値を２個
づつ加算する２入力加算器とその結果をｎ＋１進補正し
たものの上位デジツトと下位デジツトとを加算する上下
デジツト加算器とその加算結果を補正する一括加算する
ｊ／２入力加算器とその加算結果を補正する最終補正器
で構成されている。よつて通常の剰余演算回路を必要と
しないため指数演算法の１ステツプにあたるａ・ｂ ｍ
ｏｄ ｎなる計算は、加算処理部分に要するクロツク数
で計算可能になる。
【００２８】
【図４】
【００２９】
【発明の効果】本発明の効果を纏めると次の通りであ
る。 (1) 本発明によつてＲＳＡ暗号方式を用いた暗号通信に
おける平文の暗号化と復号にかかる時間の著しい短縮が
従来のＲＳＡ暗号と同程度の安全性を確保したうえ法ｎ
に特別な制限を加えることなく可能となつた。即ち、多
大の計算ステツプを必要とするベキ乗剰余演算を１ステ
ツプで処理することが可能になつた。 (2) 本発明に使用する乗算器はセル配列構造であつて暗
号化装置又は復号装置内の規則正しい配線が可能であ
り、このためレイアフトが容易でＶＬＳＩ化に適してい
る。
る。 (1) 本発明によつてＲＳＡ暗号方式を用いた暗号通信に
おける平文の暗号化と復号にかかる時間の著しい短縮が
従来のＲＳＡ暗号と同程度の安全性を確保したうえ法ｎ
に特別な制限を加えることなく可能となつた。即ち、多
大の計算ステツプを必要とするベキ乗剰余演算を１ステ
ツプで処理することが可能になつた。 (2) 本発明に使用する乗算器はセル配列構造であつて暗
号化装置又は復号装置内の規則正しい配線が可能であ
り、このためレイアフトが容易でＶＬＳＩ化に適してい
る。
【図面の簡単な説明】
【図１】ＲＳＡ暗号システム
【図２】高速指数乗算法のフロ−チヤ−ト
【図３】逐次剰余方式自乗剰余回路を示すブロツク図。
【図４】剰余並行方式自乗剰余回路を示すブロツク図。
【手続補正書】
【提出日】平成６年５月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】ここで用いられる式（３）及び式（４）を
実施する際、一般的に指数演算法〔図１〕が用いられ
る。即ち、この演算法の第ｉステツプに第１発明の方法
を用いるのである。これをハードウエア構成した場合の
ブロツク図を〔図２〕に示す。〔図２〕の回路はｊ個の
部分積値を一括加算するｊ入力加算器とその結果をｎ＋
１進補正したものの上位デジツトと下位デジツトとを加
算する上下デジツト加算器とその加算結果を補正する最
終補正器で構成されている。よつて通常の剰余演算回路
を必要としないため指数演算法の１ステツプにあたるａ
・ｂ ｍｏｄ ｎなる計算は、加算処理部分に要するク
ロツク数で計算可能である。
実施する際、一般的に指数演算法〔図１〕が用いられ
る。即ち、この演算法の第ｉステツプに第１発明の方法
を用いるのである。これをハードウエア構成した場合の
ブロツク図を〔図２〕に示す。〔図２〕の回路はｊ個の
部分積値を一括加算するｊ入力加算器とその結果をｎ＋
１進補正したものの上位デジツトと下位デジツトとを加
算する上下デジツト加算器とその加算結果を補正する最
終補正器で構成されている。よつて通常の剰余演算回路
を必要としないため指数演算法の１ステツプにあたるａ
・ｂ ｍｏｄ ｎなる計算は、加算処理部分に要するク
ロツク数で計算可能である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】
【図１】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】
【図２】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】
【実施例２】ＲＳＡ暗号において平文Ｍの暗号化を実行
する式は、 Ｍｅ＝ Ｃ ｍｏｄ ｎ （５） であり暗号文Ｃの復号を実行する式は、 Ｃｄ＝ Ｍ ｍｏｄ ｎ （６） である。但し、 Ｍ ： メツセージ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ≪ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るためｅ及びｄにはこのような制約はないものとする。
本発明のシステム構成原理図をＲＳＡ暗号システムに示
す。
する式は、 Ｍｅ＝ Ｃ ｍｏｄ ｎ （５） であり暗号文Ｃの復号を実行する式は、 Ｃｄ＝ Ｍ ｍｏｄ ｎ （６） である。但し、 Ｍ ： メツセージ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ≪ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るためｅ及びｄにはこのような制約はないものとする。
本発明のシステム構成原理図をＲＳＡ暗号システムに示
す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】ここで用いられる前記式（５）及び式
（６）を実施する際、一般的に指数演算法〔図１〕が用
いられる。即ち、この演算法の第ｉステツプに手法２を
用いる。これをハードウエア構成した場合のブロツク図
を〔図３〕に示す。この図の回路はｊ個の部分積値を２
個づつ加算する２入力加算器とその結果をｎ＋１進補正
したものの上位デジツトと下位デジツトとを加算する上
下デジツト加算器とその加算結果を補正する一括加算す
るｊ／２入力加算器とその加算結果を補正する最終補正
器で構成されている。よつて通常の剰余演算回路を必要
としないため指数演算法の１ステツプにあたるａ・ｂ
ｍｏｄ ｎなる計算は、加算処理部分に要するクロツク
数で計算可能になる。
（６）を実施する際、一般的に指数演算法〔図１〕が用
いられる。即ち、この演算法の第ｉステツプに手法２を
用いる。これをハードウエア構成した場合のブロツク図
を〔図３〕に示す。この図の回路はｊ個の部分積値を２
個づつ加算する２入力加算器とその結果をｎ＋１進補正
したものの上位デジツトと下位デジツトとを加算する上
下デジツト加算器とその加算結果を補正する一括加算す
るｊ／２入力加算器とその加算結果を補正する最終補正
器で構成されている。よつて通常の剰余演算回路を必要
としないため指数演算法の１ステツプにあたるａ・ｂ
ｍｏｄ ｎなる計算は、加算処理部分に要するクロツク
数で計算可能になる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】
【図３】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年８月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】ＲＳＡ暗号システム Ｍ ： 平文（メツセージ） ｅ ： 公開鍵 Ｒｘ−ｙ： 公開鍵ｎ〔Ｒ，ｘ（ｎの桁数），ｙは小さ
くない整数〕 Ｃ ： 暗号文 ｄ ： 秘密鍵
くない整数〕 Ｃ ： 暗号文 ｄ ： 秘密鍵
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】ここで用いられる式（３）及び式（４）を
実施する際、一般的に指数演算法〔図１］が用いられ
る。即ち、この演算法の第ｉステツプに第１発明の方法
を用いるのである。これをハードウエア構成した場合の
ブロツク図を〔図２〕に示す。〔図２〕の回路はｊ個の
部分積値を一括加算するｊ入力加算器とその結果をｎ＋
１進補正したものの上位デジツトと下位デジツトとを加
算する上下デジツト加算器とその加算結果を補正する最
終補正器で構成されている。よつて通常の剰余演算回路
を必要としないため指数演算法の１ステツプにあたるａ
・ｂ ｍｏｄ ｎなる計算は、加算処理部分に要するク
ロツク数で計算可能である。
実施する際、一般的に指数演算法〔図１］が用いられ
る。即ち、この演算法の第ｉステツプに第１発明の方法
を用いるのである。これをハードウエア構成した場合の
ブロツク図を〔図２〕に示す。〔図２〕の回路はｊ個の
部分積値を一括加算するｊ入力加算器とその結果をｎ＋
１進補正したものの上位デジツトと下位デジツトとを加
算する上下デジツト加算器とその加算結果を補正する最
終補正器で構成されている。よつて通常の剰余演算回路
を必要としないため指数演算法の１ステツプにあたるａ
・ｂ ｍｏｄ ｎなる計算は、加算処理部分に要するク
ロツク数で計算可能である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】
【図１】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】
【図２】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】
【実施例２】ＲＳＡ暗号において平文Ｍの暗号化を実行
する式は、 Ｍｅ＝ Ｃ ｍｏｄ ｎ （５） であり暗号文Ｃの復号を実行する式は、 Ｃｄ＝ Ｍ ｍｏｄ ｎ （６） である。但し、 Ｍ ： メツセージ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ《ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るためｅ及びｄにはこのような制約はないものとする。
本発明のシステム構成原理図をＲＳＡ暗号システムに示
す。
する式は、 Ｍｅ＝ Ｃ ｍｏｄ ｎ （５） であり暗号文Ｃの復号を実行する式は、 Ｃｄ＝ Ｍ ｍｏｄ ｎ （６） である。但し、 Ｍ ： メツセージ Ｃ ： 暗号文 ｅ ： 公開鍵 ｄ ： 秘密鍵 ｎ ： ｐ・ｑ ｐ，ｑ ： 大きな素数（秘密） また一般にＲＳＡ暗号では２＜ｅ《ｄと選ばれることが
多いが、本発明では計算時間の短縮化に関するものであ
るためｅ及びｄにはこのような制約はないものとする。
本発明のシステム構成原理図をＲＳＡ暗号システムに示
す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】ここで用いられる前記式（５）及び式
（６）を実施する際、一般的に指数演算法〔図１〕が用
いられる。即ち、この演算法の第ｉステツプに手法２を
用いる。これをハードウエア構成した場合のブロツク図
を〔図３〕に示す。この図の回路はｊ個の部分積値を２
個づつ加算する２入力加算器とその結果をｎ＋１進補正
したものの上位デジツトと下位デジツトとを加算する上
下デジツト加算器とその加算結果を補正する一括加算す
るｊ／２入力加算器とその加算結果を補正する最終補正
器で構成されている。よつて通常の剰余演算回路を必要
としないため指数演算法の１ステツプにあたるａ・ｂ
ｍｏｄ ｎなる計算は、加算処理部分に要するクロツク
数で計算可能になる。
（６）を実施する際、一般的に指数演算法〔図１〕が用
いられる。即ち、この演算法の第ｉステツプに手法２を
用いる。これをハードウエア構成した場合のブロツク図
を〔図３〕に示す。この図の回路はｊ個の部分積値を２
個づつ加算する２入力加算器とその結果をｎ＋１進補正
したものの上位デジツトと下位デジツトとを加算する上
下デジツト加算器とその加算結果を補正する一括加算す
るｊ／２入力加算器とその加算結果を補正する最終補正
器で構成されている。よつて通常の剰余演算回路を必要
としないため指数演算法の１ステツプにあたるａ・ｂ
ｍｏｄ ｎなる計算は、加算処理部分に要するクロツク
数で計算可能になる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】
【図３】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年８月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】高速指数乗算法のフローチヤート
【図２】逐次剰余方式自乗剰余回路を示すブロツク図。
【図３】剰余並行方式自乗剰余回路を示すブロツク図。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
Claims (2)
- 【請求項１】 下記ＲＳＡ暗号システムで示されるＲＳ
Ａ型の暗号化装置内のＭe ｍｏｄ Ｒx −ｙ、及び復号
器装置内のＣd ｍｏｄ Ｒx −ｙの演算の実施におい
て、通常の指数演算法を用いて、この演算処理の第ｉス
テツプのＣi 2ｍｏｄ Ｒx −ｙなるベキ乗剰余演算をベ
キ乗部分に基数ｍのBooth の手法を加算木と併用し、そ
の部分積同士の加算には冗長加算木を用いたｎ＋１進乗
算器を使用し、従来の除数の桁数に比例した処理時間を
要する除算を使用せずｎ＋１進乗算器の最終出力結果の
上位デジツト値と下位デジツト値を加算し、そのベキ乗
結果の剰余値を求めることで上記ベキ乗剰余演算を高速
処理することを特徴とするＲＳＡ暗号方式の暗号化器及
び復号器に使用する逐次剰余方式の高速ベキ乗剰余演算
法。 Ｍ ： 平文（メツセ−ジ） ｅ ： 公開鍵 Ｒx −ｙ： 公開鍵ｎ〔Ｒ，ｘ（ｎの桁数）ｙは小さく
ない整数〕 Ｃ ： 暗号文 ｄ ： 秘密鍵 - 【請求項２】 下記ＲＳＡ暗号システムで示されるＲＳ
Ａ型の暗号化装置内のＭe ｍｏｄ Ｒx −ｙ、及び復号
器装置内のＣd ｍｏｄ Ｒx −ｙなる演算の実施におい
て、通常の指数演算法を用いて、この演算処理の第ｉス
テツプのＣi 2ｍｏｄ Ｒx −ｙなるベキ乗剰余演算をベ
キ乗部分に基数ｍのBooth の手法を加算木と併用し、そ
の部分積同士の加算には冗長加算木を用いたｎ＋１進乗
算器を使用し、従来の除数の桁数に比例した処理時間を
要する除算を使用せずｎ＋１進乗算器の各部分積の上位
デジツト値と下位デジツト値を加算し、そのベキ乗結果
の剰余値を求めることで上記ベキ乗剰余演算を高速処理
することを特徴とするＲＳＡ暗号方式の暗号化器及び複
号器に使用する剰余並行方式の高速ベキ剰余演算法。 Ｍ ： 平文（メツセ−ジ） ｅ ： 公開鍵 Ｒx −ｙ： 公開鍵ｎ〔Ｒ，ｘ（ｎの桁数），ｙは小さ
くない整数〕 Ｃ ： 暗号文 ｄ ： 秘密鍵
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280484A JPH07129085A (ja) | 1993-10-13 | 1993-10-13 | Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280484A JPH07129085A (ja) | 1993-10-13 | 1993-10-13 | Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129085A true JPH07129085A (ja) | 1995-05-19 |
Family
ID=17625724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280484A Pending JPH07129085A (ja) | 1993-10-13 | 1993-10-13 | Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023040335A1 (zh) * | 2021-09-14 | 2023-03-23 | 超聚变数字技术有限公司 | 一种人脸识别方法、设备及系统 |
-
1993
- 1993-10-13 JP JP5280484A patent/JPH07129085A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023040335A1 (zh) * | 2021-09-14 | 2023-03-23 | 超聚变数字技术有限公司 | 一种人脸识别方法、设备及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784156B2 (ja) | モジュラ掛け算方法 | |
| US7320015B2 (en) | Circuit and method for performing multiple modulo mathematic operations | |
| US6876745B1 (en) | Method and apparatus for elliptic curve cryptography and recording medium therefore | |
| US8085931B2 (en) | Computation method, computing device and computer program | |
| US20010033655A1 (en) | Timing attack resistant cryptographic system | |
| US20100023571A1 (en) | Modular multiplication calculation apparatus used for Montgomery method | |
| US5121429A (en) | Digital signal processing | |
| US20090086961A1 (en) | Montgomery masked modular multiplication process and associated device | |
| EP0952697B1 (en) | Elliptic curve encryption method and system | |
| KR100459732B1 (ko) | 4-2 컴프레서를 이용한 몽고메리 모듈러 승산기 및 그승산 방법 | |
| EP1600852B1 (en) | Method and apparatus for calculating a modular inverse | |
| US7113593B2 (en) | Recursive cryptoaccelerator and recursive VHDL design of logic circuits | |
| US6477556B1 (en) | Method and apparatus for arithmetic operation and recording medium of method of operation | |
| JPH07129085A (ja) | Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法 | |
| US7403965B2 (en) | Encryption/decryption system for calculating effective lower bits of a parameter for Montgomery modular multiplication | |
| KR20040055523A (ko) | ＧＦ(ｐ)와 ＧＦ(2^ｍ)의 유한체 곱셈 연산 장치 | |
| Anoop et al. | Performance analysis of montgomery multiplier | |
| Nedjah et al. | Simulation model for hardware implementation of modular multiplication | |
| JPH08254949A (ja) | Ｒｓａ暗号方式の暗号化器及び復号器に使用する高速ベキ乗剰余演算法 | |
| Dhanabal et al. | Design of Montgomery Multiplier for High Speed Pairing Computation with Modified Compressor for Floating-point Unit | |
| CN117938347A (zh) | 用于抵御侧信道攻击的安全加密系统及方法 | |
| Elsherbiny et al. | Fast Calculation of the Modular Exponential Function in the RSA Cipher | |
| JPS63240219A (ja) | 乗算剰余演算装置 | |
| JP2001188468A (ja) | ガロア体上の元の除算演算方法および除算演算回路 | |
| KR20020049659A (ko) | 계산된 모듈라 결과값을 이용한 모듈라 곱셈방법 및 그 장치 |