JPH07123221A - Device and method for reading picture - Google Patents

Device and method for reading picture

Info

Publication number
JPH07123221A
JPH07123221A JP5266699A JP26669993A JPH07123221A JP H07123221 A JPH07123221 A JP H07123221A JP 5266699 A JP5266699 A JP 5266699A JP 26669993 A JP26669993 A JP 26669993A JP H07123221 A JPH07123221 A JP H07123221A
Authority
JP
Japan
Prior art keywords
image data
control circuit
line
stored
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5266699A
Other languages
Japanese (ja)
Inventor
Hidehisa Dobashi
秀久 土橋
Toru Ochiai
透 落合
Takahiro Ikeda
孝弘 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP5266699A priority Critical patent/JPH07123221A/en
Priority to TW83109661A priority patent/TW249853B/zh
Publication of JPH07123221A publication Critical patent/JPH07123221A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PURPOSE:To transfer quickly R, G, B picture data for one line to a host computer. CONSTITUTION:A timing control circuit 21 drives a lighting device 5 via a lighting drive circuit 5 allowing the device 5 to emit R, G, B light. R, G or B data by line read by a CCD 8 are ADD-converted by an A/D converter circuit 9 and the resulting data are transferred to RAM 23 via a bus changeover circuit 22 and stored therein. The timing control circuit 21 controls the lighting device 6, the CCD 8 and the A/D converter circuit 9. A CPU 1 applies DMA transfer to the picture data stored in the RAM 23 via a DMA controller 24 and stored therein. The CPU 1 processes the R, G, B picture data by one line stored in the RAM 3 and transfers the processed data to a host computer 13 when the processing is finished. The processing by the CPU 1 is made in parallel while the timing control circuit 21 reads the R, G, B picture data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、原稿にR,GまたはB
の光を照明し、1ライン毎にR,GまたはBの画像デー
タを取り込む場合に用いて好適な画像読み取り装置およ
び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to an image reading apparatus and method suitable for illuminating each line and capturing R, G, or B image data line by line.

【0002】[0002]

【従来の技術】図6は、従来の画像読み取り装置の一例
の構成を示している。CPU1は、ROM2に記憶され
ているプログラムに従って各部を制御し、画像読み取り
動作を実行するようになされている。RAM3は、CP
U1が各種の処理を実行する上において必要なデータな
どを随時記憶する。インタフェース制御回路4は、ホス
トコンピュータ13と接続され、読み取ったデータをホ
ストコンピュータ13に出力するとともに、ホストコン
ピュータ13からの指令をCPU1に供給する。
2. Description of the Related Art FIG. 6 shows an example of the configuration of a conventional image reading apparatus. The CPU 1 controls each unit according to a program stored in the ROM 2 and executes an image reading operation. RAM3 is CP
Data and the like necessary for the U1 to execute various processes are stored at any time. The interface control circuit 4 is connected to the host computer 13, outputs the read data to the host computer 13, and supplies a command from the host computer 13 to the CPU 1.

【0003】照明駆動回路5は、CPU1により制御さ
れ、照明装置6を駆動し、図示せぬ原稿に対してR,G
またはBの光を照明させる。CCD駆動回路7は、CC
D8を駆動し、原稿を読み取らせる。CCD8より出力
された画像データは、A/D変換回路9に入力され、A
/D変換された後、RAM3に供給され、記憶されるよ
うになされている。
The illumination drive circuit 5 is controlled by the CPU 1 to drive the illumination device 6 so that R, G for an original (not shown) can be read.
Alternatively, the light of B is illuminated. CCD drive circuit 7 is CC
D8 is driven to read the original. The image data output from the CCD 8 is input to the A / D conversion circuit 9 and A
After the D / D conversion, it is supplied to the RAM 3 and stored therein.

【0004】モータ駆動回路10は、CPU1により所
定のタイミングで制御され、モータ11を駆動して、図
示せぬ原稿を1ラインずつ移動させるようになされてい
る。タイマ12は、計時動作を常時行い、時刻情報をC
PU1に供給している。
The motor drive circuit 10 is controlled by the CPU 1 at a predetermined timing and drives the motor 11 to move an original document (not shown) line by line. The timer 12 constantly performs a timekeeping operation and outputs time information to C
It is being supplied to PU1.

【0005】次に、図7のフローチャートと図8のタイ
ミングチャートを参照して、その動作について説明す
る。最初にステップS11において、R光照明時間の計
測が開始されるとともに、R光照明が開始される。即
ち、CPU1は、モータ駆動回路10に、ライン開始ト
リガ信号(図8(a))を供給し、モータ11を駆動す
る。これにより、図示せぬ原稿が最初の読み取りライン
の位置に移動される。そして、CPU1は、照明駆動回
路5を制御し、照明装置6にRの光を発生させ、原稿に
照射させる。また、このとき、CPU1は、タイマ12
を制御し、Rの光の露光時間の計測を開始させる。
Next, the operation will be described with reference to the flowchart of FIG. 7 and the timing chart of FIG. First, in step S11, the measurement of the R light illumination time is started and the R light illumination is started. That is, the CPU 1 supplies the line start trigger signal (FIG. 8A) to the motor drive circuit 10 to drive the motor 11. As a result, the original document (not shown) is moved to the position of the first reading line. Then, the CPU 1 controls the illumination drive circuit 5 to cause the illumination device 6 to generate R light and irradiate the document. At this time, the CPU 1 causes the timer 12 to
Control to start measuring the exposure time of the R light.

【0006】これにより、原稿にRの光が照明され(図
8(b))、CCD8は、1ライン分のRの画像に対応
する光を蓄積する。
As a result, the R light is illuminated on the document (FIG. 8B), and the CCD 8 accumulates the light corresponding to the R image for one line.

【0007】そしてステップS12において、Rの光の
照明時間が終了するまで待機し、Rの光の照明時間が経
過したとき、ステップS13に進み、Rの光の照明を終
了させ、RのデータをA/D変換して、RAM3に書き
込ませる。即ち、CPU1は、CCD駆動回路7を介し
てCCD8を制御し(図8(e))、CCD8に取り込
んだRの画像信号を、A/D変換回路9に出力し、A/
D変換させた後、RAM3に供給し、記憶させる。
Then, in step S12, the process waits until the illumination time of the R light is completed. When the illumination time of the R light has elapsed, the process proceeds to step S13, the illumination of the R light is terminated, and the R data is stored. It is A / D converted and written in the RAM 3. That is, the CPU 1 controls the CCD 8 via the CCD drive circuit 7 (FIG. 8 (e)), outputs the R image signal captured in the CCD 8 to the A / D conversion circuit 9, and
After D conversion, it is supplied to the RAM 3 and stored therein.

【0008】次にステップS14に進み、CPU1は、
照明駆動回路5を介して照明装置6を駆動し、Gの光で
原稿を照明させる。そして、タイマ12にGの光の照明
時間の計測を開始させる。その結果、原稿にGの光が照
明され(図8(c))、CCD8にGの光に対応する画
像が取り込まれる。
Next, in step S14, the CPU 1
The illumination device 6 is driven via the illumination drive circuit 5 to illuminate the document with G light. Then, the timer 12 is caused to start measuring the illumination time of the G light. As a result, the document is illuminated with the G light (FIG. 8C), and the CCD 8 captures an image corresponding to the G light.

【0009】ステップS15において、Gの光の照明時
間の終了が検出されるまで待機し、Gの光の照明時間の
終了が検出されたとき、ステップS16に進み、Gの光
の照明を終了させ、CCD8に取り込んだ画像データを
A/D変換回路9によりA/D変換させた後、RAM3
に供給し、記憶させる(図8(e))。
In step S15, the process waits until the end of the G light illumination time is detected. When the end of the G light illumination time is detected, the process proceeds to step S16 to end the G light illumination. After the image data captured in the CCD 8 is A / D converted by the A / D conversion circuit 9, the RAM 3
And store it (FIG. 8 (e)).

【0010】さらにステップS17に進み、照明駆動回
路5を介して照明装置6が駆動され、原稿にBの光が照
明される。そして、タイマ12によりBの光の照明時間
の計測が開始される。これにより、CCD8にBの光の
画像が取り込まれる(図8(d))。
Further, in step S17, the illumination device 6 is driven through the illumination drive circuit 5 to illuminate the original with B light. Then, the timer 12 starts measuring the illumination time of the B light. As a result, the image of B light is captured by the CCD 8 (FIG. 8D).

【0011】ステップS18において、Bの光の照明時
間の終了が計測されるまで待機し、Bの光の照明時間の
終了が計測されたとき、ステップS19に進み、Bの光
の照明を終了させる。そして、CCD8に取り込んだB
の光に対応する画像を、A/D変換回路9によりA/D
変換し、RAM3に供給し、記憶させる(図8
(e))。
In step S18, the process waits until the end of the B light illumination time is measured, and when the end of the B light illumination time is measured, the process proceeds to step S19 to end the B light illumination. . And B taken in CCD8
The image corresponding to the light of A / D is converted into A / D by the A / D conversion circuit 9.
It is converted, supplied to RAM3, and stored (FIG. 8).
(E)).

【0012】このようにして、1ライン分のR,Gおよ
びBのデータがRAM3に記憶されたとき、ステップS
20に進み、CPU1は、RAM3に記憶されたデータ
を処理し、その処理が終了したとき、ステップS21に
進み、外部装置としてのホストコンピュータ13に、そ
の処理の終了したデータを転送させる。即ち、CPU1
は、RAM3に記憶された画像データを処理した後、そ
の処理データを、インタフェース制御回路4を介してホ
ストコンピュータ13に転送する。
In this way, when the data of R, G and B for one line is stored in the RAM 3, step S
In step 20, the CPU 1 processes the data stored in the RAM 3, and when the processing is completed, the CPU 1 proceeds to step S21 to transfer the processed data to the host computer 13 as an external device. That is, CPU1
Processes the image data stored in the RAM 3, and then transfers the processed data to the host computer 13 via the interface control circuit 4.

【0013】このようにして、1ライン分のデータがホ
ストコンピュータ13に転送された後、CPU1は、モ
ータ駆動回路10にライン開始トリガ信号(図8
(a))を供給し、モータ11を駆動して、1ライン分
だけ原稿を移動させる。そして、移動された新たなライ
ンに対して同様の処理が実行される。
After the data for one line is transferred to the host computer 13 in this way, the CPU 1 sends a line start trigger signal (see FIG. 8) to the motor drive circuit 10.
(A)) is supplied and the motor 11 is driven to move the document by one line. Then, the same processing is performed on the moved new line.

【0014】以上の処理をまとめて表すと、図9に示す
ようになる。即ち、所定のラインに対してRの光が照明
され、Rの画像がA/D変換されて、RAM3に取り込
まれる。同様にして、それに続いてGの画像データとB
の画像データが、RAM3に順次取り込まれる。R,G
およびBの画像データが取り込まれたとき、CPU1
は、そのデータを処理し、処理が終了したら、そのデー
タをホストコンピュータ13に転送する。そして、さら
に1ライン分だけ原稿を移動させた後、新たなラインに
ついて、同様の処理を実行する。
A summary of the above processing is shown in FIG. That is, R light is illuminated on a predetermined line, the R image is A / D converted, and is taken into the RAM 3. Similarly, following that, G image data and B
Image data is sequentially loaded into the RAM 3. R, G
When the image data of B and B are fetched, the CPU 1
Processes the data, and when the processing is completed, transfers the data to the host computer 13. Then, after moving the document by one line further, the same process is executed for a new line.

【0015】以上のようにして、1つのCPU1により
原稿を読み取ることができ、低コストの装置を実現する
ことができる。
As described above, the original can be read by one CPU 1 and a low-cost apparatus can be realized.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、上記し
た従来の装置においては、図9に示すように、R,G,
Bの1ライン分の画像データが取り込まれた後、そのデ
ータを処理し、処理したデータを外部装置に転送するよ
うにしている。そして、その転送が終了した後、原稿を
1ライン分だけ移動し、新たなラインについて同様の処
理を繰り返すようにしている。
However, in the above-mentioned conventional apparatus, as shown in FIG.
After the image data for one line of B is fetched, the data is processed and the processed data is transferred to an external device. After the transfer is completed, the document is moved by one line and the same process is repeated for a new line.

【0017】その結果、R,G,Bの露光を行う時間
と、各色のデータをA/D変換し、RAM3に記憶する
時間と、RAM3に記憶された1ライン分のデータを処
理する時間と、処理したデータをホストコンピュータ1
3に転送する時間と、原稿を1ライン分だけ移動する時
間の合計時間が、1ライン分のデータをホストコンピュ
ータ13に転送する時間として必要であった。従って、
1ライン分のデータをホストコンピュータ13に転送す
るのに、長い時間がかかる課題があった。また、インタ
フェース制御回路4の能力などに起因して、データを高
速に転送することができないような場合においては、転
送時間がさらに長くなる課題があった。
As a result, the time for exposing R, G, and B, the time for A / D converting each color data and storing it in the RAM 3, and the time for processing the data for one line stored in the RAM 3 are set. , The processed data to the host computer 1
The time required to transfer the data for one line to the host computer 13 was required to be the total of the time for transferring the data to No. 3 and the time for moving the document by one line. Therefore,
There is a problem that it takes a long time to transfer the data for one line to the host computer 13. Further, when the data cannot be transferred at high speed due to the capability of the interface control circuit 4, there is a problem that the transfer time becomes longer.

【0018】本発明はこのような状況に鑑みてなされた
ものであり、より迅速に画像データを読み取って、転送
することができるようにするものである。
The present invention has been made in view of such a situation, and it is possible to more quickly read and transfer image data.

【0019】[0019]

【課題を解決するための手段】請求項1に記載の画像読
み取り装置は、原稿を照明する照明手段(例えば図1の
照明装置6)と、照明手段により照明されている原稿
の、R,GまたはBの画像を順次読み取る読み取り手段
(例えば図1のCCD8)と、読み取り手段が出力する
画像信号をA/D変換する変換手段(例えば図1のA/
D変換回路9)と、変換手段によりA/D変換された画
像データを一時的に記憶する第1の記憶手段(例えば図
1のRAM23)と、変換手段から第1の記憶手段への
画像データの転送を制御する制御手段(例えば図1のタ
イミング制御回路21)と、第1の記憶手段より転送さ
れた画像データを記憶する第2の記憶手段(例えば図1
のRAM3)と、第1の記憶手段から第2の記憶手段へ
の画像データの転送を制御するとともに、読み取り手段
が原稿を読み取っているとき、第2の記憶手段に記憶さ
れた画像データを処理する処理手段(例えば図1のCP
U1)とを備えることを特徴とする。
An image reading apparatus according to a first aspect of the present invention includes an illumination unit for illuminating an original document (for example, the illumination device 6 in FIG. 1) and R, G of the original document illuminated by the illumination unit. Alternatively, a reading unit (for example, CCD 8 in FIG. 1) for sequentially reading B images and a conversion unit (for example, A / D in FIG. 1) for A / D converting the image signal output by the reading unit.
D conversion circuit 9), first storage means (for example, RAM 23 in FIG. 1) for temporarily storing the image data A / D converted by the conversion means, and image data from the conversion means to the first storage means. Control means (for example, the timing control circuit 21 in FIG. 1) for controlling the transfer of the image data, and a second storage means (for example, in FIG. 1) for storing the image data transferred from the first storage means.
RAM 3) and the transfer of the image data from the first storage means to the second storage means, and when the reading means is reading the original, the image data stored in the second storage means is processed. Processing means (eg CP of FIG. 1)
U1) are provided.

【0020】また、請求項2に記載の画像読み取り方法
は、原稿の所定の1ラインの、R,GまたはBのいずれ
かの色の画像を読み取り、読み取られた画像の信号をA
/D変換し、A/D変換された画像データを第1のメモ
リに一時的に記憶し、R,GまたはBのいずれかの色の
画像信号をA/D変換し、第1のメモリに記憶している
期間に、R,GまたはBのうちの他の色の画像を読み取
る動作を開始し、1ライン分のR,GおよびBのすべて
の色の画像データが、第1のメモリに記憶されたとき、
1ライン分のR,GおよびBのすべての色の画像データ
を第2のメモリに転送し、第2のメモリへの画像データ
の転送が完了したとき、原稿の読み取りラインを変更
し、原稿の読み取りラインが変更されたとき、第2のメ
モリに記憶された画像データを処理し、第2のメモリに
記憶された画像データを処理している期間に、原稿の変
更されたラインの画像の読み取りを開始することを特徴
とする。
Further, in the image reading method according to the second aspect, an image of any one of R, G, and B colors of a predetermined one line of the original is read, and the signal of the read image is A
A / D-converted and A / D-converted image data is temporarily stored in the first memory, and an image signal of any one of R, G, and B colors is A / D-converted and stored in the first memory. During the stored period, the operation of reading the image of the other color of R, G, or B is started, and the image data of all the colors of R, G, and B for one line is stored in the first memory. When remembered,
The image data of all colors of R, G, and B for one line is transferred to the second memory, and when the transfer of the image data to the second memory is completed, the reading line of the original is changed to When the reading line is changed, the image data stored in the second memory is processed, and the image of the changed line of the document is read during the period in which the image data stored in the second memory is processed. It is characterized by starting.

【0021】第2のメモリに記憶された画像データを処
理した後、原稿の変更されたラインの読み取りが行われ
ている期間に、処理した画像データを外部装置に転送す
るようにすることができる。
After processing the image data stored in the second memory, it is possible to transfer the processed image data to an external device while the changed line of the document is being read. .

【0022】[0022]

【作用】上記した請求項1に記載の画像読み取り装置、
および請求項2に記載の画像読み取り方法においては、
R,GまたはBの光が照明されている期間において、直
前に照明されていた色の画像データがA/D変換され、
取り込まれる。従って、より迅速な処理が可能となる。
The image reading apparatus according to claim 1,
And the image reading method according to claim 2,
In the period in which the R, G, or B light is illuminated, the image data of the color illuminated immediately before is A / D converted,
It is captured. Therefore, more rapid processing is possible.

【0023】[0023]

【実施例】図1は、本発明の画像読み取り装置の一実施
例の構成を示すブロック図であり、図6における場合と
対応する部分には同一の符号を付してある。この実施例
においては、CPU1以外に、タイミング制御回路21
が別個の回路として設けられており、照明駆動回路5、
CCD駆動回路7、A/D変換回路9が、このタイミン
グ制御回路21により制御されるようになされている。
これに対して、モータ駆動回路10は、CPU1により
制御されるようになされている。
1 is a block diagram showing the construction of an embodiment of an image reading apparatus of the present invention, in which parts corresponding to those in FIG. 6 are designated by the same reference numerals. In this embodiment, in addition to the CPU 1, the timing control circuit 21
Are provided as separate circuits, and the illumination drive circuit 5,
The CCD drive circuit 7 and the A / D conversion circuit 9 are controlled by the timing control circuit 21.
On the other hand, the motor drive circuit 10 is controlled by the CPU 1.

【0024】また、バス切換回路22が設けられ、RA
M23に接続されたバスが、A/D変換回路9またはR
AM3のいずれか一方に切り換えて接続されるようにな
されている。また、DMAコントローラ(DMAC)2
4が、RAM23からRAM3へのデータ転送(DMA
転送)を制御するようになされている。尚、タイマ12
は、本実施例においても、必要に応じて設けることがで
きる。その他の構成は、図6における場合と同様であ
る。
Further, a bus switching circuit 22 is provided and RA
The bus connected to M23 is the A / D conversion circuit 9 or R
One of AM3 is switched to be connected. In addition, a DMA controller (DMAC) 2
4 transfers data from the RAM 23 to the RAM 3 (DMA
Transfer) is designed to control. The timer 12
Can be provided as necessary also in this embodiment. Other configurations are the same as those in FIG.

【0025】図2は、タイミング制御回路21の構成例
を示している。同図に示すように、この実施例において
は、全体制御回路31が設けられて、この全体制御回路
31がCPU1により制御され、R光照明制御回路3
2、G光照明制御回路33、およびB光照明制御回路3
4を制御するようになされている。R光照明制御回路3
2、G光照明制御回路33、およびB光照明制御回路3
4は、それぞれ照明駆動回路5を制御し、照明装置6
に、R光、G光またはB光を発生させ、原稿に照明させ
る。
FIG. 2 shows a configuration example of the timing control circuit 21. As shown in the figure, in this embodiment, an overall control circuit 31 is provided, the overall control circuit 31 is controlled by the CPU 1, and the R light illumination control circuit 3 is provided.
2, G light illumination control circuit 33, and B light illumination control circuit 3
4 is controlled. R light illumination control circuit 3
2, G light illumination control circuit 33, and B light illumination control circuit 3
4 controls the lighting drive circuit 5, and the lighting device 6
Then, R light, G light, or B light is generated to illuminate the document.

【0026】また、全体制御回路31は、CCD制御回
路35、A/Dタイミング制御回路36、およびRAM
制御回路37をそれぞれ制御するようになされている。
CCD制御回路35はCCD駆動回路7を制御し、A/
D変換タイミング制御回路36はA/D変換回路9を制
御するようになされている。また、RAM制御回路37
は、内部にアドレス切換回路を内蔵しており、RAM2
3へのデータの書き込みを制御するようになされてい
る。
The overall control circuit 31 includes a CCD control circuit 35, an A / D timing control circuit 36, and a RAM.
Each of the control circuits 37 is controlled.
The CCD control circuit 35 controls the CCD drive circuit 7,
The D conversion timing control circuit 36 controls the A / D conversion circuit 9. In addition, the RAM control circuit 37
Has a built-in address switching circuit, and RAM2
It is designed to control the writing of data to the data.

【0027】次に、図3のフローチャートと図4のタイ
ミングチャートを参照して、その動作について説明す
る。最初にステップS1において、CPU1は、R,
G,Bの各光の照明時間をタイミング制御回路21に設
定する処理を実行する。即ち、タイミング制御回路21
の全体制御回路31は、CPU1より、R,G,Bの各
光の照明時間が入力されたとき、これらの値を、R光照
明制御回路32、G光照明制御回路33、またはB光照
明制御回路34にそれぞれ供給し、記憶させる。
Next, the operation will be described with reference to the flowchart of FIG. 3 and the timing chart of FIG. First, in step S1, the CPU 1 executes R,
A process of setting the illumination time of each light of G and B in the timing control circuit 21 is executed. That is, the timing control circuit 21
When the illumination time of each light of R, G, B is input from the CPU 1, the overall control circuit 31 of FIG. 3 sets these values to the R light illumination control circuit 32, the G light illumination control circuit 33, or the B light illumination. It is supplied to the control circuit 34 and stored therein.

【0028】次にステップS2に進み、CPU1は、ラ
イン開始トリガ信号(図4(a))を全体制御回路31
に供給する。全体制御回路31は、この信号が入力され
たとき、以後、CPU1からの指令から独立して、次の
ようにして、R,G,Bの画像データの取り込み処理を
実行する。
Next, in step S2, the CPU 1 sends the line start trigger signal (FIG. 4A) to the overall control circuit 31.
Supply to. When this signal is input, the overall control circuit 31 executes the R, G, and B image data fetching processing as follows, independently of the instruction from the CPU 1.

【0029】即ち、全体制御回路31は、最初にR光照
明制御回路32を制御し、照明駆動回路5を介して照明
装置6を駆動して、原稿にRの光を照明させる(図4
(b))。その結果、このR光の露光時間だけ、CCD
8にRの画像が蓄積されることになる。そして、R光照
明制御回路32は、ステップS1において設定されたR
光露光時間が経過したタイミングにおいて、R光の照明
を終了させる。
That is, the overall control circuit 31 first controls the R light illumination control circuit 32 and drives the illumination device 6 via the illumination drive circuit 5 to illuminate the document with R light (FIG. 4).
(B)). As a result, only the exposure time of this R light, CCD
The image of R will be accumulated in 8. Then, the R-light illumination control circuit 32 sets the R-light illumination control circuit 32 to the R-light illumination control circuit 32 set in step S1.
The illumination of the R light is terminated at the timing when the light exposure time has elapsed.

【0030】この終了信号は、G光照明制御回路33に
供給される。G光照明制御回路33は、この終了信号の
入力を受けたとき、照明駆動回路5を介して照明装置6
を駆動し、Gの光を発生させ、原稿に照明させる。これ
により、CCD8には、G光の光に対応する画像が蓄積
され始める(図4(c))。
This end signal is supplied to the G light illumination control circuit 33. When the G light illumination control circuit 33 receives the input of the end signal, the G light illumination control circuit 33 transmits the illumination device 6 via the illumination drive circuit 5.
Is driven to generate G light and illuminate the document. As a result, the image corresponding to the G light starts to be accumulated in the CCD 8 (FIG. 4C).

【0031】一方、全体制御回路31は、R光照明制御
回路32がR光の照明を終了させたとき、CCD制御回
路35を制御し、CCD駆動回路7を介してCCD8を
駆動し、CCD8に取り込まれたRの画像信号を読み出
させ、A/D変換回路9に出力させる(図4(e))。
また、全体制御回路31は、A/Dタイミング制御回路
36を介してA/D変換回路9を制御し、CCD8より
入力されたRの画像信号をA/D変換させる。
On the other hand, the overall control circuit 31 controls the CCD control circuit 35 when the R light illumination control circuit 32 finishes the illumination of the R light, drives the CCD 8 through the CCD drive circuit 7, and causes the CCD 8 to operate. The captured R image signal is read and output to the A / D conversion circuit 9 (FIG. 4 (e)).
Further, the overall control circuit 31 controls the A / D conversion circuit 9 via the A / D timing control circuit 36 to A / D convert the image signal of R input from the CCD 8.

【0032】さらにまた、全体制御回路31は、RAM
制御回路37を制御し、バス切換回路22にバスの切り
換えを行わせる。即ち、RAM23のバスを、A/D変
換回路9に接続させる。そして、A/D変換回路9より
出力されたRの画像データを、RAM制御回路37に内
蔵されているアドレス切換回路が指定するRAM23の
Rデータ用のアドレスに供給し、記憶させる(図4
(e))。
Furthermore, the overall control circuit 31 is a RAM
The control circuit 37 is controlled to cause the bus switching circuit 22 to switch buses. That is, the bus of the RAM 23 is connected to the A / D conversion circuit 9. The R image data output from the A / D conversion circuit 9 is supplied to the R data address of the RAM 23 designated by the address switching circuit incorporated in the RAM control circuit 37 and stored therein (FIG. 4).
(E)).

【0033】G光照明制御回路33は、このようにし
て、RAM23にRの画像データが転送されている期間
においても、G光の照明をそのまま継続する。そして、
ステップS1で設定されたG光照明時間が経過したと
き、G光照明制御回路33は、G光の照明を終了させ
る。この終了信号は、B光照明制御回路34に供給され
る。B光照明制御回路34は、この終了信号が入力され
たとき、照明駆動回路5を介して照明装置6を制御し、
Bの光を発生させ、原稿に照明させる(図4(d))。
In this way, the G light illumination control circuit 33 continues to illuminate the G light as it is even during the period when the R image data is transferred to the RAM 23. And
When the G light illumination time set in step S1 has elapsed, the G light illumination control circuit 33 ends the illumination of the G light. This end signal is supplied to the B light illumination control circuit 34. The B-light illumination control circuit 34 controls the illumination device 6 via the illumination drive circuit 5 when the end signal is input,
B light is generated to illuminate the document (FIG. 4 (d)).

【0034】このように、B光の照明が開始されたと
き、全体制御回路31は、CCD制御回路35を介して
CCD駆動回路7を駆動し、CCD8に取り込んだGの
画像データをA/D変換回路9に供給させる。そして、
A/Dタイミング制御回路36を介してA/D変換回路
9を制御し、CCD8より入力されたGの画像データを
A/D変換させる。
In this way, when the illumination of B light is started, the overall control circuit 31 drives the CCD drive circuit 7 via the CCD control circuit 35 to A / D the image data of G taken in the CCD 8. It is supplied to the conversion circuit 9. And
The A / D conversion circuit 9 is controlled via the A / D timing control circuit 36, and the G image data input from the CCD 8 is A / D converted.

【0035】また、このとき、RAM制御回路37は、
RAM23のG用のアドレスを指定し、A/D変換回路
9より出力されたGの画像データを、バス切換回路22
を介してRAM23のG用のアドレスに記憶させる(図
4(e))。
At this time, the RAM control circuit 37 is
The G image data output from the A / D conversion circuit 9 is designated by specifying the G address of the RAM 23, and the bus switching circuit 22
It is stored in the address for G of the RAM 23 via (FIG. 4 (e)).

【0036】以上のようにして、Gの画像データがRA
M23に転送されている期間においても、B光照明制御
回路34は、Bの光の照明を継続する。そして、ステッ
プS1において設定したB光照明時間が経過したとき、
B光照明制御回路34はB光の照明を終了させる。B光
の照明が終了されたとき、CCD制御回路35がCCD
駆動回路7を介してCCD8を制御し、それまで取り込
まれたBの画像データを読み出させ、A/D変換回路9
に供給させる。
As described above, the G image data is RA
The B light illumination control circuit 34 continues to illuminate the B light even during the period when the light is transferred to M23. When the B light illumination time set in step S1 has elapsed,
The B light illumination control circuit 34 ends the illumination of the B light. When the illumination of B light is completed, the CCD control circuit 35
The CCD 8 is controlled via the drive circuit 7 so that the B image data fetched so far is read out, and the A / D conversion circuit 9
To supply.

【0037】A/D変換回路9は、A/Dタイミング制
御回路36に制御され、入力されたBの画像信号をA/
D変換し、バス切換回路22を介してRAM23に転送
させる。このとき、RAM制御回路37は、RAM23
のB用データのアドレスを指定する。このため、Bの画
像データがRAM23の所定のアドレスに転送、記憶さ
れる(図4(e))。
The A / D conversion circuit 9 is controlled by the A / D timing control circuit 36 to A / D convert the input B image signal.
It is D-converted and transferred to the RAM 23 via the bus switching circuit 22. At this time, the RAM control circuit 37 causes the RAM 23 to
Specify the address of the B data. Therefore, the image data of B is transferred and stored in a predetermined address of the RAM 23 (FIG. 4 (e)).

【0038】以上のようにして、RAM23に1ライン
分のR,GおよびBの画像データが記憶されることにな
るが、その処理は、ハード的にCPU1と独立したタイ
ミング制御回路21により制御される。
As described above, the R, G and B image data for one line is stored in the RAM 23, and the processing is controlled by the timing control circuit 21 which is hardware independent from the CPU 1. It

【0039】一方、図3に戻って、ステップS2におい
て、ライン開始トリガ信号を全体制御回路31に出力し
た後、ステップS3に進み、CPU1は、RAM3に1
ライン分のR,G,Bデータが記憶されているか否かを
判定する。いまの場合、原稿の最初のラインのデータが
読み取られ、RAM23に記憶されただけであるので、
RAM3にはまだデータが記憶されていない。従って、
この場合においては、ステップS6に進み、Bデータの
A/D変換が終了しているか否かを判定する。Bデータ
のA/D変換がまだ終了していない場合においては、終
了するまで待機し、終了したとき、ステップS7に進
み、RAM23に記憶した画像データを、RAM3にD
MA転送させる。
On the other hand, returning to FIG. 3, in step S2, after the line start trigger signal is output to the overall control circuit 31, the process proceeds to step S3, and the CPU 1 stores 1 in the RAM 3.
It is determined whether or not R, G, B data for the line is stored. In the present case, since the data of the first line of the document is read and stored in the RAM 23,
No data is stored in the RAM 3 yet. Therefore,
In this case, the process proceeds to step S6, and it is determined whether the A / D conversion of the B data is completed. If the A / D conversion of the B data is not yet completed, the process waits until it is completed, and when the conversion is completed, the process proceeds to step S7, and the image data stored in the RAM 23 is transferred to the RAM 3 in the D format.
The MA is transferred.

【0040】即ち、CPU1は、このとき、DMAコン
トローラ24に制御信号を出力し、バスの管理をDMA
コントローラ24に引き渡す。また、バス切換回路22
を制御し、RAM23に接続されているバスを、RAM
3に接続させる。DMAコントローラ24は、CPU1
からバスの管理を引き受けた後、RAM23を制御し、
そこに記憶されている1ライン分のR,GおよびBの画
像データを、バス切換回路22を介してRAM3にDM
A転送させる。この転送が終了した後、DMAコントロ
ーラ24は、バスの管理を再びCPU1に引き渡す。
That is, at this time, the CPU 1 outputs a control signal to the DMA controller 24 to manage the bus by the DMA.
Hand over to the controller 24. In addition, the bus switching circuit 22
The bus connected to the RAM 23 to the RAM
Connect to 3. The DMA controller 24 is the CPU 1
After taking control of the bus from
The R, G and B image data for one line stored therein is DM-stored in the RAM 3 via the bus switching circuit 22.
A is transferred. After this transfer is completed, the DMA controller 24 transfers the bus management to the CPU 1 again.

【0041】第2ライン目以降のラインを読み取ってい
る場合においては、ステップS3において、RAM3
に、直前に読み取られた1ライン分の画像データが記憶
されていると判定される。そこで、この場合において
は、ステップS3からステップS4に進み、CPU1
は、RAM3に記憶されている画像データを処理する。
この処理としては、データの平均化、エッジ強調処理な
どが考えられる。あるいはまた、ホストコンピュータ1
3からの指令に対応して、R,G,Bの成分のうち、所
定の成分を強調する処理などが考えられる。
When the second and subsequent lines are being read, the RAM 3 is read in step S3.
Then, it is determined that the image data for one line read immediately before is stored. Therefore, in this case, the process proceeds from step S3 to step S4, and the CPU 1
Processes the image data stored in the RAM 3.
As this processing, data averaging, edge enhancement processing, etc. can be considered. Alternatively, the host computer 1
In response to the command from 3, the process of emphasizing a predetermined component among the R, G, B components can be considered.

【0042】このような処理が完了した後、次にステッ
プS5に進み、外部装置へのデータ転送処理が実行され
る。即ち、CPU1は、RAM3に記憶されている処理
が終了したデータを、バスを介してインタフェース制御
回路4に供給し、さらにホストコンピュータ13に転送
する。
After the above processing is completed, the process proceeds to step S5, and the data transfer processing to the external device is executed. That is, the CPU 1 supplies the processed data stored in the RAM 3 to the interface control circuit 4 via the bus and further transfers the data to the host computer 13.

【0043】このようにして、RAM3に記憶された処
理済みデータをホストコンピュータ13に転送した後、
ステップS6に進み、現在処理中のラインの画像データ
のうち、最後のBの画像データのA/D変換処理が終了
するまで待機し、処理が終了したとき、上述したように
して、RAM23に記憶された1ライン分のR,G,B
の画像データを、RAM3にDMA転送させる。そし
て、このDMA転送が完了したとき、CPU1は、モー
タ駆動回路10を介してモータ11を駆動し、原稿を1
ライン分だけ移動させる。そして、その移動された新た
なラインの読み取り動作が、上述した場合と同様にして
実行される。
In this way, after transferring the processed data stored in the RAM 3 to the host computer 13,
The process proceeds to step S6 and waits until the A / D conversion process of the last B image data of the image data of the line currently being processed is completed, and when the process is completed, it is stored in the RAM 23 as described above. One line of R, G, B
The image data of is transferred to the RAM 3 by DMA. Then, when this DMA transfer is completed, the CPU 1 drives the motor 11 via the motor drive circuit 10 to set the original to 1
Move only the line. Then, the reading operation of the moved new line is executed in the same manner as in the case described above.

【0044】以上の動作をまとめて表すと、図5に示す
ようになる。即ち、タイミング制御回路21は、照明装
置6により、R,G,Bの光で原稿を順次照明させる。
そして、Gの光の露光が行われている期間において、既
に取り込まれたRの画像データをA/D変換し、RAM
23に転送し、記憶させる。同様に、Bの露光が行われ
ている期間において、その直前にCCD8に取り込まれ
ているGの光の画像データをA/D変換し、RAM23
に転送し、記憶させる。Bの露光は最後の露光であるた
め、その露光が完了したとき、そのデータがCCD8か
らRAM23に転送され、記憶される。
The above operation is summarized as shown in FIG. That is, the timing control circuit 21 causes the illumination device 6 to sequentially illuminate the document with R, G, and B lights.
Then, while the G light is being exposed, the already captured R image data is A / D converted,
23, and store. Similarly, while the B exposure is being performed, the image data of the G light captured in the CCD 8 immediately before that is A / D converted, and the RAM 23
Transfer to and store. Since the B exposure is the last exposure, when the exposure is completed, the data is transferred from the CCD 8 to the RAM 23 and stored therein.

【0045】このようにして、タイミング制御回路21
の制御の下に、R,G,Bの各色の画像データの取り込
みがRAM23に対して行われた後、CPU1は、この
RAM23に記憶された1ライン分のR,G,Bの画像
データをRAM3に転送し、記憶させる。そして、この
転送が完了した後、モータ駆動回路10を介してモータ
11を制御し、原稿を1ライン分だけ移動させる。そし
て、新たなラインについて、タイミング制御回路21が
読み込み動作を実行している間に、CPU1は、RAM
3に記憶されている1ライン分のR,G,Bの画像デー
タを処理し、処理が終了したとき、そのデータを、イン
タフェース制御回路4を介してホストコンピュータ13
に転送する。
In this way, the timing control circuit 21
After the image data of each color of R, G, B is fetched into the RAM 23 under the control of 1, the CPU 1 stores the image data of R, G, B for one line stored in the RAM 23. It is transferred to the RAM 3 and stored. After this transfer is completed, the motor 11 is controlled via the motor drive circuit 10 to move the document by one line. Then, while the timing control circuit 21 is executing the read operation for the new line, the CPU 1
When the image data of R, G, B for one line stored in the memory 3 is processed and the processing is completed, the data is transmitted via the interface control circuit 4 to the host computer 13
Transfer to.

【0046】このように、タイミング制御回路21によ
る制御が行われている期間に、並列的にCPU1による
制御が実行されるため、ホストコンピュータ13に1ラ
イン分のR,G,Bデータを転送する時間が少なくて済
む。
As described above, since the control by the CPU 1 is executed in parallel while the control by the timing control circuit 21 is being performed, one line of R, G, B data is transferred to the host computer 13. It takes less time.

【0047】例えば、インタフェース制御回路4の能力
に起因して、データの転送レートが遅くなったとして
も、R,G,Bの露光時間の合計の時間内であれば、実
際にホストコンピュータ13に1ライン分の画像データ
を転送するのに要する時間は遅くはならない。
For example, even if the data transfer rate slows down due to the capability of the interface control circuit 4, if it is within the total exposure time of R, G, and B, the host computer 13 is actually The time required to transfer the image data for one line is not delayed.

【0048】尚、以上においては、R,GまたはBの光
を発生し、原稿を照明するようにしたが、白色光で原稿
を照明し、R,G,Bのフィルタを切り替えて、R,
G,Bの画像データを得るようにすることもできる。
In the above description, the R, G or B light is generated to illuminate the original document. However, the original document is illuminated with white light and the R, G and B filters are switched to change the R, G and B filters.
It is also possible to obtain G and B image data.

【0049】[0049]

【発明の効果】以上の如く請求項1に記載の画像読み取
り装置によれば、変換手段から第1の記憶手段への画像
データの転送を制御する制御手段と、第2の記憶手段に
記憶された画像データを処理する処理手段とを、別個の
構成としたので、簡単な構成で、コストをそれほど高く
することなく、迅速に画像データを転送することが可能
となる。
As described above, according to the image reading apparatus of the first aspect, the control means for controlling the transfer of the image data from the converting means to the first storing means and the second storing means are stored. Since the processing means for processing the image data is configured separately, it is possible to quickly transfer the image data with a simple configuration without increasing the cost so much.

【0050】また、請求項2に記載の画像読み取り方法
によれば、第2のメモリに記憶された画像データを処理
している期間に、新たなラインの画像の読み取りが並列
的に行われるため、迅速に画像データを読み取り、転送
することが可能となる。
Further, according to the image reading method of the second aspect, the reading of the image of the new line is performed in parallel while the image data stored in the second memory is being processed. It is possible to quickly read and transfer image data.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の画像読み取り装置の一実施例の構成を
示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of an image reading apparatus of the present invention.

【図2】図1の実施例のタイミング制御回路21の構成
を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a timing control circuit 21 of the embodiment shown in FIG.

【図3】図1の実施例の動作を説明するフローチャート
である。
FIG. 3 is a flowchart illustrating the operation of the embodiment of FIG.

【図4】図2の実施例の動作を説明するタイミングチャ
ートである。
FIG. 4 is a timing chart explaining the operation of the embodiment of FIG.

【図5】図1の実施例の動作を説明するタイミングチャ
ートである。
5 is a timing chart explaining the operation of the embodiment of FIG.

【図6】従来の画像読み取り装置の一例の構成を示すブ
ロック図である。
FIG. 6 is a block diagram showing a configuration of an example of a conventional image reading apparatus.

【図7】図6の例の動作を説明するフローチャートであ
る。
FIG. 7 is a flowchart illustrating an operation of the example of FIG.

【図8】図6の例の動作を説明するタイミングチャート
である。
FIG. 8 is a timing chart illustrating the operation of the example of FIG.

【図9】図6の例の動作を説明するタイミングチャート
である。
9 is a timing chart explaining the operation of the example of FIG.

【符号の説明】[Explanation of symbols]

1 CPU 2 ROM 3 RAM 4 インタフェース制御回路 5 照明駆動回路 6 照明装置 7 CCD駆動回路 8 CCD 9 A/D変換回路 10 モータ駆動回路 11 モータ 12 タイマ 13 ホストコンピュータ 21 タイミング制御回路 22 バス切換回路 23 RAM 24 DMAコントローラ 1 CPU 2 ROM 3 RAM 4 Interface control circuit 5 Lighting drive circuit 6 Lighting device 7 CCD drive circuit 8 CCD 9 A / D conversion circuit 10 Motor drive circuit 11 Motor 12 Timer 13 Host computer 21 Timing control circuit 22 Bus switching circuit 23 RAM 24 DMA controller

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年6月7日[Submission date] June 7, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Name of item to be corrected] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】次に、図7のフローチャートと図8のタイ
ミングチャートを参照して、その動作について説明す
る。最初にステップS11において、R光照明時間の計
測が開始されるとともに、R光照明が開始される。即
ち、CPU1は、照明駆動回路5を制御し、照明装置6
にRの光を発生させ、原稿に照射させる。また、このと
き、CPU1は、タイマ12を制御し、Rの光の露光時
間の計測を開始させる。
Next, the operation will be described with reference to the flowchart of FIG. 7 and the timing chart of FIG. First, in step S11, the measurement of the R light illumination time is started and the R light illumination is started. That is, the CPU 1 controls the illumination drive circuit 5, and the illumination device 6
The R light is generated and is irradiated on the document. At this time, the CPU 1 also controls the timer 12 to start measuring the exposure time of the R light.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0030[Name of item to be corrected] 0030

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0030】この終了信号は、R光照明制御回路32か
G光照明制御回路33に供給される。G光照明制御回
路33は、この終了信号の入力を受けたとき、照明駆動
回路5を介して照明装置6を駆動し、Gの光を発生さ
せ、原稿に照明させる。これにより、CCD8には、G
光の光に対応する画像が蓄積され始める(図4
(c))。
This end signal is sent from the R light illumination control circuit 32.
To the G light illumination control circuit 33. Upon receiving the input of the end signal, the G light illumination control circuit 33 drives the illumination device 6 via the illumination drive circuit 5 to generate G light and illuminate the document. As a result, the CCD 8 has G
The image corresponding to the light of light begins to be accumulated (Fig. 4
(C)).

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0033[Correction target item name] 0033

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0033】G光照明制御回路33は、このようにし
て、RAM23にRの画像データが転送されている期間
においても、G光の照明をそのまま継続する。そして、
ステップS1で設定されたG光照明時間が経過したと
き、G光照明制御回路33は、G光の照明を終了させ
る。この終了信号は、G光照明制御回路33からB光照
明制御回路34に供給される。B光照明制御回路34
は、この終了信号が入力されたとき、照明駆動回路5を
介して照明装置6を制御し、Bの光を発生させ、原稿に
照明させる(図4(d))。
In this way, the G light illumination control circuit 33 continues to illuminate the G light as it is even during the period when the R image data is transferred to the RAM 23. And
When the G light illumination time set in step S1 has elapsed, the G light illumination control circuit 33 ends the illumination of the G light. This end signal is supplied from the G light illumination control circuit 33 to the B light illumination control circuit 34. B light illumination control circuit 34
When this end signal is input, controls the illumination device 6 via the illumination drive circuit 5 to generate the light of B and illuminate the document (FIG. 4 (d)).

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図7[Name of item to be corrected] Figure 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図7】 [Figure 7]

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 原稿を照明する照明手段と、 前記照明手段により照明されている前記原稿の、R,G
またはBの画像を順次読み取る読み取り手段と、 前記読み取り手段が出力する画像信号をA/D変換する
変換手段と、 前記変換手段によりA/D変換された画像データを一時
的に記憶する第1の記憶手段と、 前記変換手段から前記第1の記憶手段への画像データの
転送を制御する制御手段と、 前記第1の記憶手段より転送された画像データを記憶す
る第2の記憶手段と、 前記第1の記憶手段から前記第2の記憶手段への画像デ
ータの転送を制御するとともに、前記読み取り手段が前
記原稿を読み取っているとき、前記第2の記憶手段に記
憶された画像データを処理する処理手段とを備えること
を特徴とする画像読み取り装置。
1. An illumination unit for illuminating a document, and R, G of the document illuminated by the illumination unit.
Alternatively, a reading unit for sequentially reading B images, a conversion unit for A / D converting the image signal output by the reading unit, and a first storage unit for temporarily storing the image data A / D converted by the conversion unit Storage means, control means for controlling transfer of image data from the conversion means to the first storage means, second storage means for storing the image data transferred from the first storage means, The transfer of image data from the first storage unit to the second storage unit is controlled, and the image data stored in the second storage unit is processed while the reading unit is reading the original document. An image reading apparatus comprising: a processing unit.
【請求項2】 原稿の所定の1ラインの、R,Gまたは
Bのいずれかの色の画像を読み取り、 読み取られた画像の信号をA/D変換し、 A/D変換された画像データを第1のメモリに一時的に
記憶し、 R,GまたはBのいずれかの色の画像信号をA/D変換
し、前記第1のメモリに記憶している期間に、R,Gま
たはBのうちの他の色の画像を読み取る動作を開始し、 1ライン分のR,GおよびBのすべての色の画像データ
が、前記第1のメモリに記憶されたとき、1ライン分の
R,GおよびBのすべての色の画像データを第2のメモ
リに転送し、 前記第2のメモリへの画像データの転送が完了したと
き、前記原稿の読み取りラインを変更し、 前記原稿の読み取りラインが変更されたとき、前記第2
のメモリに記憶された画像データを処理し、 前記第2のメモリに記憶された画像データを処理してい
る期間に、前記原稿の変更されたラインの画像の読み取
りを開始することを特徴とする画像読み取り方法。
2. A predetermined one line of an original document is read in an image of any color of R, G or B, the read image signal is A / D converted, and the A / D converted image data is read. The image signal of any one of R, G, and B colors is temporarily stored in the first memory, A / D converted, and stored in the first memory. When an operation of reading an image of another color among them is started, and image data of all colors of R, G and B for one line is stored in the first memory, R, G for one line is stored. And the image data of all colors B are transferred to the second memory, and when the transfer of the image data to the second memory is completed, the reading line of the original is changed, and the reading line of the original is changed. When the second
Image data stored in the second memory is processed, and reading of the image of the changed line of the document is started during the period in which the image data stored in the second memory is processed. Image reading method.
【請求項3】 前記第2のメモリに記憶された画像デー
タを処理した後、前記原稿の変更されたラインの読み取
りが行われている期間に、前記処理した画像データを外
部装置に転送することを特徴とする請求項2に記載の画
像読み取り方法。
3. After processing the image data stored in the second memory, transferring the processed image data to an external device during a period in which a changed line of the document is being read. The image reading method according to claim 2.
JP5266699A 1993-10-26 1993-10-26 Device and method for reading picture Pending JPH07123221A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5266699A JPH07123221A (en) 1993-10-26 1993-10-26 Device and method for reading picture
TW83109661A TW249853B (en) 1993-10-26 1994-10-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5266699A JPH07123221A (en) 1993-10-26 1993-10-26 Device and method for reading picture

Publications (1)

Publication Number Publication Date
JPH07123221A true JPH07123221A (en) 1995-05-12

Family

ID=17434459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5266699A Pending JPH07123221A (en) 1993-10-26 1993-10-26 Device and method for reading picture

Country Status (2)

Country Link
JP (1) JPH07123221A (en)
TW (1) TW249853B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227607A (en) * 2007-03-08 2008-09-25 Seiko Epson Corp Image reader, its control method and its program
JP2009005309A (en) * 2007-06-25 2009-01-08 Pfu Ltd Image reader and its control method
JP2012060690A (en) * 2011-12-26 2012-03-22 Pfu Ltd Image reader

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227607A (en) * 2007-03-08 2008-09-25 Seiko Epson Corp Image reader, its control method and its program
JP2009005309A (en) * 2007-06-25 2009-01-08 Pfu Ltd Image reader and its control method
JP2012060690A (en) * 2011-12-26 2012-03-22 Pfu Ltd Image reader

Also Published As

Publication number Publication date
TW249853B (en) 1995-06-21

Similar Documents

Publication Publication Date Title
US5457547A (en) Original image reading apparatus
EP1892664B1 (en) Image processing device and method
JP4220883B2 (en) Frame grabber
US8016423B2 (en) Projection device for image projection with document camera device connected thereto, projection method, and storage medium
KR20040077499A (en) Camera device and the starting method of camera device, program thereof
JP2003204471A (en) Device and method for capturing digital image
JPH07123221A (en) Device and method for reading picture
JP2003032539A (en) Camera mount device
JP2003132007A (en) Method for bus control, apparatus thereof and digital camera
JP3604832B2 (en) Visual recognition method
JP2005078608A (en) Image processor and image processing method
JP2001268413A (en) Digital camera device
JP4785309B2 (en) Image recording apparatus, image recording method, computer-readable storage medium, and computer program
JP4935539B2 (en) Document camera apparatus, image processing method and program
JPH01109874A (en) Picture processing controller
JP2007097043A (en) Apparatus for outputting photographed image, and method and program for controlling photographing of same
JP2001101416A (en) Device and method for processing image and inspecting method
JP4253096B2 (en) Data transfer device, data transfer method, camera module, camera
JP3697039B2 (en) Image forming apparatus and image processing setting method
KR100280325B1 (en) Digital still camera capable of connecting or disconcerting multi feature card and method thereof
JPH11112848A (en) Memory card and camera device provided with the same
JPH10224685A (en) Digital camera and its external device
JP2001169034A (en) Image input device, controlling method of image input device and storage device
JPH10213854A (en) Picture reader
JPH08101905A (en) Data processor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021209