JPH07121236A - Positioning control unit - Google Patents

Positioning control unit

Info

Publication number
JPH07121236A
JPH07121236A JP5287612A JP28761293A JPH07121236A JP H07121236 A JPH07121236 A JP H07121236A JP 5287612 A JP5287612 A JP 5287612A JP 28761293 A JP28761293 A JP 28761293A JP H07121236 A JPH07121236 A JP H07121236A
Authority
JP
Japan
Prior art keywords
signal
circuit
speed
pulse
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5287612A
Other languages
Japanese (ja)
Other versions
JP3314793B2 (en
Inventor
Kenji Hirose
謙次 広瀬
Akiho Hasuo
顕穂 蓮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP28761293A priority Critical patent/JP3314793B2/en
Publication of JPH07121236A publication Critical patent/JPH07121236A/en
Application granted granted Critical
Publication of JP3314793B2 publication Critical patent/JP3314793B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Position Or Direction (AREA)

Abstract

PURPOSE:To increase a speed loop gain and a position loop gain by complementing discontinuity due to the quantization of a command signal for a position and a feedback signal for the position on an analog basis and supplying a continuous quantity without any jump. CONSTITUTION:This positioning control circuit is equipped with a position command arithmetic circuit 1 which outputs arithmetic command pulses and a position command complementing signal for complementing the arithmetic command pulses, a pulse shaping direction decision circuit 2 which shapes the waveform of the two-phase signal of a 90 deg. phase difference of an encoder and decides the direction, a deviation counter 3 which calculates the deviation quantity between the arithmetic pulses and feedback pulses, a feedback pulse complementing signal circuit 5 which complements the feedback pulses and makes the detection quantity of the position continuous, a 1st speed arithmetic circuit 6, a 2nd speed arithmetic circuit 7, a low-speed/high-speed rotation switching circuit 8, etc. A digital signal is D/A-converted through the operation of them to eliminate staircase-shaped variation in speed command value which is caused by analog quantity conversion, and the speed command value can be made continuous.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パルス列入力型位置決
め制御装置に関し、とくに、位置決め整定時間の短縮
と、超低回転速度での滑らかな運転を可能とする、位置
決め制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse train input type positioning control device, and more particularly to a positioning control device which can shorten the positioning settling time and enable smooth operation at an ultra-low rotational speed.

【0002】[0002]

【従来の技術】図16は、従来の位置決め制御装置の代
表例を示したものである。100は主回路、101は整
流器部、102は平滑コンデンサ、103はインバータ
部、104はDCCT(直流変流器)、105は電流検
出回路、106はPWM(パルス幅変調)回路、107
はベース駆動回路、108、109は乗算器、110は
電流分配回路、111、112、113は電流アンプ、
114、115は加算器、116、117は反転アン
プ、118は同期モータ、119はエンコーダである。
位置決め制御信号としては、インクリメンタルな指令パ
ルスとモータの回転方向を指示する回転方向指令が与え
られる。また、位置の検出量としては、モータ軸に結合
されたインクリメンタル形のエンコーダのフィードバッ
クパルスによって与えられる。指令パルスとフィードバ
ックパルスの偏差量は、D/A変換器を介して、速度ア
ンプの速度指令値となる。エンコーダのフィードバック
パルスは90°位相差の2相パルスであり、これをf/
V変換することによって速度アンプへの速度フィードバ
ック信号が得られる。
2. Description of the Related Art FIG. 16 shows a typical example of a conventional positioning control device. 100 is a main circuit, 101 is a rectifier unit, 102 is a smoothing capacitor, 103 is an inverter unit, 104 is a DCCT (direct current transformer), 105 is a current detection circuit, 106 is a PWM (pulse width modulation) circuit, 107
Is a base drive circuit, 108 and 109 are multipliers, 110 is a current distribution circuit, 111, 112 and 113 are current amplifiers,
114 and 115 are adders, 116 and 117 are inverting amplifiers, 118 is a synchronous motor, and 119 is an encoder.
As the positioning control signal, an incremental command pulse and a rotation direction command for instructing the rotation direction of the motor are given. The position detection amount is given by a feedback pulse of an incremental encoder connected to the motor shaft. The deviation amount between the command pulse and the feedback pulse becomes the speed command value of the speed amplifier via the D / A converter. The encoder feedback pulse is a two-phase pulse with a 90 ° phase difference.
By performing V conversion, a velocity feedback signal to the velocity amplifier can be obtained.

【0003】[0003]

【発明が解決しようとする課題】従来の装置では、以下
に示す問題点がある。 (1)速度ループゲイン、位置ループゲインを高くした
場合、モータの滑らかな回転が損なわれ、モータが振動
的になる。 (2)さらに、サーボロック状態で1パルスの微小な振
動が発生することが避けられない。 (3)また、低回転速度において、f/V変換器の出力
信号はリップル分が増大するので、速度ループゲインを
高くできない。特に、エンコーダの分解能が低い場合、
例えば、1000〔パルス/rev〕以下程度の分解能
のエンコーダでは、リップルが大きい。 そこで、本発明は低回転速度での、f/V変換器の欠点
を除去し、速度ループと位置ループの高ゲイン化を可能
とし、かつ、モータ停止時(サーボロック時)でも1パ
ルスの微振動を発生しない、高ゲインで整定時間の短
い、高精度の位置決め制御装置を提供することを目的と
する。
The conventional apparatus has the following problems. (1) When the velocity loop gain and the position loop gain are increased, smooth rotation of the motor is impaired and the motor becomes vibrating. (2) Further, it is unavoidable that a minute vibration of one pulse is generated in the servo lock state. (3) Further, at a low rotation speed, the output signal of the f / V converter has an increased ripple component, so that the speed loop gain cannot be increased. Especially when the encoder resolution is low,
For example, an encoder having a resolution of about 1000 [pulses / rev] or less has a large ripple. Therefore, the present invention eliminates the disadvantages of the f / V converter at a low rotation speed, enables a high gain of the speed loop and the position loop, and allows a slight pulse of 1 pulse even when the motor is stopped (at the servo lock). It is an object of the present invention to provide a highly accurate positioning control device that does not generate vibration, has a high gain, and has a short settling time.

【0004】[0004]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明はモータ軸に取り付けられ、90°位相差
を有する2相正弦波を出力するエンコーダからの位置フ
ィードバック信号と位置指令パルスとの偏差量を速度指
令とし、前記エンコーダからの速度フィードバック信号
との偏差に応じて前記モータを速度制御するようにした
位置決め制御装置において、前記位置指令パルスのパル
ス周期から速度を演算するパルス周期速度演算回路と、
このパルス周期速度演算回路の出力を積分して位置指令
補完信号を得る積分回路と、前記エンコーダからの信号
をもとにアナログ補完信号が生成されるフィードバック
パルス補完信号回路と、前記エンコーダからの信号をも
とに速度フィードバック信号を演算する第1および第2
の速度演算回路と、低速時は第1の速度演算回路を高速
時は第2の速度演算回路を選択する切り替え回路とを備
え、前記速度指令に前記位置指令補完信号と前記フィー
ドバックパルス補完回路の出力信号とを加算するもので
ある。
In order to solve the above problems, the present invention is directed to a position feedback signal and a position command pulse from an encoder mounted on a motor shaft and outputting a two-phase sine wave having a 90 ° phase difference. In the positioning control device, in which the amount of deviation between the position control pulse and the speed feedback signal from the encoder is used to control the speed of the motor, a pulse cycle for calculating the speed from the pulse cycle of the position command pulse A speed calculation circuit,
An integrating circuit that integrates the output of the pulse cycle speed calculating circuit to obtain a position command complementing signal, a feedback pulse complementing signal circuit that generates an analog complementing signal based on the signal from the encoder, and a signal from the encoder 1st and 2nd which calculates a velocity feedback signal based on
And a switching circuit for selecting the first speed calculation circuit at low speed and the second speed calculation circuit at high speed, and the speed command includes the position command complement signal and the feedback pulse complement circuit. The output signal is added.

【0005】[0005]

【作用】上記手段により、ディジタル信号をD/A変換
し、アナログ量に変換する場合に生ずる速度指令値の階
段状の変化を無くし、速度アンプに入力される速度指令
値を、連続化することができるので、モータの動きが滑
らかとなる。また、低回転速度でもリップルの少ない速
度フィードバック信号を得ることができるので、f/V
変換器の低回転速度でのリップルの増大による欠点、す
なわち速度アンプのゲインが上げられないと言う問題点
を除去することができる。したがって、位置信号のアナ
ログ補完による相乗効果とにより、位置ループゲインの
大幅な高ゲイン化が可能となる。
By the above means, the stepwise change of the speed command value that occurs when the digital signal is D / A converted and converted into the analog amount is eliminated, and the speed command value input to the speed amplifier is made continuous. As a result, the movement of the motor becomes smooth. Further, since a speed feedback signal with less ripple can be obtained even at a low rotation speed, f / V
It is possible to eliminate the drawback due to the increase of the ripple at a low rotation speed of the converter, that is, the problem that the gain of the speed amplifier cannot be increased. Therefore, the position loop gain can be significantly increased due to the synergistic effect of analog complementation of the position signal.

【0006】[0006]

【実施例】以下、本発明の実施例について説明する。図
1は図16の一点鎖線で囲んだ部分の、従来の位置決め
制御回路部に対する、本発明の実施例を示す位置決め制
御回路を示す図である。図において、1は指令パルスと
回転方向指令を入力として、新たに生成した入力指令パ
ルスに対応した、演算指令パルスと演算指令パルスを補
完する位置指令補完信号を出力する位置指令演算回路、
2はエンコーダの90°位相差の2相信号(ここでは、
SINθe、COSθeの正弦波の2相信号)を波形整
形し、かつ、回転方向を判別するパルス整形方向判別回
路、3は演算指令パルスとフィードバックパルスの偏差
量を演算する偏差カウンタ、4は偏差カウンタの値をア
ナログ量に変換するD/A変換器、5はエンコーダから
のフィードバックパルスを補完し、位置の検出量を連続
化するフィードバックパルス補完信号回路である。6は
低回転速度検出用の第1の速度演算回路、7は高回転速
度での速度検出を行なう第2の速度演算回路で、これは
従来公知のf/V変換器によって構成されている。ま
た、8は高速か低速かを判別して、切り替えスイッチ9
を制御する低速/高速回転切替回路である。本発明に係
わる主要な制御回路は位置指令演算回路1、フィードバ
ックパルス補完信号回路5、第1の速度演算回路6であ
る。以下に、これらの詳細構成をさらに説明する。図2
は位置指令演算回路1の詳細ブロック図である。11は
指令パルスと回転方向指令を同期化するパルス符号同期
化回路である。この回路では、回転方向指令のみ変化し
てもそのままでは受け付けず、指令パルスが印加された
時点で回転方向指令が有効となるように、指令パルスと
の同期を行なう。12はパルス整形回路で指令パルスを
所定のパルス幅に整形する。13は入力の指令パルスに
対し、位置指令演算回路の内部に生成する演算指令パル
スの追従遅れを補正するための、速度演算補正信号発生
回路である。14は入力の指令パルス数と演算指令パル
ス数が一致したところで、積分回路17の動作を停止す
る信号を与える積分演算停止信号発生回路である。15
は積分回路17の初期値をセットするプリセット信号発
生回路である。16は入力の指令パルス周期から速度を
演算するパルス周期速度演算回路である。17は速度信
号を積分して、位置の信号を得る積分回路である。18
〜20は比較器で、正転側および逆転側の演算指令パル
スを発生し、演算指令パルスの生成信号である積分回路
17の積分停止タイミングを与える。図3は図2のパル
ス周期速度演算回路16のさらに詳細なブロック図を示
したものである。21は基準電圧V0を指令パルスの印
加時点を出発点として積分を開始する積分回路である。
22は指令パルスに同期して、積分回路21の出力信号
INTEGをホールドするサンプル・ホールド回路であ
り、このホールド値SAMPはパルス周期の長さに比例
するものである。23は割算回路であり、その出力DI
Vはパルス周期の逆数であるから、そのときの速度に対
応した信号である。24は回転方向に応じて信号極性を
切り替え、速度信号の正転側および逆転側を指定する信
号極性切替回路である。この速度信号を積分すると、位
置の信号が得られる。入力の指令パルスの払い出しレー
トが上がると、速度信号のゲインの不適合により積分演
算が遅れ、演算指令パルスの追従遅れが発生する場合が
ある。この様な不具合が発生した場合の補償をするた
め、ゲイン補正回路25は速度信号のゲインを上げて、
次段に続く図2の積分回路17の入力を大きくして、位
置の演算スピードをアップする。図4はフィードバック
パルス補完信号回路5の詳細ブロック図である。本回路
は信号極性切替回路26、27、バイアス電圧設定器2
8、加算器29、30、スイッチ31、32、反転アン
プ33、インバータ34、65から構成されている。図
5は図1の第1の速度演算回路6の詳細ブロック図であ
る。本回路は微分回路35〜38、信号極性切替回路3
9〜42、絶対値回路43、44、比較器45、スイッ
チ46〜50およびインバータ51〜53より構成され
ている。図6はエンコーダ信号と各種制御信号の発生回
路のブロック図である。54、55は加算回路、56は
反転アンプ、57、58は係数器、59〜62は波形整
形回路で正弦波信号a〜dを方形波A〜Dに整形する。
また、63、64はEX−OR(排他的論理和)回路で
ある。図7は図6に示す各部出力信号波形を表したもの
である。図7において、a、bはエンコーダの出力信号
で、SINθe、COSθeなる2相の正弦波信号であ
る。cは信号aとbを加算して、21/2 で割ったもの
で、信号aに対して45°進みまたは遅れ位相となる。
dは信号aを反転アンプを介して信号bと加算して、2
1/2 で割ったものである。信号bに対して、45°進み
または遅れ位相となる。信号A〜Dは、信号a〜dをそ
れぞれ波形整形したものである。また、信号Eは信号A
とBのEX−ORを取ったものであり、信号Fは信号C
とDのEX−OR出力である。図8は、フィードバック
パルス補完信号回路の各部信号タイムチャートを示した
ものである。図4において、入力信号aを信号BのLレ
ベルのときに、入力信号極性が反転するように切り替え
ると、信号極性切替回路26の出力信号は図8のa1に
示すようになる。同様に入力信号bを信号AのHレベル
のときに切り替えると、信号極性切替回路27は制御信
号Lで入力信号の極性を反転するので、信号b1が得ら
れる。また、制御信号Eによって、信号a1にEがHレ
ベルのとき、SINθeの振幅電圧の2-1/2なる電圧を
加算し、EがLレベルのとき、−2-1/2なる電圧を加算
すると、加算器29の出力信号は信号a2となる。一
方、信号b1にはEがHのとき、−2-1/2なる電圧を加
算し、EがLのとき、2-1/2なる電圧を加算すると、信
号b2が得られる。さらに、信号a2とb2を制御信号
Fによって交互に選択して合成すると、スイッチ32の
出力Y1が得られる。ここで、FがHレベルのときに、
b2信号を選択し、FがLレベルのときに、a2信号を
選択する。Y1はフィードバックパルスによる離散的動
作の発生を抑制するためのフィードバックパルス補完信
号である。以下に、図9、図10によって、フィードバ
ックパルス補完信号の作用をさらに詳しく説明する。図
9のD/A信号は偏差カウンタ3の出力をD/A変換器
4を介して得られる出力波形である。ここでは、説明を
簡単にするため、フィードバックパルスのみが偏差カウ
ンタに入力されている場合を考える。A、Bはフィード
バック信号、fb−plsはA、B信号の立ち上がり、
立ち下がりエッジをカウントしている状況を示す。すな
わち、フィードバックパルスは4逓倍でカウントするも
のとする。Y1はフィードバックパルスの補完信号であ
る。偏差カウンタの溜りパルスが1パルスのとき、D/
A変換器の出力電圧を1としたとき、Y1の出力電圧が
+0.5および−0.5になるように速度アンプ10の
入力部で加算すると、これらの合成値は図9の信号p−
fbのように連続したものとなる。補完しない場合は、
点線のような段階状の信号である。また、図10は偏差
カウンタの値が零近傍の様子を示したものである。偏差
カウンタの値が零のとき、フィードバックパルスの1/
4周期の中心点でモータは停止することになり、通常の
偏差カウンタのみの構成のときに見られる±1パルスの
微振動が発生することがない。図11は第1の速度演算
回路の各部信号タイムチャートを示したものである。図
5において、信号a(=SINθe)を微分すると振幅
が回転速度に比例した90°進み位相の正弦波信号が得
られるが、この信号を制御信号BのLレベルで極性反転
すると図11に示す信号a3が得られる。同様にして、
信号b〜dを微分して、図5に示した各微分回路36〜
38の出力信号に対応した制御信号で、極性反転して同
期整流すると、図11の信号b3、c3、d3が得られ
る。また、信号a3とb3を制御信号FのHレベルでb
3を選択し、Lレベルでa3を選択すると、スイッチ4
8の出力信号はY2となる。さらに、信号c3とd3を
制御信号EのHレベルでc3を、Lレベルでd3を選択
するとスイッチ49の出力信号はY3となる。図5のス
イッチ46、47、絶対値回路43、44および比較器
45は上記の信号Y2とY3の信号を、さらに切り替え
選択する制御信号を作るための回路である。図5におい
て、信号aとbを制御信号FのHレベルで信号bを選択
し、Lレベルで信号aを選択すると、絶対値回路43の
出力信号は図11に示す信号X1となる。同様にして、
信号cとdを制御信号EのHレベルのときに信号cを選
択して、Lレベルのときに信号dを選択すると図11の
信号X2が得られる。信号X1とX2を比較器45を通
したときの出力は、X2の値がX1の値よりも大きいと
きに、Hレベルになるものとすれば、制御信号X3が得
られる。信号Y2およびY3を制御信号X3によって、
X3がHレベルのときにY2を選択し、Lレベルのとき
にY3を選択すると、スイッチ50の出力信号はY4と
なる。以上のようなa〜dの微分信号の選択論理によっ
て、低リップルの速度演算信号を得ることができる。微
分回路の直線性は、低回転速度の範囲に限定されるの
で、高回転速度の領域では、従来のf/v変換器の出力
信号を速度フィードバック信号とする。次に、図1、図
2の位置指令演算回路1の動作について述べる。この回
路のタイムチャートを図12〜図15に示す。図2にお
いて、指令パルスPULSEはパルス整形回路12に入
力され、図12のPLSのようなパルス幅が一定のパル
スに整形される。パルスPLSは速度演算補正信号発生
回路13とパルス周期速度演算回路16に導かれる。図
12のINTEG、SAMP、DIVなる信号は図2の
パルス周期速度演算回路16の動作を示したものであ
る。図3において、パルスPLSが入力すると、21の
積分回路はクリアーされる。また、サンプル・ホールド
回路22は積分回路21のクリアーされる一瞬前の値を
保持する。この保持された値は割算回路23を通って、
信号DIVを得る。このDIV信号は図2のパルス符号
同期化回路11の出力信号SNと速度演算補正信号発生
回路13からの信号ACCが変化しなければ、積分回路
17にそのまま入力され、DIV信号を積分する。DI
V信号は入力の指令パルスの周期が短いほど、その電圧
値が大きくなる。つまり、入力指令パルスレートに比例
した値となる。したがって、その積分値は位置に相当
し、入力指令パルスのパルス間の距離を演算補完した信
号である。図12のPOS信号がこの位置指令補完信号
である。積分回路17の動作をさらに詳しく説明する。
この積分回路17は積分演算停止信号発生回路14、プ
リセット信号発生回路15の各信号によって制御され
る。図12において、POS信号が比較器18の比較レ
ベル+Vに達すると、比較器18はCOMP−1なる信
号を発生する。同時に、プリセット信号発生回路15は
積分回路17を−Vの値にセットし、−Vを初期条件と
して、積分を開始する。POS信号が零になったとき、
この零点を検出する比較器20の出力と、PLS信号、
FP(またはRP)信号のパルス数が一致したことを検
出して、積分演算停止信号発生回路14が動作して、積
分回路17の動作を停止する。ここで、FP信号は比較
器18の出力信号COMP−1を整形し、パルス幅を一
定にしたものである。なお、FP信号は正転側指令パル
ス、RP信号は逆転側指令パルスに対応する演算指令パ
ルスであり、図1の偏差カウンタ3に導かれる。図13
は位置指令演算回路の別のタイミングを示したタイムチ
ャートである。ここでは、積分演算停止信号発生回路1
4の出力信号STOPと回転方向の切り替えタイミング
での積分回路17の出力POS、比較器19の出力CO
MP−2などを示している。パルス符号同期化回路11
は回転方向指令SIGNがたとえば、図13のSN信号
の部分の点で切り替わったとしても、次のパルスが入
る点までは前の信号状態を保持して図示の信号とな
る。SN信号が切り替わると、図3の信号極性切替回路
24が動作し、図2の積分回路17の入力電圧極性が反
転するので、図13に示すPOS信号は点で積分方向
を反転し、−V方向に進む。−Vの値に達すると比較器
19が動作して、出力信号COMP−2を発生する。と
同時に、プリセット信号発生回路15は積分回路17を
+Vにセットする。なお、正転側のときは、−Vにセッ
トする。+Vを初期条件としてマイナスの入力電圧を積
分して行くので、POS信号は零に向かう。零に達する
と、比較器20が動作し、その出力COMP−3とSN
信号とのEX−ORを取り、かつPLS信号と比較器1
9の出力COMP−2を整形したRP信号のパルス数が
一致したことを検出して、積分演算停止信号発生回路1
4はSTOP信号を発生する。積分停止の間、比較器2
0の出力は不安定となるが、信号のエッジでラッチを掛
ければ問題ない。図14は図3のゲイン補正回路25の
動作を表したものである。入力の指令パルスレートが速
くなると、演算指令パルスFP、RP信号の生成の遅れ
が発生する場合がある。指令パルスに対する追従スピー
ドを上げるため、ゲイン補正回路25で、積分回路17
への入力電圧を適当な値に修正してやれば、積分回路1
7の積分時間が速くなるので、演算指令パルスの生成も
速くなる。図2の速度演算補正信号発生回路13のPL
S信号と、FPまたRP信号を比較し、両者の差が大き
くなった場合にACCなる信号を発生して、図3に示す
ゲイン補正回路を制御する。図14はパルス差が2パル
スとなったときに、ゲインを1.5倍に上げた場合を示
している。DIVとPOS信号の点線で表したものがゲ
イン補正した場合の動作である。ゲイン補正しない場合
の演算指令パルスFPに対して、ゲイン補正した場合は
FP−C信号のように、その発生スピードがアップす
る。図15は位置指令補完信号POSの作用を示したも
のである。いま、説明を簡単にするために、偏差カウン
タ3には演算指令パルス(ここでは、FP信号)のみが
入力されているものとする。このとき、D/A変換器の
出力は、D/Aのように階段状の波形となる。偏差カウ
ンタの溜りパルスが1パルスのときに、D/A変換器の
出力電圧は1になるものとすれば、POS信号の正側お
よび負側のピーク電圧を+0.5、−0.5として図1
の速度アンプ10の入力部で、D/AとPOS信号を加
算する。この合成電圧はP−ref信号の実線で示した
ような連続した波形となる。
EXAMPLES Examples of the present invention will be described below. FIG. 1 is a diagram showing a positioning control circuit showing an embodiment of the present invention with respect to a conventional positioning control circuit portion in a portion surrounded by a dashed line in FIG. In the figure, reference numeral 1 denotes a position command calculation circuit which receives a command pulse and a rotation direction command and outputs a calculation command pulse and a position command complementation signal which complements the calculation command pulse, corresponding to a newly generated input command pulse,
2 is a two-phase signal with a 90 ° phase difference of the encoder (here,
SINθe, COSθe sine wave two-phase signal) waveform shaping and a pulse shaping direction determination circuit for determining the rotation direction, 3 is a deviation counter for calculating the deviation amount between the operation command pulse and the feedback pulse, and 4 is a deviation counter The D / A converter 5 for converting the value of A into an analog amount is a feedback pulse complementing signal circuit for complementing the feedback pulse from the encoder and making the position detection amount continuous. 6 is a first speed calculation circuit for detecting a low rotation speed, and 7 is a second speed calculation circuit for detecting a speed at a high rotation speed, which is constituted by a conventionally known f / V converter. Further, 8 is a switch 9 for discriminating between high speed and low speed.
It is a low-speed / high-speed rotation switching circuit for controlling. The main control circuits according to the present invention are the position command calculation circuit 1, the feedback pulse complement signal circuit 5, and the first speed calculation circuit 6. Hereinafter, these detailed configurations will be further described. Figure 2
FIG. 3 is a detailed block diagram of the position command calculation circuit 1. Reference numeral 11 is a pulse code synchronization circuit for synchronizing the command pulse and the rotation direction command. In this circuit, even if only the rotation direction command is changed, it is not accepted as it is, and it is synchronized with the command pulse so that the rotation direction command becomes effective when the command pulse is applied. A pulse shaping circuit 12 shapes the command pulse into a predetermined pulse width. Reference numeral 13 denotes a speed calculation correction signal generation circuit for correcting the tracking delay of the calculation command pulse generated inside the position command calculation circuit with respect to the input command pulse. Reference numeral 14 denotes an integration calculation stop signal generation circuit which gives a signal for stopping the operation of the integration circuit 17 when the input command pulse number and the calculation command pulse number match. 15
Is a preset signal generating circuit for setting an initial value of the integrating circuit 17. Reference numeral 16 is a pulse cycle speed calculation circuit for calculating the speed from the input command pulse cycle. Reference numeral 17 is an integrating circuit for integrating the velocity signal to obtain a position signal. 18
Numerals 20 to 20 are comparators that generate forward and backward rotation operation command pulses, and give the integration stop timing of the integration circuit 17, which is a signal for generating the operation command pulses. FIG. 3 is a more detailed block diagram of the pulse cycle speed calculation circuit 16 of FIG. Reference numeral 21 is an integrating circuit which starts integration with the reference voltage V0 as a starting point when the command pulse is applied.
A sample / hold circuit 22 holds the output signal INTEG of the integration circuit 21 in synchronization with the command pulse, and the hold value SAMP is proportional to the length of the pulse cycle. 23 is a division circuit, whose output DI
Since V is the reciprocal of the pulse period, it is a signal corresponding to the speed at that time. Reference numeral 24 is a signal polarity switching circuit that switches the signal polarity according to the rotation direction and specifies the forward rotation side and the reverse rotation side of the speed signal. The position signal is obtained by integrating this velocity signal. When the payout rate of the input command pulse increases, the integration calculation may be delayed due to the incompatibility of the gain of the speed signal, which may cause a delay in following the calculation command pulse. In order to compensate for such a problem, the gain correction circuit 25 increases the gain of the speed signal,
The input of the integrating circuit 17 of FIG. 2 following the next stage is increased to increase the position calculation speed. FIG. 4 is a detailed block diagram of the feedback pulse complementing signal circuit 5. This circuit includes signal polarity switching circuits 26 and 27 and a bias voltage setting device 2.
8, adders 29 and 30, switches 31 and 32, an inverting amplifier 33, and inverters 34 and 65. FIG. 5 is a detailed block diagram of the first speed calculation circuit 6 of FIG. This circuit is differentiating circuits 35-38, signal polarity switching circuit 3
9 to 42, absolute value circuits 43 and 44, a comparator 45, switches 46 to 50, and inverters 51 to 53. FIG. 6 is a block diagram of a circuit for generating encoder signals and various control signals. Reference numerals 54 and 55 are addition circuits, 56 is an inverting amplifier, 57 and 58 are coefficient multipliers, and 59 to 62 are waveform shaping circuits that shape the sine wave signals a to d into square waves A to D.
Further, 63 and 64 are EX-OR (exclusive OR) circuits. FIG. 7 shows the output signal waveform of each part shown in FIG. In FIG. 7, a and b are output signals of the encoder, which are two-phase sine wave signals SINθe and COSθe. c is a signal obtained by adding the signals a and b and dividing the result by 2 1/2, which has a phase lead or lag of 45 ° with respect to the signal a.
d adds the signal a through the inverting amplifier to the signal b to obtain 2
It is divided by 1/2 . The phase is advanced or delayed by 45 ° with respect to the signal b. The signals A to D are waveforms of the signals a to d respectively. Also, the signal E is the signal A
And the EX-OR of B and signal F is signal C
And the EX-OR output of D. FIG. 8 is a signal time chart of each part of the feedback pulse complementing signal circuit. In FIG. 4, when the input signal a is switched to the L level of the signal B so that the input signal polarity is inverted, the output signal of the signal polarity switching circuit 26 becomes as shown by a1 in FIG. Similarly, when the input signal b is switched when the signal A is at the H level, the signal polarity switching circuit 27 inverts the polarity of the input signal with the control signal L, so that the signal b1 is obtained. Further, by the control signal E, a voltage of 2 −1/2 of the amplitude voltage of SINθe is added to the signal a1 when E is at H level, and a voltage of −2 −1/2 is added when E is at L level. Then, the output signal of the adder 29 becomes the signal a2. On the other hand, when the signal b1 is E of H, it adds -2 -1/2 becomes the voltage, when E is L, and adding 2 -1/2 becomes the voltage, the signal b2 is obtained. Further, when the signals a2 and b2 are alternately selected by the control signal F and combined, the output Y1 of the switch 32 is obtained. Here, when F is at H level,
The b2 signal is selected, and when F is at the L level, the a2 signal is selected. Y1 is a feedback pulse complementary signal for suppressing the occurrence of discrete operation due to the feedback pulse. Hereinafter, the operation of the feedback pulse complement signal will be described in more detail with reference to FIGS. 9 and 10. The D / A signal in FIG. 9 is an output waveform obtained from the output of the deviation counter 3 via the D / A converter 4. Here, in order to simplify the explanation, consider a case where only the feedback pulse is input to the deviation counter. A and B are feedback signals, fb-pls is the rising edge of A and B signals,
Indicates the situation where falling edges are being counted. That is, the feedback pulse is counted by 4 times. Y1 is a complementary signal of the feedback pulse. When the deviation counter has 1 droop pulse, D /
Assuming that the output voltage of the A converter is 1, addition is performed at the input part of the speed amplifier 10 so that the output voltage of Y1 becomes +0.5 and -0.5.
It becomes continuous like fb. If you do not complement,
It is a stepwise signal like a dotted line. Further, FIG. 10 shows a state where the value of the deviation counter is near zero. When the deviation counter value is zero, 1 / of the feedback pulse
The motor is stopped at the center point of the four cycles, and the microvibration of ± 1 pulse, which is seen in the case of the normal deviation counter only configuration, does not occur. FIG. 11 is a signal time chart of each part of the first speed calculation circuit. In FIG. 5, when the signal a (= SINθe) is differentiated, a sine wave signal having a 90 ° advance phase whose amplitude is proportional to the rotation speed is obtained. When the polarity of this signal is inverted at the L level of the control signal B, it is shown in FIG. The signal a3 is obtained. Similarly,
Signals b to d are differentiated to differentiate each circuit 36 shown in FIG.
When the polarity is inverted and the synchronous rectification is performed with the control signal corresponding to the output signal of No. 38, the signals b3, c3, and d3 of FIG. 11 are obtained. In addition, the signals a3 and b3 are set to b at the H level of the control signal F.
If you select 3 and select a3 at the L level, switch 4
The output signal of 8 is Y2. Further, when the signals c3 and d3 are selected at the H level and d3 at the L level of the control signal E, the output signal of the switch 49 becomes Y3. The switches 46 and 47, the absolute value circuits 43 and 44, and the comparator 45 in FIG. 5 are circuits for producing a control signal for further switching and selecting the signals Y2 and Y3. In FIG. 5, when the signals a and b are selected at the H level of the control signal F and the signal a is selected at the L level, the output signal of the absolute value circuit 43 becomes the signal X1 shown in FIG. Similarly,
When the signals c and d are at the H level of the control signal E, the signal c is selected, and when the signal is at the L level, the signal d is selected to obtain the signal X2 in FIG. If the outputs of the signals X1 and X2 passed through the comparator 45 are at the H level when the value of X2 is larger than the value of X1, the control signal X3 is obtained. The signals Y2 and Y3 are controlled by the control signal X3.
When Y2 is selected when X3 is at the H level and Y3 is selected when X3 is at the L level, the output signal of the switch 50 becomes Y4. A low-ripple speed calculation signal can be obtained by the selection logic of the differential signals a to d as described above. Since the linearity of the differentiating circuit is limited to the low rotation speed range, the output signal of the conventional f / v converter is used as the speed feedback signal in the high rotation speed range. Next, the operation of the position command calculation circuit 1 shown in FIGS. 1 and 2 will be described. Time charts of this circuit are shown in FIGS. In FIG. 2, the command pulse PULSE is input to the pulse shaping circuit 12 and shaped into a pulse having a constant pulse width like the PLS of FIG. The pulse PLS is guided to the speed calculation correction signal generation circuit 13 and the pulse cycle speed calculation circuit 16. Signals INTEG, SAMP, and DIV shown in FIG. 12 indicate the operation of the pulse period speed calculation circuit 16 shown in FIG. In FIG. 3, when the pulse PLS is input, the integrating circuit 21 is cleared. Further, the sample / hold circuit 22 holds the value of the integrating circuit 21 immediately before being cleared. This held value passes through the division circuit 23,
Obtain the signal DIV. If the output signal SN of the pulse code synchronization circuit 11 and the signal ACC from the speed calculation correction signal generation circuit 13 in FIG. 2 do not change, this DIV signal is directly input to the integration circuit 17 to integrate the DIV signal. DI
The V signal has a larger voltage value as the cycle of the input command pulse is shorter. That is, the value is proportional to the input command pulse rate. Therefore, the integrated value corresponds to the position and is a signal in which the distance between the pulses of the input command pulse is complemented by calculation. The POS signal in FIG. 12 is this position command complementing signal. The operation of the integrating circuit 17 will be described in more detail.
The integration circuit 17 is controlled by each signal of the integration calculation stop signal generation circuit 14 and the preset signal generation circuit 15. In FIG. 12, when the POS signal reaches the comparison level + V of the comparator 18, the comparator 18 generates the signal COMP-1. At the same time, the preset signal generation circuit 15 sets the integration circuit 17 to a value of -V, and starts integration with -V as an initial condition. When the POS signal becomes zero,
The output of the comparator 20 for detecting the zero point and the PLS signal,
When it is detected that the pulse numbers of the FP (or RP) signals match, the integration calculation stop signal generation circuit 14 operates to stop the operation of the integration circuit 17. Here, the FP signal is obtained by shaping the output signal COMP-1 of the comparator 18 and making the pulse width constant. The FP signal is a normal rotation side command pulse, and the RP signal is a calculation command pulse corresponding to the reverse rotation side command pulse, which is guided to the deviation counter 3 in FIG. FIG.
6 is a time chart showing another timing of the position command calculation circuit. Here, the integration calculation stop signal generation circuit 1
4 output signal STOP, the output POS of the integrating circuit 17 and the output CO of the comparator 19 at the switching timing of the rotation direction.
MP-2 and the like are shown. Pulse code synchronization circuit 11
Even if the rotation direction command SIGN is switched at the point of the SN signal portion in FIG. 13, for example, the signal state shown in FIG. 13 is maintained until the next pulse enters. When the SN signal is switched, the signal polarity switching circuit 24 of FIG. 3 operates and the input voltage polarity of the integrating circuit 17 of FIG. 2 is inverted, so that the POS signal shown in FIG. Go in the direction. When the value of -V is reached, the comparator 19 operates to generate the output signal COMP-2. At the same time, the preset signal generating circuit 15 sets the integrating circuit 17 to + V. In addition, at the forward rotation side, it is set to -V. Since the negative input voltage is integrated with + V as the initial condition, the POS signal goes to zero. When it reaches zero, the comparator 20 operates and its outputs COMP-3 and SN
EX-OR with signal and PLS signal with comparator 1
It is detected that the number of pulses of the RP signal obtained by shaping the output COMP-2 of FIG.
4 generates a STOP signal. Comparator 2 while integration is stopped
The output of 0 becomes unstable, but there is no problem if it is latched at the edge of the signal. FIG. 14 shows the operation of the gain correction circuit 25 shown in FIG. If the input command pulse rate becomes faster, the generation of the operation command pulses FP and RP signals may be delayed. In order to increase the tracking speed with respect to the command pulse, the gain correction circuit 25 uses the integration circuit 17
If the input voltage to is corrected to an appropriate value, the integration circuit 1
Since the integration time of 7 becomes faster, the generation of the operation command pulse also becomes faster. PL of the speed calculation correction signal generation circuit 13 of FIG.
The S signal is compared with the FP or RP signal, and when the difference between them becomes large, a signal ACC is generated to control the gain correction circuit shown in FIG. FIG. 14 shows a case where the gain is increased to 1.5 times when the pulse difference becomes 2 pulses. The dotted line of the DIV and POS signals is the operation when the gain is corrected. With respect to the operation command pulse FP when the gain is not corrected, when the gain is corrected, the generation speed increases like the FP-C signal. FIG. 15 shows the operation of the position command supplement signal POS. For simplicity of explanation, it is assumed that only the operation command pulse (here, the FP signal) is input to the deviation counter 3. At this time, the output of the D / A converter has a stepwise waveform like D / A. If the output voltage of the D / A converter is 1 when the accumulated pulse of the deviation counter is 1 pulse, the positive and negative peak voltages of the POS signal are +0.5 and -0.5. Figure 1
The D / A and POS signals are added at the input of the speed amplifier 10 of. This combined voltage has a continuous waveform as shown by the solid line of the P-ref signal.

【0007】[0007]

【発明の効果】以上述べたように、本発明によれば、位
置の指令信号と位置のフィードバック信号の量子化によ
る不連続性をアナログ補完することによって、飛びの無
い連続量で与えることができる。また、低回転速度にお
いては脈動の少ない速度フィードバック信号を得ること
ができる。したがって、速度ループゲインと位置ループ
ゲインを大幅にアップすることができ、かつ、サーボロ
ック時の1パルスの微振動の発生が無いので、高精度で
高剛性、そして位置決め整定時間の短い位置決め制御装
置を提供することが可能である。
As described above, according to the present invention, the discontinuity due to the quantization of the position command signal and the position feedback signal can be complemented by analog, and can be given in a continuous amount without a jump. . Further, at a low rotation speed, a speed feedback signal with less pulsation can be obtained. Therefore, the velocity loop gain and the position loop gain can be significantly increased, and since one pulse of slight vibration does not occur at the time of servo lock, the positioning control device is highly accurate and highly rigid, and has a short positioning settling time. It is possible to provide.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す位置決め制御回路を示す
FIG. 1 is a diagram showing a positioning control circuit showing an embodiment of the present invention.

【図2】位置指令演算回路の詳細回路ブロック図FIG. 2 is a detailed circuit block diagram of a position command calculation circuit.

【図3】パルス周期速度演算回路の詳細回路ブロック図FIG. 3 is a detailed circuit block diagram of a pulse cycle speed calculation circuit.

【図4】フィードバックパルス補完信号回路の詳細ブロ
ック図
FIG. 4 is a detailed block diagram of a feedback pulse complementary signal circuit.

【図5】第1の速度演算回路の詳細ブロック図FIG. 5 is a detailed block diagram of a first speed calculation circuit.

【図6】エンコーダ信号と各種制御信号の発生回路のブ
ロック図
FIG. 6 is a block diagram of a generation circuit for an encoder signal and various control signals.

【図7】図6の各部出力信号のタイムチャートFIG. 7 is a time chart of output signals of various parts in FIG.

【図8】フィードバックパルス補完信号回路の各部信号
タイムチャート
FIG. 8 is a signal time chart of each part of the feedback pulse complementary signal circuit.

【図9】フィードバックパルス補完信号回路の各部信号
タイムチャート
FIG. 9 is a signal time chart of each part of the feedback pulse complementary signal circuit.

【図10】フィードバックパルス補完信号回路の各部信
号タイムチャート
FIG. 10 is a signal time chart of each part of the feedback pulse complementary signal circuit.

【図11】第1の速度演算回路の各部信号タイムチャー
FIG. 11 is a signal time chart of each part of the first speed calculation circuit.

【図12】位置指令演算回路の各部信号タイムチャートFIG. 12 is a signal time chart of each part of the position command calculation circuit.

【図13】位置指令演算回路の各部信号タイムチャートFIG. 13 is a signal time chart of each part of the position command calculation circuit.

【図14】位置指令演算回路の各部信号タイムチャートFIG. 14 is a signal time chart of each part of the position command calculation circuit.

【図15】位置指令演算回路の各部信号タイムチャートFIG. 15 is a signal time chart of each part of the position command calculation circuit

【図16】従来の位置決め制御装置の構成を示す図FIG. 16 is a diagram showing a configuration of a conventional positioning control device.

【符号の説明】[Explanation of symbols]

1 位置指令演算回路 2、67 パルス整形方向判別回路 3 偏差カウンタ 4 D/A変換器 5 フィードバックパルス補完信号回路 6 第1の速度演算回路 7 第2の速度演算回路 8 低速/高速回転切替回路 9、31、32、46、47、48、49、50 スイ
ッチ 10 速度アンプ 11 パルス符号同期化回路 12 パルス整形回路 13 速度演算補正信号発生回路 14 積分演算停止信号発生回路 15 プリセット信号発生回路 16 パルス周期速度演算回路 17、21 積分回路 18、19、20、45 比較器 22 サンプル・ホールド回路 23 割算回路 24、26、27、39、40、41、42 信号極性
切替回路 25 ゲイン補正回路 28 バイアス電圧設定器 29、30、54、55、114、115 加算器 33、56、116、117 反転アンプ 34、51、52、53、65 インバータ 35、36、37、38 微分回路 43、44 絶対値回路 57、58 係数器 59、60、61、62 波形整形回路 63、64、66 EX−OR回路 68 f/V変換器 100 主回路 101 整流器部 102 平滑コンデンサ 103 インバータ部 104 DCCT 105 電流検出回路 106 PWM回路 107 ベース駆動回路 108、109 乗算器 110 電流分配回路 111、112、113 電流アンプ 118 同期モータ 119 エンコーダ
1 Position Command Calculation Circuit 2, 67 Pulse Shaping Direction Discrimination Circuit 3 Deviation Counter 4 D / A Converter 5 Feedback Pulse Complementary Signal Circuit 6 First Speed Calculation Circuit 7 Second Speed Calculation Circuit 8 Low Speed / High Speed Rotation Switching Circuit 9 , 31, 32, 46, 47, 48, 49, 50 Switch 10 Speed amplifier 11 Pulse code synchronization circuit 12 Pulse shaping circuit 13 Speed calculation correction signal generation circuit 14 Integration calculation stop signal generation circuit 15 Preset signal generation circuit 16 Pulse period Speed calculation circuit 17,21 Integration circuit 18,19,20,45 Comparator 22 Sample and hold circuit 23 Division circuit 24,26,27,39,40,41,42 Signal polarity switching circuit 25 Gain correction circuit 28 Bias voltage Setting device 29, 30, 54, 55, 114, 115 Adder 33, 56, 116, 17 Inverting amplifier 34, 51, 52, 53, 65 Inverter 35, 36, 37, 38 Differentiating circuit 43, 44 Absolute value circuit 57, 58 Coefficient multiplier 59, 60, 61, 62 Wave shaping circuit 63, 64, 66 EX- OR circuit 68 f / V converter 100 Main circuit 101 Rectifier unit 102 Smoothing capacitor 103 Inverter unit 104 DCCT 105 Current detection circuit 106 PWM circuit 107 Base drive circuit 108, 109 Multiplier 110 Current distribution circuit 111, 112, 113 Current amplifier 118 Synchronous motor 119 Encoder

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 モータ軸に取り付けられ、90°位相差
を有する2相正弦波を出力するエンコーダからの位置フ
ィードバック信号と位置指令パルスとの偏差量を速度指
令とし、前記エンコーダからの速度フィードバック信号
との偏差に応じて前記モータを速度制御するようにした
位置決め制御装置において、前記位置指令パルスのパル
ス周期から速度を演算するパルス周期速度演算回路と、
このパルス周期速度演算回路の出力を積分して位置指令
補完信号を得る積分回路と、前記エンコーダからの信号
をもとにアナログ補完信号が生成されるフィードバック
パルス補完信号回路と、前記エンコーダからの信号をも
とに速度フィードバック信号を演算する第1および第2
の速度演算回路と、低速時は第1の速度演算回路を高速
時は第2の速度演算回路を選択する切り替え回路とを備
え、前記速度指令に前記位置指令補完信号と前記フィー
ドバックパルス補完回路の出力信号とを加算することを
特徴とする位置決め制御装置。
1. A speed feedback signal from the encoder, wherein a deviation amount between a position feedback signal from a encoder attached to a motor shaft and outputting a two-phase sine wave having a 90 ° phase difference and a position command pulse is used as a speed command. In a positioning control device configured to control the speed of the motor according to a deviation from the pulse cycle speed calculation circuit for calculating the speed from the pulse cycle of the position command pulse,
An integrating circuit that integrates the output of the pulse cycle speed calculating circuit to obtain a position command complementing signal, a feedback pulse complementing signal circuit that generates an analog complementing signal based on the signal from the encoder, and a signal from the encoder 1st and 2nd which calculates a velocity feedback signal based on
And a switching circuit for selecting the first speed calculation circuit at low speed and the second speed calculation circuit at high speed, and the speed command includes the position command complement signal and the feedback pulse complement circuit. A positioning control device characterized by adding an output signal.
JP28761293A 1993-10-22 1993-10-22 Positioning control device Expired - Fee Related JP3314793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28761293A JP3314793B2 (en) 1993-10-22 1993-10-22 Positioning control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28761293A JP3314793B2 (en) 1993-10-22 1993-10-22 Positioning control device

Publications (2)

Publication Number Publication Date
JPH07121236A true JPH07121236A (en) 1995-05-12
JP3314793B2 JP3314793B2 (en) 2002-08-12

Family

ID=17719530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28761293A Expired - Fee Related JP3314793B2 (en) 1993-10-22 1993-10-22 Positioning control device

Country Status (1)

Country Link
JP (1) JP3314793B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160094720A (en) * 2015-02-02 2016-08-10 엘지전자 주식회사 Compressor driving device and refrigerator including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160094720A (en) * 2015-02-02 2016-08-10 엘지전자 주식회사 Compressor driving device and refrigerator including the same

Also Published As

Publication number Publication date
JP3314793B2 (en) 2002-08-12

Similar Documents

Publication Publication Date Title
JP3367260B2 (en) Encoder device and servo motor control device
JPH07108095B2 (en) Inverter device and control method thereof
US4523267A (en) Power converter control circuit
JPH07112360B2 (en) Control method and apparatus for PWM inverter
JP6376239B1 (en) Control device for power conversion circuit
JPH03107373A (en) Power converter and control method thereof
JP3314793B2 (en) Positioning control device
JP2007252138A (en) Motor controller
JP2943323B2 (en) Method for detecting output current of PWM inverter
JPH09154283A (en) Control system of power converter
JPH11241927A (en) Position detecting device
US5844393A (en) Stepper drive control using variable step angle
JPH01283083A (en) Controller for motor
JP3156478B2 (en) Control device for pulse width modulation type inverter
JP3526405B2 (en) PLL circuit and PWM converter using the same
JPS58198165A (en) Detecting method for current of pwm converter
JP2001352775A (en) Rotational speed detector for induction motor
JPH08171992A (en) Method and device for controlling power of halogen lamp
RU12304U1 (en) DEVICE FOR CONTROL OF INVERTER WITH WIDTH-PULSE MODULATION
JP2893900B2 (en) Synchronous operation device by inverter
JPS5951007B2 (en) position detection device
RU2159002C1 (en) Device to control inverter with pulse-width modulation
JPH07112152B2 (en) Signal pattern generator
KR960012924B1 (en) Frequency synthesizing method and digital frequency synthesizer
JPS5814771B2 (en) analog to digital converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees