JPH07105015A - コンパイル方式 - Google Patents

Abstract

(57)【要約】 【目的】 レジスタへの割り付けを高効率に行なって高
速に実行可能な命令列を生成することができるコンパイ
ル方式に関し、スピルコードの発生を減らし、実レジス
タの退避域を減らすことができるコンパイル方式を提供
することことを目的とする。 【構成】 ソースプログラムを解析して中間表現に変換
するフロントエンド手段１１と、中間表現レベルでの最
適化を施して最適化対象の全ての変数を一括して仮想レ
ジスタに変換する第１最適化処理手段１２と、第１最適
化処理手段１２にて最適化された中間表現を特定のハー
ドウェアの命令と１対１に対応する中間表現に変換する
ようにした命令展開手段１３と、命令レベルでの最適化
をしながら実レジスタの数を意識した最適化対象変数の
仮想レジスタ変換を行う第２最適化処理手段１４と、こ
の第２最適化処理手段１４にて最適化処理された中間表
現に対してハードウェアが持つ実レジスタに割り付ける
実レジスタ割り付け手段１５とによって構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンパイル方式に関し、
特にコンピュータ用言語をマシン語に変換するときにレ
ジスタへの割り付けを高効率に行って高速に実行可能な
命令列を生成することができるコンパイル方式に関す
る。

【０００２】近年のコンピュータシステムでは、ＲＩＳ
Ｃ（縮小命令セットコンピュータ）プロセッサや、ＣＩ
ＳＣ（複合命令セットコンピュータ）プロセッサにおい
ても、ＲＩＳＣプロセッサの手法を取り入れた高性能な
プロセッサの台頭が著しい。このようなプロセッサは、
多量のレジスタを持ち、これらを有効に利用するための
コンパイラの最適化機能に対する要求が非常に高くなっ
てきている。

【０００３】コンパイラの中でレジスタを効率よくデー
タに割り当てる方式に、グラフカラーリングと呼ばれる
手法がある（米国特許第４５７１６７８号参照）。近年
の最適化コンパイラのほとんどは、この手法を採用して
いる。しかし、グラフカラーリングを用いても、対象と
なるデータが使用可能な実レジスタの数を越えた場合に
は、一時的にデータをメモリに退避し、必要時にそのメ
モリからロードするという操作をしなければならない。
メモリへの退避のコストの影響は、プロセッサでは、特
に大きいため、どのデータを実レジスタに保持するかは
重要な問題となる。

【０００４】

【従来の技術】図８は従来のコンパイル方式の構成を示
す図である。図において、１はフロントエンド手段、２
は最適化処理手段、３は実レジスタ割り付け手段、４は
コード出力手段である。

【０００５】フロントエンド手段１は構文解析区と呼ば
れ、Ｃ言語、ＦＯＲＴＲＡＮ、ＣＯＢＯＬ等で記述され
たソースプログラムをコンパイラの使用する中間表現
（内部表現、中間テキスト）へ変換する部分である。最
適化処理手段２はフロントエンド手段１にて変換された
中間表現に対して、中間表現の列の中で無駄なものを省
いたり、順序を入れ換えたりして中間表現をより効率の
よい表現にする。実レジスタ割り付け手段３は最適化さ
れた中間表現に対してレジスタを割り付ける。これは、
データがレジスタに入っていると、ロード又はストアの
命令が不要になり、プログラムの実行速度が速くなるこ
とによる。コード出力手段４はマシンに１対１に対応し
た命令列を出力して、オブジェクトプログラムを生成す
る。オブジェクトプログラムはコンパイラやアセンブラ
命令により生成される実行可能な命令列を言い、オブジ
ェクトコードとも呼ばれるものである。そして、最終的
には、生成されたオブジェクトプログラムをリンカにか
けて、実行できる命令列を生成する。

【０００６】図９は従来のコンパイル方式によって生成
される命令列の例を示す図である。図において、たとえ
ば図示のようなソースプログラムＰ１があるとすれば、
フロントエンド手段１にて処理された後は、中間表現Ｐ
２の形に変換される。すなわち、たとえば「ａ＝ｂ＋
ｃ」というソースプログラムに対し、ｂとｃとを加えた
値をａに代入すると言う中間表現「ａｄｄ ａ，ｂ，
ｃ」に変換される。次に、最適化処理手段２にて処理さ
れると、中間言語Ｐ３に変換される。図示の例では、こ
れ以上最適化のしようがないので、中間言語Ｐ３は中間
表現Ｐ２と同じ表現になる。その後、実レジスタ割り付
け手段３にて、各変数のレジスタへの割り付けを行い、
たとえばＰ４のようになる。なお、図示の例では、変数
ｂが最適化不可の変数であってレジスタが割り付けられ
ず、退避先のメモリの中からロードした値にレジスタＲ
２、Ｒ３を割り付ける場合として示してある。最後に、
コード出力手段４によってオブジェクトプログラムＰ５
が出力される。たとえば、ｂの値をレジスタＲ２にロー
ドし、レジスタＲ２の値とレジスタＲ４の値とを加えた
値をレジスタＲ１に入れる、というようなマシンに１対
１に対応した命令列が生成される。つまり、従来のコン
パイル方式では、ソースプログラムに対して最適化処理
を行い、その中間表現をダイレクトに使って、レジスタ
割り付けを行い、コード出力をしている。

【０００７】

【発明が解決しようとする課題】ハードウェアが持つ実
レジスタに割り付けるべきデータ（以下、単にデータと
呼ぶ）は、プログラム中に出現した変数やコンパイラ自
身が生成した一時変数である。レジスタ割り付け処理
は、これらのデータに着目して実レジスタに割り付けて
いる。また、最適化処理においては、実レジスタ数を考
慮せず、無限個数のレジスタ（仮想レジスタ）が存在す
るものと見なして最適化処理を進めていた。

【０００８】したがって、従来のコンパイル方式では以
下に示すような問題点があった。 （１）レジスタ割り付けの対象のデータが、複数の形態
で表現されているため、割り付け対象の選定処理を複雑
にしていた。 （２）実レジスタの数を無視して最適化を実施するた
め、レジスタの必要量（レジスタプレッシャ）が増え
る。 （３）レジスタプレッシャが上がることにより、レジス
タ割り付け処理において実レジスタに保持することがで
きなくなったデータに対してメモリへの退避／復元処理
（スピル処理）が起こる。すなわち、レジスタが必要な
データに対して割り付けるべきレジスタがなくなってし
まった場合に、あるレジスタの内容をメモリ又は他の種
類のレジスタに退避させることによりそのレジスタを使
用できるようにし、かつ、退避された命令が使用される
ときには先に退避した場所からレジスタに持ってくる、
という操作をするスピルコードが発生する。つまり、過
剰な最適化を行うことにより、かえって性能が低下する
場合がある。

【０００９】本発明はこのような点に鑑みてなされたも
のであり、スピルコードの発生を減らし、実レジスタの
退避域を減らすことにより、実行速度の速いオブジェク
トプログラムを生成することができるレジスタの高効率
割り当てコンパイル方式を提供することを目的とする。

【００１０】

【課題を解決するための手段】図１は上記目的を達成す
る本発明のコンパイル方式の原理構成図である。図にお
いて、本発明によるコンパイル方式は、ソースプログラ
ムを解析して中間表現に変換するフロントエンド手段１
１と、その中間表現に対して最適化を施して最適化対象
の全ての変数を仮想レジスタに変換する第１最適化処理
手段１２と、第１最適化処理手段１２にて最適化された
中間表現を特定のハードウェアの命令と１対１に対応す
る中間表現に変換するようにした命令展開手段１３と、
この命令展開手段にて展開された中間表現を最適化しな
がら実レジスタの数を考慮した最適化対象変数の仮想レ
ジスタ変換を行う第２最適化処理手段１４と、この第２
最適化処理手段１４にて処理された中間表現に対してハ
ードウェアが持つ実レジスタに割り付ける実レジスタ割
り付け手段１５とによって構成されている。

【００１１】

【作用】上述の手段によれば、フロントエンド手段１１
にて変換された中間表現を、第１最適化処理手段１２に
て中間表現レベルの最適化及び最適化対象の変数の仮想
レジスタ変換を行い、命令展開手段１３でハードウェア
の命令と１対１に対応する中間表現にばらして、第２最
適化処理手段１４でもう一度命令レベルでの最適化をし
ながら同じタイミングで実レジスタの数を意識した最適
化対象変数の仮想レジスタ変換を行って、実レジスタ割
り付け手段１５により実レジスタへの割りつけを行う。

【００１２】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本発明の実施例を示す構成図である。図
において、本発明のコンパイル方式は、フロントエンド
手段１１と、第１最適化処理手段１２ａと、第１仮想レ
ジスタ変換手段１２ｂと、命令展開手段１３と、第２最
適化処理手段１４と、この第２最適化処理手段１４とと
もに実行される第２仮想レジスタ変換手段１４ａと、実
レジスタ割り付け手段１５と、命令スケジューリング手
段１６とから構成されている。

【００１３】フロントエンド手段１１及び第１最適化処
理手段１２ａは、ソースプログラムをコンパイラの使用
する中間表現に変換し、その中間表現のレベルでの最適
化を行う部分であり、従来のコンパイル方式と同じ機能
を有する。以下の第１仮想レジスタ変換手段１２ｂから
第２最適化処理手段１４までの部分は新規な構成部分で
ある。その後、実レジスタ割り付け手段１５及び命令ス
ケジューリング手段１６がある。命令スケジューリング
手段１６は、命令と１対１に対応した中間表現に対し
て、中間表現の並びを矛盾のない範囲で並び変える部分
である。

【００１４】最適化の対象データを仮想レジスタに変換
する部分は、命令展開手段１３の前後にそれぞれ存在す
る。まず、命令展開前に第１仮想レジスタ変換手段１２
ｂによって実施される仮想レジスタ変換処理について説
明する。

【００１５】第１仮想レジスタ変換手段１２ｂでは、有
効範囲がプログラム内に閉じた、最適化対象の変数を、
仮想レジスタへ置き換える。第１仮想レジスタ変換手段
１２ｂで仮想レジスタに置き換えられなかった変数の定
義／参照は、命令展開手段１３において、全てメモリと
のロード／ストアで表現される。このため、この第１仮
想レジスタ変換手段１２ｂは、最適化を有効に機能させ
るための必須の機能となる。

【００１６】図３は第１仮想レジスタ変換手段の処理の
流れを示す図である。仮想レジスタ変換の処理を行うに
は、仮想レジスタへ置換するべき変数の情報を収集する
必要がある。

【００１７】情報の収集は、ステップＳ１において、ル
ーチン内のみで使用されている変数であるかどうかを判
断し、ステップＳ２において、対象となる変数が異なる
方法でアクセスされることがない変数であるかどうかを
判断し、そしてステップＳ３において、対象となるデー
タが定義先行でないことを判断することからなる。すな
わち、仮想レジスタに変換しても構わないデータとし
て、外部変数ではなく、ルーチン（関数）内のみで使用
されている変数であることと、対象となる変数が、たと
えば、ＦＯＲＴＲＡＮでいうイクイバレンス変数のよう
に、異なる方法でアクセスされることがない変数である
ことであり、これらの条件を満たす変数に対して、ステ
ップＳ４において仮想レジスタへ置き換える。また、対
象となるデータが何れの条件も満たしていなく、かつ定
義先行の変数であるときには、仮想レジスタへの変換は
行われない。このように、第１仮想レジスタ変換手段１
２ｂは仮想レジスタへ置換すべき変数を選別する情報収
集手段と、その変数を仮想レジスタに１対１に割り付け
する手段とで構成されていることになる。

【００１８】図４は本発明のコンパイル方式によって生
成される命令列の例を示す図である。図において、フロ
ントエンド手段１１に入力されたソースプログラムＰ１
１は中間表現Ｐ１２に変換される。第１最適化処理手段
１２ａで最適化処理がなされると、中間表現Ｐ１２は中
間言語Ｐ３に変換される。図示の例では、これ以上最適
化のしようがないので、中間言語Ｐ３は中間表現Ｐ２と
同じ表現になる。そして、第１仮想レジスタ変換手段１
２ｂにおいて、最適化対象データの仮想レジスタ変換が
行われ、中間表現Ｐ１４となる。なお、この例では、変
数ｂは外部変数のような最適化不可の変数であるとして
いる。したがって、ｂを除く変数ａ，ｃ，ｄ及びｅはそ
れぞれ仮想レジスタｐｒｇ１，ｐｒｇ２，ｐｒｇ３，ｐ
ｒｇ４に変換される。

【００１９】命令展開手段１３は、第１仮想レジスタ変
換手段１２ｂにおいて変換された中間表現Ｐ１４を特定
のハードウェアの命令と１対１に対応する中間表現Ｐ１
５に変換する部分である。ここで、参照先行の変数につ
いては、仮想的な定義を生成（仮想レジスタへ転送する
命令を生成）した後、最適化の対象となる参照先行の変
数の定義／参照を仮想レジスタへ置き換える。図４の例
では、一時的な変数「ｔｍｐ１」、「ｔｍｐ２」を生成
し、これらに変数ｂの値をロードするようにしている。
この一時変数は仮想レジスタと同様に扱うことができる
ので、これも最適化の対象となり、命令と１対１に対応
した段階で、もう一度最適化することができる。

【００２０】第１仮想レジスタ変換手段１２ｂにて最適
化の対象となる変数を仮想レジスタ変換することによ
り、命令展開手段１３では、この変数の記憶領域へアク
セスする必要がなくなる。したがって、コンパイラは、
この変数に対しての記憶領域を割り付ける必要がなくな
るため、生成したオブジェクトの大きさを縮小すること
に寄与できる。

【００２１】命令展開手段１３の後の第２最適化処理手
段１４は、命令レベルの最適化を施す部分であり、第１
仮想レジスタ変換手段１２ｂとここで生成された仮想レ
ジスタとが最終的に、実レジスタ割り付け手段１５にお
いて、実レジスタの割り付けの対象となる。この第２最
適化処理手段１４は、第１仮想レジスタ変換１２ｂにて
仮想レジスタ変換ができなかったデータについては必ず
メモリアクセスが出るので、そのデータに対しても最適
化を試みるものである。最適化の範囲がプログラム全体
になるか局所的になるかは、データの出現の範囲などを
解析して決められる。

【００２２】第２最適化処理手段１４にて、最適化の対
象となるデータは、以下の２つである。すなわち、仮想
レジスタ変換部１で生成した仮想レジスタと、仮想レジ
スタ変換１で仮想レジスタに変換されずにメモリへのロ
ード／ストアが必要なデータとである。

【００２３】第２仮想レジスタ変換手段１４ａは第２最
適化処理手段１４の最適化機能の一部であり、その機能
は、第１仮想レジスタ変換手段１２ｂについて説明した
ような、最適化対象データの仮想レジスタへの変換では
なく、最適化を進めていく過程で新たに仮想レジスタを
生成した方がオブジェクトプログラムの性能向上が可能
である場合を見極めて、最適化を進めていくことにあ
る。

【００２４】第２最適化処理手段１４では、ルーチン
（関数）を単位とする代りに、部分を対象として適宜仮
想レジスタ化を行う。このとき、実レジスタの数を考慮
せずに、最適化を進めると、仮想レジスタの個数が必要
以上に増加し、後のレジスタ割り付け手段１５におい
て、仮想レジスタを実レジスタに効果的にマッピングす
ることができなくなる。その結果、スピルコードが多数
生成され、オブジェクトプログラムの性能劣化を招くお
それが大きい。

【００２５】図５は第２最適化処理手段における処理の
流れを示す図である。図示の例では基本ブロックを超え
て最適化可能な３つの処理を行う例を示している。な
お、基本ブロックとは、制御が先頭の命令（中間テキス
ト）に与えられ、その後、途中で分岐したり停止したり
することがない、連続した命令（中間テキスト）列から
構成されるかたまりである。

【００２６】図において、まず、ある種の最適化処理
（最適化処理Ａ）を行う場合、ステップＳ１１におい
て、最適化対象の範囲（ループ又はプログラム全体）の
データの有効範囲の解析を実施し、ハードウェアが持つ
実レジスタの数とデータの有効範囲内の仮想レジスタの
数とを比較する。ステップＳ１２においては、データの
生存範囲の検査をし、基本ブロックを超えた広域最適化
を実施できるかどうかの判定が行われる。ここで、基本
ブロックを超えてはいけないものについては基本ブロッ
クだけで最適化が実施され、広域最適化が実施できる場
合は、広域最適化が実施される。ただし、先のデータの
有効範囲の解析の結果、広域最適化を実施するとオブジ
ェクトプログラムの性能劣化があり得る場合は、基本ブ
ロックの最適化のみに留めることにしている。次に、別
の種の最適化処理（最適化処理Ｂ）が同じようにしてス
テップＳ１１及びＳ１２を通じて、広域又は基本ブロッ
クの最適化処理が行われ、さらに、別の種の最適化処理
（最適化処理Ｃ）についても、ステップＳ１１及びＳ１
２を通じて、広域又は基本ブロックの最適化処理が行わ
れる。

【００２７】これらの最適化処理Ａ〜Ｃの種類として
は、たとえばループ内の不変式をループ外へ移動する変
換、共通式の削除、複写伝播などがある。次に、ステッ
プＳ１１及びＳ１２にて行われる、実レジスタの数を意
識した最適化について説明する。

【００２８】図６は第２最適化処理手段におけるビジー
数を考慮した最適化の説明図である。第２最適化処理手
段１４で、データの有効範囲（ビジー範囲）を広げる最
適化については、常に、仮想レジスタと有効範囲の関係
を考慮に入れて最適化を実施する。その範囲は、最適化
対象範囲の出入口で仮想レジスタの数が何個存在してい
るかで決められる。

【００２９】図において、Ｐ２１、Ｐ２２、Ｐ２３は展
開処理手段１３にて変換された特定のハードウェアの命
令と１対１に対応する一連の中間表現を示したもので、
Ｐ２２がその最適化対象範囲である。この最適化対象範
囲において生きている仮想レジスタの数を求めるには、
まず、最適化対象範囲の入口を超えて使用されるデー
タ、すなわち入口ビジーのデータｘ，ｚの数を計算し、
次に、最適化対象範囲の出口を超えて使用されるデー
タ、すなわち出口ビジーのデータｙ，ｚの数を計算し、
最適化対象範囲の入口ビジーであり、かつ出口ビジーの
データの数、すなわち最適化対象範囲の入口でも出口で
も生きている仮想レジスタの個数を計算する。この計算
は入口ビジーと出口ビジーとの論理積をとることによっ
て求められ、図示の例では入口ビジーであり出口ビジー
でもあるデータはｚと言うことになる。

【００３０】図７は広域最適化の抑止手順を示す流れ図
である。図において、ステップＳ２１〜Ｓ２３は図６に
て求めた最適化対象範囲に存在する仮想レジスタの有効
数の計算に相当する。すなわち、ステップＳ２１で最適
化対象範囲の入力ビジーを計算し、ステップＳ２２で最
適化対象範囲の出口ビジーを計算し、ステップＳ２３で
最適化対象範囲の入力ビジーかつ出口ビジーな仮想レジ
スタの数を計算する。さらに、ステップＳ２４では入口
ビジー／出口ビジーであるデータの数が、実レジスタの
個数（具体的には、カラーリングな実レジスタの最大個
数）より多いかどうかを判定する。入口ビジー／出口ビ
ジーであるデータの数が実レジスタの個数より多い場合
は、ステップＳ２５に進んで、広域な最適化の実施を
し、少ない場合は、ステップＳ２６に進んで、広域最適
化を抑止し、基本ブロックを越えた最適化は行わない。
これにより、最適化が逆効果となるような、過剰な最適
化をすることが防止される。

【００３１】ステップＳ２４の処理で求めた、入口ビジ
ー／出口ビジーの数が実レジスタの個数を超えない場
合、実レジスタ数をＲ、ビジー数をＢとすると、新たに
ビジーとなってもスピル処理が行われない最適化可能な
データ数Ｎは以下の式で求められる。

【００３２】Ｎ＝Ｒ−Ｂ 第２最適化処理手段１４では、この式で求めた最適化個
数分だけビジー範囲を広げて、最適化を実施することが
できる。

【００３３】図４に戻って、Ｐ１６が第２最適化処理手
段１４により最適化及び仮想レジスタ変換された中間表
現である。この中間表現Ｐ１６によれば、同じメモリ領
域をアクセスするロード命令が１つ無くなっており、最
適化されていることが分かる。すなわち、２つのロード
命令があって、その間に手続き呼出しがなければ、先に
ロードしたｂの値をそのまま使用できるので、後のロー
ド命令を消して、次の行の一時変数「ｔｍｐ２」を「ｔ
ｍｐ１」に置き換え、これによって一命令が減るので、
オブジェクトが向上したと言える。

【００３４】次に、実レジスタ割り付け手段１５におい
て、仮想レジスタをハードウェアが持つ実レジスタにＰ
１７のように割り付けられ、命令スケジューリング手段
１６を通じて、オブジェクトプログラムＰ１８に変換さ
れる。

【００３５】

【発明の効果】以上説明したように本発明では、ソース
プログラムを最適化処理して一度命令と１対１の中間言
語にばらし、新たに命令展開を行ってさらにもう一度最
適化処理してからオブジェクトプログラムを生成するよ
うに構成した。

【００３６】このため、実レジスタの個数を意識して仮
想レジスタの個数を調整することによりスピルコードの
数を減らすことが可能になる。スピルコードの数が減る
ことにより、メモリアクセスの回数を削減でき、出力オ
ブジェクトの性能向上が図れる。

【００３７】また、スピルコードの削減及び仮想レジス
タの退避域の削減により、出力オブジェクトの大きさ
（長さ）を削減できる。これにより、使用する領域資源
を小さくすることができる。

【００３８】さらに、レジスタ割り付けは、仮想レジス
タを実レジスタに割り付けるだけでよく、複数のレジス
タ割り付け（最適化）対象データを扱う必要がない。こ
のため、コンパイラの論理を単純化でき、保守や改良が
簡単になる。

【図面の簡単な説明】

【図１】本発明のコンパイル方式の原理構成図である。

【図２】本発明の実施例を示す構成図である。

【図３】第１仮想レジスタ変換手段の処理の流れを示す
図である。

【図４】本発明のコンパイル方式によって生成される命
令列の例を示す図である。

【図５】第２最適化処理手段における処理の流れを示す
図である。

【図６】第２最適化処理手段におけるビジー数を考慮し
た最適化の説明図である。

【図７】広域最適化の抑止手順を示す流れ図である。

【図８】従来のコンパイル方式を示す構成図である。

【図９】従来のコンパイル方式によって生成される命令
列の例を示す図である。

【符号の説明】

１１ フロントエンド手段 １２ 第１最適化処理手段 １２ａ 第１最適化処理手段 １２ｂ 第１仮想レジスタ変換手段 １３ 命令展開手段 １４ 第２最適化処理手段 １４ａ 第２仮想レジスタ変換手段 １５ 実レジスタ割り付け手段 １６ 命令スケジューリング手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 レジスタを高効率に割り付けできるコン
   パイル方式において、 ソースプログラムを解析してコンパイラの使用する中間
   表現に変換するフロントエンド手段（１１）と、 前記フロントエンド手段にて変換された中間表現に対し
   て最適化を施して、最適化の対象となるデータを形式の
   共通な仮想レジスタに一括して変換する第１最適化処理
   手段（１２）と、 最適化された前記中間表現をハードウェアの命令と１対
   １に対応した中間表現に変換する命令展開手段（１３）
   と、 前記命令展開手段にて展開された中間表現に対して最適
   化するとともに、最適化の過程において実レジスタの数
   を考慮した最適化データの仮想レジスタへの変換を行う
   第２最適化処理手段（１４）と、 命令と１対１に対応した中間表現に対してハードウェア
   が持つ実レジスタに割り付ける実レジスタ割り付け手段
   （１５）と、 を備えていることを特徴とするコンパイル方式。
2. 【請求項２】 前記第１最適化処理手段（１２）は、中
   間表現の最適化の後に仮想レジスタへ置換すべき変数を
   選別する情報収集手段と、仮想レジスタ変換すべき変数
   と仮想レジスタとを１対１に割り付けする仮想レジスタ
   変換手段とを有することを特徴とする請求項１記載のコ
   ンパイル方式。
3. 【請求項３】 前記第２最適化処理手段（１４）は、基
   本ブロックを超えた広域最適化が可能か否かを判断する
   手段と、前記広域最適化が可能な場合に最適化対象範囲
   の仮想レジスタの数と実レジスタの数とを比較する手段
   と、仮想レジスタの数が実レジスタの数より多い場合に
   基本ブロックの最適化のみに留める広域最適化抑止手段
   とを有することを特徴とする請求項１記載のコンパイル
   方式。
4. 【請求項４】 前記仮想レジスタの数は、最適化対象範
   囲の入口を超えて使用される入口ビジーのデータ数と最
   適化対象範囲の出口を超えて使用される出口ビジーのデ
   ータ数との論理積によって計算されることを特徴とする
   請求項３記載のコンパイル方式。