JPH0695919A

JPH0695919A - コンピュータ・システムのエミュレーション方法

Info

Publication number: JPH0695919A
Application number: JP19960592A
Authority: JP
Inventors: Hideaki Komatsu; 秀昭小松; Osamu Goda; 修郷田
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-07-27
Filing date: 1992-07-27
Publication date: 1994-04-08
Anticipated expiration: 2011-02-21
Also published as: JPH0816875B2

Abstract

(57)【要約】【目的】メモリ・アクセスのエミュレーションを最適
化してエミュレーション全体の高速化を図る。【構成】メモリの１バイトに対応した属性表をもつこ
とによって高速化する従前の手法を基本とし、さらにメ
モリ操作のほとんどがデータのロード・ストアのために
使用されることに着目して、ほとんどのメモリ操作命令
において属性値のテストを行わずに実行することを可能
とするものである。メモリ空間をある一定の大きさのセ
グメントに分割して、それぞれのセグメントの属性値の
論理和を表現する１ビットのセグメント予測ビットを生
成し、さらに当該セグメントの予測ビットと、隣接する
２つのセグメントの予測ビットとの論理和を行う。その
操作をすべてのメモリ空間に対して実行し、セグメント
予測表を生成する。このセグメント予測表に格納されて
いるビットの値が０になっているということは、その予
測ビットに対応したセグメントに属しているメモリのど
れもが、通常のデータのためのメモリであり、各属性の
テストは必要ないことを意味する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はコンピュータ・システ
ムのエミュレーション方法に関し、とくにメモリ・アク
セスに関するエミュレーションを最適化するものであ
る。

【０００２】

【従来の技術】新しいプロセッサの出現によってより高
性能なコンピュータ・システムが生産されている。その
時最も問題となるのが、既存のソフトウエアの継承であ
る。既存のソフトウェアがすべて高級言語で書かれてお
り、そのソースコードを全部所有しているなら、再コン
パイルすることによって、新しいコンピュータ・システ
ムに対応した、ソフトウェアを作り上げることができ
る。しかし、実際の商用コンピュータの利用形態をみる
と、一般のユーザがソースコードをもっていることは、
ほとんどなく、また、プログラムも必ずしも高級言語で
書かれていないため簡単に変換できないものが多い。

【０００３】そこで、既存のソフトウエアの有効な継承
手段として対象とするコンピュータ・システムをエミュ
レーションすることがあげられる。このエミュレーショ
ン方式では、実際のコンピュータ・システムと対象とす
るコンピュータ・システムの間のプロセッサのアーキテ
クチャ（命令セット）の違いや、ハードウエア（Ｉ／Ｏ
装置）の種類や制御方式違いをソフトウェアによって、
吸収することによって、どのようなコンピュータのため
プログラムを実行することが可能となる。

【０００４】実際にエミュレーションを行なう技術とし
て、インタプリタ方式、コンパイル方式、実行時コンパ
イル方式の３方式がある。インタプリタ方式は、対象と
するプロセッサの命令を１つ１つ取り出しては、それを
解釈実行するものであり、エミュレータを作成すること
が容易である。対象とするコンピュータ・システムをマ
イクロプログラムで実現するなら速度的にも十分であ
る。しかし、通常のプロセッサ上に実現した場合には、
実用的な速度を得ることは困難である。

【０００５】コンパイル方式は対象とするプログラムを
あらかじめコンパイルしておく方式であり、時間のかか
るコンパイル技術をあらかじめ適用しておくことも可能
になるため、実際の実行時間は３方式の中でもっとも高
速にできる。しかし、プログラムを変更するプログラム
を実現することはできないため、ＯＳのローダの機能を
実現することや、プログラムテクニックとして自己変更
を用いたものは、エミュレーションすることはできな
い。さらに、バイナリコードを完全に逆コンパイルする
ことは不可能であるため、エントリアドレスのすべてが
静的にトレースできないようなプログラムに、完全に対
応することはできない。さらに、実際に実行するかどう
か、分からないコードの断片のすべてをコンパイルして
おかなければならないため、エミュレーションのための
コードサイズが大きくなってしまう、などの欠点をも
つ。

【０００６】これに対し、実行時コンパイル方式はコン
パイルするためのオーバーヘッドが必要であり、また、
生成コードの質を向上させようとして、複雑な最適化手
法を利用すると、このオーバーヘッドがさらに増加して
しまう。このため、実行時コンパイル方式の実行速度
は、コンパイル方式に比べて遅くなってしまう。しか
し、対象とするアーキテクチャ（命令及びＩ／Ｏ）をす
べてエミュレーションすることが可能となるため、どの
ようなプログラムでさえも、実行することができるよう
になる。もっとも実用性が高いものが、この方式であ
り、本発明もこの方式を対象としている。

【０００７】プロセッサの命令の種類を大まかに分類す
ると、以下の５つになる・メモリ操作（データのロード・ストア）・演算（整数、実数、テスト）・分岐（条件分岐、無条件分岐）・システム制御（ＯＳのサポート）・入出力前記のエミュレーションの３方式のどの方式を用いて
も、エミュレーションの対象となるプロセッサでの処理
に比べて、もっとも処理に手間のかかるのが、メモリ操
作である。これは、メモリアクセスの動作が単純なデー
タのロード・ストアだけにとどまらず、操作の対象とな
るアドレス（実行アドレス）によって、以下の４種類の
操作に分類されるからである。・データのロードストア・メモリマップＩ／Ｏ・ＲＯＭエリアへのライト・プログラムエリアへのライト

【０００８】メモリマップＩ／Ｏを用いたコンピュータ
システムをエミュレーションする場合には、ロード・ス
トア命令の実行アドレスがＩ／Ｏエリアであった場合、
入出力命令として動作する必要がある。また、ＲＯＭエ
リアへのストアは無効にしなければならない。さらに、
実行時コンパイル方式を用いる場合は、プログラムエリ
ア（すでにコンパイルしたエリア）への書き込みは、コ
ードの無効化をおこない、さらに変更されたコードが実
行された場合、再コンパイルを必要とする。

【０００９】原理的には、すべてのメモリオペレーショ
ンに対して、その実行アドレスが通常のデータの空間か
そうでないかをテストする必要が生じるため、エミュレ
ーションの速度低下の原因となる。 11 メモリオペレーションにおけるテストは以下のようにな
る。実行アドレスの計算 if 実行アドレス＞＝Ｉ／Ｏエリアの先頭かつ実行アドレス＜＝Ｉ／Ｏエリアの最後 then Ｉ／Ｏ処
理 if 実行アドレス＞＝ＲＯＭエリアの先頭かつ実行アドレス＜＝ＲＯＭエリアの最後 then ＲＯＭ処
理 if 実行アドレス＞＝プログラムエリアの先頭かつ実行アドレス＜＝プログラムエリアの最後 then プロ
グラム処理

【００１０】そこで、すべてのメモリー空間に一意に対
応した属性表を用いる方法（メモリ１バイトに１バイト
の属性値を持たせる方式）がある（図１）。この属性値
（１バイト）の中の書くビットに、そのメモリ空間がど
ういうエリアに属しているかを記録しておく。これを用
いた、メモリオペレーションのテストは以下のようにな
る。（実行時コンパイル方式）実行アドレスの計算属性アドレスの計算属性値のロード if 属性値が０でない then if 属性値のプログラムビットが真 then プログラム処
理 if 属性値のＩ／Ｏビットが真 then Ｉ／Ｏ処理 if 属性値のＲＯＭビットが真 then ＲＯＭ処理 endif １バイトのメモリに１バイトの属性をもたせるのは、属
性アドレスの計算の高速化と属性値の各テストの高速化
のためである。コンパイル方式では、プログラム処理は
対象としていないので、そのテストは必要ない。ほとん
どのメモリオペレーションが、通常のデータへのアクセ
スであるため（属性値が０であるため）、実行中は、属
性値の各ビットのテストがおこなわれないため実行時間
は、高速化される。この属性方式によって実用的な速度
で、実行時コンパイル方式が実用になる。

【００１１】しかし、このメモリ操作は、依然としてエ
ミュレーション全体のボトルネックとなっている。その
理由としては、以下の５つが挙げられる。（１）ほとんどのメモリ操作命令はデータのロード・ス
トアのためにのみに使用され、Ｉ／Ｏの処理やＲＯＭエ
リアへの書き込み、プログラムの書き直しのために使用
されることは、ほとんど稀である。（２）メモリ操作命令は、比較的使用頻度の高い命令で
あり、テストの部分の処理時間に比べて、データのロー
ド・ストアの本来の処理はごくわずかしかないため、相
対的な速度の低下の比率が大きくなってしまう。（３）このテストの部分の処理の各ステップはおのおの
前のステップの結果に依存してしまうため、各ステップ
をまったく並列に実行できない。これによって、スーパ
・スカラ方式（ＲＳ６０００）やＶＬＩＷ方式などの命
令を並列に実行できるプロセッサでの速度向上が望めな
い。（４）メモリのロードは通常の命令に比べて実行時間が
長くなっていまう。この方式では、属性値をロードした
直後にテストしなければならないため、実行パイプライ
ンが停止してしまう。現在のプロセッサはこのパイプラ
イン技術によって実行速度をかせいでいるため、この速
度低下は問題となる。（５）属性値のテストのコードをインラインで生成しな
ければ、実行速度が低下してしまうため、全体のコンパ
イル・コードが大きくなってしまう。また、これによっ
て命令キャッシュの利用率の低下や、ページフォールト
を増加させ、全体の処理効率を低下されてしまう。

【００１２】なおこの発明と関連する特許文献として
は、特開平２−５１３８号公報がある。これは先に説明
したとおりの、属性値をそのまま保持するものである。

【００１３】

【発明が解決しようとする課題】この発明では以上の事
情を考慮してなされたものであり、メモリ・アクセスの
エミュレーションを最適化してエミュレーション全体の
高速化を図ることを目的としている。

【００１４】

【課題を解決するための手段】この発明では、メモリの
１バイトに対応した属性表をもつことによって高速化す
る従前の手法を基本とし、さらにメモリ操作のほとんど
がデータのロード・ストアのために使用されることに着
目して、ほとんどのメモリ操作命令において属性値のテ
ストを行わずに実行することを可能とするものである。

【００１５】このために付加するものとしてセグメント
予測表がある（図２）。すなわち、図２に示すように、
メモリ空間をある一定の大きさのまとまり（セグメント
と呼ぶ）に分割して、それぞれのセグメントの属性値の
論理和を表現する１ビットのデータ（セグメント予測ビ
ット）を生成し、さらに当該セグメントの予測ビット
と、隣接する２つのセグメントの予測ビットとの論理和
を行う。その操作をすべてのメモリ空間に対して実行
し、セグメント予測表を生成する（図２）。

【００１６】このセグメント予測表に格納されているビ
ットの値が０になっているということは、その予測ビッ
トに対応したセグメントに属しているメモリのどれも
が、通常のデータのためのメモリであり、各属性のテス
トは必要ないことを意味する。

【００１７】実際にこのセグメント予測表のデータを直
接使用するのではなく、カテゴリ予測フラグを、ＣＰＵ
内に保持しておき、このフラグを参照する。カテゴリ予
測フラグは、メモリ参照のカテゴリごとに検査するスパ
ンが異なるので、フラグ生成の仕方もそのスパンに応じ
たものとするものである。このカテゴリ予測フラグが０
になっていればそのカテゴリのメモリ操作命令では、属
性のテストが必要なくなる。

【００１８】メモリー操作命令のためテストのアルゴリ
ズムは以下のようになる。実行アドレスの計算 if カテゴリー予測フラグ＝０でない then 属性アドレスの計算属性値のロード if 属性値が０でない then if 属性値のプログラムビットが真 then プログラム処
理 if 属性値のＩ／Ｏビットが真 then Ｉ／Ｏ処理 if 属性値のＲＯＭビットが真 then ＲＯＭ処理 endif endif

【００１９】カテゴリを選ぶ基準は、アドレッシングモ
ードの計算表現に用いられている基底アドレスの値の変
更が少なく、オフセットとして、レジスタでなく定数を
とるものがよい。実際に利用可能なカテゴリーの例とし
て、以下のようなものがあげられる。・スタック変数へのアクセス（図３）・グローバル変数へのアクセス（図４）・ヒープ領域の構造体へのアクセス（図５）

【００２０】スタック変数へのアクセスはスタック・ポ
インター（ＳＰ）を基底レジスタとして、変位を定数値
でアクセスすることが多い。よって、これをカテゴリと
することが可能である。グローバル変数へのアクセスも
ベース・レジスタを基底とし、変位を定数でアクセスす
ることが多い。さらに、ヒープ領域であっても同一の構
造体メンバーへのアクセスごとにそれをカテゴリーとす
ることが可能である。

【００２１】この方式をもとの属性方式に付加する際に
オーバーヘッドとなるのが、実行時に必要なカテゴリー
予測フラグのテストと、カテゴリー予測フラグの更新の
ためのオーバーヘッドである。実行時のカテゴリー予測
フラグのテストのために生じるオーバーヘッドは以下の
２つである。・予測フラグのテストのために必要な命令の実行時間・そのテストの分岐によって生じるパイプラインの遅延
時間

【００２２】本方式では、カテゴリー予測フラグはＣＰ
Ｕ内部に保持しておくため、メモリからロードする必要
はない。レジスタの１ビットとして実現した場合は、テ
スト命令と条件分岐命令の２命令が、カテゴリー予測フ
ラグをテストするためのオーバーヘッドとなる。エミュ
レーションを実行しようとするＣＰＵのアーキテクチャ
に依存するが、条件コードレジスタ中の１ビットとして
実現可能なら、条件分岐命令１つだけが、テストのため
に必要な命令の実行時間となる。また、メモリ操作命令
がデータの操作として使用される確率、すなわち、予測
が当たる確率は非常に高く、この場合、属性のテストが
省略される。予測フラグのテストのために必要な命令数
よりも属性のテストのために必要な命令数の方が多いた
め、本方式によって実行命令数は少なくなる。

【００２３】後者のテストの分岐によって生じるパイプ
ラインの停止によるオーバーヘッドは、予測が当たった
場合にのみ発生するオーバーヘッドであり、予測が当た
らなかった場合には、まったく無関係である。さらに、
予測が当たった場合には、本来必要であった属性のテス
トの分岐によるパイプラインの遅延を除去できるため、
全体としてはまったくオーバーヘッドにならない。

【００２４】また、これまでの方法では、属性値のテス
トを生成コードのなかにインラインで展開しなければ、
実行効率が低下してしまったが、本方式を用いることに
よって、属生値のテストをサブルーチン化しても実行速
度が低下しないため、コードサイズを圧縮でき、命令キ
ャッシュの利用効率も向上する。さらに、実行アドレス
の計算とカテゴリー予測フラグのテストは依存関係がな
いため、スーパ・スカラやＶＬＩＷなどの命令を並列に
実行できるアーキテクチャをもったプロセッサでは、並
列実行が可能となる。

【００２５】もう１つのオーバーヘッドである、カテゴ
リ予測フラグの更新がおこなわれるのは、以下の２つの
タイミングである。・対象とするセグメントの属性が変更されたとき・そのカテゴリーの対象とするセグメントが別のセグメ
ントになるとき

【００２６】前者は、今まで実行されていないコードが
はじめて実行されるさいに起こる。実行時コンパイル方
式によるエミュレーションでは、初めて実行される時に
そのコードをコンパイルするため、それによって、コン
パイルされたメモリの属性値が変更する。Ｉ／ＯやＲＯ
Ｍの空間は固定したものであるため、実行中に変化しな
い。もともと、実行時コンパイル方式では、コンパイル
のために、たくさんの処理時間を使用するため、セグメ
ント予測表の更新のオーバーヘッドは、それに比較して
非常に小さいものである。後者は、カテゴリーの基底レ
ジスタのアドレスが変更された際に起こる。このための
オーバーヘッドは以下の２つのステップによって生じる
ものである。・基底レジスタのアドレスの下位ビットをマスクする・セグメント予測ビットを引くこのオーバーヘッドは、属性値をロードするオーバーヘ
ッドと同程度であり、対象となるメモリ操作命令がデー
タ操作のためのものであれば、ほとんどオーバーヘッド
とならない。さらに、一度決定された、カテゴリー予測
フラグは再利用されるため、結果的にはまったくオーバ
ーヘッドにならない。

【００２７】本方式は、実行時コンパイラ方式を高速化
するためのものであるが、既存のコンパイラの最適化技
術（データフロー解析）を利用すれば、より効率的に本
方式を適応することが可能となる。これによって、セグ
メント予測フラグの更新を最少に抑えることができる。

【００２８】

【実施例】以下この発明を、米国のインターナショナル
・ビジネス・マシーンズ（ＩＢＭ、商標）社のＩＢＭ
ＰＣを同じくＩＢＭ社のＲＳ／６０００（ＩＢＭ社の商
標）でエミュレートする場合に適用した実施例について
説明する。

【００２９】ＩＢＭＰＣを実行時コンパイル方式によ
ってＲＳ／６０００上でエミュレートするための処理手
順は図６のようになる。まず実行しようとするＩｎｔｅ
ｌ８０８６プロセッサ（Ｉｎｔｅｌおよび８０８６は米
国Ｉｎｔｅｌ社の商標、以下単に８０８６と呼ぶ）の命
令のアドレスをアドレス対応表によって、ＲＳ／６００
０プロセッサのコンパイルされた命令列のアドレスに変
換する。

【００３０】８０８６の実行アドレスがすでに実行され
たものであれば、アドレス対応表にエントリが存在し、
対応するＲＳ／６０００のアドレスが記録されているの
で、そこへ分岐することによってエミューレーションを
実行する。８０８６の実行アドレスがまだ実行されてい
ないものであれば、このアドレス対応表には未登録であ
るため、この場合に実行時コンパイラが起動される。コ
ンパイルする範囲はその８０８６の命令が到達可能であ
ると判断できるものがすべて対象となる。なるべく大き
な範囲をコンパイルの対象とすることで、実行時にコン
パイラを呼ぶ回数を減らすことが可能となる。さらに、
コンパイルの範囲を大きくとることによって、最適化が
適応される範囲も大きくなるため、より効率的な最適化
が実行できる。本手法も図６における最適化部、コード
生成部で使用されるものである。

【００３１】実行時コンパイラはコンパイル対象の８０
８６の命令列をＲＳ／６０００の命令列に変換する。８
０８６の１命令がＲＳ／６０００の数命令に変換される
だけでなく、８０８６の数命令がＲＳ／６０００の数命
令に変換されることもある。１命令をコンパイルするよ
りも数命令をまとめてコンパイルしたほうが、最適化さ
れたコードが生成できる。コンパイルされる命令の種類
は以下のようになる。・メモリ操作（データのロード・ストア）・演算（整数、実数、テスト）・分岐（条件分岐、無条件分岐）・システム制御（ＯＳのサポート）・入出力

【００３２】これらの命令の種類のうち実際にコンパイ
ルされる範囲が分断されるのは、分岐命令だけである。
分岐命令もすべてのものではなく、間接分岐命令やリタ
ーン命令のようなデータの値に依存して実行後のプログ
ラム・カウンタの値が変化する命令によってである。間
接分岐命令にはレジスタ間接分岐、セグメントレジスタ
を使用した分岐命令（ｆａｒｃａｌｌ、ｆａｒｊｕ
ｍｐ）などである。このような命令をコンパイルするた
めに、コンパイラは、分岐条件の判断と分岐先の実行ア
ドレスの計算のあと、図６のループの先頭であるアドレ
ス対応表の検索の命令列へ分岐するための命令列を生成
する。

【００３３】それ以外の分岐命令は、分岐先がアドレス
対応表に存在すれば、そこでそのパスのコンパイルを停
止して、別な到達可能な８０８６命令をコンパイルす
る。アドレス対応表に存在しなかった場合は継続してそ
のパスをコンパイルしていき、すべての到達可能なパス
をコンパイルすることによって、１回の実行時コンパイ
ルを停止する。

【００３４】分岐以外の上記の命令の種類に対しては、
実行時コンパイラのコンパイル領域の制御は行なわれ
ず、純粋に命令を変換するだけの処理を行う。入出力命
令に対しては、対応するデバイス（ディスプレイ、キー
ボード、ディスクなど）をエミュレートするサブルーチ
ンを用意しておき、そのサブルーチンへのコール命令を
生成することによって、コンパイルが行われる。レジス
タ間接でＩ／Ｏ空間をアクセスする８０８６命令の場合
には、どのデバイスが使用されるのかが、実行時まで決
定できないため、その振り分けを行うサブルーチンを用
意し、そのサブルーチンへのコール命令を生成してお
く。

【００３５】ＩＢＭＰＣではすべてのＩ／ＯがＩ／Ｏ
空間だけに存在するのではなく、メモリ・マップドＩ／
Ｏと呼ばれる、通常のデータ空間にＩ／Ｏを割り当てる
手法を使用している。これによって、すべてのＩ／Ｏが
Ｉ／Ｏ命令によってのみ処理されるのではなく、メモリ
にアクセスするすべての命令において、その影響を及ぼ
すアドレス（実行アドレス、effective address）がＩ
／Ｏのためのメモリ空間かデータやプログラムのための
空間かをテストする必要がある。ＩＢＭＰＣのメモリ
・マップドＩ／Ｏのアドレスは、Ａ００００（１６進）
からＤＦＦＦＦまでの２５６Ｋバイトである（図７）。

【００３６】また、ＲＯＭ空間（ＩＢＭＰＣではＥ０
００（１６進）からＦＦＦＦまで）への書き込みは無効
にしなければならないため、書き込みの実行アドレスの
テストも必要となる。（図７）

【００３７】メモリ操作命令の実行時コンパイルでは、
前述のようにＩ／Ｏ空間にアクセスしているか、ＲＯＭ
空間にアクセスしているがどうかをテストしけらばなら
ないほか、ストア命令が、すでにコンパイルされて、Ｒ
Ｓ／６０００のオブジェクト・コードに変換されたプロ
グラムの１部を変更しているかどうかのテストも必要と
なる。

【００３８】８０８６の命令では、演算命令のオペラン
ドとしてメモリを取り得るため、メモリ操作命令（ロー
ド・ストア命令）以外にも、メモリをオペランドとして
いる命令は上記のテストが必要となる。ＲＯＭ空間とＩ
／Ｏ空間は固定で１つの領域をとっているため、テスト
が容易であるが、あるアドレスがすでにコンパイルされ
たプログラムであるか、データであるかを判定するのは
困難である。そこで、これらを効率的に処理するため
に、属性表を使用する。（図７）

【００３９】属性表はＩＢＭＰＣのメモリの１バイト
につき１バイトのエントリをもっている。使用するビッ
トは１バイト中のすべてではないが、この属性表のデー
タ（属性値）は非常に頻繁にアクセスされるため、数ビ
ットずつ使用することは、メモリを浪費せずにすむもの
の、エミュレーションの高速化のためにはよくない。そ
こでアクセスのもっとも高速な最小単位である１バイト
をこの属性表のエントリとする。

【００４０】属性値は図７に示すように使用されてい
る。属性表はエミュレーションの開始時に初期化される
（図６におけるシステムの初期化）。前述のようにＩＢ
ＭＰＣではＲＯＭ空間とＩ／Ｏ空間が固定しているた
め、これらのアドレスの領域に対応する属性表のエント
リのＩ／ＯビットとＲＯＭビットをオン、それ以外のビ
ットをすべてオフにセットされたものが、その初期値と
なる。実行時に属性値が変化するのは、プログラムビッ
トのみで、実行時コンパイラがＲＳ／６０００のオブジ
ェクト・コードに変換した８０８６の命令のすべてのア
ドレスに対応する属性値のプログラム・ビットをオンに
セットする。

【００４１】この属性値を用いたメモリ・リードの際の
テストのフローチャートを図８に示す。リードの場合に
はＲＯＭ空間とプログラム空間のテストは不用である。
メモリ・ライトの際のテストのフローチャートを図９に
示す。ライトの場合には、ＲＯＭ空間、Ｉ／Ｏ空間、プ
ログラム空間のテストが必要である。ライトの場合には
３つテストが必要となるが、属性値が０になっていれ
ば、個々のテストは不用となる。実際のプログラムで
は、通常がデータアクセスされる頻度に比較して、プロ
グラムが変更されたり、Ｉ／Ｏ空間やＲＯＭ空間がアク
セスされることは、極めて稀である。それゆえ、リード
の場合のテストもライトの場合のテストも実行時間に比
べてそれほど差がない。

【００４２】このテストの処理時間を縮小するために付
加するものとして、メモリ空間をある一定の大きさのセ
グメントに分割して、それぞれのセグメントの属性値の
論理和を、隣接する２つのセグメントの論理和と論理和
を行なったセグメント予測表を用いる。（セグメント予
測ビットの値が０になっていれば、各属性のテストは必
要ない）このセグメント予測表のデータを、メモリ参照
を利用法ごとに分類したカテゴリー予測フラグを、ＲＳ
／６０００のフラグレジスタに割り当てる。当然このカ
テゴリー予測フラグが０になっていればそのカテゴリー
のメモリ操作命令では、属性のテストが必要ない。

【００４３】８０８６プロセッサで使用するカテゴリは
以下のようなものが挙げられる。（１）スタックカテゴリＳＳ：定数（ＢＰ）（２）グローバルカテゴリＤＳ：定数（３）ヒープカテゴリＥＳ：定数（ＢＸ）８０８６において、スタック変数へのアクセスはスタッ
クセグメント（ＳＳ）において、ベース・ポインター
（ＢＰ）を基底レジスタとして、変位を定数値でアクセ
スされる頻度が非常に高い。また、一般的にＢＰはサブ
ルーチンの先頭で更新され、リターン時に復帰する。こ
のスタックカテゴリの予測フラグによって、サブルーチ
ン内のスタック変数へのアクセスに必要となる、メモリ
テストコードを最適化することが可能となる。

【００４４】本方式のセグメントのサイズは、８０８６
のアーキテクチャを有効に処理するために、１２８バイ
トに設定している（図１０）。８０８６はスタックフレ
ームのアクセスするのに、ＢＰ（ベースポインタ）を基
底レジスタとして、ショートオフセットの場合には、プ
ラス１２７バイトマイナス１２８バイトの範囲でアクセ
ス可能である。８０８６をエミュレートする上で、本方
式をもっとも効果的に使用できるカテゴリーがスタック
フレームにある変数のアクセスであるため、１２８を本
方式におけるセグメントのサイズとしている。このサイ
ズをより大きなものに変更することも可能であるが、あ
まり大きな値を用いてしまうと、１セグメント内にプロ
グラムとデータが混在してしまうため、予測がはずれて
しまい、本方式で効果がえられなくなってしまう。

【００４５】ショートオフセットを使用した場合（ほと
んどのスタックフレームはこのアドレッシング・モード
でアクセスされる）、ＢＰレジスタがアクセス可能な領
域は図１１のメモリ空間の斜線の部分になる。ＢＰレジ
スタの示しているアドレスに対応する属性のセグメント
をＳｅｇＢＰとする。この前後のセグメント（Ｓｅ
ｇＢＰー１及びＳｅｇＢＰ＋１）は、ＢＰレジス
タがアクセス可能なメモリ領域より大きな領域となって
おり、これに対応するセグメント予測ビットは、ＢＰレ
ジスタがアクセス可能なメモリ領域のすべてを予測可能
となる。セグメント予測表のＢＰ番目のエントリはＢＰ
レジスタの値を７ビット右にシフトした（１２８で割っ
た）ものである。

【００４６】（２）のグローバル変数へのアクセスはデ
ータセグメント（ＤＳ）において、定数のオフセットの
みでアクセスされる。また、ほとんどのプログラムは実
行中にＤＳの値を変更しないため、１度グローバルカテ
ゴリ予測フラグを設定すれば、ＤＳの変更によるグロー
バルカテゴリ予測フラグの更新は必要ないことが多い。
ＤＳのサイズは６４Ｋバイトであるため、１ビットの予
測フラグだけをＲＳ／６０００の条件レジスタにセット
するのではなく、セグメント予測表のエントリのビット
から５１２ビットの論理和をセットする必要がある。

【００４７】論理和の値は計算される値のなかに１がひ
とつでもあれば結果も１になるので、１ビットではな
く、まとまったビット列が０かどうかのテストによって
高速化できる。ＲＳ／６０００は１ワード３２ビットで
あるため、１ワード分のセグメント予測フラグをロード
することによって、４Ｋバイトの大きさの８０８６のメ
モリ空間を予測可能となる。すなわち６４Ｋバイト分の
予測を行なうために、１７ワードのセグメント予測フラ
グをロードすればよい。１６ワードではなく、１ワード
余分に必要なのは、ＤＳが予測セグメントの途中の中途
半端なアドレスになっている場合に、１つ余計にテスト
しておくことで、６４Ｋバイトが完全にテストされたこ
とを保証できる。

【００４８】このグローバルカテゴリのカテゴリ予測フ
ラグの更新は、スタックカテゴリの更新に比べで、メモ
リからロードするデータが１７倍も必要である。しか
し、ＲＳ／６０００などのパイプライン化されたデータ
キャッシュを備えた最新のプロセッサでは、連続するア
ドレスのリードはオーバーヘッドなしで、ロード可能で
ある。さらにキャッシュミスの可能性も２、３倍程度し
か増加しないため、全体として数倍程度の処理しか必要
としない。さらに、スタックカテゴリのカテゴリ予測フ
ラグが、サブルーチ・コール程度の頻度で更新されるの
に比べて、グローバルカテゴリの更新はさらに少ない。

【００４９】（３）の構造体カテゴリは、以下の２つの
メモリアクセスを高速化するものである。・ヒープ領域の同一構造体のメンバーへのアクセス・ヒープ領域の配列要素へのアクセス８０８６のヒープへのアクセスはＥＳをセグメントレ
ジスタとし、ＢＸレジスタをインデックスレジスタと
してアクセスされることが多い。Ｉ／Ｏ空間のアクセス
も同様のアドレッシングモード（ＥＳ：定数（ＢＸ））
でアクセスされるため、これがデータをアクセスするも
のかどうか判断できない。しかし、ヒープ領域の同一構
造体のメンバーへのアクセスやヒープ領域の配列要素へ
のアクセスは、同じ性質をもっていると考えられるた
め、これをカテゴリーとして予測フラグを使用する。

【００５０】図１２の例はヒープ領域にある２つのデー
タ（ CHILD1 及び CHILD2 ）からなる構造体（ PARENT
)の各要素をそれぞれ１増加させるものである。この例
では、本手法を利用しないと５回の属性値のテストが必
要である（１から５の５つ）。これらのテストが本手法
によってまったく省略さてしまう。この例における本手
法を用いたオーバーヘッドは図１２の（２）のＭＯＶ命
令の先頭でＥＳ：０（ＢＸ）の実行アドレスからヒー
プカテゴリ用のセグメント予測フラグをリードする必要
がある。

【００５１】次にセグメント予測フラグを用いることに
よって、１回のメモリアクセスのテストがどのくらい高
速化されるかを述べる。ＲＳ／６０００は異なった種類
（分岐、整数、不動小数点）の命令を同時に実行可能な
スーパー・スカラー・アーキテクチャをもったＣＰＵで
ある。さらに、ＲＳ／６０００は、ユーザが自由に使用
できる３２ビットの条件コードレジスタを備えているた
め、このレジスタの各ビットに様々なカテゴリー予測フ
ラグをマップすることが可能であり、これをテストする
のに１命令しか必要とならない。このテストの命令は実
行アドレスを計算する命令と並列に実行可能なため、Ｒ
Ｓ／６０００上では、カテゴリー予測フラグをテストす
る命令の実行時間は完全に０にすることが可能である。

【００５２】ＲＳ／６０００では、条件分岐命令の分岐
条件（この場合には、予測フラグの値）が命令の実行よ
り３サイクルより前に決定していれば、０サイクルの分
岐がおこなえる、すなわち、分岐によって生じるパイプ
ラインの遅延を除去することが可能なアーキテクチャを
持っている。本方式では、カテゴリー予測フラグの値が
決定するのは、その値をテストするより、ほとんどの場
合、ずっと前である。よって、ＲＳ／６０００の０サイ
クル分岐の特徴を利用することによって、予測が当たっ
た場合にも必要であった分岐による遅延時間を除去する
ことが可能となる。

【００５３】ＲＳ／６０００上で稼働しているＰＣシミ
ュレータにおけるメモリ操作命令の実行時間を測定す
る。対象とするメモリ操作命令は以下の８０８６のスタ
ックフレーム上の変数にＡＸレジスタの値を書き込むも
のである。これは、通常のデータをストアする命令なの
で、予測があった場合の実行となる。 mov ss:8(bp),ax ・本方式による実行時間（２サイクル）実行アドレスの計算（０サイクル） if 予測フラグ＝０でない then call
属性処理（１サイクル）データのストア合計３サイクル（４命令）・属性方式による実行時間（２サイクル）実行アドレスの計算（１サイクル）属性アドレスの計算（２サイクル）属性値のロード（４サイクル） if 属性値が０でない then call 属
性処理（１サイクル）データのストア合計１０サイクル（７命令）

【００５４】属性値テストの処理時間（データ空間へ
の）は、属性値がデータキャッシュにヒットした場合
で、７サイクルかかってしまうが、本発明では、事実上
０サイクルとなる。処理全体の実行時間は１０サイクル
が３サイクルとなる。属性値がキャッシュミスした場合
は非常に大きな差となる。予測がはずれた場合（Ｉ／
Ｏ、プログラム、ＲＯＭなどの場合）も、ＲＳ／６００
０のもつ０サイクル分岐の能力のため実行時のオーバー
ヘッドはまったくない。実行する命令数はもともと７命
令必要であったものが４命令に縮小される。これによっ
て、命令キャッシュの利用効率が改善する。また、属性
値をアクセスしなくなるため、データキャッシュの利用
効率も向上する。これらによって、さらなる高速化が得
られる。

【００５５】

【発明の効果】以上説明したようにこの発明によれば、
メモリ・アクセスのエミュレーション時に従来行われて
いた、実際のデータ領域かどうかのチェックを簡易に行
うようにしているので、エミュレーションを高速化でき
る。

【図面の簡単な説明】

【図１】従来例を説明する図である。

【図２】この発明の概略を説明する図である。

【図３】この発明のメモリ・アクセスのカテゴリを説
明する図である。

【図４】この発明のメモリ・アクセスのカテゴリを説
明する図である。

【図５】この発明のメモリ・アクセスのカテゴリを説
明する図である。

【図６】この発明の実施例の全体の動作を説明するフ
ローチャートである。

【図７】上述実施例の要部を説明する図である。

【図８】上述実施例のメモリ読み出しアクセスの際の
動作を説明するフローチャートである。

【図９】上述実施例のメモリ書き込みアクセスの際の
動作を説明するフローチャートである。

【図１０】上述実施例のセグメント予測表の生成を説
明する図である。

【図１１】上述実施例のスタック変数へのアクセスの
際の動作を説明する図である。

【図１２】上述実施例のヒープ領域の構造体へのアク
セスの際の動作を説明する図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者郷田修東京都千代田区三番町５−19 日本アイ・ビー・エム株式会社東京基礎研究所内

Claims

【特許請求の範囲】

【請求項１】第１命令セットを有する第１プロセッサ
を第２命令セットを有する第２プロセッサでエミュレー
トして上記第１プロセッサ用のアプリケーションを上記
第２プロセッサで実行させるエミュレーション方法にお
いて、上記第２プロセッサのメモリに上記第１プロセッサのメ
モリ空間を生成するステップと、上記メモリ空間の各メモリ・ロケーションの属性値を表
す第１属性テーブルを生成するステップと、上記メモリ空間のサブ空間ごとに当該サブ空間内のメモ
リ・ロケーションの属性値の論理和を記憶する第２属性
テーブルを生成するステップと、現在のメモリ・アクセスの範囲の指定が変わるたびに、
上記第２属性テーブルを参照し、メモリ・アクセスに加
えて特別な処理が必要なメモリ・ロケーションが当該メ
モリ・アクセスの範囲内にあるかどうかを判別するステ
ップと、特別な処理が必要なメモリ・ロケーションがないと判別
されたときに、つぎにメモリ・アクセスの範囲の変更が
あるまで、上記第１テーブルによる検査をせずに単にメ
モリ・アクセスを実行するステップと、特別な処理が必要なメモリ・アクセスがあると判別され
たときは、少なくとも、つぎにメモリ・アクセスの範囲
の変更があるまで、メモリ・アクセスごとに上記第１テ
ーブルを参照して特別な処理が必要かどうか判別し、必
要であればその特別な処理を実行するステップとを有す
ることを特徴とするエミュレーション方法。
【請求項２】第１命令セットを有する第１プロセッサ
を第２命令セットを有する第２プロセッサでエミュレー
トして上記第１プロセッサ用のアプリケーションを上記
第２プロセッサで実行させるエミュレーション方法にお
いて、上記第２プロセッサのメモリに上記第１プロセッサのメ
モリ空間を生成するステップと、上記メモリ空間の各メモリ・ロケーションの属性値を表
す第１属性テーブルを生成するステップと、上記属性値が変更されたときに上記第１属性テーブルを
修正するステップと、上記メモリ空間のサブ空間ごとに当該サブ空間内のメモ
リ・ロケーションの属性値の論理和を記憶する第２属性
テーブルを生成するステップと、上記第１属性テーブルが修正されたときに上記第２属性
テーブルを修正するステップと、現在のメモリ・アクセスの範囲の指定が変わるたびに、
または上記第２属性テーブルが修正されるたびに、上記
第２属性テーブルを参照し、メモリ・アクセスに加えて
特別な処理が必要なメモリ・ロケーションが当該メモリ
・アクセスの範囲内にあるかどうかを判別するステップ
と、特別な処理が必要なメモリ・ロケーションがないと判別
されたときに、つぎにメモリ・アクセスの範囲の変更が
あるまで、または上記第２属性テーブルが修正されるま
で、上記第１テーブルによる検査をせずに単にメモリ・
アクセスを実行するステップと、特別な処理が必要なメモリ・アクセスがあると判別され
たときは、少なくとも、つぎにメモリ・アクセスの範囲
の変更があるまで、または上記第２属性テーブルが修正
されるまで、メモリ・アクセスごとに上記第１テーブル
を参照して特別な処理が必要かどうか判別し、必要であ
ればその特別な処理を実行するステップとを有すること
を特徴とするエミュレーション方法。
【請求項３】上記メモリ空間を満たす一連のセグメン
トごとに上記サブ空間が割り当てられ、上記サブ空間は
当該セグメントとこのセグメントに隣接する２つのセグ
メントとからなる請求項１または２記載のエミュレーシ
ョン方法。
【請求項４】上記特別な処理が必要なメモリ・ロケー
ションが当該メモリ・アクセスの範囲内にあるかどうか
の判別結果を上記第２プロセッサの内部レジスタに保持
する請求項１、２または３記載のエミュレーション方
法。
【請求項５】上記特別な処理は、メモリ・マップドＩ
／Ｏへのアクセス、ＲＯＭ領域への書き込みアクセスお
よびプログラム領域への書き込みアクセスに対して実行
される請求項１、２、３または４記載のエミュレーショ
ン方法。
【請求項６】メモリ・アクセスの方法に応じて上記メ
モリ・アクセスの範囲の大きさが変化する請求項１、
２、３、４または５記載のエミュレーション方法。
【請求項７】メモリ・アクセスの方法には少なくとも
スタック変数へのアクセスの方法、グローバル変数への
アクセスの方法およびヒープ領域の構造体へのアクセス
の方法が含まれる請求項６記載のエミュレーション方
法。
【請求項８】第１命令セットを有する第１プロセッサ
を第２命令セットを有する第２プロセッサでエミュレー
トして上記第１プロセッサ用のアプリケーションを上記
第２プロセッサで実行させるために、上記第２プロセッ
サで実行可能な、エミュレーション用のコンピュータ・
プログラム製品において、上記第２プロセッサのメモリに上記第１プロセッサのメ
モリ空間を生成するステップと、上記メモリ空間の各メモリ・ロケーションの属性値を表
す第１属性テーブルを生成するステップと、上記メモリ空間のサブ空間ごとに当該サブ空間内のメモ
リ・ロケーションの属性値の論理和を記憶する第２属性
テーブルを生成するステップと、現在のメモリ・アクセスの範囲の指定が変わるたびに、
上記第２属性テーブルを参照し、メモリ・アクセスに加
えて特別な処理が必要なメモリ・ロケーションが当該メ
モリ・アクセスの範囲内にあるかどうかを判別するステ
ップと、特別な処理が必要なメモリ・ロケーションがないと判別
されたときに、つぎにメモリ・アクセスの範囲の変更が
あるまで、上記第１テーブルによる検査をせずに単にメ
モリ・アクセスを実行するステップと、特別な処理が必要なメモリ・アクセスがあると判別され
たときは、少なくとも、つぎにメモリ・アクセスの範囲
の変更があるまで、メモリ・アクセスごとに上記第１テ
ーブルを参照して特別な処理が必要かどうか判別し、必
要であればその特別な処理を実行するステップとを上記
第２プロセッサに実行させることを特徴とするエミュレ
ーション用コンピュータ・プログラム製品。