JPH0682831A - Active matrix liquid crystal display device and its production - Google Patents

Active matrix liquid crystal display device and its production

Info

Publication number
JPH0682831A
JPH0682831A JP25568292A JP25568292A JPH0682831A JP H0682831 A JPH0682831 A JP H0682831A JP 25568292 A JP25568292 A JP 25568292A JP 25568292 A JP25568292 A JP 25568292A JP H0682831 A JPH0682831 A JP H0682831A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
black matrix
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25568292A
Other languages
Japanese (ja)
Inventor
Norio Ota
範雄 太田
Fumihiro Arakawa
文裕 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP25568292A priority Critical patent/JPH0682831A/en
Publication of JPH0682831A publication Critical patent/JPH0682831A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the active matrix liquid crystal display device which can improve the area of apertures contributing to display and the process for production of this display device. CONSTITUTION:A black matrix layer 2 is formed on a glass substrate 1 for a semiconductor element. A gate electrode 3, a gate insulating film 4, a semiconductor channel layer 5 and ohmic contact layers 6S, 6D are formed thereon; further, a display electrode 7, a source electrode 8, a drain electrode 9 and a passivation film 10 are formed. The gate insulating film 4, the display electrode 7 and the passivation film 10 are formed by using the black matrix layer 2 as a mask and patterning by back exposing from the rear surface of the substrate and, therefore, these layers eventually have a self-aligning property with each other and the formation of the aperture of the display electrode 7 to the wider area is possible. An upper electrode is formed via the insulating film 16 on the black matrix layer 2 in the part not shown in Fig. and a holding capacity element is formed by both electrodes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリックス
液晶表示装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】省電力型のディスプレイとして、液晶表
示装置は広範囲な用途に利用されている。一般的に用い
られているアクティブマトリックス液晶表示装置は、透
光性の2枚の基板を対向して配置し、両基板間に液晶を
充填し、両基板間に印加する電圧によって、充填した液
晶の光学的特性を各画素ごとに制御できるようにしたも
のである。カラー表示を行う装置では、第1の基板上
に、各画素領域ごとに所定の色のフィルタを配置したカ
ラーフィルタ層と、電圧を印加するための一方の電極と
なる透明な共通電極と、が形成される。また、第2の基
板上には、電圧を印加するための他方の電極となる表示
電極と、この表示電極に与える電圧を制御するためのト
ランジスタ素子とが、各画素領域ごとに形成され、各ト
ランジスタ素子をON/OFF動作することにより、各
画素ごとに液晶の光学的特性が制御される。
2. Description of the Related Art Liquid crystal display devices have been used in a wide range of applications as power-saving displays. A commonly used active matrix liquid crystal display device has two translucent substrates arranged to face each other, a liquid crystal is filled between the two substrates, and the filled liquid crystal is applied by a voltage applied between the two substrates. The optical characteristics of are controlled for each pixel. In a device that performs color display, a color filter layer in which a filter of a predetermined color is arranged for each pixel region and a transparent common electrode that is one electrode for applying a voltage are provided on a first substrate. It is formed. Further, on the second substrate, a display electrode serving as the other electrode for applying a voltage and a transistor element for controlling the voltage applied to the display electrode are formed in each pixel region, and By turning on / off the transistor element, the optical characteristics of the liquid crystal are controlled for each pixel.

【0003】[0003]

【発明が解決しようとする課題】カラー表示を行うアク
ティブマトリックス液晶表示装置では、前述したよう
に、第1の基板上にカラーフィルタ層が形成される。こ
のカラーフィルタ層は、所定の色(たとえば、R:赤,
G:緑,B:青)のフィルタを各画素ごとに並べたもの
であり、隣接する画素には異なる色のフィルタが配置さ
れることになる。したがって、このカラーフィルタ層を
用いただけでは、画素の境界領域が不鮮明になってしま
う。そこで、画素の境界領域を鮮明にするために、この
カラーフィルタ層の各フィルタの境界部分に重なるよう
に、ブラックマトリックス層が形成される。このブラッ
クマトリックス層は、遮光性の材料からなり、各画素ご
とのフィルタを眼鏡のレンズに例えれば、このブラック
マトリックス層は眼鏡の縁に相当するものになる。
In the active matrix liquid crystal display device that performs color display, the color filter layer is formed on the first substrate as described above. This color filter layer has a predetermined color (for example, R: red,
(G: green, B: blue) filters are arranged for each pixel, and filters of different colors are arranged in adjacent pixels. Therefore, if only this color filter layer is used, the boundary region of pixels becomes unclear. Therefore, in order to make the boundary region of the pixel clear, the black matrix layer is formed so as to overlap the boundary portion of each filter of this color filter layer. The black matrix layer is made of a light-shielding material, and if the filter for each pixel is likened to a lens of spectacles, the black matrix layer corresponds to the edge of the spectacles.

【0004】このように、第1の基板側にブラックマト
リックス層を形成する必要があるため、従来のアクティ
ブマトリックス液晶表示装置では、製造時に高精度な位
置合わせ工程が必要であるという問題がある。すなわ
ち、第1の基板を第2の基板に対向して配置した場合、
第2の基板側に形成された表示電極と、第1の基板側に
形成されたブラックマトリックス層とを、正確に位置合
わせしなければならない。しかしながら、現実的には、
誤差の全くない正確な位置合わせを行うことは不可能で
あり、互いに5μmほどの重なりを生じるような重ね合
わせ部を、位置合わせ誤差のための余裕として設けてお
く必要がある。そのため、この重ね合わせ部の分だけ、
実際の表示に寄与する開口部の面積が減少し、透過でき
る光量が減少してしまうという問題がある。
As described above, since it is necessary to form the black matrix layer on the side of the first substrate, the conventional active matrix liquid crystal display device has a problem that a highly accurate alignment process is required at the time of manufacturing. That is, when the first substrate is arranged so as to face the second substrate,
The display electrodes formed on the second substrate side and the black matrix layer formed on the first substrate side must be accurately aligned. However, in reality,
It is impossible to perform accurate alignment without any error, and it is necessary to provide an overlapping portion which causes an overlap of about 5 μm as a margin for alignment error. Therefore, only this overlapping part,
There is a problem that the area of the opening that contributes to the actual display is reduced and the amount of light that can be transmitted is reduced.

【0005】更に、各画素についての表示電極に十分な
電荷を蓄積した状態を保持するため、保持容量を確保す
る必要がある。ところが、ある程度の電荷容量をもった
保持容量を確保するためには、ある程度の面積を占める
保持容量素子を形成しなければならず、この保持容量素
子に占有させる面積だけ、実際の表示に寄与する開口部
の面積が更に減少してしまうという問題が生じる。
Further, it is necessary to secure a storage capacitor in order to hold a state in which sufficient charge is accumulated in the display electrode for each pixel. However, in order to secure a storage capacitor having a certain amount of charge capacity, it is necessary to form a storage capacitor element that occupies a certain area, and only the area occupied by this storage capacitor element contributes to actual display. There is a problem that the area of the opening is further reduced.

【0006】そこで本発明は、表示に寄与する開口部の
面積を向上させることのできるアクティブマトリックス
液晶表示装置およびその製造方法を提供することを目的
とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an active matrix liquid crystal display device capable of increasing the area of an opening which contributes to display and a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

(1) 本願第1の発明は、平面上に複数の画素を定義し
た透光性の第1および第2の基板を対向して配置し、両
基板間に液晶を充填し、第1の基板上に、各画素領域ご
とに所定の色のフィルタを配置したカラーフィルタ層
と、液晶の光学的特性を制御する電圧を印加するための
一方の電極となる透明な共通電極と、を形成し、第2の
基板上に、液晶の光学的特性を制御する電圧を印加する
ための他方の電極となる表示電極を各画素領域ごとに形
成し、この各表示電極に与える電圧を制御するためのト
ランジスタ素子を各画素領域ごとに形成し、充填した液
晶の光学的特性を各画素ごとに制御できるようにしたア
クティブマトリックス液晶表示装置において、第2の基
板側に、表示の際に各画素の境界領域を鮮明にするため
の遮光性のブラックマトリックス層を形成し、このブラ
ックマトリックス層の一部分の上に、絶縁膜を挟んで上
部電極を形成し、ブラックマトリックス層の一部分と上
部電極とによって容量素子を構成するようにし、この容
量素子を表示電極における蓄積電荷の保持を行う保持容
量素子として利用するようにしたものである。
(1) The first invention of the present application is to dispose translucent first and second substrates defining a plurality of pixels on a plane so as to face each other, and to fill a liquid crystal between the two substrates to form a first substrate. A color filter layer, in which a filter of a predetermined color is arranged for each pixel region, and a transparent common electrode which is one electrode for applying a voltage for controlling the optical characteristics of the liquid crystal are formed on the upper side, A display electrode, which is the other electrode for applying a voltage for controlling the optical characteristics of the liquid crystal, is formed in each pixel region on the second substrate, and a transistor for controlling the voltage applied to each display electrode. In an active matrix liquid crystal display device in which an element is formed for each pixel area and the optical characteristics of the filled liquid crystal can be controlled for each pixel, a boundary area of each pixel at the time of display on the second substrate side. Black mat for shading A Lix layer is formed, an upper electrode is formed on a part of the black matrix layer with an insulating film interposed therebetween, and a capacitive element is formed by a part of the black matrix layer and the upper electrode. It is adapted to be used as a storage capacitor element that holds the accumulated charges in the electrodes.

【0008】(2) 本願第2の発明は、上述した第1の
発明に係る液晶表示装置の製造方法において、トランジ
スタ素子の構成要素となるゲート絶縁膜のパターニング
を行うときに、ブラックマトリックス層をマスクとし
て、第2の基板の下面側からのバック露光を行うように
したものである。
(2) A second invention of the present application is the method of manufacturing a liquid crystal display device according to the first invention, wherein a black matrix layer is formed when patterning a gate insulating film which is a constituent element of a transistor element. As a mask, back exposure is performed from the lower surface side of the second substrate.

【0009】(3) 本願第3の発明は、上述した第1の
発明に係る液晶表示装置の製造方法において、各表示電
極のパターニングを行うときに、ブラックマトリックス
層をマスクとして、第2の基板の下面側からのバック露
光を行うようにしたものである。
(3) The third invention of the present application is the method of manufacturing a liquid crystal display device according to the first invention, wherein the black matrix layer is used as a mask when the second substrate is patterned. The back exposure is performed from the lower surface side of the.

【0010】(4) 本願第4の発明は、上述した第1の
発明に係る液晶表示装置の製造方法において、トランジ
スタ素子の構成要素となるパッシベーション膜のパター
ニングを行うときに、ブラックマトリックス層をマスク
として、第2の基板の下面側からのバック露光を行うよ
うにしたものである。
(4) A fourth invention of the present application is the method of manufacturing a liquid crystal display device according to the first invention, wherein the black matrix layer is masked when patterning a passivation film which is a constituent element of a transistor element. As a result, back exposure is performed from the lower surface side of the second substrate.

【0011】(5) 本願第5の発明は、上述した第1の
発明に係る液晶表示装置の製造方法において、ブラック
マトリックス層の表層を酸化して酸化膜を形成し、この
酸化膜を保持容量素子の絶縁膜として用いるようにした
ものである。
(5) The fifth invention of the present application is the method for manufacturing a liquid crystal display device according to the first invention, wherein the surface layer of the black matrix layer is oxidized to form an oxide film, and the oxide film is used as a storage capacitor. It is intended to be used as an insulating film of an element.

【0012】[0012]

【作 用】本発明に係るアクティブマトリックス液晶表
示装置の特徴は、ブラックマトリックス層を、フィルタ
が形成されている第1の基板側ではなく、トランジスタ
素子が形成されている第2の基板側に形成し、このブラ
ックマトリックス層を保持容量素子の一方の電極として
利用するようにした点にある。ブラックマトリックス層
は、トランジスタ素子の構成要素の一部として構造的に
組み込まれることになり、第2の基板側に形成されるゲ
ート絶縁膜、表示電極、パッシベーション膜、などに対
する精度良い位置合わせを自己整合性をもって行うこと
ができるようになる。しかも、保持容量素子は、このブ
ラックマトリックス層の領域を利用して形成されるた
め、実際の表示に寄与する開口部の面積を減少させるこ
となしに保持容量の確保を行うことができる。
[Operation] A feature of the active matrix liquid crystal display device according to the present invention is that the black matrix layer is formed not on the first substrate side on which the filter is formed but on the second substrate side on which the transistor element is formed. However, the black matrix layer is used as one electrode of the storage capacitor element. The black matrix layer is structurally incorporated as a part of the constituent elements of the transistor element, and self-aligns the gate insulating film, the display electrode, the passivation film, etc. formed on the second substrate side with high precision. You will be able to do it consistently. Moreover, since the storage capacitor element is formed by utilizing the region of the black matrix layer, it is possible to secure the storage capacitor without reducing the area of the opening that contributes to the actual display.

【0013】[0013]

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は、一般的なアクティブマトリックス液晶
表示装置の基本構造を示す斜視図である。この装置の主
たる構成要素は、カラーフィルタ用ガラス基板100と
半導体素子用ガラス基板200である。両基板は、いず
れも透光性をもち、それぞれの平面上には、複数の画素
が定義されている。図1に示す例では、便宜上、3×3
に配列された9画素が定義されているが、実際には、よ
り多数の画素が定義される。両基板は互いに平行となる
ように対向して配置され、それぞれ対応する画素が向か
い合った状態となる。カラーフィルタ用ガラス基板10
0の上面には、偏光板110が配置され、半導体素子用
ガラス基板200の下面には、偏光板210が配置され
る。カラーフィルタ用ガラス基板100の下面には、カ
ラーフィルタ層120および共通電極130が形成され
ている。カラーフィルタ層120は、この実施例では、
R:赤,G:緑,B:青、の3色のフィルタを各画素ご
とに配置したものである。共通電極130は、1枚の透
明電極材料によって構成されている。一方、半導体素子
用ガラス基板200上には、各画素ごとに、表示電極2
20と、この表示電極の電位を制御するためのトランジ
スタ素子230と、が形成されている。トランジスタ素
子230は、ゲート電極が走査線240に、ソース電極
がデータ線250に、ドレイン電極が表示電極220
に、それぞれ接続されている。
The present invention will be described below based on illustrated embodiments. FIG. 1 is a perspective view showing a basic structure of a general active matrix liquid crystal display device. The main components of this device are a glass substrate 100 for color filters and a glass substrate 200 for semiconductor elements. Both substrates have translucency, and a plurality of pixels are defined on their respective planes. In the example shown in FIG. 1, for convenience, 3 × 3
Although 9 pixels arranged in the above are defined, a larger number of pixels are actually defined. Both substrates are arranged so as to be parallel to each other, and the corresponding pixels are in a state of facing each other. Color filter glass substrate 10
A polarizing plate 110 is arranged on the upper surface of 0, and a polarizing plate 210 is arranged on the lower surface of the semiconductor element glass substrate 200. A color filter layer 120 and a common electrode 130 are formed on the lower surface of the color filter glass substrate 100. The color filter layer 120 is, in this embodiment,
Three color filters of R: red, G: green, B: blue are arranged for each pixel. The common electrode 130 is composed of one transparent electrode material. On the other hand, on the glass substrate 200 for semiconductor elements, the display electrode 2 is provided for each pixel.
20 and a transistor element 230 for controlling the potential of this display electrode are formed. In the transistor element 230, the gate electrode is the scanning line 240, the source electrode is the data line 250, and the drain electrode is the display electrode 220.
, Respectively.

【0014】図1に示す液晶表示装置の1画素分の等価
回路を図2に示す。カラーフィルタ用ガラス基板100
と半導体素子用ガラス基板200との間には、液晶が充
填されており、図2の回路上では、表示電極220と共
通電極130との間に液晶が充填されていることにな
る。回路上では、この液晶を挟む電極対は容量素子Cを
形成する。いま、走査線240に所定の電圧を供給して
トランジスタ素子230をON状態にすれば、表示電極
220の電位をデータ線250の電位と同じレベルにす
ることができ、トランジスタ素子230をOFF状態に
すれば、表示電極220の電位をそのままの状態に維持
させることができる。こうして、容量素子Cに印加され
る電圧を制御すれば、表示電極220と共通電極130
との間に挟まれた液晶の光学的特性を変化させることが
でき、液晶の光学的特性を各画素ごとに制御することが
できるようになる。したがって、図1において、下方か
ら照射された白色光の透過/不透過を各画素単位で制御
することができ、図の上方から観察した場合、各画素単
位の発光/不発光を制御することができる。
FIG. 2 shows an equivalent circuit of one pixel of the liquid crystal display device shown in FIG. Color filter glass substrate 100
The liquid crystal is filled between the glass substrate 200 and the semiconductor element glass substrate 200, and the liquid crystal is filled between the display electrode 220 and the common electrode 130 in the circuit of FIG. In the circuit, the electrode pair sandwiching the liquid crystal forms a capacitive element C. Now, if the transistor element 230 is turned on by supplying a predetermined voltage to the scanning line 240, the potential of the display electrode 220 can be set to the same level as the potential of the data line 250, and the transistor element 230 is turned off. Then, the potential of the display electrode 220 can be maintained as it is. Thus, by controlling the voltage applied to the capacitive element C, the display electrode 220 and the common electrode 130 are controlled.
The optical characteristics of the liquid crystal sandwiched between and can be changed, and the optical characteristics of the liquid crystal can be controlled for each pixel. Therefore, in FIG. 1, transmission / non-transmission of white light emitted from below can be controlled in each pixel unit, and when observed from above in the drawing, emission / non-emission of each pixel unit can be controlled. it can.

【0015】ところで、図2の回路図において、トラン
ジスタ素子230をOFF状態にしたとき、ソース・ド
レイン間は完全な絶縁状態に保たれるわけではなく、比
較的大きな抵抗値をもった抵抗素子Rと等価な状態にな
る。したがって、表示電極220に電荷を蓄積した状態
で、トランジスタ素子230をOFF状態に保っていた
としても、時定数CRで定まる時間特性をもって蓄積電
荷は徐々に失われてゆく。このため、一定時間ごと(た
とえば、1/60secごと)に電荷の再蓄積を行うリ
フレッシュ動作を行う必要がある。ここで、リフレッシ
ュ動作の頻度を低くするためには、容量素子Cの容量値
をできるだけ大きくするのが望ましい。そのため、図3
の回路図に示すように、表示電極220の蓄積電荷を保
持する目的で、容量素子Cに並列に保持容量素子Csを
形成しておくのが一般的である。しかしながら、半導体
素子用ガラス基板200の面積は限られているため、こ
のような保持容量素子Csを形成すると、表示電極22
0の面積がその分だけ減少し、実際の表示に寄与する開
口部面積が低減し、表示が暗くなるという弊害が生じる
ことは既に述べたとおりである。
By the way, in the circuit diagram of FIG. 2, when the transistor element 230 is turned off, the source-drain is not kept completely insulated, and the resistor element R having a relatively large resistance value is used. Is equivalent to. Therefore, even if the transistor element 230 is kept in the OFF state with the charge accumulated in the display electrode 220, the accumulated charge is gradually lost with the time characteristic determined by the time constant CR. For this reason, it is necessary to perform a refresh operation for re-accumulating charges at regular time intervals (for example, every 1/60 sec). Here, in order to reduce the frequency of the refresh operation, it is desirable to make the capacitance value of the capacitive element C as large as possible. Therefore, FIG.
As shown in the circuit diagram of 1., the holding capacitor element Cs is generally formed in parallel with the capacitor element C in order to hold the charge accumulated in the display electrode 220. However, since the area of the semiconductor element glass substrate 200 is limited, when such a storage capacitor element Cs is formed, the display electrode 22 is formed.
As described above, the area of 0 is reduced by that amount, the area of the opening that contributes to the actual display is reduced, and the display becomes dark.

【0016】開口部面積を低減するもうひとつの要因
は、ブラックマトリックス層の位置合わせ誤差である。
以下、この要因についての説明を行う。図1に示すカラ
ーフィルタ層120は、R,G,Bの3色のフィルタを
各画素ごとに配列して構成されるが、このままの状態で
は、各画素の境界領域が不鮮明になる。この境界領域を
鮮明にするために、ブラックマトリックス層が用いられ
る。このブラックマトリックス層は、カラーフィルタ層
120の各色フィルタの境界部分にフレームのような構
造で形成される(図1には示されていない)。このブラ
ックマトリックス層の構造は、構造断面図によって明瞭
に示すことができる。図4に、従来の一般的なアクティ
ブマトリックス液晶表示装置の1画素分の領域の構造断
面図を示し、図5に、本発明に係るアクティブマトリッ
クス液晶表示装置の1画素分の領域の構造断面図を示
す。図5に示す本発明の装置の特徴は、半導体素子用ガ
ラス基板1側にブラックマトリックス層2が形成されて
いる点にある。
Another factor that reduces the opening area is a black matrix layer alignment error.
Hereinafter, this factor will be described. The color filter layer 120 shown in FIG. 1 is configured by arranging filters of three colors of R, G, and B for each pixel, but in this state, the boundary area of each pixel becomes unclear. A black matrix layer is used to sharpen this boundary area. The black matrix layer is formed in a frame-like structure at the boundary of each color filter of the color filter layer 120 (not shown in FIG. 1). The structure of this black matrix layer can be clearly shown by a structural sectional view. FIG. 4 shows a structural cross-sectional view of a region of one pixel of a conventional general active matrix liquid crystal display device, and FIG. 5 shows a structural cross-sectional view of a region of one pixel of the active matrix liquid crystal display device according to the present invention. Indicates. The characteristic of the device of the present invention shown in FIG. 5 is that the black matrix layer 2 is formed on the glass substrate 1 side for semiconductor elements.

【0017】まず、図4に示す従来装置の構造から説明
する。この装置の主たる構成要素は、半導体素子用ガラ
ス基板1(図1における基板200に相当)と、その上
方に配置されたカラーフィルタ用ガラス基板11(図1
における基板100に相当)である。この装置では、ブ
ラックマトリックス層2は、カラーフィルタ用ガラス基
板11側に形成されている。半導体素子用ガラス基板1
上のトランジスタ素子形成領域には、金属からなるゲー
ト電極3が形成され、その上に、SiNxからなるゲー
ト絶縁膜4を介して、アモルファスシリコンからなる半
導体チャネル層5およびn型の不純物をドーピングした
アモルファスシリコンからなるオーミック接触層6S,
6Dが形成されている。また、トランジスタ素子形成領
域の右隣には、透明な表示電極7(図1における表示電
極220に相当)が形成されている。トランジスタ素子
形成領域においては、更に、金属からなるソース電極8
およびドレイン電極9が形成され、その上に、パッシベ
ーション膜10が形成されている。オーミック接触層6
S,6Dは、半導体チャネル層5とソース電極8との
間、あるいは、半導体チャネル層5とドレイン電極9と
の間における電気的な接続をオーミックにするための中
間層である。ゲート電極3に印加する電圧により、半導
体チャネル層5を導通状態にしたり、非導通状態にした
り制御することができる。ドレイン電極9は表示電極7
に接続されており、ソース電極8に供給される電荷を、
半導体チャネル層5を通じて表示電極7に出し入れする
ことが可能になる。
First, the structure of the conventional apparatus shown in FIG. 4 will be described. The main components of this device are a glass substrate 1 for a semiconductor element (corresponding to the substrate 200 in FIG. 1) and a glass substrate 11 for a color filter arranged above it (see FIG. 1).
Corresponding to the substrate 100 in FIG. In this apparatus, the black matrix layer 2 is formed on the color filter glass substrate 11 side. Glass substrate for semiconductor device 1
A gate electrode 3 made of a metal is formed in the upper transistor element formation region, and a semiconductor channel layer 5 made of amorphous silicon and an n-type impurity are doped on the gate electrode 3 made of a metal via a gate insulating film 4 made of SiNx. Ohmic contact layer 6S made of amorphous silicon,
6D is formed. A transparent display electrode 7 (corresponding to the display electrode 220 in FIG. 1) is formed on the right of the transistor element formation region. In the transistor element forming region, a source electrode 8 made of metal is further added.
And the drain electrode 9 is formed, and the passivation film 10 is formed on it. Ohmic contact layer 6
S and 6D are intermediate layers for ohmic electrical connection between the semiconductor channel layer 5 and the source electrode 8 or between the semiconductor channel layer 5 and the drain electrode 9. The voltage applied to the gate electrode 3 can control the semiconductor channel layer 5 to be conductive or non-conductive. The drain electrode 9 is the display electrode 7
Is connected to the source electrode 8 and charges supplied to the source electrode 8 are
It becomes possible to put in and take out the display electrode 7 through the semiconductor channel layer 5.

【0018】一方、この半導体素子用ガラス基板1の上
方に対向するように配置されるカラーフィルタ用ガラス
基板11の下面には、所定のパターンでブラックマトリ
ックス層2およびカラーフィルタ層12,13(図1に
おけるカラーフィルタ層120に相当)が形成されてお
り、その下面には、共通電極14(図1における共通電
極130に相当)が形成されている。なお、図4におい
て、カラーフィルタ層12はR(赤色)のフィルタ、カ
ラーフィルタ層13はG(緑色)のフィルタであるが、
これは例示した1画素分の領域に位置するカラーフィル
タ層がこの色のフィルタであっただけのことであり、実
際には、図1のカラーフィルタ層120に示すように、
R,G,Bのフィルタが交互に配置されている。また、
ブラックマトリックス層2は、各フィルタの境界領域を
埋めるような格子状のパターンを形成している。
On the other hand, the black matrix layer 2 and the color filter layers 12, 13 are formed in a predetermined pattern on the lower surface of the color filter glass substrate 11 which is arranged above and facing the semiconductor element glass substrate 1. 1 is formed), and the common electrode 14 (corresponding to the common electrode 130 in FIG. 1) is formed on the lower surface thereof. Although the color filter layer 12 is an R (red) filter and the color filter layer 13 is a G (green) filter in FIG. 4,
This means that the color filter layer located in the illustrated area for one pixel is only the filter of this color, and in reality, as shown in the color filter layer 120 of FIG.
The R, G, and B filters are alternately arranged. Also,
The black matrix layer 2 forms a grid pattern that fills the boundary area of each filter.

【0019】この半導体素子用ガラス基板1とカラーフ
ィルタ用ガラス基板11との間に液晶が充填されること
になる。いま、ここで、表示電極7とブラックマトリッ
クス層2との重複部分の幅dを考える。理論的には、こ
の幅d=0となるように設定するのが好ましい。dを小
さくすればするほど、表示電極7の開口面積が広くな
り、ディスプレイが明るくなるからである。しかしなが
ら、実際には、半導体素子用ガラス基板1とカラーフィ
ルタ用ガラス基板11との位置合わせ誤差が生じるた
め、この誤差に相当する分だけ、幅dとして余裕をとっ
ておかねばならない。一般的には、d=5μm程度に設
定されている。したがって、この位置合わせ誤差の余裕
分だけ表示電極7の開口面積が減少することになる。
Liquid crystal is filled between the semiconductor element glass substrate 1 and the color filter glass substrate 11. Now, consider the width d of the overlapping portion of the display electrode 7 and the black matrix layer 2. Theoretically, it is preferable to set the width d = 0. The smaller d is, the wider the opening area of the display electrode 7 becomes, and the brighter the display becomes. However, in reality, an alignment error occurs between the semiconductor element glass substrate 1 and the color filter glass substrate 11, and therefore, a width d must be provided with a margin corresponding to this error. Generally, it is set to about d = 5 μm. Therefore, the opening area of the display electrode 7 is reduced by the margin of this alignment error.

【0020】以上、表示電極7の開口面積を減少する要
因として、保持容量素子Csの形成により一部の面積が
占有されるという点と、ブラックマトリックス層の位置
合わせ誤差の余裕分を確保する必要があるという点と、
の2点が存在することを説明した。本発明に係る液晶表
示装置では、ブラックマトリックス層2を半導体素子用
ガラス基板1側に形成し、しかも、このブラックマトリ
ックス層2を保持容量素子Csの一方の電極として用い
るような構造を採ることにより、上述した2点の要因を
抑制することができる。以下、図5を参照しながら、こ
の本発明に係る構造を説明する。図5において、半導体
素子用ガラス基板1上に形成された構造は、基本的に
は、図4に示す構造と同じである。ただ、トランジスタ
素子形成領域において、半導体素子用ガラス基板1上に
ブラックマトリックス層2が形成され、このブラックマ
トリックス層2の上に、絶縁膜16を介して、ゲート電
極3、ゲート絶縁膜4、半導体チャネル層5、オーミッ
ク接触層6S,6D、ソース電極8、ドレイン電極9、
パッシベーション膜10、がそれぞれ形成されている。
いわば、トランジスタ素子全体が、ブラックマトリック
ス層2によって下駄を履かされた状態になっているが、
トランジスタ素子の動作には何ら支障は生じない。な
お、後述するように、本発明では、ブラックマトリック
ス層2は保持容量素子Csの一方の電極として用いられ
るため、導電性の材料によって構成されている。一方、
カラーフィルタ用ガラス基板11側には、本来のブラッ
クマトリックス層2を形成する必要はない。すなわち、
カラーフィルタ用ガラス基板11の下面には、カラーフ
ィルタ層12,13を形成し、更に、共通電極14を形
成すれば足る。しかしながら、この実施例では、カラー
フィルタ層12,13の間に、別なブラックマトリック
ス層15を形成してある。このブラックマトリックス層
15は、ブラックマトリックス層2とは別の目的のため
に設けられたものであり、必須のものではない。すなわ
ち、ブラックマトリックス層2が、各画素の境界領域を
鮮明にする目的で設けられているのに対し、ブラックマ
トリックス層15は、半導体チャネル層5に外部からの
光が当たることにより、半導体チャネル層5が劣化する
のを防ぐために設けられている。要するに、半導体チャ
ネル層5に対する外光の遮蔽を行うのが目的である。し
たがって、ブラックマトリックス層15は、この液晶表
示装置の動作に直接関係する機能をもった構成要素では
ないので、必ずしも設ける必要はないが、装置寿命を考
慮すれば設けておくのが好ましい。
As described above, as a factor for reducing the opening area of the display electrode 7, a part of the area is occupied by the formation of the storage capacitor Cs, and it is necessary to secure a margin for the alignment error of the black matrix layer. That there is
It was explained that there are two points. In the liquid crystal display device according to the present invention, the black matrix layer 2 is formed on the semiconductor element glass substrate 1 side, and the black matrix layer 2 is used as one electrode of the storage capacitor element Cs. The above two factors can be suppressed. Hereinafter, the structure according to the present invention will be described with reference to FIG. In FIG. 5, the structure formed on the glass substrate 1 for a semiconductor element is basically the same as the structure shown in FIG. However, in the transistor element formation region, the black matrix layer 2 is formed on the semiconductor element glass substrate 1, and the gate electrode 3, the gate insulating film 4, and the semiconductor are formed on the black matrix layer 2 via the insulating film 16. Channel layer 5, ohmic contact layers 6S, 6D, source electrode 8, drain electrode 9,
Passivation films 10 are formed respectively.
So to speak, the entire transistor element is in a state in which the black matrix layer 2 has put the clogs on.
There is no hindrance to the operation of the transistor element. As will be described later, in the present invention, the black matrix layer 2 is used as one electrode of the storage capacitor element Cs, and is therefore made of a conductive material. on the other hand,
It is not necessary to form the original black matrix layer 2 on the color filter glass substrate 11 side. That is,
It is sufficient to form the color filter layers 12 and 13 on the lower surface of the color filter glass substrate 11 and further to form the common electrode 14. However, in this embodiment, another black matrix layer 15 is formed between the color filter layers 12 and 13. The black matrix layer 15 is provided for a purpose different from that of the black matrix layer 2 and is not essential. That is, the black matrix layer 2 is provided for the purpose of making the boundary region of each pixel clear, while the black matrix layer 15 is provided with the semiconductor channel layer 5 by shining light from the outside. 5 is provided to prevent deterioration. In short, the purpose is to shield the semiconductor channel layer 5 from external light. Therefore, since the black matrix layer 15 is not a component having a function directly related to the operation of the liquid crystal display device, it is not always necessary to provide it, but it is preferable to provide it in consideration of the life of the device.

【0021】ここで、ブラックマトリックス層2と表示
電極7との重なり余裕を示す幅dに着目すると、図4に
示す従来装置ではd=5μm程度必要であったのに対
し、図5に示す本発明の装置ではd=0にすることがで
きる。すなわち、表示電極7の開口部を減少させる一方
の要因を排除することが可能になる。このような構造
は、実は、ブラックマトリックス層2をマスクとしたパ
ターニングによる自己整合を行うことにより得られるの
であるが、この自己整合を利用して図5に示す液晶表示
装置を製造する方法については、後に詳述する。
Here, paying attention to the width d indicating the overlap margin between the black matrix layer 2 and the display electrode 7, the conventional device shown in FIG. 4 required about d = 5 μm, whereas the width shown in FIG. In the device of the invention, d = 0. That is, it is possible to eliminate one factor that reduces the opening of the display electrode 7. Such a structure is actually obtained by performing self-alignment by patterning using the black matrix layer 2 as a mask. Regarding the method of manufacturing the liquid crystal display device shown in FIG. , Will be described in detail later.

【0022】続いて、表示電極7の開口部を減少させる
もう一方の要因、すなわち、保持容量素子Csの形成に
より一部の面積が占有されるという要因を抑制できる理
由を述べる。図5に示す半導体素子用ガラス基板1の上
面に形成される主たる構成要素の平面的なパターンを図
6の平面図に示す。図5の構造断面図は、図6における
切断線A−A´の位置における断面に対応する。図6に
二点鎖線で示した各閉領域が、各画素についての表示電
極7の平面的なパターンである。一方、この表示電極7
が形成された領域以外のすべての領域が、ブラックマト
リックス層2の形成領域となる。この様子は、図7の平
面図に明瞭に示されている。図7は図6の平面図内の表
示電極7および上部電極17の部分のみを抽出した平面
図である。ここで、上部電極17は、後述するように、
保持容量素子Csの一方の電極を構成する。図7におい
て、ハッチングを施した領域がブラックマトリックス層
2の形成領域であり、白抜きの領域が表示電極7の形成
領域である。このように、ブラックマトリックス層2と
表示電極7とが平面的に相補的なパターンとなるのは、
後述するように、表示電極7のパターニングをブラック
マトリックス層2をマスクとして用いたバック露光によ
り行うためである。保持容量素子Csは、図7の平面図
において、上部電極17とブラックマトリックス層2と
の電極対によって構成されることになる(図におけるハ
ッチング部分のうち、上部電極17と重なった領域だけ
が容量素子として寄与することになる)。ここで注目す
べき点は、ブラックマトリックス層2と表示電極7と
は、互いに相補的なパターンであるため当然ながら相互
に重ならないという点である。すなわち、保持容量素子
Csを形成するための電極であるブラックマトリックス
層2は、表示電極7を遮蔽することがなく、表示電極7
の開口部は無駄なく利用される。図6,図7における切
断線B−B´の位置における構造断面図を図8に示す。
ブラックマトリックス層2と上部電極17とが、区間D
において平面的な重なりを生じ、絶縁膜16を挟んで保
持容量素子を形成している。
Next, the reason why the other factor of reducing the opening of the display electrode 7, that is, the factor of occupying a part of the area due to the formation of the storage capacitor Cs, can be suppressed. A plan view of main constituent elements formed on the upper surface of the glass substrate 1 for a semiconductor element shown in FIG. 5 is shown in a plan view of FIG. The structural cross-sectional view of FIG. 5 corresponds to the cross-section at the position of the cutting line AA ′ in FIG. Each closed region shown by a chain double-dashed line in FIG. 6 is a planar pattern of the display electrode 7 for each pixel. On the other hand, this display electrode 7
All the areas other than the area where the black matrix is formed are the areas where the black matrix layer 2 is formed. This is clearly shown in the plan view of FIG. FIG. 7 is a plan view in which only the display electrode 7 and the upper electrode 17 are extracted from the plan view of FIG. Here, the upper electrode 17 is, as described later,
One electrode of the storage capacitor element Cs is configured. In FIG. 7, the hatched area is the area where the black matrix layer 2 is formed, and the white area is the area where the display electrode 7 is formed. In this way, the black matrix layer 2 and the display electrode 7 have a planarly complementary pattern because
This is because the display electrode 7 is patterned by back exposure using the black matrix layer 2 as a mask, as described later. In the plan view of FIG. 7, the storage capacitor element Cs is composed of the electrode pair of the upper electrode 17 and the black matrix layer 2 (only the region of the hatched portion in the drawing that overlaps with the upper electrode 17 has a capacitance). Will contribute as an element). The point to be noted here is that the black matrix layer 2 and the display electrode 7 do not overlap with each other because they have complementary patterns. That is, the black matrix layer 2 that is an electrode for forming the storage capacitor element Cs does not shield the display electrode 7, and the display electrode 7
The opening is used without waste. FIG. 8 shows a structural cross-sectional view taken along the line BB ′ in FIGS. 6 and 7.
The black matrix layer 2 and the upper electrode 17 have a section D
In this case, a planar overlap occurs, and the storage capacitor element is formed with the insulating film 16 sandwiched therebetween.

【0023】次に、図5〜図8に示された半導体素子用
ガラス基板1上の素子の製造方法を、図9以下の構造断
面図に基づいて説明する。なお、以下の説明における構
造断面図は、図6,図7における切断線A−A´の位置
における構造断面を示す図である。まず、図9に示すよ
うに、半導体素子用ガラス基板1上に、ブラックマトリ
ックスとして適した遮光性の金属材料(たとえば、T
a,Ti,Al)を全面堆積させ、通常のフォトリソグ
ラフィ工程によるパターニングを行い、ブラックマトリ
ックス層2を形成する。図7にハッチングで示したよう
に、このブラックマトリックス層2は、各画素の境界領
域を埋めるような格子状のパターンをもった層となる。
続いて、図10に示すように、全面にSiOx,SiN
xのような透明な絶縁材料を堆積させ、絶縁膜16を形
成する。
Next, a method of manufacturing the element on the glass substrate for semiconductor element 1 shown in FIGS. 5 to 8 will be described with reference to the structural sectional views shown in FIG. The structural cross-sectional views in the following description are views showing the structural cross-section at the position of the cutting line AA ′ in FIGS. 6 and 7. First, as shown in FIG. 9, a light-shielding metal material (for example, T
a, Ti, Al) is deposited on the entire surface and patterned by a normal photolithography process to form the black matrix layer 2. As shown by hatching in FIG. 7, the black matrix layer 2 is a layer having a grid pattern that fills the boundary region of each pixel.
Then, as shown in FIG. 10, SiOx and SiN are formed on the entire surface.
A transparent insulating material such as x is deposited to form the insulating film 16.

【0024】続いて、この上全面に、ゲート電極を形成
するための金属膜を堆積し、この金属膜に対して通常の
フォトリソグラフィ工程によるパターニングを行い、図
11に示すように、ゲート電極3を形成する。更に、そ
の上に、図12に示すように、SiNxからなる絶縁層
4a、アモルファスシリコンからなる真性半導体層5
a、n型の不純物をドーピングしたオーミック接触層6
aを、プラズマCVD法によって順次堆積する。なお、
絶縁層4aの絶縁特性を向上させるために、ゲート電極
3を陽極酸化が可能な材料(たとえば、Ta,Ti,A
lなどの金属)で形成しておき、上述のプラズマCVD
法による堆積工程の前に、ゲート電極3の上層を陽極酸
化する工程を行っておき、陽極酸化膜を第1の絶縁膜、
SiNxからなる絶縁層4aを第2の絶縁膜とし、ゲー
ト絶縁膜を複合絶縁膜にするようにしてもよい。
Subsequently, a metal film for forming a gate electrode is deposited on the entire surface, and patterning is performed on this metal film by a normal photolithography process. As shown in FIG. To form. Furthermore, as shown in FIG. 12, an insulating layer 4a made of SiNx and an intrinsic semiconductor layer 5 made of amorphous silicon are further formed thereon.
Ohmic contact layer 6 doped with a and n type impurities
a is sequentially deposited by the plasma CVD method. In addition,
In order to improve the insulating properties of the insulating layer 4a, a material capable of anodizing the gate electrode 3 (for example, Ta, Ti, A
(for example, metal such as 1), plasma CVD
Before the deposition step by the method, a step of anodizing the upper layer of the gate electrode 3 is performed, and the anodic oxide film is replaced with the first insulating film,
The insulating layer 4a made of SiNx may be used as the second insulating film and the gate insulating film may be used as the composite insulating film.

【0025】図12に示す構造が得られたら、この上面
全体にポジ型レジストを塗布し、ブラックマトリックス
層2をマスクとして用い、半導体素子用ガラス基板1の
下面側からのバック露光を行う。そして、レジストを現
像すれば、ブラックマトリックス層2の陰になった部分
だけが残る。そこで、この残ったレジストをマスクに用
いてエッチングを行えば、図13に示すように、ゲート
絶縁膜4、真性半導体層5b、オーミック接触層6bが
得られる。これらの各層は、ブラックマトリックス層2
をマスクとして用いたパターニングによって得られた層
であるため、ブラックマトリックス層2に対して自己整
合性をもつパターンとなっている。更に、真性半導体層
5bおよびオーミック接触層6bに対して、通常のフォ
トリソグラフィ工程によるパターニングを行い、図14
に示すように、半導体チャネル層5およびオーミック接
触層6cを得る。
After the structure shown in FIG. 12 is obtained, a positive resist is applied to the entire upper surface, and back exposure is performed from the lower surface side of the semiconductor element glass substrate 1 using the black matrix layer 2 as a mask. Then, when the resist is developed, only the shaded portion of the black matrix layer 2 remains. Therefore, when the remaining resist is used as a mask for etching, the gate insulating film 4, the intrinsic semiconductor layer 5b, and the ohmic contact layer 6b are obtained as shown in FIG. Each of these layers is a black matrix layer 2
Since it is a layer obtained by patterning using as a mask, the pattern has self-alignment with the black matrix layer 2. Further, the intrinsic semiconductor layer 5b and the ohmic contact layer 6b are patterned by a normal photolithography process, and the pattern shown in FIG.
As shown in, the semiconductor channel layer 5 and the ohmic contact layer 6c are obtained.

【0026】続いて、ITO(Indium Tin Oxide) など
の透明導電膜を全面堆積し、この上面全体にネガ型レジ
ストを塗布し、ブラックマトリックス層2をマスクとし
て用い、半導体素子用ガラス基板1の下面側からの2回
目のバック露光を行う。そして、レジストを現像すれ
ば、ブラックマトリックス層2の陰になった部分だけが
除去される。そこで、除去されずに残ったレジストをマ
スクに用いてエッチングを行えば、図15に示すよう
に、表示電極7が形成される。この表示電極7は、ブラ
ックマトリックス層2に対して自己整合性をもつパター
ンとなっており、前述したように、両者間の重なり余裕
を示す幅d=0となり、重なり部分が全くない構造とな
る。
Subsequently, a transparent conductive film such as ITO (Indium Tin Oxide) is entirely deposited, a negative resist is applied on the entire upper surface, and the black matrix layer 2 is used as a mask to form the lower surface of the glass substrate 1 for semiconductor elements. The second back exposure from the side is performed. Then, when the resist is developed, only the shaded portion of the black matrix layer 2 is removed. Then, etching is performed by using the resist that remains without being removed as a mask to form the display electrode 7 as shown in FIG. The display electrode 7 has a pattern having self-alignment with the black matrix layer 2. As described above, the width d = 0 indicating the overlap margin between the display electrode 7 and the display electrode 7 has no overlap portion. .

【0027】更に、この上に、金属層を堆積し、通常の
フォトリソグラフィ工程によるパターニングを行い、図
16に示すように、ソース電極8およびドレイン電極9
を形成する。このソース電極8およびドレイン電極9の
材料となる金属としては、オーミック接触層6c(n
アモルファスシリコン)との間にシリサイド膜を形成で
きるようなCrやTiなどの金属を用いるのが好まし
い。また、応力の緩和や低抵抗化の目的のために、ソー
ス電極8およびドレイン電極9を多層構造(たとえば、
Cr層を内側に、Al層を外側にした2層構造)として
もよい。なお、ソース電極8およびドレイン電極9のパ
ターニングと同時に、図8の断面図(切断線B−B´の
位置の断面)に示されている上部電極17の形成を行
う。この段階で、保持容量素子Csが形成されたことに
なる。なお、この保持容量素子Csに対しては、図3に
示すような配線を行う必要があるが、ここではこの配線
工程についての説明は省略する。
Further, a metal layer is deposited on this, patterning is performed by a normal photolithography process, and as shown in FIG. 16, the source electrode 8 and the drain electrode 9 are formed.
To form. The metal used as the material of the source electrode 8 and the drain electrode 9 is an ohmic contact layer 6c (n +
It is preferable to use a metal such as Cr or Ti that can form a silicide film with the amorphous silicon. For the purpose of stress relaxation and resistance reduction, the source electrode 8 and the drain electrode 9 have a multilayer structure (for example,
A two-layer structure in which the Cr layer is on the inside and the Al layer is on the outside) may be used. Simultaneously with the patterning of the source electrode 8 and the drain electrode 9, the upper electrode 17 shown in the sectional view of FIG. 8 (the section taken along the line BB ') is formed. At this stage, the storage capacitor element Cs is formed. Although it is necessary to perform wiring as shown in FIG. 3 for the storage capacitor element Cs, description of this wiring step is omitted here.

【0028】次に、ソース電極8およびドレイン電極9
をマスクとして用い、ドライエッチング法などを行っ
て、オーミック接触層6cの中央部分を除去し、図17
に示すように、オーミック接触層6cをソース側部分6
Sとドレイン側部分6Dとに分離する。最後に、この上
に、SiNxなどのパッシベーション用の材料を堆積
し、この上面全体にポジ型レジストを塗布し、ブラック
マトリックス層2をマスクとして用い、半導体素子用ガ
ラス基板1の下面側からの3回目のバック露光を行う。
そして、レジストを現像すれば、ブラックマトリックス
層2およびドレイン電極9の陰になった部分だけが残
る。そこで、この残ったレジストをマスクに用いてエッ
チングを行えば、図18に示すように、パッシベーショ
ン膜10が得られる。このパッシベーション膜10も、
ブラックマトリックス層2をマスクとして用いたパター
ニングによって得られた層であるため、ブラックマトリ
ックス層2に対して自己整合性をもつパターンとなる。
Next, the source electrode 8 and the drain electrode 9
17 is used as a mask to perform a dry etching method or the like to remove the central portion of the ohmic contact layer 6c.
The ohmic contact layer 6c as shown in FIG.
Separated into S and the drain side portion 6D. Finally, a passivation material such as SiNx is deposited on this, a positive type resist is applied to the entire upper surface, and the black matrix layer 2 is used as a mask to remove 3 from the lower surface side of the glass substrate 1 for semiconductor elements. Perform back exposure for the second time.
Then, when the resist is developed, only the shaded portions of the black matrix layer 2 and the drain electrode 9 remain. Therefore, if the remaining resist is used as a mask for etching, a passivation film 10 is obtained as shown in FIG. This passivation film 10 also
Since the layer is obtained by patterning using the black matrix layer 2 as a mask, the pattern has self-alignment with the black matrix layer 2.

【0029】以上の工程により、図5に示す液晶表示装
置の半導体素子用ガラス基板1上の素子が形成できる。
上述した製造工程の特徴は、ブラックマトリックス層2
をマスクとしたバック露光を行うことにより、各層のパ
ターニングを行う点にある。こうしてパターニングされ
た各層は、ブラックマトリックス層2に対して自己整合
性をもつため、位置合わせ誤差が生じることはない。し
たがって、高価なマスクアライナーなどを用いた高精度
な位置合わせ処理を行う工程の回数を低減することがで
きる。
Through the above steps, the element on the glass substrate 1 for semiconductor element of the liquid crystal display device shown in FIG. 5 can be formed.
The feature of the manufacturing process described above is that the black matrix layer 2
By performing back exposure using the mask as a mask, each layer is patterned. Since each layer thus patterned has self-alignment with the black matrix layer 2, no alignment error occurs. Therefore, it is possible to reduce the number of steps for performing highly accurate alignment processing using an expensive mask aligner or the like.

【0030】最後に、上述した製造方法の変形例を述べ
ておく。この変形例では、ブラックマトリックス層2と
して、陽極酸化法により透明な酸化膜を形成することが
できる金属材料(たとえば、Ta,Ti,Alなど)を
用い、ブラックマトリックス層2の表層を陽極酸化する
ことにより酸化膜を形成させ、この酸化膜を絶縁膜とし
て利用する。具体的には、図9に示すように、半導体素
子用ガラス基板1の上面に、ブラックマトリックス層2
を形成した後、上述の方法では、この上全面に絶縁膜1
6を形成(図10)していたが、その代わりに、陽極酸
化法によりブラックマトリックス層2の表層を酸化さ
せ、図19に示すように、透明な陽極酸化膜18を形成
する。この陽極酸化法は、たとえばブラックマトリック
ス層2がTaによって構成されていた場合であれば、図
9に示す状態の基板を、クエン酸水溶液に浸した状態で
直流電圧を印加すればよい。前述した方法では、図10
に示すように、全面に絶縁膜16が形成されるのに対
し、この変形例の方法では、図19に示すように、ブラ
ックマトリックス層2の表層部分にのみ陽極酸化膜18
が形成される点が異なるが、その他の点は全く同様であ
る。したがって、この変形例の方法によって製造された
装置では、図6,図7における切断線A−A´の位置に
おける断面は、図18の代わりに図20のようになり、
切断線B−B´の位置における断面は、図8の代わりに
図21のようになる。両者は、絶縁層の位置に若干の差
があるものの、機能的には全く同じである。
Finally, a modification of the above-mentioned manufacturing method will be described. In this modified example, as the black matrix layer 2, a metal material (for example, Ta, Ti, Al, etc.) capable of forming a transparent oxide film by an anodization method is used, and the surface layer of the black matrix layer 2 is anodized. As a result, an oxide film is formed and this oxide film is used as an insulating film. Specifically, as shown in FIG. 9, the black matrix layer 2 is formed on the upper surface of the glass substrate 1 for a semiconductor element.
After the formation of the insulating film, the insulating film 1 is formed on the entire surface by the above method.
6 was formed (FIG. 10), the surface layer of the black matrix layer 2 is oxidized by an anodic oxidation method to form a transparent anodic oxide film 18 as shown in FIG. In this anodic oxidation method, for example, when the black matrix layer 2 is made of Ta, a DC voltage may be applied while the substrate in the state shown in FIG. 9 is immersed in an aqueous citric acid solution. In the method described above,
As shown in FIG. 19, the insulating film 16 is formed on the entire surface, whereas in the method of this modified example, as shown in FIG.
Is different, but the other points are exactly the same. Therefore, in the device manufactured by the method of this modification, the cross section at the position of the cutting line AA ′ in FIGS. 6 and 7 is as shown in FIG. 20 instead of FIG.
The cross section at the position of the cutting line BB ′ is as shown in FIG. 21 instead of FIG. 8. Both are functionally the same, although there is a slight difference in the position of the insulating layer.

【0031】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、基板としてガラス基板1を
用いているが、この他の透光性のある材質の基板を用い
てもかまわない。また、図16に示すオーミック接触層
6cの中央部をエッチングする際に、半導体チャネル層
5までがエッチングされてしまうのを防ぐため、半導体
チャネル層5の上部にエッチングストッパ層を形成する
ようにしてもかまわない。
Although the present invention has been described above based on the illustrated embodiment, the present invention is not limited to this embodiment and can be implemented in various modes other than this. For example, in the above-mentioned embodiment, the glass substrate 1 is used as the substrate, but a substrate made of other translucent material may be used. Further, in order to prevent the semiconductor channel layer 5 from being etched when the central portion of the ohmic contact layer 6c shown in FIG. 16 is etched, an etching stopper layer is formed on the semiconductor channel layer 5. I don't care.

【0032】[0032]

【発明の効果】以上のとおり、本願発明に係る半導体装
置では、トランジスタ素子が形成されている基板側にブ
ラックマトリックス層を形成するようにし、このブラッ
クマトリックス層をマスクとしたバック露光により、自
己整合性をもったトランジスタ素子を形成できるように
し、かつ、ブラックマトリックス層を保持容量素子の一
方の電極として利用するようにしたため、表示に寄与す
る開口部の面積を向上させることができる。
As described above, in the semiconductor device according to the present invention, the black matrix layer is formed on the side of the substrate on which the transistor element is formed, and self-alignment is performed by back exposure using this black matrix layer as a mask. Since it is possible to form a transistor element having excellent properties and the black matrix layer is used as one electrode of the storage capacitor element, the area of the opening contributing to display can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】一般的なアクティブマトリックス液晶表示装置
の基本構造を示す斜視図である。
FIG. 1 is a perspective view showing a basic structure of a general active matrix liquid crystal display device.

【図2】図1に示す液晶表示装置の1画素分の等価回路
図である。
2 is an equivalent circuit diagram of one pixel of the liquid crystal display device shown in FIG.

【図3】図2に示す等価回路に、保持容量素子Csを付
加した回路図である。
FIG. 3 is a circuit diagram in which a holding capacitor element Cs is added to the equivalent circuit shown in FIG.

【図4】従来の一般的なアクティブマトリックス液晶表
示装置の1画素分の領域の構造断面図である。
FIG. 4 is a structural cross-sectional view of a region for one pixel of a conventional general active matrix liquid crystal display device.

【図5】本発明に係るアクティブマトリックス液晶表示
装置の1画素分の領域の構造断面図であり、図6の平面
図の切断線A−A´の位置における断面が示されてい
る。
5 is a structural cross-sectional view of a region corresponding to one pixel of the active matrix liquid crystal display device according to the present invention, showing a cross-section taken along the line AA ′ in the plan view of FIG.

【図6】図5に示す半導体素子用ガラス基板1の上面に
形成される主たる構成要素の平面的なパターンを示す平
面図であり、切断線A−A´の位置における断面図が図
5に、切断線B−B´の位置における断面図が図8に、
それぞれ示されている。
6 is a plan view showing a planar pattern of main constituent elements formed on the upper surface of the glass substrate for a semiconductor element 1 shown in FIG. 5, and a cross-sectional view taken along the line AA ′ in FIG. , A cross-sectional view taken along the line BB 'is shown in FIG.
Each is shown.

【図7】図6の平面図内の表示電極7および上部電極1
7の部分のみを抽出した平面図である。
7 is a display electrode 7 and an upper electrode 1 in the plan view of FIG.
It is a top view which extracted only the part of 7.

【図8】本発明に係るアクティブマトリックス液晶表示
装置の1画素分の領域の構造断面図であり、図6の平面
図の切断線B−B´の位置における断面が示されてい
る。
8 is a structural cross-sectional view of a region for one pixel of an active matrix liquid crystal display device according to the present invention, showing a cross-section at a position of a cutting line BB ′ in the plan view of FIG.

【図9】図5に示す液晶表示装置の製造方法を示す図で
あり、ガラス基板1の上面にブラックマトリックス層2
を形成した状態を示す構造断面図である。
9 is a diagram showing a method of manufacturing the liquid crystal display device shown in FIG. 5, in which the black matrix layer 2 is formed on the upper surface of the glass substrate 1. FIG.
FIG. 3 is a structural cross-sectional view showing a state in which the is formed.

【図10】図9に示す状態に、更に、絶縁膜16を形成
した状態を示す構造断面図である。
10 is a structural cross-sectional view showing a state in which an insulating film 16 is further formed in the state shown in FIG.

【図11】図10に示す状態に、更に、ゲート電極3を
形成した状態を示す構造断面図である。
11 is a structural cross-sectional view showing a state in which a gate electrode 3 is further formed in the state shown in FIG.

【図12】図11に示す状態において、更に、SiNx
からなる絶縁層4a、アモルファスシリコンからなる真
性半導体層5a、n型不純物を含んだオーミック接続層
6aを、順次堆積させた状態を示す構造断面図である。
FIG. 12 further shows SiNx in the state shown in FIG.
FIG. 3 is a structural cross-sectional view showing a state in which an insulating layer 4a made of, an intrinsic semiconductor layer 5a made of amorphous silicon, and an ohmic connection layer 6a containing an n-type impurity are sequentially deposited.

【図13】図12に示す状態において、ブラックマトリ
ックス層2をマスクとして用いたバック露光によるパタ
ーニングを実施し、ゲート絶縁膜4、真性半導体層5
b、オーミック接続層6bを得た状態を示す構造断面図
である。
FIG. 13: In the state shown in FIG. 12, patterning is performed by back exposure using the black matrix layer 2 as a mask, and the gate insulating film 4 and the intrinsic semiconductor layer 5 are formed.
FIG. 6B is a structural cross-sectional view showing a state in which the ohmic connection layer 6b is obtained.

【図14】図13に示す状態において、更に、パターニ
ングを行い、半導体チャネル層5およびオーミック接触
層6cを得た状態を示す構造断面図である。
FIG. 14 is a structural cross-sectional view showing a state in which semiconductor channel layer 5 and ohmic contact layer 6c are obtained by further performing patterning in the state shown in FIG.

【図15】図14に示す状態において、透明電極を堆積
させた後、ブラックマトリックス層2をマスクとして用
いたバック露光によるパターニングを実施し、表示電極
7を得た状態を示す構造断面図である。
15 is a structural cross-sectional view showing a state where display electrodes 7 are obtained by performing patterning by back exposure using the black matrix layer 2 as a mask after depositing transparent electrodes in the state shown in FIG. .

【図16】図15に示す状態において、更に、ソース電
極8およびドレイン電極9を形成した状態を示す構造断
面図である。
16 is a structural cross-sectional view showing a state in which a source electrode 8 and a drain electrode 9 are further formed in the state shown in FIG.

【図17】図16に示す状態において、オーミック接触
層6bを6Sと6Dとに分離した状態を示す構造断面図
である。
17 is a structural cross-sectional view showing a state where the ohmic contact layer 6b is separated into 6S and 6D in the state shown in FIG.

【図18】図17に示す状態において、更にパッシベー
ション膜10を形成した状態を示す構造断面図である。
18 is a structural cross-sectional view showing a state in which a passivation film 10 is further formed in the state shown in FIG.

【図19】本発明の変形例に係る製造方法において、図
9に示す状態から、ブラックマトリックス層2の表層を
陽極酸化法により酸化し、陽極酸化膜18を形成した状
態を示す構造断面図である。
FIG. 19 is a structural cross-sectional view showing a state where the surface layer of the black matrix layer 2 is oxidized by an anodizing method to form an anodized film 18 from the state shown in FIG. 9 in the manufacturing method according to the modified example of the present invention. is there.

【図20】図19に示す変形例の方法によって得られた
装置について、図6の平面図の切断線A−A´の位置に
おける断面を示す構造断面図である。
20 is a structural cross-sectional view showing a cross-section of the apparatus obtained by the method of the modification example shown in FIG. 19 at the position of the cutting line AA ′ in the plan view of FIG. 6;

【図21】図19に示す変形例の方法によって得られた
装置について、図6の平面図の切断線B−B´の位置に
おける断面を示す構造断面図である。
FIG. 21 is a structural cross-sectional view showing a cross section of the device obtained by the method of the modification example shown in FIG. 19 at the position of the cutting line BB ′ in the plan view of FIG. 6;

【符号の説明】[Explanation of symbols]

1…半導体素子用ガラス基板 2…ブラックマトリックス層 3…ゲート電極 4…ゲート絶縁膜 5…半導体チャネル層(アモルファスシリコン) 5a…真性半導体層(nアモルファスシリコン) 6a,6b,6S,6D…オーミック接触層 7…表示電極 8…ソース電極 9…ドレイン電極 10…パッシベーション膜 11…カラーフィルタ用ガラス基板 12,13…カラーフィルタ層 14…共通電極 15…ブラックマトリックス層 16…絶縁膜 17…上部電極 18…陽極酸化膜 100…半導体素子用ガラス基板 110…偏光板 120…カラーフィルタ層 130…共通電極 200…半導体素子用ガラス基板 210…偏光板 220…表示電極 230…トランジスタ素子 240…走査線 250…データ線 Cs…保持容量素子DESCRIPTION OF SYMBOLS 1 ... Glass substrate for semiconductor elements 2 ... Black matrix layer 3 ... Gate electrode 4 ... Gate insulating film 5 ... Semiconductor channel layer (amorphous silicon) 5a ... Intrinsic semiconductor layer (n + amorphous silicon) 6a, 6b, 6S, 6D ... Ohmic Contact layer 7 ... Display electrode 8 ... Source electrode 9 ... Drain electrode 10 ... Passivation film 11 ... Color filter glass substrate 12, 13 ... Color filter layer 14 ... Common electrode 15 ... Black matrix layer 16 ... Insulating film 17 ... Upper electrode 18 Anodized film 100 ... Glass substrate for semiconductor element 110 ... Polarizing plate 120 ... Color filter layer 130 ... Common electrode 200 ... Glass substrate for semiconductor element 210 ... Polarizing plate 220 ... Display electrode 230 ... Transistor element 240 ... Scan line 250 ... Data Line Cs ... Retaining capacitance element

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 平面上に複数の画素を定義した透光性の
第1および第2の基板を対向して配置し、両基板間に液
晶を充填し、 前記第1の基板上に、各画素領域ごとに所定の色のフィ
ルタを配置したカラーフィルタ層と、液晶の光学的特性
を制御する電圧を印加するための一方の電極となる透明
な共通電極と、を形成し、 前記第2の基板上に、液晶の光学的特性を制御する電圧
を印加するための他方の電極となる表示電極を各画素領
域ごとに形成し、この各表示電極に与える電圧を制御す
るためのトランジスタ素子を各画素領域ごとに形成し、 充填した液晶の光学的特性を各画素ごとに制御できるよ
うにしたアクティブマトリックス液晶表示装置におい
て、 前記第2の基板側に、表示の際に各画素の境界領域を鮮
明にするための遮光性のブラックマトリックス層を形成
し、このブラックマトリックス層の一部分の上に、絶縁
膜を挟んで上部電極を形成し、前記ブラックマトリック
ス層の一部分と前記上部電極とによって容量素子を構成
するようにし、この容量素子を前記表示電極における蓄
積電荷の保持を行う保持容量素子として利用するように
したことを特徴とするアクティブマトリックス液晶表示
装置。
1. A translucent first and second substrate having a plurality of pixels defined on a plane are arranged to face each other, and liquid crystal is filled between the two substrates. Forming a color filter layer in which a filter of a predetermined color is arranged in each pixel region and a transparent common electrode which is one electrode for applying a voltage for controlling the optical characteristics of the liquid crystal, A display electrode, which is the other electrode for applying a voltage for controlling the optical characteristics of the liquid crystal, is formed on each substrate in each pixel region, and a transistor element for controlling the voltage applied to each display electrode is formed. In an active matrix liquid crystal display device which is formed for each pixel area and in which the optical characteristics of the filled liquid crystal can be controlled for each pixel, the boundary area of each pixel is clearly displayed on the second substrate side when displaying. Shading bra for A matrix layer is formed, an upper electrode is formed on a portion of the black matrix layer with an insulating film sandwiched therebetween, and a capacitance element is formed by the portion of the black matrix layer and the upper electrode. An active matrix liquid crystal display device, characterized in that the element is used as a storage capacitor element for holding an accumulated charge in the display electrode.
【請求項2】 請求項1に記載の液晶表示装置の製造方
法において、 トランジスタ素子の構成要素となるゲート絶縁膜のパタ
ーニングを行うときに、ブラックマトリックス層をマス
クとして、第2の基板の下面側からのバック露光を行う
ようにしたことを特徴とするアクティブマトリックス液
晶表示装置の製造方法。
2. The method of manufacturing a liquid crystal display device according to claim 1, wherein the black matrix layer is used as a mask when the gate insulating film which is a constituent element of the transistor element is patterned, and the lower surface side of the second substrate is used. Back exposure from the substrate is performed, and a method for manufacturing an active matrix liquid crystal display device.
【請求項3】 請求項1に記載の液晶表示装置の製造方
法において、 各表示電極のパターニングを行うときに、ブラックマト
リックス層をマスクとして、第2の基板の下面側からの
バック露光を行うようにしたことを特徴とするアクティ
ブマトリックス液晶表示装置の製造方法。
3. The method of manufacturing a liquid crystal display device according to claim 1, wherein when patterning each display electrode, back exposure is performed from the lower surface side of the second substrate using the black matrix layer as a mask. A method for manufacturing an active matrix liquid crystal display device, characterized in that
【請求項4】 請求項1に記載の液晶表示装置の製造方
法において、 トランジスタ素子の構成要素となるパッシベーション膜
のパターニングを行うときに、ブラックマトリックス層
をマスクとして、第2の基板の下面側からのバック露光
を行うようにしたことを特徴とするアクティブマトリッ
クス液晶表示装置の製造方法。
4. The method of manufacturing a liquid crystal display device according to claim 1, wherein the black matrix layer is used as a mask from the lower surface side of the second substrate when patterning the passivation film which is a constituent element of the transistor element. Back exposure is performed, and a method for manufacturing an active matrix liquid crystal display device.
【請求項5】 請求項1に記載の液晶表示装置の製造方
法において、 ブラックマトリックス層の表層を酸化して酸化膜を形成
し、この酸化膜を保持容量素子の絶縁膜として用いるよ
うにしたことを特徴とするアクティブマトリックス液晶
表示装置の製造方法。
5. The method for manufacturing a liquid crystal display device according to claim 1, wherein the surface layer of the black matrix layer is oxidized to form an oxide film, and the oxide film is used as an insulating film of a storage capacitor element. A method for manufacturing an active matrix liquid crystal display device, comprising:
JP25568292A 1992-08-31 1992-08-31 Active matrix liquid crystal display device and its production Pending JPH0682831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25568292A JPH0682831A (en) 1992-08-31 1992-08-31 Active matrix liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25568292A JPH0682831A (en) 1992-08-31 1992-08-31 Active matrix liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH0682831A true JPH0682831A (en) 1994-03-25

Family

ID=17282164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25568292A Pending JPH0682831A (en) 1992-08-31 1992-08-31 Active matrix liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH0682831A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946681B2 (en) 1996-11-21 2005-09-20 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
KR101521833B1 (en) * 2008-03-10 2015-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946681B2 (en) 1996-11-21 2005-09-20 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
KR101521833B1 (en) * 2008-03-10 2015-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100726132B1 (en) A method for fabricating array substrate for liquid crystal display device and the same
KR101177720B1 (en) LCD and Method of fabricating of the same
KR100868771B1 (en) Liquid crystal display device
US5285301A (en) Liquid crystal display device having peripheral dummy lines
US7688414B2 (en) Method for fabricating a liquid crystal display device and an LCD device thereby
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
KR101198127B1 (en) LCD and Method of fabricating of the same
JP2005122182A (en) Thin-film transistor substrate for display device and manufacturing method thereof
KR100394838B1 (en) Liquid Crystal Display Apparatus
JPH1062819A (en) Liquid crystal display device and its production
WO2018012455A1 (en) Liquid crystal display device
TW200407643A (en) Substrate for liquid crystal display and liquid crystal display having the same
KR101189147B1 (en) LCD and Method of fabricating of the same
JPH0815711A (en) Active matrix substrate
JPH1031230A (en) Manufacture of array substrate for display device
JPH0682830A (en) Active matrix liquid crystal display device and its production
JPH0684946A (en) Active matrix liquid crystal display device and manufacture thereof
KR100209623B1 (en) Liquid crystal display device and its manufacturing method
KR19980016027A (en) Liquid crystal display element and manufacturing method thereof
JPH0682831A (en) Active matrix liquid crystal display device and its production
JP2005019664A (en) Liquid crystal display unit and its manufacturing method
KR20070038824A (en) Lcd and method of fabricating of the same
JP2950737B2 (en) Active matrix substrate and manufacturing method thereof
KR101198216B1 (en) LCD and Method of fabricating of the same
JPH0611728A (en) Liquid crystal display device and its production