JPH0677130A - Lateral superlattice device - Google Patents

Lateral superlattice device

Info

Publication number
JPH0677130A
JPH0677130A JP22715592A JP22715592A JPH0677130A JP H0677130 A JPH0677130 A JP H0677130A JP 22715592 A JP22715592 A JP 22715592A JP 22715592 A JP22715592 A JP 22715592A JP H0677130 A JPH0677130 A JP H0677130A
Authority
JP
Japan
Prior art keywords
layer
quantum well
well structure
semiconductor layer
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22715592A
Other languages
Japanese (ja)
Other versions
JP2667343B2 (en
Inventor
Yoshiaki Yazawa
義昭 矢澤
Hiroshi Mizuta
博 水田
Yasuhiro Shiraki
靖寛 白木
Susumu Fukatsu
晋 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22715592A priority Critical patent/JP2667343B2/en
Publication of JPH0677130A publication Critical patent/JPH0677130A/en
Application granted granted Critical
Publication of JP2667343B2 publication Critical patent/JP2667343B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To provide a lateral superlattice device in which a voltage applied to an electrode can effectively contribute to potential modulation. CONSTITUTION:A lateral superlattice device consists of a conductive substrate 51, a quantum well structure layer 50 formed on the substrate 51 and having a quantum well structure in the thickness direction, and layers 55 and 56 to which voltages to confine carriers in the quantum well structure layer 50 in the lateral direction are applied. The voltage application layers include impurity- doped semiconductor layers 55 and a plurality of thin-line Schottky electrodes 56. The semiconductor layers 55 are provided only between the plurality of Schottky electrodes that are formed on the quantum well structure layer 50.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、量子井戸構造を有する
半導体素子に係り、特に、膜厚方向と、ラテラル方向と
にキャリア閉じ込め構造を有するラテラル超格子素子に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a quantum well structure, and more particularly to a lateral superlattice device having a carrier confinement structure in the film thickness direction and the lateral direction.

【0002】[0002]

【従来の技術】キャリアの運動が低次元の空間に制限さ
れた伝導構造では、キャリアの散乱が抑制されて実効的
な移動度が大幅に増加し、これをレ−ザ−ダイオ−ドに
応用すれば発振しきい値の低下、スペクトルの急俊化に
よる特性の向上が期待できること等が指摘されている。
このため、今日まで種々の方法により、1次元の運動の
自由度をもつ量子細線を形成する試みがなされてきた。
代表的な作成方法としては電子線、X線、荷電粒子線を
利用した微細加工技術を用いるもの、2次元のキャリア
系の上部に電極を形成して面内方向のポテンシャル変調
を加えることにより1次元のキャリア系を実現させる方
法等が提案されている。ここで電極に印加する電圧によ
って低次元のキャリアを実現する方法は、微細加工によ
る方法に比べて表面の加工損傷の影響がない、電圧によ
り同一素子上でキャリア閉じ込めの次元を変えることが
できるといった特徴があり、低次元キャリアを応用した
デバイスを開発する上で有利な点を備えている。
2. Description of the Related Art In a conductive structure in which carrier motion is restricted to a low-dimensional space, carrier scattering is suppressed and effective mobility is greatly increased. This is applied to a laser diode. It has been pointed out that if this is done, it is possible to expect a decrease in the oscillation threshold and an improvement in characteristics due to the rapid spectrum.
Therefore, until now, various methods have been used to form quantum wires having one-dimensional freedom of motion.
A typical fabrication method uses a fine processing technique using an electron beam, an X-ray, or a charged particle beam. By forming an electrode on the upper part of a two-dimensional carrier system and applying in-plane potential modulation, 1 A method for realizing a three-dimensional carrier system has been proposed. Here, the method of realizing low-dimensional carriers by the voltage applied to the electrodes is less affected by surface processing damage than the method of fine processing, and the voltage can change the dimension of carrier confinement on the same element. It is unique and has advantages in developing devices that apply low-dimensional carriers.

【0003】バルク内の自由キャリアに、1次元的な閉
じ込めポテンシャルを加えて、2次元の運動の自由度を
有するキャリアを形成するには、バンドギャップの異な
る半導体薄膜を積層することによって実現できる。量子
化によるキャリアエネルギー準位間の差を顕著にするに
は、キャリアを閉じ込めた半導体層の厚さをド=ブロイ
波長程度以下にする必要がある。この程度の寸法精度が
要求される薄膜構造は、ほぼ原子層レベルでの成長膜厚
の制御が可能な、有機金属化学気相成長法(MOCVD)や、
分子線成長法(MBE)等の手法によって作製することが出
来る。
A one-dimensional confinement potential is added to free carriers in the bulk to form carriers having two-dimensional freedom of movement, which can be realized by stacking semiconductor thin films having different band gaps. In order to make the difference between carrier energy levels due to quantization significant, the thickness of the semiconductor layer in which carriers are confined needs to be equal to or less than the de Broglie wavelength. The thin film structure that requires dimensional accuracy of this level is a metal organic chemical vapor deposition (MOCVD) method that can control the growth film thickness at the atomic layer level,
It can be prepared by a method such as molecular beam growth method (MBE).

【0004】この2次元の自由度を有するキャリアに、
電圧を印加することにより、閉じ込めの次元を1つ加え
て1次元の運動の自由度を有するキャリアを形成する構
造の中で代表的なものとしては、 アプライドフィジックスレタ−ス52号13巻(198
8年) 1071−1073頁 に記載されている素子が知られている。この素子の構造
を図2に示す。この素子は、基板21上に、2次元の自
由度を有するキャリア構造を不純物の変調ドープ構造層
20により作製した後に、この構造の上に高濃度に不純
物をドープしたキャップ層25と、ショットキー電極2
6を設けて、シャットキー電極26をグレーティング状
に微細に加工したものである。変調ドープ構造層20
は、n型ドープ層24と、スペーサ層23と、チャネル
層22とによって構成している。また、基板21の裏面
には、オーミック電極27を設けている。この素子は、
ショットキー電極26とオーミック電極27との間に電
圧を印加することにより、チャネル層22内にポテンシ
ャルの変調をつけてキャリアに対して面内方向に拘束を
加えるものである。ショットキー電極に電圧が印加され
ると、チャネル層22におけるポテンシャルが変動す
る。しかし、不純物を高濃度にドープしたキャップ層2
5の直下の領域は、キャップ層25中のキャリアにより
変動が押さえられ、ショットキー電極26の直下の領域
に比べて変動が少なくなる。したがって、変調ドーピン
グによる2次元電子ガスを、キャップ層25の上部に設
けたグレーティング状のショットキー電極26によっ
て、面内方向の閉じ込めを実現することができる。この
構造は、キャリアを閉じ込める領域を、加工によって規
定する構造ではないので、加工損傷の影響を受けにく
く、キャリアの量子的な閉じ込め効果を顕著に見ること
ができる。
For a carrier having this two-dimensional degree of freedom,
As a typical structure for forming a carrier having a one-dimensional freedom of motion by adding one dimension of confinement by applying a voltage, Applied Physics Letters No. 52, Vol. 13 (198).
8 years) The element described in pages 1071 to 1073 is known. The structure of this element is shown in FIG. In this device, a carrier structure having a two-dimensional degree of freedom is formed on a substrate 21 by a modulation doping structure layer 20 of an impurity, and then a cap layer 25 highly doped with an impurity is formed on the structure, and a Schottky. Electrode 2
6 is provided and the shut key electrode 26 is finely processed into a grating shape. Modulation doped structure layer 20
Is composed of an n-type doped layer 24, a spacer layer 23, and a channel layer 22. Further, an ohmic electrode 27 is provided on the back surface of the substrate 21. This element is
By applying a voltage between the Schottky electrode 26 and the ohmic electrode 27, the potential of the channel layer 22 is modulated to restrain the carriers in the in-plane direction. When a voltage is applied to the Schottky electrode, the potential in the channel layer 22 changes. However, the cap layer 2 heavily doped with impurities
The variation in the region immediately below 5 is suppressed by the carriers in the cap layer 25, and the variation is smaller than that in the region immediately below the Schottky electrode 26. Therefore, the two-dimensional electron gas by modulation doping can be confined in the in-plane direction by the grating-shaped Schottky electrode 26 provided on the cap layer 25. Since this structure is not a structure that defines the region for confining carriers by processing, it is hardly affected by processing damage, and the quantum confining effect of carriers can be clearly seen.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図2に
示した構造の素子は電圧によって面内方向の閉じ込めを
のためのポテンシャル変調を発生するうえで必ずしも効
率的でない。なぜなら、この構造においては、ショット
キー電極26直下のキャップ層25が完全に空乏化する
まで、チャネル層22においては面内方向のポテンシャ
ル変調は得られず、電圧の絶対値を増加して、空乏層が
キャップ層を突き抜けてからはじめてチャネル層22に
おいて面内方向のポテンシャル変調が発生する。従っ
て、0Vからチャネル層のポテンシャル変調が表れるま
での電圧は、電極下のキャップ層25内から駆逐したキ
ャリアと、バランスしているためにチャネル層のポテン
シャル変調の増加には寄与できない。
However, the device having the structure shown in FIG. 2 is not always efficient in generating potential modulation for confining in-plane direction by voltage. This is because in this structure, the potential modulation in the in-plane direction cannot be obtained in the channel layer 22 until the cap layer 25 immediately below the Schottky electrode 26 is completely depleted, and the absolute value of the voltage is increased to cause depletion. The potential modulation in the in-plane direction occurs in the channel layer 22 only after the layer penetrates the cap layer. Therefore, since the voltage from 0 V to the potential modulation of the channel layer appears in balance with the carriers expelled from within the cap layer 25 under the electrode, it cannot contribute to the increase of the potential modulation of the channel layer.

【0006】本発明は、電極に印加された電圧が効率的
にポテンシャル変調に寄与する構造を有するラテラル超
格子素子を提供するものである。
The present invention provides a lateral superlattice device having a structure in which the voltage applied to the electrodes efficiently contributes to potential modulation.

【0007】[0007]

【課題を解決する手段】上記目的を達成するために、本
発明の第1の態様によれば、導電性を有する基板と、前
記基板上に形成された厚さ方向に量子井戸構造を有する
量子井戸構造層と、前記量子井戸構造層のキャリアをラ
テラル方向に閉じ込めるための電圧印加層とを有するラ
テラル超格子素子であって、前記電圧印加層は、前記量
子井戸構造層上に順に設けられた、不純物をドープされ
た半導体層と、複数本の細線状のショットキー電極とを
有し、前記ショットキー電極下の前記半導体層につい
て、前記半導体層の単位体積当たりのキャリア数に半導
体層の層厚を掛けた値は、前記ショットキー電極間の前
記半導体層について、前記半導体層の単位体積当たりの
キャリア数に半導体層の層厚を掛けた値より、小さいこ
とを特徴とするラテラル超格子素子が提供される。
In order to achieve the above object, according to a first aspect of the present invention, a substrate having conductivity and a quantum well structure formed on the substrate and having a quantum well structure in a thickness direction are formed. A lateral superlattice device having a well structure layer and a voltage application layer for confining carriers of the quantum well structure layer in a lateral direction, wherein the voltage application layer is provided in order on the quantum well structure layer. A semiconductor layer having a semiconductor layer doped with impurities and a plurality of Schottky electrodes in the form of thin wires, and the semiconductor layer below the Schottky electrode has a number of carriers per unit volume of the semiconductor layer that is a layer of the semiconductor layer. The value obtained by multiplying the thickness is smaller than the value obtained by multiplying the number of carriers per unit volume of the semiconductor layer by the layer thickness of the semiconductor layer in the semiconductor layer between the Schottky electrodes. Le superlattice device is provided.

【0008】また、上記目的を達成するために、本発明
の第2の態様によれば、導電性を有する基板と、前記基
板上に、厚さ方向に量子井戸構造を有する量子井戸構造
層と、前記量子井戸構造層のキャリアをラテラル方向に
閉じ込めるための電圧印加層とを有するラテラル超格子
素子であって、前記電圧印加層は、不純物をドープされ
た半導体層と、複数本の細線状のショットキー電極とを
有し、前記ショットキー電極は、前記量子井戸構造層上
に設けられ、前記半導体層は、前記量子井戸構造層上の
前記ショットキー電極間にのみ設けられていることを特
徴とするラテラル超格子素子が提供される。
In order to achieve the above object, according to a second aspect of the present invention, a substrate having conductivity and a quantum well structure layer having a quantum well structure in a thickness direction on the substrate. A lateral superlattice device having a voltage application layer for confining carriers of the quantum well structure layer in a lateral direction, wherein the voltage application layer is a semiconductor layer doped with impurities, and a plurality of thin line-shaped A Schottky electrode, the Schottky electrode is provided on the quantum well structure layer, and the semiconductor layer is provided only between the Schottky electrodes on the quantum well structure layer. A lateral superlattice device is provided.

【0009】また、本発明の第3の態様によれば、導電
性を有する基板と、前記基板上に、厚さ方向に量子井戸
構造を有する量子井戸構造層と、前記量子井戸構造層の
キャリアをラテラル方向に閉じ込めるための電圧印加層
とを有するラテラル超格子素子であって、前記電圧印加
層は、前記量子井戸構造層に異なる電圧を印加するため
の、複数本の細線状の第1のショットキー電極と、複数
本の細線状の第2のショットキー電極とを有し、前記第
1のショットキー電極と第2のショットキー電極は、交
互に配置されていることを特徴とするラテラル超格子素
子が提供される。
According to a third aspect of the present invention, a substrate having conductivity, a quantum well structure layer having a quantum well structure in the thickness direction on the substrate, and a carrier of the quantum well structure layer. Is a lateral superlattice element for confining the quantum well structure layer in a lateral direction, wherein the voltage applying layer is a plurality of thin linear first layers for applying different voltages to the quantum well structure layer. A lateral having a Schottky electrode and a plurality of second linear Schottky electrodes, wherein the first Schottky electrodes and the second Schottky electrodes are alternately arranged. A superlattice device is provided.

【0010】[0010]

【作用】本発明の第1の態様のラテラル超格子におい
て、基板上に形成された量子井戸構造層は、厚さ方向に
量子井戸構造を有し、面内方向に2次元の自由度を有す
るキャリアを実現する。ショットキー電極と、導電性を
有する基板との間に、電圧が印加されると、ショットキ
ー電極直下の半導体層(以下キャップ層と称す)が、空
乏化され、量子井戸構造層のポテンシャルが変動する。
ショットキー電極間の半導体層は、不純物を高濃度にド
ープされているので、ショットキー電極間のキャップ層
直下の量子井戸層のポテンシャルの変動を押さえる。こ
れにより、量子井戸構造層には、ポテンシャルの高い部
分と低い部分とが形成され、キャリアをラテラル方向に
閉じ込める。
In the lateral superlattice according to the first aspect of the present invention, the quantum well structure layer formed on the substrate has a quantum well structure in the thickness direction and has two-dimensional freedom in the in-plane direction. Realize your career. When a voltage is applied between the Schottky electrode and the conductive substrate, the semiconductor layer immediately below the Schottky electrode (hereinafter referred to as the cap layer) is depleted, and the potential of the quantum well structure layer changes. To do.
Since the semiconductor layer between the Schottky electrodes is highly doped with impurities, the fluctuation of the potential of the quantum well layer immediately below the cap layer between the Schottky electrodes is suppressed. As a result, a high potential portion and a low potential portion are formed in the quantum well structure layer, and carriers are confined in the lateral direction.

【0011】この場合、本発明の第1の態様では、不純
物をドープされたキャップ層に含まれるキャリア数は、
ショットキー電極間の領域より、ショットキー電極下の
領域の方が少ない。したがって、ショットキー電極の電
圧のうち、ショットキー電極下のキャップ層の空乏化に
費やされる電圧は従来より小さく、電圧は効率的にポテ
ンシャル変調に寄与する。
In this case, in the first aspect of the present invention, the number of carriers contained in the cap layer doped with impurities is
The area under the Schottky electrode is smaller than the area between the Schottky electrodes. Therefore, of the voltage of the Schottky electrode, the voltage consumed for depleting the cap layer below the Schottky electrode is smaller than in the conventional case, and the voltage efficiently contributes to potential modulation.

【0012】また、本発明の第2の態様のラテラル超格
子素子は、キャップ層が、ショットキー電極間にのみ設
けられているので、ショットキー電極の電圧は、キャッ
プ層の空乏化に費やされず、そのまま量子井戸構造層の
ポテンシャル変調に寄与する。したがって、面内方向の
ポテンシャルの変動の幅は従来の構造に比べて大きくな
り、より理想的な1次元キャリア系が形成できる。
In the lateral superlattice element according to the second aspect of the present invention, the cap layer is provided only between the Schottky electrodes, so that the Schottky electrode voltage is not consumed for depleting the cap layer. , Contributes directly to the potential modulation of the quantum well structure layer. Therefore, the fluctuation range of the potential in the in-plane direction becomes larger than that of the conventional structure, and a more ideal one-dimensional carrier system can be formed.

【0013】また、本発明の第3の態様のラテラル超格
子素子は、交互に配置された第1のショットキー電極と
第2のショットキー電極とで、異なる電圧を量子井戸構
造層に印加する。したがって、第3の態様では、従来の
ようにキャップ層を用いないので、キャップ層の不純物
濃度に印加電圧の変位が制限されず、任意の電圧を印加
することができる。これにより、効率良くポテンシャル
変調を形成することができる。
In the lateral superlattice device according to the third aspect of the present invention, different voltages are applied to the quantum well structure layer between the first Schottky electrode and the second Schottky electrode which are alternately arranged. . Therefore, in the third aspect, since the cap layer is not used as in the conventional case, the displacement of the applied voltage is not limited by the impurity concentration of the cap layer, and an arbitrary voltage can be applied. Thereby, the potential modulation can be efficiently formed.

【0014】[0014]

【実施例】本発明の一実施例を図面を用いて説明する。An embodiment of the present invention will be described with reference to the drawings.

【0015】まず、本発明の第1の実施例として、単一
量子井戸構造を有するラテテル超格子素子を図5に示
す。図5のように、本実施例のラテラル超格子素子は、
厚さ400μmのn−GaAsで構成した基板51上
に、厚さ方向に量子井戸構造を有する量子井戸構造層5
0を備えている。また、量子井戸構造層50上には、量
子井戸構造層50のキャリアをラテラル方向に閉じ込め
るために、厚さ300オングストローム(以下、オング
ストロームをAで示す)のNi膜をグレーティング状に
加工したショットキー電極56と、厚さ200Aのn+
−GaAs膜(不純物濃度1×1018cm~3)で構成し
たキャップ層55とが配置されている。基板51の裏面
には、Au−Ge合金膜で構成されたオーミック電極5
7が配置されている。
First, as a first embodiment of the present invention, a latertell superlattice device having a single quantum well structure is shown in FIG. As shown in FIG. 5, the lateral superlattice device according to the present embodiment is
A quantum well structure layer 5 having a quantum well structure in the thickness direction on a substrate 51 made of n-GaAs having a thickness of 400 μm.
It has 0. Further, on the quantum well structure layer 50, in order to confine carriers of the quantum well structure layer 50 in the lateral direction, a Ni film having a thickness of 300 angstrom (hereinafter, angstrom is indicated by A) is processed into a Schottky. Electrode 56 and n + with a thickness of 200A
And a cap layer 55 made of a GaAs film (impurity concentration 1 × 10 18 cm 3 ). On the back surface of the substrate 51, an ohmic electrode 5 composed of an Au—Ge alloy film is formed.
7 are arranged.

【0016】ショットキー電極56は、量子井戸構造層
50上に、周期1000A、1本の電極幅500Aに形
成されている。キャップ層55は、量子井戸構造層50
上のショットキー電極56の各電極間にのみ配置されて
いる。量子井戸構造層50は、基板51側から順に、厚
さ500Aのi−AlGaAs膜で形成した障壁層5
2、厚さ50Aのi−GaAs膜で形成した井戸層5
3、厚さ300Aのi−AlGaAs膜で形成した障壁
層54を積層して構成されている。
The Schottky electrode 56 is formed on the quantum well structure layer 50 with a period of 1000 A and one electrode width of 500 A. The cap layer 55 is the quantum well structure layer 50.
It is arranged only between the electrodes of the upper Schottky electrode 56. The quantum well structure layer 50 is, in order from the substrate 51 side, a barrier layer 5 formed of an i-AlGaAs film having a thickness of 500A.
2. Well layer 5 made of i-GaAs film with a thickness of 50A
3. A barrier layer 54 made of an i-AlGaAs film having a thickness of 300 A is laminated.

【0017】つぎに第1の実施例のラテラル超格子の作
製プロセスを図9を用いて説明する。まず、図9(a)
のように、n型のGaAs膜を基板51として用意し、
基板上に、分子線エピタキシ法(MBE法)により、図
9(b)のように、障壁層52として不純物を添加しな
いAlGaAs膜、井戸層53としてGaAs膜、障壁
層54としてAlGaAs膜を積層して単一量子井戸を
形成する。基板裏面には、オーミック電極57としてA
u−Ge合金膜を蒸着法により形成する。
Next, the manufacturing process of the lateral superlattice of the first embodiment will be described with reference to FIG. First, FIG. 9 (a)
As shown in, a n-type GaAs film is prepared as the substrate 51,
As shown in FIG. 9B, an AlGaAs film not added with an impurity as a barrier layer 52, a GaAs film as a well layer 53, and an AlGaAs film as a barrier layer 54 are laminated on a substrate by a molecular beam epitaxy method (MBE method). Form a single quantum well. A ohmic electrode 57 is formed on the rear surface of the substrate.
The u-Ge alloy film is formed by vapor deposition.

【0018】また、AlGaAs膜上にn型のGaAs
膜を積層して、キャップ層とする。n型のGaAs膜の
全面に、フォトレジスト(PMMA:ポリメチルメタク
リレート)塗布して、電子線による直接描画により、グ
レーティング状のパターンを形成する(図9(c))。
このフォトレジストをマスクとしてアルカリ系のエッチ
ャントにより、図9(d)のようにキャップ層55のn
型GaAs層をエッチングする。そして、ショットキー
電極56となるNi膜を蒸着し、リフトオフ法により、
Ni膜をグレーティング状にパターンニングして素子を
完成させる。
Further, n-type GaAs is formed on the AlGaAs film.
The films are laminated to form a cap layer. A photoresist (PMMA: polymethylmethacrylate) is applied to the entire surface of the n-type GaAs film, and a grating pattern is formed by direct writing with an electron beam (FIG. 9C).
As shown in FIG. 9D, n of the cap layer 55 is formed by an alkaline etchant using this photoresist as a mask.
The type GaAs layer is etched. Then, a Ni film to be the Schottky electrode 56 is vapor-deposited, and by a lift-off method,
The element is completed by patterning the Ni film into a grating shape.

【0019】つぎに、比較例として、図3および図6
(a)のラテラル超格子素子について説明する。比較例
のラテラル超格子素子は、従来のようにキャップ層15
5を、量子井戸構造層50の全面に備えている。基板5
1、量子井戸構造層50、オーミック電極57は、第1
の実施例のラテラル超格子と同様の構成であるので、説
明を省略する。量子井戸構造層50上には、量子井戸構
造層50のキャリアをラテラル方向に閉じ込めるため
に、厚さ200Aのn+−GaAs膜(不純物濃度1×
1018cm~3)で構成したキャップ層155と、厚さ3
00AのNi膜をグレーティング状に加工したショット
キー電極156とが順に積層されている。
Next, as comparative examples, FIGS.
The lateral superlattice element of (a) will be described. The lateral superlattice device of the comparative example has a cap layer 15 as in the conventional case.
5 is provided on the entire surface of the quantum well structure layer 50. Board 5
1. The quantum well structure layer 50 and the ohmic electrode 57 are the first
Since the structure is similar to that of the lateral superlattice of the above embodiment, description thereof will be omitted. On the quantum well structure layer 50, in order to confine the carriers of the quantum well structure layer 50 in the lateral direction, an n + -GaAs film (impurity concentration 1 ×
A cap layer 155 composed of 10 18 cm ~ 3 ) and a thickness of 3
A Schottky electrode 156 obtained by processing a Ni film of 00A into a grating shape is sequentially laminated.

【0020】ここで図3を例にとってキャップ層155
の効果を考察して見る。図4は電極に印加する電圧に対
する単一量子井戸におけるポテンシャル変調の大きさ
を、キャップ層の不純物濃度をパラメータとしてシミュ
レーションにより求めたものである。5x1017cm~3
以下の不純物濃度では-2Vの印加電圧でもほとんどポ
テンシャル変調は生じない。不純物濃度を1x1018
m~3以上の不純物濃度とすると-2.0Vの電圧のとき約
25mVの変調が得られることが分かる。このとき変調
の大きさの変化は印加電圧に対して線形でなく0Vから
-1.0Vまでは変調の変化は比較的小さく-1.0Vより
絶対値が大きくなると傾きはやや大きくなる。このよう
に、不純物濃度の高いキャップ層を設けることにより、
電圧印加時にキャップ層直下のポテンシャル変調が押さ
えられ、効果的にポテンシャル変調をつけることができ
る。
Here, taking the example of FIG. 3, the cap layer 155.
Consider the effects of. FIG. 4 shows the magnitude of the potential modulation in the single quantum well with respect to the voltage applied to the electrode, obtained by simulation using the impurity concentration of the cap layer as a parameter. 5x10 17 cm ~ 3
With the following impurity concentrations, almost no potential modulation occurs even with an applied voltage of −2V. Impurity concentration is 1 × 10 18 c
It can be seen that when the impurity concentration is m 3 or more, a modulation of about 25 mV can be obtained at a voltage of −2.0V. At this time, the change in the magnitude of modulation is not linear with respect to the applied voltage,
The change in modulation is relatively small up to -1.0V, and the slope becomes slightly larger when the absolute value is larger than -1.0V. In this way, by providing the cap layer with a high impurity concentration,
When a voltage is applied, the potential modulation right under the cap layer is suppressed, and the potential modulation can be effectively applied.

【0021】つぎに、図6を用いて第1の実施例のラテ
ラル超格子素子の動作を、比較例のラテラル超格子素子
の動作と比較して説明する。図6(a)、図6(b)に
示すように、比較例のラテラル超格子素子のキャップ層
155は、障壁層54上の全面に形成されている。ショ
ットキー電極156は、キャップ層155上に形成され
ている。これに対し、第1の実施例のラテラル超格子素
子のキャップ層56は、障壁層54上のショットキー電
極56間にのみ形成されている。これらショットキー電
極156および56に、それぞれ−2Vを印加したとき
の、井戸層53におけるポテンシャルの変調を図6
(c)および(d)に示す。図中には、電極156およ
び56と、キャップ層55の位置を示した。比較例のラ
テラル超格子素子では、ポテンシャルの変調の大きさが
約40mVであるのに対し、第1の実施例によるラテラ
ル超格子素子では、約70mVのポテンシャル振幅が得
られている。この大きなポテンシャル振幅により、井戸
層53のキャリアは、面内方向に効果的に閉じ込めら
れ、自由度が1次元に制限される。
Next, the operation of the lateral superlattice element of the first embodiment will be described with reference to FIG. 6 in comparison with the operation of the lateral superlattice element of the comparative example. As shown in FIGS. 6A and 6B, the cap layer 155 of the lateral superlattice element of the comparative example is formed on the entire surface of the barrier layer 54. The Schottky electrode 156 is formed on the cap layer 155. On the other hand, the cap layer 56 of the lateral superlattice element of the first embodiment is formed only between the Schottky electrodes 56 on the barrier layer 54. The potential modulation in the well layer 53 when -2 V is applied to the Schottky electrodes 156 and 56 is shown in FIG.
Shown in (c) and (d). The positions of the electrodes 156 and 56 and the cap layer 55 are shown in the figure. In the lateral superlattice element of the comparative example, the magnitude of potential modulation is about 40 mV, whereas in the lateral superlattice element of the first embodiment, a potential amplitude of about 70 mV is obtained. Due to this large potential amplitude, the carriers in the well layer 53 are effectively confined in the in-plane direction, and the degree of freedom is limited to one dimension.

【0022】このように、第1の実施例のラテラル超格
子素子において、大きなポテンシャル振幅が得られるの
は、第1にショットキー電極56間に配置した不純物濃
度の高いキャップ層55によりキャップ層55直下のポ
テンシャルの変動が抑制される、第2にショットキー電
極の下から高濃度の不純物層が除かれたことにより、電
極56直下のポテンシャルの変調が強調されるという2
つの作用によるものである。
As described above, in the lateral superlattice device of the first embodiment, the large potential amplitude is obtained firstly by the cap layer 55 having a high impurity concentration disposed between the Schottky electrodes 56. The fluctuation of the potential immediately below is suppressed. Secondly, the high-concentration impurity layer is removed from under the Schottky electrode, so that the modulation of the potential directly below the electrode 56 is emphasized.
It is due to one action.

【0023】図6(e)に、量子井戸層53におけるポ
テンシャル変調の印加電圧依存性である。第1の実施例
のラテラル超格子素子では、ショットキー電極56に印
加される電圧の絶対値が小さい範囲においても、大きな
ポテンシャル変調が得られている。また、第1の実施例
によるラテラル超格子素子において、正の電圧印加時に
もポテンシャル変調が表れているのは、電極56と障壁
層54との間に生ずるショットキー電位によるものであ
る。比較例のラテラル超格子素子において、ショットキ
ー電極156への負の印加電圧の絶対値が小さい領域で
は、ポテンシャル変調の増加率は小さく、絶対値が大き
くなるとポテンシャル変調の増加率が大きくなる。ショ
ットキー電極156への印加電圧が小さくキャップ層が
空乏化していない領域では、キャップ層における面内方
向の抵抗が低く、印加電圧の絶対値が大きい領域では、
電極直下のキャップ層を空乏化するためポテンシャルの
変化率が大きくなる。図6(e)では示していないが、
従来型構造では印加電圧の絶対値を負の方向に増加する
と、ポテンシャル変調の増加率が増大するが、その絶対
値は、第1の実施例のラテラル超格子素子の構造におけ
るポテンシャル変調の大きさを越えることはない。
FIG. 6E shows the applied voltage dependence of the potential modulation in the quantum well layer 53. In the lateral superlattice element of the first embodiment, large potential modulation is obtained even in the range where the absolute value of the voltage applied to the Schottky electrode 56 is small. Further, in the lateral superlattice element according to the first embodiment, the potential modulation even when a positive voltage is applied is due to the Schottky potential generated between the electrode 56 and the barrier layer 54. In the lateral superlattice element of the comparative example, the rate of increase in potential modulation is small in a region where the absolute value of the negative applied voltage to the Schottky electrode 156 is small, and the rate of increase in potential modulation increases as the absolute value increases. In the region where the voltage applied to the Schottky electrode 156 is small and the cap layer is not depleted, the resistance in the in-plane direction of the cap layer is low, and in the region where the absolute value of the applied voltage is large,
Since the cap layer directly below the electrode is depleted, the rate of change in potential increases. Although not shown in FIG. 6 (e),
In the conventional structure, when the absolute value of the applied voltage is increased in the negative direction, the increase rate of the potential modulation increases. The absolute value is the magnitude of the potential modulation in the structure of the lateral superlattice element of the first embodiment. Never exceeds.

【0024】このように、本発明の第1の実施例によれ
ば、ショットキー電極56直下にキャップ層55が配置
されていないので、印加した電圧を効率よく量子井戸部
のポテンシャル変調に寄与させることができる。したが
って、ショットキー電極56に低電圧を印加した場合に
も、量子井戸構造層50に大きなポテンシャル振幅を形
成することができる。これにより、低印加電圧で、井戸
層53のキャリアを効果的にラテラル方向に閉じ込める
ことが可能になり、低印加電圧で量子井戸幅の狭いラテ
ラル超格子が実現できる。
As described above, according to the first embodiment of the present invention, since the cap layer 55 is not disposed immediately below the Schottky electrode 56, the applied voltage contributes to the potential modulation of the quantum well portion efficiently. be able to. Therefore, even when a low voltage is applied to the Schottky electrode 56, a large potential amplitude can be formed in the quantum well structure layer 50. This makes it possible to effectively confine the carriers in the well layer 53 in the lateral direction with a low applied voltage, and realize a lateral superlattice with a narrow quantum well width at a low applied voltage.

【0025】また、図5に示した第1の実施例のラテラ
ル超格子素子ではショットキー電極56とキャップ層5
5との間から、障壁層54が露出される。障壁層54
は、Alの組成の大きなAlxGa1-xAs層で構成され
ているため、酸化が進行しやすい。したがって、図5の
ような第1の実施例のラテラル超格子素子の構造におい
て、障壁層54の酸化によって素子の特性が経時的に変
化するのを防止するために、素子全体をパッケージング
したり、保護膜を設けて、障壁層54を保護する構造を
形成することができる。
Further, in the lateral superlattice element of the first embodiment shown in FIG. 5, the Schottky electrode 56 and the cap layer 5 are included.
From between 5 and 5, the barrier layer 54 is exposed. Barrier layer 54
Is composed of an Al x Ga 1-x As layer having a large Al composition, so that oxidation easily proceeds. Therefore, in the structure of the lateral superlattice element of the first embodiment as shown in FIG. 5, the entire element is packaged in order to prevent the characteristics of the element from changing with time due to the oxidation of the barrier layer 54. By providing a protective film, a structure for protecting the barrier layer 54 can be formed.

【0026】例えば、第1の実施例のラテラル超格子素
子のショットキー電極56およびキャップ層55の下層
に保護膜59を設けた素子の構造を図7(a)に示す。
保護膜59としては、膜厚100AのSiO2膜を用い
た。SiO2膜は、高い抵抗を有するので、キャップ層
55およびショットキー電極56の下層に設けても、量
子井戸構造層50に異なる電位を印加することができ
る。図7(a)のラテラル超格子素子を製造する場合に
は、図9において、障壁層54を成膜した後に、SiO
2膜をCVD法で形成し、その後、ショットキー電極5
6およびキャップ層55を形成する。この構造におい
て、保護膜の材質としては、高抵抗膜であればSiO2
膜に限られず、種々のものを用いることができる。例え
ばAl23膜やSi34膜等を用いることができる。
For example, FIG. 7A shows the structure of the lateral superlattice element of the first embodiment in which the protective film 59 is provided below the Schottky electrode 56 and the cap layer 55.
As the protective film 59, a SiO 2 film having a film thickness of 100 A was used. Since the SiO 2 film has a high resistance, different potentials can be applied to the quantum well structure layer 50 even if it is provided below the cap layer 55 and the Schottky electrode 56. When manufacturing the lateral superlattice element of FIG. 7A, after forming the barrier layer 54 in FIG.
2 film is formed by CVD method, and then Schottky electrode 5
6 and the cap layer 55 are formed. In this structure, the material of the protective film is SiO 2 if it is a high resistance film.
The material is not limited to the film, and various materials can be used. For example, an Al 2 O 3 film or a Si 3 N 4 film can be used.

【0027】また、例えば、第1の実施例のラテラル超
格子素子に保護膜を設けた別の素子の構造を図7(b)
に示す。この構造は、製造プロセスにおいて、キャップ
層55を形成後に、保護膜58として厚さ100AのS
iO2膜を形成する。つぎに、ショットキー電極56が
障壁層54と接する部分のみSiO2膜をフォトリソグ
ラフィーで取り除く。その後、上述の製造プロセスと同
様、ショットキー電極56を形成する。これにより、キ
ャップ層55とショットキー電極56との間の障壁層5
4上には、保護膜58が配置されるので、障壁層54が
露出されることがなく、ラテラル超格子素子の経時劣化
を防止することができる。
Further, for example, the structure of another element in which a protective film is provided on the lateral superlattice element of the first embodiment is shown in FIG. 7 (b).
Shown in. This structure has a thickness of 100 A of S as the protective film 58 after the cap layer 55 is formed in the manufacturing process.
An iO 2 film is formed. Next, the SiO 2 film is removed by photolithography only in the portion where the Schottky electrode 56 is in contact with the barrier layer 54. After that, the Schottky electrode 56 is formed similarly to the manufacturing process described above. As a result, the barrier layer 5 between the cap layer 55 and the Schottky electrode 56 is formed.
Since the protective film 58 is disposed on the surface 4, the barrier layer 54 is not exposed, and deterioration of the lateral superlattice element over time can be prevented.

【0028】つぎに本発明の第2の実施例のラテラル超
格子を図13を用いて説明する。
Next, a lateral superlattice according to the second embodiment of the present invention will be described with reference to FIG.

【0029】第2の実施例のラテラル超格子は、ショッ
トキー電極直下のキャップ層が、ショットキー電極間の
キャップ層より薄く形成されていることを特徴とする素
子である。図13のように、第2の実施例のラテラル超
格子素子は、厚さ400μmのn−GaAsで構成した
基板71上に、厚さ方向に量子井戸構造を有する量子井
戸構造層70を備えている。また、量子井戸構造層70
上には、量子井戸構造層70のキャリアをラテラル方向
に閉じ込めるために、キャップ層75a、75bと、厚
さ300AのNi膜をグレーティング状に加工したショ
ットキー電極76とが配置されている。基板71の裏面
には、Au−Ge合金膜で構成されたオーミック電極7
7が配置されている。
The lateral superlattice of the second embodiment is an element characterized in that the cap layer immediately below the Schottky electrodes is formed thinner than the cap layer between the Schottky electrodes. As shown in FIG. 13, the lateral superlattice device according to the second embodiment includes a quantum well structure layer 70 having a quantum well structure in the thickness direction on a substrate 71 made of n-GaAs having a thickness of 400 μm. There is. In addition, the quantum well structure layer 70
Cap layers 75a and 75b and a Schottky electrode 76 obtained by processing a Ni film having a thickness of 300 A into a grating shape are arranged on the upper side in order to confine carriers in the quantum well structure layer 70 in the lateral direction. On the back surface of the substrate 71, the ohmic electrode 7 made of an Au—Ge alloy film is formed.
7 are arranged.

【0030】キャップ層75は、厚さ150Aの低不純
物濃度のn+−GaAs膜(不純物濃度1×1017cm~
3)からなる低濃度キャップ層75aと、厚さ200A
の高不純物濃度のn+−GaAs膜(不純物濃度1×1
18cm~3)からなる高濃度キャップ層75bで構成さ
れている。低濃度キャップ層75aは、量子井戸構造層
70の全面に構成されている。この低濃度キャップ層7
5aの上に、グレーティング状のショットキー電極76
を形成し、ショットキー電極76の間にのみ高濃度キャ
ップ層75bが配置されている。したがって、ショット
キー電極76間では、キャップ層75は、低濃度キャッ
プ層75aと高濃度キャップ層75bの2層から構成さ
れるため膜厚が厚い。ショットキー電極75直下では、
キャップ層は低濃度キャップ層75aのみから構成され
るため膜厚が薄い。ショットキー電極76は、周期10
00A、1本の電極幅500Aに形成されている。
The cap layer 75 is a low impurity concentration n + -GaAs film (impurity concentration 1 × 10 17 cm
3 ) low-concentration cap layer 75a and a thickness of 200A
High impurity concentration n + -GaAs film (impurity concentration 1 × 1
The high-concentration cap layer 75b is made of 0 18 cm 3 ). The low-concentration cap layer 75 a is formed on the entire surface of the quantum well structure layer 70. This low concentration cap layer 7
Grating-shaped Schottky electrode 76 on 5a
And the high-concentration cap layer 75b is disposed only between the Schottky electrodes 76. Therefore, between the Schottky electrodes 76, the cap layer 75 is thick because it is composed of the two layers of the low-concentration cap layer 75a and the high-concentration cap layer 75b. Immediately below the Schottky electrode 75,
The cap layer is thin because it is composed only of the low-concentration cap layer 75a. The Schottky electrode 76 has a cycle of 10
00A, one electrode width 500A is formed.

【0031】量子井戸構造層70は、基板71側から順
に、厚さ500Aのi−AlxGa1 -xAs膜(0≦x≦
1)で形成した障壁層72、厚さ50Aのi−Aly
1-yAs膜(0≦y≦1,y≦x)で形成した井戸層
73、厚さ300Aのi−AlxGa1-xAs膜(0≦x
≦1)で形成した障壁層74を積層して構成されてい
る。
The quantum well structure layer 70 comprises an i-Al x Ga 1 -x As film (0≤x≤) having a thickness of 500A in order from the substrate 71 side.
Barrier layer 72 was formed in 1), a thickness of 50A i-Al y G
a 1-y As film (0 ≦ y ≦ 1, y ≦ x), i-Al x Ga 1-x As film (0 ≦ x) having a thickness of 300A
The barrier layer 74 formed by ≦ 1) is laminated.

【0032】つぎに第2の実施例のラテラル超格子素子
の製造方法について説明する。第2の実施例のラテラル
超格子素子の製造方法は、図9に示した第1のラテラル
超格子素子の製造方法と、ほぼ同様であるが、図7
(b)において、キャップ層75となるn+−GaAs
膜を、不純物濃度の低いn+−GaAs膜と、不純物濃
度の高いn+−GaAs膜の2層に分けて形成する。そ
して、図9(d)において、キャップ層75をエッチン
グする場合に、n+−GaAs膜の不純物濃度によって
エッチング速度のことなるエッチャントを用いて、上層
の不純物濃度の高いn+−GaAs膜のみをエッチング
する。他の工程は、第1の実施例と同様であるので説明
を省略する。
Next, a method of manufacturing the lateral superlattice element of the second embodiment will be described. The method of manufacturing the lateral superlattice element of the second embodiment is substantially the same as the method of manufacturing the first lateral superlattice element shown in FIG.
In (b), n + -GaAs to be the cap layer 75
The film is divided into two layers, an n + -GaAs film having a low impurity concentration and an n + -GaAs film having a high impurity concentration. Then, in FIG. 9D, when the cap layer 75 is etched, only the upper n + -GaAs film having a high impurity concentration is used by using an etchant whose etching rate varies depending on the impurity concentration of the n + -GaAs film. Etching. The other steps are the same as those in the first embodiment, and the description thereof will be omitted.

【0033】つぎに第2の実施例のラテラル超格子の動
作を説明する。ショットキー電極76とオーミック電極
77との間に電圧を印加すると、ショットキー電極76
直下の低濃度キャップ層75aが空乏化され、電極56
直下の量子井戸構造層70がポテンシャルの変調され
る。このとき、ショットキー電極76の直下のキャップ
層75は、ショットキー電極76間に比較して、膜厚が
薄く、かつ、不純物濃度が低く形成されているので、空
乏化するのに必要な電圧は、図3に示した比較例より小
さい。また、ショットキー電極76間には、不純物濃度
が高い高濃度キャップ層75bが配置されているので、
高濃度キャップ層75b直下のポテンシャルの変動が抑
制される。従って、電極76直下のポテンシャルの変調
が強調され、低印加電圧で、従来より効果的に変調を形
成することができる。
Next, the operation of the lateral superlattice of the second embodiment will be described. When a voltage is applied between the Schottky electrode 76 and the ohmic electrode 77, the Schottky electrode 76
The low concentration cap layer 75a immediately below is depleted, and the electrode 56
The potential of the quantum well structure layer 70 immediately below is modulated. At this time, since the cap layer 75 immediately below the Schottky electrode 76 is formed to have a smaller film thickness and a lower impurity concentration than the space between the Schottky electrodes 76, the voltage required for depletion. Is smaller than the comparative example shown in FIG. Further, since the high concentration cap layer 75b having a high impurity concentration is disposed between the Schottky electrodes 76,
The fluctuation of the potential immediately below the high-concentration cap layer 75b is suppressed. Therefore, the modulation of the potential directly under the electrode 76 is emphasized, and the modulation can be formed more effectively than before with a low applied voltage.

【0034】また、第2の実施例のラテラル超格子素子
では、キャップ層75の低濃度キャップ層75が、障壁
層74の全面を覆っているので、障壁層74が酸化する
恐れがない。これにより、AlxGa1-xAsを障壁層に
用いた場合でも表面にAlの組成が大きな層が露出する
ことなく、素子の特性の変化を防止することができる。
さらに、第2の実施例のラテラル超格子素子の製造プロ
セスは、エッチング速度が不純物濃度に依存するエッチ
ャントを用いることにより、エッチングの回数を増やす
ことなく、第1の実施例と同様に製造することができ
る。したがって、製造効率を低下させることなく、経時
劣化を防ぎ、かつ、ポテンシャル変調効率に向上させた
ラテラル超格子素子を実現することができる。
Further, in the lateral superlattice element of the second embodiment, since the low concentration cap layer 75 of the cap layer 75 covers the entire surface of the barrier layer 74, there is no risk of the barrier layer 74 being oxidized. As a result, even when Al x Ga 1-x As is used for the barrier layer, a change in the characteristics of the device can be prevented without exposing a layer having a large Al composition on the surface.
Further, the manufacturing process of the lateral superlattice element of the second embodiment uses the etchant whose etching rate depends on the impurity concentration, so that it can be manufactured in the same manner as the first embodiment without increasing the number of times of etching. You can Therefore, it is possible to realize a lateral superlattice device in which deterioration over time is prevented and potential modulation efficiency is improved without lowering manufacturing efficiency.

【0035】つぎに、本発明の第3の実施例のラテラル
超格子素子を図1を用いて説明する。
Next, a lateral superlattice device according to a third embodiment of the present invention will be described with reference to FIG.

【0036】第3の実施例のラテラル超格子素子は、第
1の実施例のラテラル超格子素子と同様に、厚さ400
μmのn−GaAsで構成した基板11上に、厚さ方向
に量子井戸構造を有する量子井戸構造層10を備えてい
る。また、量子井戸構造層10上には、量子井戸構造層
10のキャリアをラテラル方向に閉じ込めるために、厚
さ300AのNi膜をグレーティング状に加工したショ
ットキー電極16と、厚さ200Aのn+−GaAs膜
(不純物濃度1×1018cm~3)で構成したキャップ層
15とが配置されている。基板11の裏面には、Au−
Ge合金膜で構成されたオーミック電極17が配置され
ている。ショットキー電極16は、量子井戸構造層10
上に、周期1000A、1本の電極幅500Aに形成さ
れている。キャップ層15は、量子井戸構造層10上の
ショットキー電極16の各電極間にのみ配置されてい
る。
The lateral superlattice element of the third embodiment has a thickness of 400 as in the lateral superlattice element of the first embodiment.
A quantum well structure layer 10 having a quantum well structure in a thickness direction is provided on a substrate 11 composed of μm n-GaAs. Further, on the quantum well structure layer 10, a Schottky electrode 16 obtained by processing a Ni film having a thickness of 300 A into a grating shape and n + having a thickness of 200 A in order to confine carriers in the quantum well structure layer 10 in the lateral direction. And a cap layer 15 made of a GaAs film (impurity concentration 1 × 10 18 cm 3 ). On the back surface of the substrate 11, Au-
An ohmic electrode 17 composed of a Ge alloy film is arranged. The Schottky electrode 16 is the quantum well structure layer 10.
On the top, a period of 1000 A and one electrode width of 500 A are formed. The cap layer 15 is arranged only between the respective electrodes of the Schottky electrode 16 on the quantum well structure layer 10.

【0037】第3に実施例において、量子井戸構造層1
0は、基板11側から順に、厚さ5000Aのi−Ga
As膜で形成したチャネル層12、厚さ100Aのi−
AlGaAs膜で形成したスペーサ層13、厚さ500
Aのn−AlGaAs膜で形成したn型ドープ層14を
積層した、変調ドープ構造により構成されている。
Thirdly, in the embodiment, the quantum well structure layer 1
0 is i-Ga with a thickness of 5000 A in order from the substrate 11 side.
Channel layer 12 formed of As film, i-thickness of 100 A
Spacer layer 13 made of AlGaAs film, thickness 500
It has a modulation doping structure in which an n-type doped layer 14 formed of the n-AlGaAs film of A is laminated.

【0038】ショットキー電極16に電圧を印加した場
合、量子井戸構造層10にポテンシャル振幅が形成さ
れ、チャネル層12のキャリアをラテラル方向に閉じ込
める。ショットキー電極16とキャップ層15の作用
は、第1の実施例のラテラル超格子素子と同様であるの
で説明を省略する。
When a voltage is applied to the Schottky electrode 16, a potential amplitude is formed in the quantum well structure layer 10 and carriers in the channel layer 12 are confined in the lateral direction. The operations of the Schottky electrode 16 and the cap layer 15 are the same as those of the lateral superlattice device of the first embodiment, so the description thereof will be omitted.

【0039】つぎに本発明の第4の実施例のラテラル超
格子素子を図12を用いて説明する。
Next, a lateral superlattice device according to a fourth embodiment of the present invention will be described with reference to FIG.

【0040】第4の実施例のラテラル超格子素子は、図
12のように、厚さ400μmのn−GaAsで構成し
た基板121上に、厚さ方向に量子井戸構造を有する量
子井戸構造層120を備えている。また、量子井戸構造
層120上には、量子井戸構造層120のキャリアをラ
テラル方向に閉じ込めるために、厚さ300AのNi膜
をグレーティング状に加工した第1のショットキー電極
126と、同様に厚さ300AのNiをグレーティング
状に加工した第2のショットキー電極125とが配置さ
れている。第1のショットキー電極126は、量子井戸
構造層120上に、周期1000A、1本の電極幅50
0Aに形成されている。第2のショットキー電極125
は、量子井戸構造層120上の第1のショットキー電極
126の各電極間に、第1ショットキー電極126と交
互に配置されている。第1のショットキー電極126と
第2のショットキー電極125とは、電気的に非接触で
ある。基板121の裏面には、Au−Ge合金膜で構成
されたオーミック電極127が配置されている。
As shown in FIG. 12, the lateral superlattice element of the fourth embodiment has a quantum well structure layer 120 having a quantum well structure in the thickness direction on a substrate 121 made of n-GaAs having a thickness of 400 μm. Is equipped with. Further, on the quantum well structure layer 120, in order to confine the carriers of the quantum well structure layer 120 in the lateral direction, a Ni film having a thickness of 300 A is processed into a grating shape, and the same thickness as the first Schottky electrode 126. A second Schottky electrode 125 formed by processing 300 A of Ni into a grating shape is arranged. The first Schottky electrode 126 has a period of 1000 A and one electrode width 50 on the quantum well structure layer 120.
It is formed at 0A. Second Schottky electrode 125
Are alternately arranged between the first Schottky electrodes 126 on the quantum well structure layer 120 and the first Schottky electrodes 126. The first Schottky electrode 126 and the second Schottky electrode 125 are electrically non-contact with each other. An ohmic electrode 127 made of an Au—Ge alloy film is arranged on the back surface of the substrate 121.

【0041】量子井戸構造層120は、基板121側か
ら順に、厚さ500Aのi−AlGaAs膜で形成した
障壁層122、厚さ50Aのi−GaAs膜で形成した
井戸層123、厚さ300Aのi−AlGaAs膜で形
成した障壁層124を積層して構成されている。
The quantum well structure layer 120 comprises, in order from the substrate 121 side, a barrier layer 122 formed of an i-AlGaAs film having a thickness of 500A, a well layer 123 formed of an i-GaAs film having a thickness of 50A, and a thickness of 300A. The barrier layer 124 is formed by laminating an i-AlGaAs film.

【0042】第4の実施例のラテラル超格子を動作させ
る場合には、第1のショットキー電極126と、第2の
ショットキー電極125とに、それぞれ異なる電位を与
え、量子井戸構造層120にポテンシャル変調を形成す
る。
When operating the lateral superlattice of the fourth embodiment, different potentials are applied to the first Schottky electrode 126 and the second Schottky electrode 125, and the quantum well structure layer 120 is applied. Form a potential modulation.

【0043】本実施例においては、キャップ層を用いて
いないので、従来のようにキャップ層を空乏化させる必
要がなく、かつ、電位差がキャップ層の不純物濃度に左
右されることがないので、任意の振幅のポテンシャル変
調を形成することができる。
In this embodiment, since the cap layer is not used, it is not necessary to deplete the cap layer as in the conventional case, and the potential difference does not depend on the impurity concentration of the cap layer. A potential modulation of the amplitude of can be formed.

【0044】つぎに、上述の第1、第2、第3、第4の
実施例のラテラル超格子素子の光学特性を測定する方法
を図8を用いて説明する。図8には、第1の実施例のラ
テラル超格子素子を例として示している。まず、基板5
1上に量子井戸構造層50、基板51裏面にオーミック
電極57を図8(1)のように形成する。量子井戸構造
層50の中央部の領域にグレ−ティング状のキャップ層
55とショットキー電極56を図8(2)のように形成
する。電極56とキャップ層55が形成された領域以外
の部分を、図8(3)のように導電性の遮光膜81で覆
う。遮光膜81とショットキー電極56とは、電気的に
接触させて導通させる。ここで導電性遮光膜81として
は、金属あるいは金属酸化膜を用いる。最後に、導電性
の遮光膜81と、オーミック電極57に電圧を印加でき
るように、パッケージングしてボンディング等によって
ワイヤを接続する。
Next, a method for measuring the optical characteristics of the lateral superlattice elements of the above-mentioned first, second, third and fourth embodiments will be described with reference to FIG. FIG. 8 shows the lateral superlattice device of the first embodiment as an example. First, the substrate 5
A quantum well structure layer 50 is formed on top of the substrate 1, and an ohmic electrode 57 is formed on the back surface of the substrate 51 as shown in FIG. In the central region of the quantum well structure layer 50, a graded cap layer 55 and a Schottky electrode 56 are formed as shown in FIG. A portion other than the region where the electrode 56 and the cap layer 55 are formed is covered with a conductive light shielding film 81 as shown in FIG. 8C. The light shielding film 81 and the Schottky electrode 56 are brought into electrical contact with each other to be electrically connected. Here, as the conductive light shielding film 81, a metal or a metal oxide film is used. Finally, the conductive light shielding film 81 and the ohmic electrode 57 are packaged so that a voltage can be applied to the ohmic electrode 57, and the wires are connected by bonding or the like.

【0045】ここで、遮光膜81とオーミック電極57
との間に電圧を印加すると、量子井戸構造中にポテンシ
ャル変調が形成される。これにより、ラテラル方向にも
量子井戸が形成され、通常の伝導バンドと価電子バンド
とは異なる離散的な準位が形成される。ショットキー電
極56側から、図8(4)のように、素子に光を照射す
ると、ショットキー電極56の間から量子井戸構造層に
吸収される。電子は、量子井戸中に形成された準位に励
起され、再結合する際に発光する。量子井戸中に形成さ
れた準位によるバンドギャップは、通常のバンドギャッ
プより広く、発光される光の波長は短くなる。本実施例
のラテラル超格子素子は、低印加電圧でもポテンシャル
の振幅が大きいので、井戸幅が小さく、より離散的な準
位を形成している。したがって、本実施例のラテラル超
格子素子から発光される光の波長は、等しい大きさの電
圧を印加した場合の従来のラテラル超格子素子の発光光
より短い。したがって、上述の各実施例のラテラル超格
子を製造した後、発光光の波長を調べることにより、ポ
テンシャルが効率的に形成され、井戸幅の狭い量子井戸
が形成されているかどうかを確認することができる。
Here, the light shielding film 81 and the ohmic electrode 57.
When a voltage is applied between and, potential modulation is formed in the quantum well structure. As a result, quantum wells are formed also in the lateral direction, and discrete levels different from the normal conduction band and valence band are formed. When the device is irradiated with light from the Schottky electrode 56 side as shown in FIG. 8D, the light is absorbed in the quantum well structure layer between the Schottky electrodes 56. The electrons are excited by the levels formed in the quantum well and emit light when they recombine. The band gap due to the level formed in the quantum well is wider than the normal band gap, and the wavelength of emitted light is shorter. In the lateral superlattice element of this example, the potential amplitude is large even at a low applied voltage, so that the well width is small and more discrete levels are formed. Therefore, the wavelength of the light emitted from the lateral superlattice device of this embodiment is shorter than that of the light emitted from the conventional lateral superlattice device when the voltages of equal magnitude are applied. Therefore, after manufacturing the lateral superlattice of each of the above-described examples, by examining the wavelength of the emitted light, it is possible to confirm whether or not the potential is efficiently formed and the quantum well having a narrow well width is formed. it can.

【0046】従来の、1次元のキャリア系については、
例えばフォトルミネッセンスといった試料からの発光に
よって、キャリア閉じ込めの状態を評価することが多い
が、図8(4)のような構造では、ショットキーゲート
56により1次元の伝導系になった場所だけが遮光膜で
覆われておらず、周辺の2次元キャリア系の影響を受け
ることなく光学的な特性を評価することができる。
Regarding the conventional one-dimensional carrier system,
For example, the state of carrier confinement is often evaluated by light emission from the sample such as photoluminescence, but in the structure as shown in FIG. 8 (4), only the place where a one-dimensional conduction system is formed by the Schottky gate 56 shields light. Since it is not covered with a film, the optical characteristics can be evaluated without being affected by the surrounding two-dimensional carrier system.

【0047】本発明を用いた第5の実施例のスイッチン
グ素子を図10、図11を用いて説明する。本実施例の
スイッチング素子は、第1の実施例のラテラル超格子素
子と同様に、基板51上に量子井戸構造層50、基板5
1裏面にオーミック電極57を図10(a)のように有
している。量子井戸構造層50の上には、キャップ層5
5が配置され、キャップ層55の中央部の領域はグレ−
ティング状に加工され、キャップ層と交互にグレーティ
ング状にショットキー電極56が配置されている。ショ
ットキー電極56のグレーティングの線に沿った方向の
両端には、ショットキー電極56に非接触な位置に、キ
ャップ層と量子井戸構造層にSiが拡散されて、ソース
101とドレイン102が設けられている。
A switching element according to the fifth embodiment of the present invention will be described with reference to FIGS. 10 and 11. The switching element of the present embodiment is similar to the lateral superlattice element of the first embodiment in that the quantum well structure layer 50 and the substrate 5 are provided on the substrate 51.
As shown in FIG. 10A, an ohmic electrode 57 is provided on the back surface of the first electrode. A cap layer 5 is formed on the quantum well structure layer 50.
5 is arranged, and the central region of the cap layer 55 is grayed.
The Schottky electrodes 56 are formed into a grating shape and are alternately arranged with the cap layer in a grating shape. At both ends of the Schottky electrode 56 in the direction along the line of the grating, Si is diffused into the cap layer and the quantum well structure layer at positions not in contact with the Schottky electrode 56 to provide a source 101 and a drain 102. ing.

【0048】ショットキー電極56とオーミック電極5
7との間に、電圧を印加すると、量子井戸構造層50に
は、図11に示すように電流の流れる方向に沿って、第
1の実施例と同様に、従来より急峻なポテンシャルが形
成され、ラテラル方向に量子細線が形成される。従っ
て、ラテラル方向にキャリアの取り得るエネルギーは量
子化される。この状態で、ショットキー電極56の間の
キャップ層55に変調した光を照射すると、ソース10
2、ドレイン101間に流れる電流が制御される。ポテ
ンシャルが急峻であるので、ラテラル方向にキャリアを
閉じ込める量子井戸の大きさが小さくなり、キャリアが
井戸に閉じ込められて、離散的な準位を形成する。量子
化された準位の間隔が大きくなると、許容される散乱に
よる状態の変化が限定され、キャリアが散乱される確率
は減少する。電子の実質的な移動度が向上し、従来のラ
テラル超格子素子を利用したスイッチング素子より、ス
イッチング速度が速くなる。
Schottky electrode 56 and ohmic electrode 5
7, when a voltage is applied, a sharper potential is formed in the quantum well structure layer 50 along the direction of current flow, as in the first embodiment, as in the first embodiment. , A quantum wire is formed in the lateral direction. Therefore, the energy that the carrier can take in the lateral direction is quantized. In this state, when the cap layer 55 between the Schottky electrodes 56 is irradiated with modulated light, the source 10
2. The current flowing between the drain 101 is controlled. Since the potential is steep, the size of the quantum well for confining the carriers in the lateral direction becomes small, and the carriers are confined in the well to form discrete levels. As the quantized level spacing increases, the change in state due to the allowed scattering is limited and the probability of carrier scattering is reduced. The substantial mobility of electrons is improved, and the switching speed is higher than that of a switching device using a conventional lateral superlattice device.

【0049】また、急峻なポテンシャルが形成されてい
るため、ホールと電子とが空間的に分離される。したが
って、一個のフォトンが入射した場合、ソース102と
ドレイン101間に流れる電流が大きくなる。これによ
り高速で高感度な、光励起によるスイッチング素子を実
現できる。また、本実施例に用いたラテラル超格子で
は、低い印加する電圧で、基板面内方向にキャリアの量
子的閉じ込めポテンシャルを効率的に形成することがで
きる。これにより閉じ込めポテンシャルを小さな電圧で
形成できるため、本構造をスイッチング素子に応用する
ことにより高速で低消費電力のスイッチング素子を実現
することができる。
Since a steep potential is formed, holes and electrons are spatially separated. Therefore, when one photon is incident, the current flowing between the source 102 and the drain 101 becomes large. This makes it possible to realize a high-speed and highly sensitive switching element by photoexcitation. Further, in the lateral superlattice used in this example, the quantum confinement potential of carriers can be efficiently formed in the in-plane direction of the substrate with a low applied voltage. As a result, the confinement potential can be formed with a small voltage. Therefore, by applying this structure to a switching element, a switching element with high speed and low power consumption can be realized.

【0050】上述の第1の実施例で示した製造プロセス
において、フォトレジストを露光するために電子線によ
る直接描画法を用いたが、フォトマスクを通した紫外線
照射法を用いることをもちろん可能である。また、上述
では量子井戸構造層やキャップ層等の半導体層を成膜す
るのに、MBE法を用いたが、有機金属気相成長法を
(MOCVD法)を用いて成長させることもできる。
In the manufacturing process shown in the above-mentioned first embodiment, the electron beam direct writing method is used to expose the photoresist, but it is of course possible to use the ultraviolet ray irradiation method through the photomask. is there. Further, although the MBE method is used to form the semiconductor layers such as the quantum well structure layer and the cap layer in the above description, the metal organic chemical vapor deposition method (MOCVD method) can also be used for the growth.

【0051】また、上述の各実施例において、ラテラル
超格子素子や、スイッチング素子を完成させた後、素子
の応用の用途に応じて、保護膜または遮光膜あるいは反
射防止膜等をさらに堆積させて使用する。
Further, in each of the above embodiments, after the lateral superlattice element and the switching element are completed, a protective film, a light shielding film, an antireflection film, or the like is further deposited depending on the application of the element. use.

【0052】また、第2の実施例では、キャップ層75
の膜厚をショットキー電極下では薄く、ショットキー電
極間では厚く形成することにより、ショットキー電極下
の空乏化すべきキャリア数を減少させているが、これに
限らず、キャップ層の厚さは一定で、不純物濃度の小さ
いキャリア層をショットキー電極下に配置しても同様の
効果が得られる。
Further, in the second embodiment, the cap layer 75
The number of carriers to be depleted under the Schottky electrode is reduced by forming the film thickness of the film under the Schottky electrode and thickly between the Schottky electrodes, but the thickness of the cap layer is not limited to this. The same effect can be obtained by disposing a constant carrier layer having a low impurity concentration under the Schottky electrode.

【0053】[0053]

【発明の効果】本発明のラテラル超格子素子では、低い
印加電圧によって、基板面内方向にキャリアの量子的閉
じ込めポテンシャルを効率的に形成することができる。
In the lateral superlattice device of the present invention, a quantum confining potential of carriers can be efficiently formed in the in-plane direction of the substrate by a low applied voltage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第3の実施例によるラテラル超格子素
子の断面図。
FIG. 1 is a sectional view of a lateral superlattice device according to a third embodiment of the present invention.

【図2】従来例によるラテラル超格子素子の断面図。FIG. 2 is a cross-sectional view of a lateral superlattice device according to a conventional example.

【図3】従来技術を単一量子井戸を適用したラテラル超
格子素子の断面図。
FIG. 3 is a cross-sectional view of a lateral superlattice device to which a single quantum well is applied according to a conventional technique.

【図4】図3の構造におけるポテンシャル変調の、キャ
ップ層の不純物濃度への依存性を示すグラフ。
FIG. 4 is a graph showing the dependence of the potential modulation in the structure of FIG. 3 on the impurity concentration of the cap layer.

【図5】本発明の第1の実施例の単一量子井戸を用いた
ラテラル超格子素子の断面図。
FIG. 5 is a sectional view of a lateral superlattice device using a single quantum well according to the first embodiment of the present invention.

【図6】(a)(b)図3に示した従来技術を用いた比
較例と、図5の本実施例の素子との構成を比較する断面
図。(c)(d)比較例と本実施例の基板面内方向のポ
テンシャル変調形成の効率を比較するグラフ。(e)比
較例と本実施例において、印加電圧に対するポテンシャ
ル変調を比較するグラフ。
6A and 6B are cross-sectional views for comparing the configurations of the comparative example using the conventional technique shown in FIG. 3 and the element of the present example of FIG. (C) (d) Graph comparing the efficiency of potential modulation formation in the in-plane direction of the substrate between the comparative example and the present example. (E) A graph comparing the potential modulation with respect to the applied voltage in the comparative example and the present embodiment.

【図7】(a)(b)本発明の第1の実施例ラテラル超
格子素子に保護膜を設けた素子の断面図。
7A and 7B are cross-sectional views of a device in which a protective film is provided on the lateral superlattice device according to the first embodiment of the present invention.

【図8】第1、第2、第3の実施例の素子の光学特性を
測定するための測定方法示す説明図。
FIG. 8 is an explanatory view showing a measuring method for measuring optical characteristics of the elements of the first, second and third embodiments.

【図9】図5に示したラテラル超格子素子の作製プロセ
スを示す説明図。
9A and 9B are explanatory views showing a manufacturing process of the lateral superlattice element shown in FIG.

【図10】(a)第1の実施例のラテラル超格子素子用
いたスイッチング素子の斜視図。(b)(a)図のb−
b断面図。
FIG. 10A is a perspective view of a switching element using the lateral superlattice element of the first embodiment. (B) b of FIG.
FIG.

【図11】図10のスイッチング素子の量子井戸構造層
における基板面内方向のポテンシャル変調を示す説明
図。
11 is an explanatory view showing potential modulation in the in-plane direction of the substrate in the quantum well structure layer of the switching element of FIG.

【図12】本発明の第4の実施例のラテラル超格子素子
の断面図
FIG. 12 is a sectional view of a lateral superlattice device according to a fourth embodiment of the present invention.

【図13】本発明の第2の実施例のラテラル超格子素子
の断面図。
FIG. 13 is a sectional view of a lateral superlattice device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10、50、70、120…量子井戸構造層、11、2
1、51、71、101、121…基板、12、52、
72、122…障壁層、13、53、73、123…井
戸層、14、54、74、124…障壁層、15、2
5、55、75、155…キャップ層、16、26、5
6、76、156…ショットキー電極、17、57、7
7、127…オーミック電極、58、59…保護膜、1
01ドレイン、102…ソース、126…第1のショッ
トキー電極、125…第2のショットキー電極。
10, 50, 70, 120 ... Quantum well structure layer, 11, 2
1, 51, 71, 101, 121 ... Substrate, 12, 52,
72, 122 ... Barrier layer, 13, 53, 73, 123 ... Well layer, 14, 54, 74, 124 ... Barrier layer, 15, 2
5, 55, 75, 155 ... Cap layer, 16, 26, 5
6, 76, 156 ... Schottky electrodes, 17, 57, 7
7, 127 ... Ohmic electrodes, 58, 59 ... Protective film, 1
01 drain, 102 ... Source, 126 ... First Schottky electrode, 125 ... Second Schottky electrode.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812 29/804 29/88 S ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 29/812 29/804 29/88 S

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】導電性を有する基板と、前記基板上に形成
された厚さ方向に量子井戸構造を有する量子井戸構造層
と、前記量子井戸構造層のキャリアをラテラル方向に閉
じ込めるための電圧印加層とを有するラテラル超格子素
子であって、 前記電圧印加層は、前記量子井戸構造層上に順に設けら
れた、不純物をドープされた半導体層と、複数本の細線
状のショットキー電極とを有し、 前記ショットキー電極下の前記半導体層について、前記
半導体層の単位体積当たりのキャリア数に半導体層の層
厚を掛けた値は、前記ショットキー電極間の前記半導体
層について、前記半導体層の単位体積当たりのキャリア
数に半導体層の層厚を掛けた値より、小さいことを特徴
とするラテラル超格子素子。
1. A substrate having conductivity, a quantum well structure layer formed on the substrate and having a quantum well structure in a thickness direction, and a voltage application for confining carriers in the quantum well structure layer in a lateral direction. A lateral superlattice element having a layer, wherein the voltage application layer is provided on the quantum well structure layer in order, an impurity-doped semiconductor layer, and a plurality of thin line Schottky electrodes. A value obtained by multiplying the number of carriers per unit volume of the semiconductor layer by the layer thickness of the semiconductor layer with respect to the semiconductor layer under the Schottky electrode, A lateral superlattice device characterized by being smaller than a value obtained by multiplying the number of carriers per unit volume by the layer thickness of the semiconductor layer.
【請求項2】請求項1において、前記ショットキー電極
下の前記半導体層の層厚は、前記ショットキー電極間の
前記半導体層の層厚より、薄く形成されていることを特
徴とするラテラル超格子素子。
2. The lateral superstructure according to claim 1, wherein the layer thickness of the semiconductor layer below the Schottky electrode is formed thinner than the layer thickness of the semiconductor layer between the Schottky electrodes. Lattice element.
【請求項3】請求項1において、前記半導体層は、第1
の半導体層と、前記第1の半導体層上に積層された第1
の半導体層より不純物濃度の高い第2の半導体層とから
構成され、 前記第2の半導体層は、前記ショットキー電極間にのみ
配置されていることを特徴とするラテラル超格子素子。
3. The semiconductor layer according to claim 1, wherein the semiconductor layer is the first
Semiconductor layer and a first semiconductor layer laminated on the first semiconductor layer
A second semiconductor layer having an impurity concentration higher than that of the semiconductor layer, wherein the second semiconductor layer is arranged only between the Schottky electrodes.
【請求項4】導電性を有する基板と、前記基板上に、厚
さ方向に量子井戸構造を有する量子井戸構造層と、前記
量子井戸構造層のキャリアをラテラル方向に閉じ込める
ための電圧印加層とを有するラテラル超格子素子であっ
て、 前記電圧印加層は、不純物をドープされた半導体層と、
複数本の細線状のショットキー電極とを有し、 前記ショットキー電極は、前記量子井戸構造層上に設け
られ、 前記半導体層は、前記量子井戸構造層上の前記ショット
キー電極間にのみ設けられていることを特徴とするラテ
ラル超格子素子。
4. A substrate having conductivity, a quantum well structure layer having a quantum well structure in the thickness direction on the substrate, and a voltage application layer for confining carriers in the quantum well structure layer in the lateral direction. A lateral superlattice device having, wherein the voltage application layer is a semiconductor layer doped with impurities,
A plurality of Schottky electrodes in the form of thin lines, the Schottky electrode is provided on the quantum well structure layer, and the semiconductor layer is provided only between the Schottky electrodes on the quantum well structure layer. Lateral superlattice device characterized by being used.
【請求項5】請求項4において、前記ショットキー電極
と前記半導体層との間隙の前記量子井戸構造層を被覆す
るための保護層をさらに有することを特徴とするラテラ
ル超格子素子。
5. The lateral superlattice device according to claim 4, further comprising a protective layer for covering the quantum well structure layer in the gap between the Schottky electrode and the semiconductor layer.
【請求項6】請求項4において、前記量子井戸構造層と
前記電圧印加層との間に、さらに、高抵抗層を有するこ
とを特徴とするラテラル超格子。
6. The lateral superlattice according to claim 4, further comprising a high resistance layer between the quantum well structure layer and the voltage application layer.
【請求項7】導電性を有する基板と、前記基板上に、厚
さ方向に量子井戸構造を有する量子井戸構造層と、前記
量子井戸構造層のキャリアをラテラル方向に閉じ込める
ための電圧印加層とを有するラテラル超格子素子であっ
て、 前記電圧印加層は、前記量子井戸構造層に異なる2つの
電圧を印加するための、複数本の細線状の第1のショッ
トキー電極と、複数本の細線状の第2のショットキー電
極とを有し、 前記第1のショットキー電極と第2のショットキー電極
は、交互に配置されていることを特徴とするラテラル超
格子素子。
7. A substrate having conductivity, a quantum well structure layer having a quantum well structure in a thickness direction on the substrate, and a voltage application layer for confining carriers in the quantum well structure layer in a lateral direction. A lateral superlattice element having: a voltage applying layer, wherein the voltage applying layer has a plurality of thin line-shaped first Schottky electrodes for applying two different voltages to the quantum well structure layer; Lateral Schottky electrodes, wherein the first Schottky electrodes and the second Schottky electrodes are alternately arranged.
【請求項8】請求項1、4または7において、前記量子
井戸構造層は、量子井戸層と、前記量子井戸層を挟む、
前記量子井戸層よりバンドギャップの大きな障壁層とを
有することを特徴とするラテラル超格子素子。
8. The quantum well structure layer according to claim 1, 4 or 7, wherein the quantum well layer sandwiches the quantum well layer.
A lateral superlattice device comprising a barrier layer having a bandgap larger than that of the quantum well layer.
【請求項9】請求項1、4または7において、前記量子
井戸構造層は、ノンドープの半導体層と、不純物をドー
プした半導体層とを積層した変調ドープ構造を有するこ
とを特徴とするラテラル超格子素子。
9. The lateral superlattice according to claim 1, 4 or 7, wherein the quantum well structure layer has a modulation-doped structure in which a non-doped semiconductor layer and a semiconductor layer doped with impurities are stacked. element.
【請求項10】半導体によって形成された、ソース領域
と、ドレイン領域と、前記ソース領域とドレイン領域と
の間に配置された、光強度に応じて、キャリアの伝導度
が変化するチャネル領域とを有する光学的伝導度変調素
子であって、 前記チャネル領域は、導電性の基板層と、前記基板層上
に設けられた、厚さ方向に量子井戸構造を有する量子井
戸構造層と、前記量子井戸構造層のキャリアをラテラル
方向に閉じ込めるための電圧印加層とを有し、 前記電圧印加層は、前記量子井戸構造層上に順に設けら
れた、不純物をドープされた半導体層と、複数本の細線
状のショットキー電極とを有し、 前記ショットキー電極下の前記半導体層について、前記
半導体層の単位体積当たりのキャリア数に半導体層の層
厚を掛けた値は、前記ショットキー電極間の前記半導体
層について、前記半導体層の単位体積当たりのキャリア
数に半導体層の層厚を掛けた値より、小さいことを特徴
とする光学的伝導度変調素子。
10. A source region, a drain region, and a channel region, which is formed between a semiconductor and disposed between the source region and the drain region, in which the conductivity of carriers changes according to the light intensity. An optical conductivity modulator having, wherein the channel region has a conductive substrate layer, a quantum well structure layer having a quantum well structure in a thickness direction provided on the substrate layer, and the quantum well. A voltage application layer for confining carriers of the structure layer in the lateral direction, wherein the voltage application layer is provided in order on the quantum well structure layer, an impurity-doped semiconductor layer, and a plurality of thin wires. A Schottky electrode in the shape of a Schottky electrode, and a value obtained by multiplying the number of carriers per unit volume of the semiconductor layer by the layer thickness of the semiconductor layer is the Schottky For the semiconductor layer between the electrodes, than the value obtained by multiplying the thickness of the semiconductor layer to the number of carriers per unit volume of the semiconductor layer, the optical conductivity modulation element, characterized in that small.
【請求項11】光源と、前記光源が発した光信号を伝送
する光ファイバと、前記光ファイバの伝送した光信号を
受光する受光素子とを有する光通信システムにおいて、 前記受光素子は、導電性の基板層と、前記基板層上に設
けられた、厚さ方向に量子井戸構造を有する量子井戸構
造層と、前記量子井戸構造層のキャリアをラテラル方向
に閉じ込めるための電圧印加層とを有し、 前記電圧印加層は、前記量子井戸構造層上に順に設けら
れた、不純物をドープされた半導体層と、複数本の細線
状のショットキー電極とを有し、 前記ショットキー電極下の前記半導体層について、前記
半導体層の単位体積当たりのキャリア数に半導体層の層
厚を掛けた値は、前記ショットキー電極間の前記半導体
層について、前記半導体層の単位体積当たりのキャリア
数に半導体層の層厚を掛けた値より、小さいことを特徴
とする光通信システム。
11. An optical communication system comprising a light source, an optical fiber for transmitting an optical signal emitted by the light source, and a light receiving element for receiving the optical signal transmitted by the optical fiber, wherein the light receiving element is conductive. Substrate layer, a quantum well structure layer having a quantum well structure in the thickness direction, which is provided on the substrate layer, and a voltage application layer for confining carriers in the quantum well structure layer in the lateral direction. The voltage application layer includes an impurity-doped semiconductor layer and a plurality of thin line-shaped Schottky electrodes, which are sequentially provided on the quantum well structure layer, and the semiconductor under the Schottky electrode. For a layer, the value obtained by multiplying the number of carriers per unit volume of the semiconductor layer by the layer thickness of the semiconductor layer is the value of the number of carriers per unit volume of the semiconductor layer between the Schottky electrodes. An optical communication system, characterized in that from the value obtained by multiplying the thickness of the semiconductor layer A number of small.
【請求項12】入力されたデータを処理するための複数
個の電子回路部と、前記複数の電子回路部間で信号を送
受信するための、電気信号を光信号に変換する発光素子
と、前記光信号を伝送する光ファイバと、前記光ファイ
バの伝送した光信号を受光する受光素子とを有する光コ
ンピュータにおいて、 前記受光素子は、導電性の基板層と、前記基板層上に設
けられた、厚さ方向に量子井戸構造を有する量子井戸構
造層と、前記量子井戸構造層のキャリアをラテラル方向
に閉じ込めるための電圧印加層とを有し、 前記電圧印加層は、前記量子井戸構造層上に順に設けら
れた、不純物をドープされた半導体層と、複数本の細線
状のショットキー電極とを有し、 前記ショットキー電極下の前記半導体層について、前記
半導体層の単位体積当たりのキャリア数に半導体層の層
厚を掛けた値は、前記ショットキー電極間の前記半導体
層について、前記半導体層の単位体積当たりのキャリア
数に半導体層の層厚を掛けた値より、小さいことを特徴
とするラテラル超格子素子。
12. A plurality of electronic circuit parts for processing input data, a light emitting element for converting an electric signal into an optical signal, for transmitting and receiving a signal between the plurality of electronic circuit parts, In an optical computer having an optical fiber for transmitting an optical signal and a light receiving element for receiving the optical signal transmitted by the optical fiber, the light receiving element is provided on a conductive substrate layer and the substrate layer, A quantum well structure layer having a quantum well structure in the thickness direction, and a voltage application layer for confining carriers of the quantum well structure layer in the lateral direction, the voltage application layer, on the quantum well structure layer. Sequentially provided, having a semiconductor layer doped with impurities, and a plurality of Schottky electrodes in the form of thin lines, for the semiconductor layer under the Schottky electrode, per unit volume of the semiconductor layer The value obtained by multiplying the number of carriers by the layer thickness of the semiconductor layer is smaller than the value obtained by multiplying the number of carriers per unit volume of the semiconductor layer by the layer thickness of the semiconductor layer for the semiconductor layer between the Schottky electrodes. Characteristic lateral superlattice device.
JP22715592A 1992-08-26 1992-08-26 Lateral superlattice element Expired - Fee Related JP2667343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22715592A JP2667343B2 (en) 1992-08-26 1992-08-26 Lateral superlattice element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22715592A JP2667343B2 (en) 1992-08-26 1992-08-26 Lateral superlattice element

Publications (2)

Publication Number Publication Date
JPH0677130A true JPH0677130A (en) 1994-03-18
JP2667343B2 JP2667343B2 (en) 1997-10-27

Family

ID=16856362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22715592A Expired - Fee Related JP2667343B2 (en) 1992-08-26 1992-08-26 Lateral superlattice element

Country Status (1)

Country Link
JP (1) JP2667343B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564936A (en) * 2016-08-10 2019-04-02 英特尔公司 Quantum dot array array apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564936A (en) * 2016-08-10 2019-04-02 英特尔公司 Quantum dot array array apparatus
CN109564936B (en) * 2016-08-10 2023-02-17 英特尔公司 Quantum lattice array device
US11594599B2 (en) 2016-08-10 2023-02-28 Intel Corporation Quantum dot array devices

Also Published As

Publication number Publication date
JP2667343B2 (en) 1997-10-27

Similar Documents

Publication Publication Date Title
JP3745015B2 (en) Electronic devices
US5432362A (en) Resonant tunnel effect quantum well transistor
EP0433542B1 (en) Optoelectronic devices
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
EP0042489B1 (en) Semiconductor devices and use of said devices
US4581621A (en) Quantum device output switch
Bonnefoi et al. Inverted base‐collector tunnel transistors
US4912531A (en) Three-terminal quantum device
US5047810A (en) Optically controlled resonant tunneling electronic devices
US4752934A (en) Multi quantum well laser with parallel injection
EP0497279B1 (en) Avalanche photodiode
EP0244140A2 (en) A semiconductor device with periodic structure
JP2701633B2 (en) Semiconductor device
US5729030A (en) Semiconductor device
US4799091A (en) Quantum device output switch
EP1113542A1 (en) Light and/or electron element
JPS63316484A (en) Quantum effect semiconductor device
JP2667343B2 (en) Lateral superlattice element
JP3604400B2 (en) Semiconductor laser device
EP0170044B1 (en) Quantum-coupled device
JP3114246B2 (en) Quantum effect device
JPH07307462A (en) Semiconductor device and its manufacture
JP2666970B2 (en) Semiconductor device
JP2001156298A (en) Semiconductor device
JP3138335B2 (en) Quantum interference device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees