JPH0666637B2 - Digital waveform shaping filter - Google Patents

Digital waveform shaping filter

Info

Publication number
JPH0666637B2
JPH0666637B2 JP59009299A JP929984A JPH0666637B2 JP H0666637 B2 JPH0666637 B2 JP H0666637B2 JP 59009299 A JP59009299 A JP 59009299A JP 929984 A JP929984 A JP 929984A JP H0666637 B2 JPH0666637 B2 JP H0666637B2
Authority
JP
Japan
Prior art keywords
waveform shaping
signal
data
rom
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59009299A
Other languages
Japanese (ja)
Other versions
JPS60153214A (en
Inventor
敏和 池永
勇 御園生
武彦 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP59009299A priority Critical patent/JPH0666637B2/en
Publication of JPS60153214A publication Critical patent/JPS60153214A/en
Publication of JPH0666637B2 publication Critical patent/JPH0666637B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0607Non-recursive filters comprising a ROM addressed by the input data signals

Description

【発明の詳細な説明】 本発明は、文字放送などに好適なデジタル型波形成形フ
ィルタに関する。更に詳述すれば、本発明は、例えば文
字放送送出器または測定用文字信号発生器における文字
信号送出スペクトルを高精度,高安定かつ安価にて発生
させる場合などに好適なデジタル型波形成形フィルタに
関するものである。
The present invention relates to a digital waveform shaping filter suitable for teletext broadcasting and the like. More specifically, the present invention relates to a digital waveform shaping filter suitable for, for example, generating a character signal transmission spectrum in a character broadcasting transmitter or a character signal generator for measurement with high accuracy, high stability and at low cost. It is a thing.

近年、文字放送に関する研究が数多く行われている。か
かる文字放送において、文字信号は2値NRZ信号として
テレビジョンの映像信号のVBLに多重して伝送されるの
で、テレビジョン伝送系の特性の影響を受けることにな
る。
In recent years, much research has been conducted on teletext. In such a teletext, the text signal is transmitted as a binary NRZ signal by being multiplexed with the VBL of the video signal of the television, so that it is affected by the characteristics of the television transmission system.

上述した2値NRZ信号の信号品質評価パラメータとして
アイ開口率およびアイ開口面積率が知られている。ここ
で、アイ開口率とは、パルス伝送信号のクロック周波数
に同期させて文字信号のパルス波形を数多く重ねたとき
における「1」レベルの定常値と「0」レベルの定常値
とのレベル差に対する、「1」レベルの最小値の波形と
「0」レベルの最大値の波形のレベル差の割合をいい、
第1図において直線abの長さに対する直線efの長さの比
をさす。また、アイ開口面積率とは、アイ開口面積の完
全矩形パルス矩形面積に対する比をいい、第1図におい
て斜線部面積の矩形abcdの面積に対する比をさす。
The eye opening ratio and the eye opening area ratio are known as the signal quality evaluation parameters of the above-mentioned binary NRZ signal. Here, the eye opening ratio is a level difference between a steady value of "1" level and a steady value of "0" level when a large number of pulse waveforms of a character signal are superimposed in synchronization with the clock frequency of the pulse transmission signal. , The ratio of the level difference between the waveform of the minimum value of "1" level and the waveform of the maximum value of "0" level,
In FIG. 1, it indicates the ratio of the length of the straight line ef to the length of the straight line ab. The eye opening area ratio is the ratio of the eye opening area to the complete rectangular pulse rectangular area, and is the ratio of the hatched area to the rectangular abcd area in FIG.

そして、これらアイ開口率およびアイ開口面積率が共に
大きいことは、望ましい伝送系を示すことになる。かか
る観点からテレビ伝送系の特性を考慮した結果、第2図
に示すようなアイ開口率が95%以上あり、かつアイ開口
面積率が最大値付近の値をとる60%コサイン・ロールオ
フ特性が文字信号送出スペクトルとして採用されてい
る。文字放送送出機または測定用文字信号発生器におい
ては、かかる特性を実現するために、従来から次に示す
手段が採られている。
And, the fact that both the eye opening ratio and the eye opening area ratio are large indicates a desirable transmission system. From this point of view, as a result of considering the characteristics of the television transmission system, the 60% cosine roll-off characteristic that the eye opening ratio is 95% or more and the eye opening area ratio is close to the maximum value as shown in FIG. It is used as a character signal transmission spectrum. In the teletext transmitter or the character signal generator for measurement, the following means have been conventionally adopted to realize such characteristics.

従来から知られている第1の手段は、第3図に示すよう
に文字信号発生器1から2値NRZ信号による文字信号3
を発生させ、これをLC型波形成形フィルタ2に導入して
60%コサイン・ロールオフ特性の文字信号4を得るもの
であった。
The first means known in the prior art is, as shown in FIG. 3, a character signal generator 1 for generating a character signal 3 by a binary NRZ signal.
And introduce this into LC type waveform shaping filter 2
A character signal 4 having a 60% cosine roll-off characteristic was obtained.

かかる手段では、回路構成上、近似的にしか60%コサイ
ン・ロールオフ特性を得ることができない。また、温度
特性の影響,フィルタ入力の2値NRZ信号が正確に50%
デューティ比にならないことなどの各点を考慮すると、
かかる方向では良好な精度および安定生が得にくく、殊
に伝送系によるスペクトルへの影響を調べるための基準
スペクトル発生回路としては不適であった。
With such means, the 60% cosine roll-off characteristic can only be obtained approximately due to the circuit configuration. Also, the influence of temperature characteristics, the binary NRZ signal of the filter input is exactly 50%.
Considering each point such as not being the duty ratio,
In this direction, it is difficult to obtain good accuracy and stability, and it is unsuitable as a reference spectrum generating circuit for examining the influence of the transmission system on the spectrum.

従来から知られている第2の手段は、第4図に示すよう
に、文字信号発生器1から発生された2値NRZ信号3を
シフトレジスタ5に導入し、シフトレジスタ5の各タッ
プ出力を減衰器6を介してゲイン調整し、これを加算器
7によりアナログ的に加算し、もって波形成形をなすも
のであった。すなわち、いわゆるトランスバーサルフィ
ルタと呼ばれる構成をとるものである。
The second means known in the prior art is to introduce the binary NRZ signal 3 generated from the character signal generator 1 into the shift register 5 as shown in FIG. The gain is adjusted via the attenuator 6, and the result is analogically added by the adder 7 to form the waveform. That is, it has a so-called transversal filter.

上述した第2の手段によって波形成形をなし得る理由に
ついて、以下に説明していく。
The reason why the waveform can be formed by the above-mentioned second means will be described below.

まず、フィルタのインパルス応答について言及する。一
般にフィルタのインパルス応答とは、第5図に示すよう
にフィルタFLに単位インパルスUPを入力したときのフィ
ルタ出力と定義される。ここで、入力信号x(t)は第
6図に示すように連続したインパルス列と考えられる。
すなわち、時刻tにおけるインパルスは、x(t)なる
大きさをもっているものと考えられる。従って、出力信
号y(t)はこの連続したインパルス列の応答の和と考
えられる。例えば、第6図において、入力信号x(t)
をフィルタFLに入力させた場合、時刻t0における出力y
(t0)は、 時刻t2におけるx(t2)の大きさを持つインパルスの応
答の時刻t0におけるレベルであるa、 同じく時刻t1,t0およびt-1での応答であるb,c,dなど、 過去から未来までの応答の和である。このようにして得
られる出力y(t)は次式で表される。
First, the impulse response of the filter will be mentioned. Generally, the impulse response of the filter is defined as the filter output when the unit impulse UP is input to the filter FL as shown in FIG. Here, the input signal x (t) is considered to be a continuous impulse train as shown in FIG.
That is, the impulse at time t is considered to have a magnitude of x (t). Therefore, the output signal y (t) is considered to be the sum of the responses of this continuous impulse train. For example, in FIG. 6, the input signal x (t)
Is input to the filter FL, the output y at time t 0
(T 0 ) is the level a at the time t 0 of the response of the impulse having the magnitude of x (t 2 ) at the time t 2 and the response b at the times t 1 , t 0 and t −1. , c, d etc. is the sum of the responses from the past to the future. The output y (t) thus obtained is expressed by the following equation.

ここで、h(t)はフィルタFLのインパルス応答であ
る。
Here, h (t) is the impulse response of the filter FL.

上式を周波数領域で表すと、 Y(ω)=H(ω)・X(ω) …(2) なる式で表されることが知られている。It is known that the above equation is expressed by the following equation: Y (ω) = H (ω) · X (ω) (2)

ここで、Y(ω)はy(t)の周波数領域での表現、H
(ω)はh(t)の周波数領域での表現、X(ω)はx
(t)の周波数領域での表現である。
Here, Y (ω) is a representation of y (t) in the frequency domain, and H (ω) is
(Ω) is the representation of h (t) in the frequency domain, and X (ω) is x
It is an expression in the frequency domain of (t).

さて、入力信号が2値NRZ信号であるものとすると、文
字多重信号の送出スペクトルは第7図に示すように、2
値NRZ信号の孤立“1"パルスx(t)に対し、60%コサ
イン・ロールオフ・スペクトル特性を有する信号y
(t)となるものであり、(2)式より H(ω)=Y(ω)/X(ω) …(3) となるH(ω)(第7図のH(ω)参照)を持つフィル
タを構成すればよいことになる。
Now, assuming that the input signal is a binary NRZ signal, the transmission spectrum of the character multiplex signal is 2 as shown in FIG.
Signal y with 60% cosine roll-off spectral characteristics for isolated "1" pulse x (t) of value NRZ signal
(T), and H (ω) = Y (ω) / X (ω) (3) from the equation (2) is calculated as H (ω) (see H (ω) in FIG. 7). All you have to do is configure the filter you have.

次に、(1)式をx(t),y(t),h(t)に関する時
間間隔Tごとの標本値列x(nT),y(nT),h(nT)[以
下これをx(n),y(n),h(n)で表す]を用いて表
現してみる。第8図は、第6図に示す信号を標本直列x
(n),y(n),h(n)を用いて表現したものである。
すなわち、サンプリング時点nにおける出力y(n)
は、 n+8の時点での入力値x(n+8)の応答であるa
と、 x(n+5),x(n)およびx(n−7)の応答である
b,cおよびdなど 過去から未来までの応答の和となり、次式により表現さ
れる。
Next, the equation (1) is converted into a sampled value sequence x (nT), y (nT), h (nT) for x (t), y (t), h (t) for each time interval T [N], y (n), h (n)]. FIG. 8 shows a sample series x of the signal shown in FIG.
It is expressed using (n), y (n), and h (n).
That is, the output y (n) at the sampling time point n
Is the response of the input value x (n + 8) at the time of n + 8 a
And the response of x (n + 5), x (n) and x (n-7)
It is the sum of the responses from the past to the future such as b, c and d, and is expressed by the following equation.

上式は、連続信号のフィルタ出力を表す(1)式に対応
している。そして、Y(ω)の帯域をωとして(第7
図参照)T≦π/ωなる条件を満たせば、標本値系列
y(n)から連続信号y(t)を復元し得ることが標本
化定理として知られている。そこで、この条件をみたす
時間間隔Tにより第7図示のx(t)[2値NRZ信号]
およびh(t)[フィルタのインパルス応答]を標本化
し(第9図参照)、(4)式を適用すれば、60%コサイ
ン・ロールオフ・スペクトル信号y(t)の標本値系列
y(n)(第9図参照)が求められることになる。更
に、このh(n)はnが大きくなるにつれてその値が小
さくなるので、かかる性質を利用して(4)式を次式の
ように近似する。
The above equation corresponds to the equation (1) representing the filter output of the continuous signal. Then, the band of Y (ω) is set to ω 1 (the seventh
It is known as a sampling theorem that the continuous signal y (t) can be restored from the sample value series y (n) if the condition of T ≦ π / ω 1 is satisfied. Therefore, according to the time interval T satisfying this condition, x (t) [binary NRZ signal] shown in FIG.
And h (t) [impulse response of the filter] are sampled (see FIG. 9) and equation (4) is applied, a sampled value sequence y (n) of the 60% cosine roll-off spectral signal y (t) is obtained. ) (See FIG. 9). Further, since the value of h (n) decreases as n increases, the equation (4) is approximated by the following equation using this property.

上式は第10図に示される回路、すなわち第4図示の回路
の一部をデジタル化した回路によって実現される。ここ
で、10は1クロック遅延素子,11は読み出しクロック,12
は乗算器,13はD/Aコンバータである。ここで、入力
x(n)は2値NRZ信号が用いられているので、“1"ま
たは“0"の値しかとり得ない。従って、1クロック遅延
素子10をシフトレジスタに置き換えることができる。ま
た、D/Aコンバータ13およびローパスフィルタ8の出
力の標本値系列y(n)から連続信号y(t)を復元す
る回路である。このように第10図において、乗算器12,
加算器7およびD/Aコンバータ13を用いているが、こ
れらの部分をアナログ回路で構成した回路が既述の第4
図に相当する。換言すれば、第4図に示す減衰器6は、
シフトレジスタ5の出力を抵抗分配する機能を果すもの
であり、第10図における乗算器12の役割を果たしてい
る。また、第10図示の係数h(n)の値は、第4図示の
減衰器6の抵抗値を調整して与えられることに相当す
る。
The above equation is realized by the circuit shown in FIG. 10, that is, a circuit obtained by digitizing a part of the circuit shown in FIG. Here, 10 is a 1-clock delay element, 11 is a read clock, 12
Is a multiplier and 13 is a D / A converter. Here, since the input x (n) is a binary NRZ signal, it can take only a value of "1" or "0". Therefore, the 1-clock delay element 10 can be replaced with a shift register. Further, it is a circuit for restoring the continuous signal y (t) from the sample value series y (n) of the outputs of the D / A converter 13 and the low-pass filter 8. Thus, in FIG. 10, the multiplier 12,
Although the adder 7 and the D / A converter 13 are used, the circuit in which these parts are analog circuits is the same as the above-mentioned fourth circuit.
Corresponds to the figure. In other words, the attenuator 6 shown in FIG.
The function of distributing the output of the shift register 5 by resistance is fulfilled, and it functions as the multiplier 12 in FIG. The value of the coefficient h (n) shown in FIG. 10 corresponds to the value given by adjusting the resistance value of the attenuator 6 shown in FIG.

しかし、これまで述べてきた第2の手段(第4図参照)
は、減衰器の温度特性,アナログ加算精度により誤差が
生じ、しかも、60%コサイン・ロールオフ特性を得るた
めには減衰器の調整が容易でなく、よって再現性および
保守性が悪いという欠点がみられる。
However, the second means described above (see FIG. 4)
Has a drawback that an error occurs due to the temperature characteristic of the attenuator and the analog addition accuracy, and further, the attenuator cannot be easily adjusted to obtain the 60% cosine roll-off characteristic, and therefore the reproducibility and maintainability are poor. Seen.

従来から知られている第3の手段は、第10図示の回路の
全てのデジタル回路により構成したものであり、第11図
に示すように、シフトレジスタ5の各タップ出力15[x
(n+N)〜x(n−N)]と各タップ係数信号14[h
(−N)〜h(N)]とをそれぞれデジタル乗算器16に
より乗算し、その結果をデジタル加算器17を用いてデジ
タル的に加算し、次いでD/Aコンバータ13,ローパス
フィルタ8を介すことにより、60%コサイン・ロールオ
フ・スペクトル信号4を得るものである。
The third means known from the past is configured by all digital circuits of the circuit shown in FIG. 10, and as shown in FIG. 11, each tap output 15 [x
(N + N) to x (n-N)] and each tap coefficient signal 14 [h
(-N) to h (N)] are respectively multiplied by the digital multiplier 16, and the results are digitally added by the digital adder 17, and then the D / A converter 13 and the low pass filter 8 are used. By doing so, a 60% cosine roll-off spectrum signal 4 is obtained.

この第3の手段は、第2の手段に比べて高精度,高安定
な出力が得られるものの、乗算器および加算器が多数必
要とされるためローコスト化,小型化を図ることが困難
であった。
The third means can obtain a highly accurate and highly stable output as compared with the second means, but it requires a large number of multipliers and adders, and thus it is difficult to achieve cost reduction and downsizing. It was

本発明の目的は、上述の点に鑑み、簡略な構成にも拘ら
ず良好な特性を得るようにしたデジタル型波形成形フィ
ルタを提供することにある。
In view of the above points, an object of the present invention is to provide a digital waveform shaping filter that obtains good characteristics despite a simple configuration.

次に、本発明の一実施例を説明するための前提技術とし
て、まず第12図に示したデジタル型波形成形フィルタに
ついて説明を行う。ここで18は読み出し専用メモリROM
を示し、その他の番号1,3,5,11,15,13,8,4は既に述べた
とおりである。
Next, as a prerequisite technique for explaining one embodiment of the present invention, the digital waveform shaping filter shown in FIG. 12 will be described first. 18 is a read-only memory ROM
, And the other numbers 1, 3, 5, 11, 15, 13, 8, 8 are as described above.

従来から知られている第3の手段として述べた第11図に
おいて、破線で囲まれた部分は既述のように、(5)式 を具体的に回路化したものである。ここで、入力x(n
+N)〜x(n−N)は、“1"または“0"の値をとり
(入力信号x(t)が2値NRZ信号であるため)、イン
パルス応答h(−N)〜n(N)は(3)式で計算した
H(ω)を時間軸で表現し(第7図のh(t)参照)、
それをT間隔で標本化したもの(第9図h(n)参照)
であるから、予め計算を行ってそれぞれ所定の定数値と
することができる。これを考慮すれば、(5)式は x(n+N),x(n+N−1),…,x(n−N) のビットパターンによりy(n)が一義的に決定される
ことを表していることになる。そこで、第12図に示すよ
うにROM18を使用し、 x(n+N),x(n+N−1),…,x(n−N) のビットパターンで示されるアドレスに対し、(5)式
に基づいて計算したy(n)の値を予め書き込んでおく
ことにより、第11図と等価な機能を果たす回路が得られ
る。しかも、これにより必要とすべき素子数は激減する
という効果をもたらす。ちなみに、第11図示の破線で囲
まれた部分については、乗算器が2N+1個,加算器は2N
個、合せて4N+1個の素子が必要であるが、本実施例の
如き回路構成とした場合には、ROMが1個で済むことに
なる。
In FIG. 11 described as the conventionally known third means, the portion surrounded by the broken line is, as described above, the expression (5). Is a concrete circuit. Where input x (n
+ N) to x (n−N) take a value of “1” or “0” (because the input signal x (t) is a binary NRZ signal), and impulse responses h (−N) to n (N) ) Represents H (ω) calculated by the equation (3) on the time axis (see h (t) in FIG. 7),
Sampled at T intervals (see Fig. 9 h (n))
Therefore, it is possible to carry out the calculation in advance to obtain the respective predetermined constant values. Considering this, the expression (5) represents that y (n) is uniquely determined by the bit pattern of x (n + N), x (n + N−1), ..., x (n−N). Will be there. Therefore, using the ROM 18 as shown in FIG. 12, the address shown by the bit pattern of x (n + N), x (n + N−1), ..., X (n−N) is calculated based on the equation (5). By previously writing the calculated value of y (n), a circuit having a function equivalent to that of FIG. 11 can be obtained. Moreover, this brings about an effect that the number of required elements is drastically reduced. By the way, regarding the part surrounded by the broken line in the 11th figure, 2N + 1 multipliers and 2N adders
A total of 4N + 1 elements are required, but in the case of the circuit configuration of this embodiment, only one ROM is required.

次に、第12図示の回路構成において、ROM18が必要とす
る記憶容量を考察する。アドレスバスは2N+1本であの
で、1アドレスあたりMバイト構成とした場合には、こ
のROM18は22N+1×Mバイトの記憶容量と必要とする。従
って、希望の波形を成形するためにタップ数を大きくし
なければならない場合には、非常に大きな容量なROMが
必要となる。
Next, consider the storage capacity required by the ROM 18 in the circuit configuration shown in FIG. Since the address bus is 2N + 1 lines, this ROM 18 requires a storage capacity of 2 2N + 1 × M bytes when M bytes are configured per address. Therefore, if the number of taps must be increased to shape a desired waveform, a ROM with a very large capacity is required.

そこで、次に記憶容量を減らすための改良、すなわ本発
明の一実施例について述べる。
Therefore, an improvement for reducing the storage capacity, that is, one embodiment of the present invention will be described next.

既述の(5)式は、例えば次のように分解することがで
きる。
The above-mentioned equation (5) can be decomposed as follows, for example.

上式によれば、y(n)は x(n+N),x(n+N−1),x(n)なるビットパタ
ーンにより一義的に決定されるy1(n)と、 x(n−1),x(n−2),…,x(n−N)なるビット
パターンにより一義的に決定されるy2(n)との和であ
るということを意味している。そこで、第13図に示すよ
うにROMを2つに分け、一方のROMについては、 x(n+N),x(n+N−1),…,x(n) のビットパターンで示されるアドレスに対してy1(n)
を記憶させておき、もう一方のROMについては x(n−1),x(n−2),…,x(n−N) で示されるアドレスに対してy2(n)を記憶させ、加算
器17によりこれら読み出し出力を加算することにより第
12図と等価な機能が実現される。かくして、第13図は本
発明の第1の参照例を示すものといえる。
According to the above equation, y (n) is x (n + N), and x (n + N-1) , x y 1 , which is uniquely determined by the (n) becomes the bit pattern (n), x (n- 1) , x (n−2), ..., X (n−N) means a sum with y 2 (n) uniquely determined by the bit pattern. Therefore, as shown in FIG. 13, the ROM is divided into two, and for one of the ROMs, for the address indicated by the bit pattern of x (n + N), x (n + N-1), ..., x (n) y 1 (n)
For the other ROM, y 2 (n) is stored for the address indicated by x (n-1), x (n-2), ..., x (nN), By adding these read outputs with the adder 17,
Functions equivalent to those in Figure 12 are realized. Thus, it can be said that FIG. 13 shows the first reference example of the present invention.

第13図示の回路は、第12図示の回路の比べてROM数は2
倍に増すが、同様に1アドレスあたりMバイト構成と仮
定した場合、必要とすべき記憶容量は、 y1を出力するROM:アドレスバスはN+1本なので、2N+1
×Mバイト y2を出力するROM:アドレスバスはN本なので、2N×Mバ
イト となる。
The circuit shown in FIG. 13 has two ROMs as compared with the circuit shown in FIG.
Although it doubles, similarly, if it is assumed that one address consists of M bytes, the storage capacity required is ROM that outputs y 1 ; address bus is N + 1, so 2 N + 1
ROM that outputs × M bytes y 2 : 2 N × M bytes because there are N address buses.

従って、合計2N+1×M+2N×M=2N(2+1)×M=2N
×3×Mバイトで済むことになる。
Therefore, a total of 2 N + 1 × M + 2 N × M = 2 N (2 + 1) × M = 2 N
× 3 × M bytes will suffice.

さらに(5)式は y(n)=h(−N)x(n+N)+h(−N+1) x(n+N−1)+…+h(o)x(n)+… +h(N)x(n−N) の意味であるから、各項を任意に組み合せ、L個の部分
和としてy(n)を表現すると、 となる。ここで、miはそれぞれの部分和を構成する項の
数を表わす。
Furthermore, the formula (5) is y (n) = h (-N) x (n + N) + h (-N + 1) x (n + N-1) + ... + h (o) x (n) + ... + h (N) x (n -N) means that if each term is arbitrarily combined and y (n) is expressed as L partial sums, Becomes Here, mi represents the number of terms forming each partial sum.

そこで、それぞれの部分和をROM化し、もって第14図示
の回路構成とすれば、第12図および第13図に示した回路
と等価になる。第14図に示した第2の参考例では、必要
とすべきROM L個,加算器(L−1)個であり、実施例
の前提技術として先に説明した第12図示の構成に比べ
(2L−2)個だけ素子数を多く必要とするが、ROMに必
要とすべき記憶容量は となる。よって、Lおよびm1〜mLの値を適格に選択する
ことにより、素子数を余分に増すことなく、ROMの記憶
容量が非常に小さくて済む回路を構成できる。
Therefore, if each partial sum is converted into a ROM and the circuit configuration shown in FIG. 14 is provided, it becomes equivalent to the circuits shown in FIGS. 12 and 13. The second reference example shown in FIG. 14 has ROM L pieces and adders (L−1) pieces which are required, and is compared with the configuration shown in FIG. 2L-2) requires a large number of elements, but the storage capacity required for ROM is Becomes Therefore, by properly selecting the values of L and m 1 to m L , it is possible to configure a circuit in which the storage capacity of the ROM can be extremely small without increasing the number of elements excessively.

次に、2値NRZ信号と標本化の周波数(第9図におい
て、1/Tのこと)との関係について説明する。第9図
に示した標本化周波数(1/T)は、既述の標本化定理
を満足させるために、2値NRZ信号のクロック周波数の
3倍となるように仮定して表示した例である。従って、
2値NRZ信号を標本化した場合には、2値NRZ信号の“1"
および“0"にそれぞれ対応して、x(n)は“1"が3
つ,“0"が3つ連続した値を持つことになる(第9図の
x(n)参照)。換言すれば、第13図および第14図に示
した各参考例におけるシフトレジスタ5においては、
“1"または“0"が3個ずつ組になってシフトしているこ
とになる。この様子を示した波形図が第15図である。
Next, the relationship between the binary NRZ signal and the sampling frequency (1 / T in FIG. 9) will be described. The sampling frequency (1 / T) shown in FIG. 9 is an example displayed on the assumption that it is three times the clock frequency of the binary NRZ signal in order to satisfy the above sampling theorem. . Therefore,
When a binary NRZ signal is sampled, "1" of the binary NRZ signal
X (n) corresponds to 3 and 1 corresponds to 3 and 0 respectively.
Therefore, "0" has three consecutive values (see x (n) in FIG. 9). In other words, in the shift register 5 in each of the reference examples shown in FIGS. 13 and 14,
It means that "1" or "0" is shifted in groups of three. FIG. 15 is a waveform diagram showing this situation.

第15図は、フィルタに2値NRZ信号を入力した場合のフ
ィルタ出力の信号波形を、第8図の形式に基づいて表現
した説明図である。すなわち、2値NRZ信号のパルス列
を波形成形するためには、孤立パルス“1"のフィルタ応
答である60%コサイン・ロールオフ・スペクトルを持つ
信号(第15図の19〜23参照)を2値NRZ信号のパルス列
“1",“0"に従って重ね合せ、標本化定理を満足する時
間間隔で出力すればよいことを本図が示している。例え
ば、第15図に示すように、5つの2値NRZ信号の重ね合
せを考えてみる。すると、本図より明らかな如く、時刻
t0,t1およびt2における各々の出力は なる式で表わされる。ここでy0,y1およびy2はそれぞれ
時刻t0,t1およびt2における波形成形出力であり、ま
た、S1〜S5は2値NRZ信号の“1",“0"に対応して“1"ま
たは“0"の値をとる。a-2〜a2,b-2〜b2,c-2〜c2はそれ
ぞれ時刻t0,t1およびt2における、第15図示の信号19〜2
3の値である。
FIG. 15 is an explanatory diagram showing the signal waveform of the filter output when a binary NRZ signal is input to the filter, based on the format of FIG. That is, in order to shape the pulse train of a binary NRZ signal, a signal with a 60% cosine roll-off spectrum, which is the filter response of the isolated pulse "1" (see 19 to 23 in Fig. 15), is binary. This figure shows that the NRZ signals may be superposed according to the pulse trains “1” and “0” and output at time intervals satisfying the sampling theorem. For example, consider the superposition of five binary NRZ signals, as shown in FIG. Then, as is clear from this figure, the time
Each output at t 0 , t 1 and t 2 is It is expressed by Here, y 0 , y 1 and y 2 are waveform shaping outputs at times t 0 , t 1 and t 2 , respectively, and S1 to S5 correspond to “1” and “0” of the binary NRZ signal. Takes a value of "1" or "0". a -2 to a 2 , b -2 to b 2 , c -2 to c 2 are signals 19 to 2 shown in FIG. 15 at times t 0 , t 1 and t 2 , respectively.
It has a value of 3.

第16図は、本発明の第3の参考例を示すものであり、上
述のマトリクス演算を実現すべく構成したものである。
FIG. 16 shows a third reference example of the present invention, which is configured to realize the above matrix operation.

本図において、既に述べた如く、1は文字信号発生器、
5はシフトレジスタ、S1〜S5はシフトレジスタの各ビッ
ト出力、18はROM、13はD/Aコンバータ、8はローパ
スフィルタ、4は60%コサイン・ロールオフ・スペクト
ル信号を示している。
In the figure, as already mentioned, 1 is a character signal generator,
Reference numeral 5 is a shift register, S1 to S5 are bit outputs of the shift register, 18 is a ROM, 13 is a D / A converter, 8 is a low pass filter, and 4 is a 60% cosine roll-off spectrum signal.

また、24は1/3分周カウンタであり、その1/3分周
パルス25はシフトレジスタ5をシフトするためのシフト
パルスとして、また2本のカウンタ出力A0〜A1はROM18
のアドレスを指定するために用いる。そして、文字発生
器1から送出される2値NRZ信号の発生周期を1/fc秒
とした場合には、1/3カウンタ24に導入する入力パル
ス27の周波数が3fcになり且つこれらの両信号が同期し
て送出されるよう予め構成しておく。従って、ROM18へ
のアドレス指定は周波数3fcをもって行われるのに対
し、シフトレジスタ5への2値NRZ信号の取り込みは周
波数fcをもって行われる。
Further, 24 is a 1/3 frequency dividing counter, the 1/3 frequency dividing pulse 25 is a shift pulse for shifting the shift register 5, and the two counter outputs A 0 to A 1 are ROM 18
Used to specify the address of. When the generation period of the binary NRZ signal transmitted from the character generator 1 is 1 / fc seconds, the frequency of the input pulse 27 introduced into the 1/3 counter 24 becomes 3fc and both of these signals are generated. Is preliminarily configured to be transmitted in synchronization. Therefore, the addressing to the ROM 18 is performed with the frequency 3fc, while the fetching of the binary NRZ signal into the shift register 5 is performed with the frequency fc.

ここで、ROM18には、シフトレジスタ5の蓄積データ(S
1〜S5)および1/3カウンタ出力A0,A1によって形成さ
れるビットパターンに対応する各アドレスに対して、そ
れぞれ(6)式記載のy0,y1およびy2の値を記憶させて
おく。よって、ROM18からは1/3カウンタ出力A0,A1
アドレス変化に応じて、y0,y1およびy2が逐次読み出さ
れることになる(読み出し周期は1/3fc)。その後、
シフトレジスタ5に新たなる2値NRZ信号が1ビットだ
け取り込まれ、再び新たなy0,y1およびy2が逐次読み出
される。以下、同様な動作が繰返される。かかる動作
を、前提技術として述べた第12図の動作と対比した場合
には、時刻t0,t1およびt2においてy0,y1およびy2を第12
図示のROM18からそれぞれ読み出すことに対応してい
る。
Here, in the ROM 18, the accumulated data (S
For each address corresponding to the bit pattern formed by 1~S5) and 1/3 counter output A 0, A 1, are stored respectively the values of y 0, y 1 and y 2 of (6), wherein Keep it. Therefore, y 0 , y 1 and y 2 are sequentially read from the ROM 18 according to the address change of the 1/3 counter outputs A 0 and A 1 (read cycle is 1/3 fc). afterwards,
Only one bit of the new binary NRZ signal is taken into the shift register 5, and new y 0 , y 1 and y 2 are sequentially read again. Hereinafter, the same operation is repeated. When this operation is compared with the operation shown in FIG. 12 described as the prerequisite technique, y 0 , y 1 and y 2 are changed to the 12th time at times t 0 , t 1 and t 2 .
It corresponds to reading from the illustrated ROM 18, respectively.

第17図は、本発明の一実施例を示す。本実施例において
は、ROM18を3つに分割し、S1〜S5のビットパターンに
対応するアドレスに対して出力y0,y1およびy2をそれぞ
れ別々のROMに記憶させておき、データセレクタ26を用
いてy0,y1およびy2を順次出力する。ここで、出力の切
り替えは、読み出しクロック11に同期して行われる。
FIG. 17 shows an embodiment of the present invention. In the present embodiment, the ROM 18 is divided into three, and the outputs y 0 , y 1 and y 2 are stored in separate ROMs for the addresses corresponding to the bit patterns of S1 to S5, and the data selector 26 To sequentially output y 0 , y 1 and y 2 . Here, the output switching is performed in synchronization with the read clock 11.

すなわち第17図において、各ROMからy0,y1,y2をそれぞ
れ出力するために、各ROMではS1・・・S5のビットパタ
ーンで示されるアドレスに対し、(6)式に基づいた下
記の演算結果を記憶させておく。
That is, in FIG. 17, in order to output y 0 , y 1 , and y 2 from each ROM, for each address shown in the bit pattern of S1 ... S5 in each ROM, the following formula (6) is used. The calculation result of is stored.

y0=a-2・S1+a-1・S2+a0・S3+a1・S4・a2・S5 y1=b-2・S1+b-1・S2+b0・S3+b1・S4・b2・S5 y2=c-2・S1+c-1・S2+c0・S3+c1・S4・c2・S5 また、各ROMの読み出しクロックの周波数をfc[Hz]と
すると、データセレクタ26に印加される読み出しクロッ
ク11の周波数は3・fc[Hz]となる。
y 0 = a -2・ S1 + a -1・ S2 + a 0・ S3 + a 1・ S4 ・ a 2・ S5 y 1 = b -2・ S1 + b -1・ S2 + b 0・ S3 + b 1・ S4 ・ b 2・ S5 y 2 = c -2・ S1 + c −1・ S2 + c 0・ S3 + c 1・ S4 ・ c 2・ S5 Moreover, if the frequency of the read clock of each ROM is fc [Hz], the frequency of the read clock 11 applied to the data selector 26 is 3・ It becomes fc [Hz].

次に、第17図に示した本実施例において必要とされるRO
M容量と、第12図(前提技術)および第13図(第1の参
考例)において必要とされるROM容量とを比較してみ
る。いま説明の便宜上、第12図示の総タップ数(すなわ
ち、シフトレジスタの出力本数)をJ,1アドレスにつき
MバイトのROMを使用するものと仮定すると、 本実施例(第17図)の場合: 第12図の回路と同程度の精度を得るために必要なシフト
レジスタのタップ数は、第12図におけるシフトレジスタ
のタップ数の1/3で済む(第15図参照)。従ってJ/
3本のアドレスバスを持つROMを3個必要とし、3つ合
せて2J/3×3×Mバイトが必要となる。
Next, the RO required in this embodiment shown in FIG.
The M capacity is compared with the ROM capacity required in FIG. 12 (base technology) and FIG. 13 (first reference example). For convenience of explanation, assuming that the total number of taps shown in FIG. 12 (that is, the number of shift register outputs) uses M bytes of ROM per J, 1 address, the present embodiment (FIG. 17): The number of taps of the shift register required to obtain the same degree of accuracy as the circuit of FIG. 12 is 1/3 of the number of taps of the shift register in FIG. 12 (see FIG. 15). Therefore J /
Three ROMs with three address buses are required, and a total of 3 ROMs requires 2 J / 3 x 3 x M bytes.

前提技術として示した第12図の場合: アドレズバスはJ本必要であり、ROMの記憶容量は2J×
Mバイトとなる。
In the case of Fig. 12 shown as a prerequisite technique: J address buses are required and ROM storage capacity is 2 J ×
It becomes M bytes.

第1の参考例(第13図)の場合: アドレズバスJ/2本のROMが2個必要となるので、2
つ合せて2J/2×2×Mバイトが必要となる。
In the case of the first reference example (Fig. 13): Since two address bus J / 2 ROMs are required, 2
A total of 2 J / 2 x 2 x M bytes are required.

以上より明らかな如く、本実施例(第17図)において必
要とされるROM容量は、Jが大きなるにつれ、第12図お
よび第13図と比較して格段に少なくて済むことがわか
る。第3に参考例(第16図参照)についても同様であ
る。換言すれば、素子数,コスト,必要なROM容量など
を考慮した場合には、第3の参考例(第16図)および本
実施例(第17図)が他の実施例と比較してより優れた回
路となっている。
As is clear from the above, it is understood that the ROM capacity required in this embodiment (FIG. 17) is remarkably small as J increases, as compared with FIGS. 12 and 13. Thirdly, the same applies to the reference example (see FIG. 16). In other words, in consideration of the number of elements, the cost, the required ROM capacity, etc., the third reference example (FIG. 16) and this embodiment (FIG. 17) are better than other embodiments. It has an excellent circuit.

さらに、上述したROMをRAMに置き換え、もって蓄積デー
タを随時書き換えることにより、さまざまなスペクトル
を持つ波形の成形を容易に行うことができる。
Furthermore, by replacing the above-mentioned ROM with RAM and rewriting the stored data as needed, it is possible to easily form waveforms having various spectra.

最後に、本発明の効果について述べる。Finally, the effect of the present invention will be described.

第1の参考例(第13図参照)および第2の参考例(第14
図参照)では、ROMを分割することにより、簡略な波形
成形部の構成を維持したまま、より小容量のROMを用い
た構成が可能となる。
The first reference example (see FIG. 13) and the second reference example (see FIG. 14)
In the drawing), by dividing the ROM, a configuration using a ROM with a smaller capacity is possible while maintaining the configuration of the simple waveform shaping section.

さらに、孤立パルス“1"の出力である60%コサイン・ロ
ールオフ・スペクトル信号の重ね合せにより波形成形を
なし得るという点に着目して、第3の参考例(第16図参
照)および本実施例(第17図参照)を構成した。かかる
実施例は、第1〜第3の参考例と比較して素子数,コス
ト,ROM容量など総合的な観点からよりすぐれている。
Furthermore, focusing on the fact that waveform shaping can be performed by superimposing the 60% cosine roll-off spectrum signal that is the output of the isolated pulse “1”, the third reference example (see FIG. 16) and this implementation An example (see Figure 17) was constructed. This embodiment is superior to the first to third reference examples in terms of the number of elements, cost, ROM capacity, and the like from a comprehensive viewpoint.

このように、本発明によれば、デジタル型波形成形フィ
ルタの構成をより簡易化することができるという効果が
得られる。
As described above, according to the present invention, the effect that the configuration of the digital waveform shaping filter can be further simplified can be obtained.

また、本発明に係るデジタル型波形成形フィルタによれ
ば、安定性および文字信号送出スペクトル等の精度につ
いて、LC型波形成形フィルタやアナログ型トランスバー
サルフィルタに比べて格段に向上した特性を得ることが
できる。
Further, according to the digital waveform shaping filter of the present invention, the characteristics such as stability and accuracy of the character signal transmission spectrum can be significantly improved as compared with the LC type waveform shaping filter and the analog type transversal filter. it can.

なお、簡易な回路によりデジタルデータを任意のスペク
トルを持つ波形に成形することができるという本発明の
特性を利用して、本発明を種々なデジタルデータ伝送分
野に応用することが可能である。
Note that the present invention can be applied to various fields of digital data transmission by utilizing the characteristic of the present invention that digital data can be shaped into a waveform having an arbitrary spectrum with a simple circuit.

【図面の簡単な説明】[Brief description of drawings]

第1図はアイ開口率を説明する線図、 第2図は下降係数とアイ開口率およびアイ開口面積率と
の関係を示す線図、 第3図および第4図は従来技術による波形成形手段を示
すブロック図、 第5図ないし第9図は波形成形の原理を説明する線図、 第10図および第11図は従来技術による別の波形成形手段
を示すブロック図、 第12図は本発明の一実施例を説明するために必要とされ
る前提技術を示すブロック図、 第13図は本発明の第1の参考例を示すブロック図、 第14図は本発明の第2の参考例を示すブロック図、 第15図は本発明の原理を説明する線図、 第16図は本発明の第3の参考例を示すブロック図、 第17図は本発明の一実施例を示すブロック図である。 1……文字信号発生器、 2……波形成形フィルタ、 3……2値NRZ信号、 4……60%コサイン・ロールオフ・スペクトル信号、 5……シフトレジスタ、 6……減衰器、 7……加算器、 8……ローパスフィルタ、 9A〜9D……インパルス応答波形、 10……1クロック遅延素子、 11……読み出しクロック、 12……乗算器、 13……D/Aコンバータ、 14……タップ係数信号[左よりh(−N),h(−N+
1),…,h(N)]、 15……タップ出力[左よりx(n+N),x(n+N−
1),…,x(n−N)]、 16……デジタル乗算器、 17……デジタル加算器、 18……ROM、 19〜23……60%コサイン・ロールオフ・スペクトル信
号、 24……1/3分周カウンタ、 25……1/3分周パルス、 26……データセレクタ。
FIG. 1 is a diagram illustrating the eye opening ratio, FIG. 2 is a diagram showing the relationship between the descending coefficient and the eye opening ratio and the eye opening area ratio, and FIGS. 3 and 4 are waveform shaping means according to the prior art. 5 is a block diagram showing the principle of waveform shaping, FIGS. 10 and 11 are block diagrams showing another waveform shaping means according to the prior art, and FIG. 12 is the present invention. FIG. 13 is a block diagram showing a prerequisite technique required for explaining one embodiment of the present invention, FIG. 13 is a block diagram showing a first reference example of the present invention, and FIG. 14 is a second reference example of the present invention. FIG. 15 is a block diagram showing the principle of the present invention, FIG. 16 is a block diagram showing a third reference example of the present invention, and FIG. 17 is a block diagram showing an embodiment of the present invention. is there. 1 ... Character signal generator, 2 ... Waveform shaping filter, 3 ... Binary NRZ signal, 4 ... 60% cosine roll-off spectrum signal, 5 ... Shift register, 6 ... Attenuator, 7 ... … Adder, 8 …… Low pass filter, 9A-9D …… Impulse response waveform, 10 …… 1 clock delay element, 11 …… Read clock, 12 …… Multiplier, 13 …… D / A converter, 14 …… Tap coefficient signal [from left h (-N), h (-N +
1), ..., h (N)], 15 ... Tap output [from the left x (n + N), x (n + N-
1), ..., x (n-N)], 16 ... Digital multiplier, 17 ... Digital adder, 18 ... ROM, 19-23 ... 60% cosine roll-off spectrum signal, 24 ... 1/3 frequency divider counter, 25 ... 1/3 frequency divider pulse, 26 ... Data selector.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 武彦 東京都世田谷区砧1丁目10番11号 日本放 送協会総合技術研究所内 (56)参考文献 特開 昭55−46695(JP,A) 特開 昭53−145449(JP,A) 特開 昭55−109025(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takehiko Yoshino 1-10-11 Kinuta, Setagaya-ku, Tokyo Inside the Japan Institute of Transport Technology (56) Reference JP-A-55-46695 (JP, A) Kai 53-145449 (JP, A) JP-A 55-1009025 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】周期が1/fc秒である2値NRZ信号x
(t)を入力し、波形成形された信号y(t)を出力す
るデジタル型波形成形フィルタにおいて、 周波数がfcヘルツである第1のクロックに同期して前記
2値NRZ信号を順次入力し、J本(J:正の整数)のビッ
ト出力線から遅延ビットデータS1〜SJを並列出力する遅
延手段と、 前記遅延ビットデータS1〜SJを各々のアドレスとして同
時に入力し、当該データS1〜SJの各々に対応した所定の
インパルス応答係数[A]を用いた下記のマトリクス演
算結果 に基づき、波形成形データy1〜yLをそれぞれ出力するに
あたり、第1の記憶手段にはy1=A11・S1+…+A1J・SJ
を、…、第Lの記憶手段にはyL=AL1・S1+…+ALJ・SJ
をそれぞれ記憶させたL個(L:正の整数)の記憶手段
と、 前記記憶手段の各々から前記第1のクロックに同期して
同時に読み出された前記波形成形データy1〜yLを、周波
数がL・fcヘルツである第2のクロックに同期して、順
次出力させるデータ選択手段と、 前記データ選択手段からのデジタル出力をアナログ変換
した後、低域通過処理を施す処理手段と を具備し、孤立パルス“1"のインパルスレスポンス信号
の重ね合わせの原理に基づき波形成形を行うことを特徴
とするデジタル型波形成形フィルタ。
1. A binary NRZ signal x having a period of 1 / fc seconds.
In a digital waveform shaping filter which inputs (t) and outputs a waveform shaped signal y (t), the binary NRZ signal is sequentially inputted in synchronization with a first clock whose frequency is fc hertz, J Books: and (J positive integer) delay means for parallel outputting a delayed bit data S 1 to S J from the bit output lines, simultaneously input the delayed bit data S 1 to S J as each address, the data The following matrix calculation results using the prescribed impulse response coefficient [A] corresponding to each of S 1 to S J Based on the above, when outputting the waveform shaping data y 1 to y L respectively, y 1 = A 11 · S 1 + ... + A 1J · S J is stored in the first storage means.
, ..., y L = A L1 · S 1 + ... + A LJ · S J in the Lth storage means
L (L: positive integer) storing means respectively storing the waveform shaping data y 1 to y L read simultaneously from each of the storing means in synchronization with the first clock, Data selection means for sequentially outputting in synchronization with a second clock having a frequency of L · fc hertz, and processing means for performing low-pass processing after converting the digital output from the data selection means into analog data. The digital waveform shaping filter is characterized by performing waveform shaping based on the principle of superposition of the isolated pulse "1" impulse response signals.
JP59009299A 1984-01-21 1984-01-21 Digital waveform shaping filter Expired - Lifetime JPH0666637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59009299A JPH0666637B2 (en) 1984-01-21 1984-01-21 Digital waveform shaping filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59009299A JPH0666637B2 (en) 1984-01-21 1984-01-21 Digital waveform shaping filter

Publications (2)

Publication Number Publication Date
JPS60153214A JPS60153214A (en) 1985-08-12
JPH0666637B2 true JPH0666637B2 (en) 1994-08-24

Family

ID=11716588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59009299A Expired - Lifetime JPH0666637B2 (en) 1984-01-21 1984-01-21 Digital waveform shaping filter

Country Status (1)

Country Link
JP (1) JPH0666637B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6251822A (en) * 1985-08-30 1987-03-06 Matsushita Electric Ind Co Ltd Digital filter
JPS62298213A (en) * 1986-06-17 1987-12-25 Nec Corp Interpolation circuit
JPS6369310A (en) * 1986-09-11 1988-03-29 Nec Corp Digital filter
JP2772225B2 (en) * 1993-09-16 1998-07-02 日本電気株式会社 Digital filter circuit
US7502980B2 (en) 2006-08-24 2009-03-10 Advantest Corporation Signal generator, test apparatus, and circuit device
JPWO2009072197A1 (en) * 2007-12-05 2011-04-21 三菱電機株式会社 Digital filter, precoding device, transmission system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842552A1 (en) * 1978-09-29 1980-04-03 Exnii Kuznetschno Pressovogo M Hydraulic screw press drive - has limit switch actuable by downward travel of press slide to open shut=off valve permitting fluid flow to actuate pneumo-hydraulic piston

Also Published As

Publication number Publication date
JPS60153214A (en) 1985-08-12

Similar Documents

Publication Publication Date Title
US4709343A (en) Variable-passband variable-phase digital filter
EP0220880B1 (en) Signal interpolator
US4715257A (en) Waveform generating device for electronic musical instruments
US5428643A (en) Method of, and transmitter for, transmitting a digital signal
DE69233017T2 (en) Quadrature modulation circuit
EP0601201A1 (en) Waveform a/d converter and d/a converter
GB2095067A (en) Digital filter arrangement
JPH0740656B2 (en) Infinite impulse response filter
US4471381A (en) System for converting number of scanning lines
KR100404012B1 (en) Adaptive non-linear echo compensator
EP0132988B1 (en) Digital synthesis technique for pulses having predetermined time and frequency domain characteristics
US4668989A (en) Fading circuit for video signals
EP0034241B1 (en) Non-recursive digital filter
DE2831059C2 (en) Integrating code converter
JPH0666637B2 (en) Digital waveform shaping filter
DE19530114C2 (en) Modulator and method for IQ modulation
DE2918692A1 (en) DIGITAL FILTER
DE69930255T2 (en) DIGITAL-TO-ANALOG CONVERTER
EP0256700B1 (en) Apparatus for synthesizing the modulation of a time varying waveform with a data signal
DE19643167A1 (en) Digital filter bank
EP0554836A2 (en) Parabolic waveform generating apparatus
DE60126580T2 (en) Waveform generator
DE3416239C2 (en) Circuit arrangement for the simulation of acoustic signals
KR930012023B1 (en) Bpsk modulator with smoothe envelope
CN101411062A (en) Interpolation function generation circuit