JPH0666605B2 - Transimpedance circuit - Google Patents

Transimpedance circuit

Info

Publication number
JPH0666605B2
JPH0666605B2 JP62234788A JP23478887A JPH0666605B2 JP H0666605 B2 JPH0666605 B2 JP H0666605B2 JP 62234788 A JP62234788 A JP 62234788A JP 23478887 A JP23478887 A JP 23478887A JP H0666605 B2 JPH0666605 B2 JP H0666605B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
base
diode
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62234788A
Other languages
Japanese (ja)
Other versions
JPS6478506A (en
Inventor
幹雄 京増
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP62234788A priority Critical patent/JPH0666605B2/en
Publication of JPS6478506A publication Critical patent/JPS6478506A/en
Publication of JPH0666605B2 publication Critical patent/JPH0666605B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランスインピーダンス回路に関するものであ
る。
TECHNICAL FIELD The present invention relates to a transimpedance circuit.

〔従来の技術とその問題点〕[Conventional technology and its problems]

光データリンクなどに用いられるトランスインピーダン
ス回路では、従来は第2図および第3図に示すような構
成がとられていた。
Conventionally, a transimpedance circuit used for an optical data link or the like has a configuration as shown in FIGS. 2 and 3.

第2図は2段のトランジスタによるトランスインピーダ
ンス回路で、信号入力用のトランジスタQ1のコレクタ出
力は、信号出力用のトランジスタQ2のベースに与えられ
る。そして、エミッタフォロワされたトランジスタQ2
出力信号は、抵抗Rfからなる帰還回路を介してトランジ
スタQ1のベースに与えられる。
FIG. 2 is a transimpedance circuit with two-stage transistors. The collector output of the signal input transistor Q 1 is given to the base of the signal output transistor Q 2 . The emitter follower output signal of the transistor Q 2 is given to the base of the transistor Q 1 via the feedback circuit formed of the resistor Rf.

この第1の従来回路では、帰還抵抗Rfによって入力の直
流(DC)バイアス点が設定され、入力信号が入ると入力
電流をIINとしたときに、Rf・IINに対応した電圧が出力
側に現れる。ところが、この回路では直流バイアス点が
1個のトランジスタQ2のベース・エミッタ電圧VBE分し
かないため、定電流であって高速動作が要求されるよう
な光データリンクなどに汎用的に用いることができな
い。例えば、長さが1m〜数10mの光ファイバを接続する
ときには、必要となる最大パワーは80μW程度となり、
これは直流バイアス点に対しては2VBE程度に相当するた
め、直流バイアス点がVBEだけでは不足してしまう。こ
のため、光ファイバが長いときと短かいときでは、異な
る回路構成あるいは異なる回路定数のトランスインピー
ダンス回路を用意しなければならなくなる。
In this first conventional circuit, the direct current (DC) bias point of the input is set by the feedback resistor Rf, and when an input signal is input and the input current is I IN , the voltage corresponding to Rf · I IN is output. Appear in. However, since the DC bias point of this circuit is only the base-emitter voltage V BE of one transistor Q 2 , it can be generally used for optical data links that require constant current and high speed operation. I can't. For example, when connecting an optical fiber with a length of 1 m to several tens of m, the maximum power required is about 80 μW,
This corresponds to about 2V BE for the DC bias point, so the DC bias point is insufficient with V BE alone. Therefore, it is necessary to prepare transimpedance circuits having different circuit configurations or different circuit constants depending on whether the optical fiber is long or short.

第3図に示す第2の従来回路は、上記第1の従来回路の
欠点を克服するもので、3段のトランジスタにより構成
される。すなわち、信号入力用の第1段目のトランジス
タQ1のエミッタには、エミッタフォロワとしてエミッタ
抵抗RE1が接続されると共に、第2段目のトランジスタQ
3のベースが接続される。そして、信号出力用のトラン
ジスタQ2のエミッタには、エミッタフォロワとしてのエ
ミッタ抵抗RE2が接続されると共に、帰還抵抗Rfが接続
されている。
The second conventional circuit shown in FIG. 3 overcomes the drawbacks of the first conventional circuit and is composed of three stages of transistors. That is, the emitter of the first-stage transistor Q 1 for signal input is connected to the emitter resistor R E1 as an emitter follower, and the second-stage transistor Q 1 is connected.
3 bases are connected. The emitter of the signal output transistor Q 2 is connected to the emitter resistor R E2 as an emitter follower and the feedback resistor Rf.

この第2の従来回路によっても、帰還抵抗Rfによって入
力の直流バイアス点が設定され、入力信号が入ると入力
電流をIINとしたときにRf・IINに対応した電圧が出力側
に現われる。そして、この回路では、直流バイアス点が
2個のトランジスタQ1,Q2のベース・エミッタ電圧2VBE
分となるため、光ファイバが長い光データリングなどに
用いることができる。
Also in this second conventional circuit, the input DC bias point is set by the feedback resistor Rf, and when an input signal is input, a voltage corresponding to Rf · I IN appears on the output side when the input current is I IN . In this circuit, the base-emitter voltage of the transistors Q 1 and Q 2 with two DC bias points is 2V BE
Therefore, it can be used for an optical data ring having a long optical fiber.

しかしながらこの回路では、それぞれ遅延性を有する3
段のトランジスタによって構成されているため、周波数
特性のピーキングが生じやすくなる。このピーキングを
無くするためには、例えば帰還抵抗Rfに並列にキャパシ
タンスを接続すればよいが、このようにすると周波数特
性が第1の従来回路に比べて低下してしまう。
However, in this circuit, 3
Since it is composed of the transistors in stages, the peaking of the frequency characteristic is likely to occur. In order to eliminate this peaking, for example, a capacitance may be connected in parallel with the feedback resistor Rf, but if this is done, the frequency characteristics will deteriorate as compared with the first conventional circuit.

周波数特性の低下を抑える回路として、実開昭60−1724
15号に記載の増幅回路がある。この回路構成を第4図に
示す。これは、帰還抵抗と並列にコンデンサを接続して
おり、コンデンサとしてトランジスタのベース・コレク
タ間の静容量(PN接合ベース・コレクタ間ダイオード)
が用いられている。このダイオードは、ベース・エミッ
タ間静電容量を用いる場合と比べ、小値の静電容量とな
るため、出力波形のリンギングの吸収および波形のなま
りを抑えることができる。しかしながら、この回路はミ
ラー回路にて電流増幅をおこなっており、回路全体とし
てみたとき、入力段、ミラー回路、出力段と3段の回路
構成となってしまい、回路遅延は第2の従来回路と変わ
らない。また、直流バイアス点はVBEとなり、第1の従
来回路と同じ問題がある。
As a circuit that suppresses the deterioration of frequency characteristics,
There is an amplifier circuit described in No. 15. This circuit configuration is shown in FIG. This is a capacitor connected in parallel with the feedback resistor. As a capacitor, static capacitance between the base and collector of the transistor (PN junction base-collector diode).
Is used. Since this diode has a small capacitance compared to the case where the capacitance between the base and the emitter is used, it is possible to suppress ringing absorption and waveform blunting of the output waveform. However, this circuit uses a mirror circuit for current amplification, and when viewed as a whole circuit, it has a circuit configuration of three stages including an input stage, a mirror circuit, and an output stage, and circuit delay is the same as that of the second conventional circuit. does not change. Also, the DC bias point is V BE , which has the same problem as the first conventional circuit.

そこで本発明は、入力信号の直流バイアス点を高くしな
がら、しかも周波数特性を向上させてダイナミックレン
ジを大きくとることのできるトランスインピーダンス回
路を提供することを目的とする。
Therefore, an object of the present invention is to provide a transimpedance circuit that can increase the DC bias point of an input signal, improve the frequency characteristics, and increase the dynamic range.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に係るトランスインピーダンス回路は、ベースに
信号が入力され、コレクタが付加抵抗を介して電源に接
続された第1のトランジスタと、この第1のトランジス
タのコレクタにアノードが接続されたミラーダイオード
と、第1のトランジスタのエミッタとミラーダイオード
のカソードとの間に接続されたミラー回路と、ミラーダ
イオードのカソードにベースが接続され、エミッタが抵
抗素子を介して接地された出力用の第2のトランジスタ
と、この第2のトランジスタからの出力信号を第1のト
ランジスタのベースに帰還する帰還回路とを備えること
を特徴とする。
A transimpedance circuit according to the present invention includes a first transistor having a base to which a signal is input and a collector connected to a power supply through an additional resistance; and a mirror diode having an anode connected to the collector of the first transistor. A mirror circuit connected between the emitter of the first transistor and the cathode of the mirror diode, and a second transistor for output whose base is connected to the cathode of the mirror diode and whose emitter is grounded via a resistance element. And a feedback circuit for feeding back the output signal from the second transistor to the base of the first transistor.

〔作用〕[Action]

本発明の構成によれば、入力用の第1のトランジスタの
コレクタに接続されたダイオードは、直流バイアスの動
作点を高くするように作用する。また、第1の従来回路
と同様に2段のトランジスタにより回路が構成されるた
め、周波数特性を劣化させることはなく、さらにミラー
回路はダイオードの動作点を安定させ、その高速動作を
可能にするように作用する。
According to the structure of the present invention, the diode connected to the collector of the input first transistor acts to raise the operating point of the DC bias. Further, since the circuit is composed of two-stage transistors like the first conventional circuit, the frequency characteristic is not deteriorated, and the mirror circuit stabilizes the operating point of the diode and enables its high speed operation. Acts like.

〔実施例〕〔Example〕

以下、添付図面の第1図を参照して、本発明の一実施例
を説明する。なお、図面の説明において同一の要素には
同一の符号を付し、重複する説明を省略する。
An embodiment of the present invention will be described below with reference to FIG. 1 of the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

第1図は実施例に係るトランスインピーダンス回路の回
路図である。この実施例の回路が、信号入力用の第1の
トランジスタQ1と信号出力用の第2のトランジスタQ2
を有し、入力端子と出力端子の間に帰還抵抗Rfが接続さ
れている点においては、第2図の従来回路と同様であ
る。異なる点は、トランジスタQ1のコレクタとトランジ
スタQ2のベース間にミラーダイオードDが接続され、か
つトランジスタQ1のエミッタとダイオードDのカソード
の間にミラー回路が接続されている。ここで、ミラー回
路はトランジスタQ4,Q5により構成されるが、トランジ
スタQ4のコレクタはトランジスタQ1のエミッタに接続さ
れ、トランジスタQ5のコレクタはダイオードDのカソー
ドに接続される。そして、トランジスタQ4のコレクタお
よびベースとトランジスタQ5のベースは共通接続される
と共に、これらのエミッタは共に接地されている。
FIG. 1 is a circuit diagram of a transimpedance circuit according to an embodiment. The circuit of this embodiment has a first transistor Q 1 for signal input and a second transistor Q 2 for signal output, and a feedback resistor Rf is connected between the input terminal and the output terminal. 2 is the same as the conventional circuit shown in FIG. The difference is that a mirror diode D is connected between the collector of the transistor Q 1 and the base of the transistor Q 2 , and a mirror circuit is connected between the emitter of the transistor Q 1 and the cathode of the diode D. Here, the mirror circuit is composed of transistors Q 4 and Q 5 , and the collector of the transistor Q 4 is connected to the emitter of the transistor Q 1 and the collector of the transistor Q 5 is connected to the cathode of the diode D. The collector and base of the transistor Q 4 and the base of the transistor Q 5 are commonly connected, and their emitters are both grounded.

次に、上記実施例の作用を説明する。Next, the operation of the above embodiment will be described.

前述の通り、この実施例の回路では、トランジスタQ1
ベースにはダイオードDのアノードが接続され、このダ
イオードDのカソードにはトランジスタQ2のベースが接
続されている。従って、トランジスタQ1のベース・コレ
クタ間においてダイオードDとトランジスタQ2による2V
BEをとることができ、入力の直流バイアス点は2VBEとな
る。このため、光データリンクにおいて適用される光フ
ァイバの長さが異なる等のため、ここで要求される直流
バイアスのレベルが異なるときにも、この実施例回路を
汎用的に用いることができる。
As described above, in the circuit of this embodiment, the anode of the diode D is connected to the base of the transistor Q 1 and the base of the transistor Q 2 is connected to the cathode of the diode D 1. Therefore, 2V due to the diode D and the transistor Q 2 is applied between the base and collector of the transistor Q 1.
BE can be obtained, and the DC bias point of the input is 2V BE . Therefore, the circuit of this embodiment can be used for general purposes even when the level of the DC bias required here is different because the length of the optical fiber applied in the optical data link is different.

一方、この実施例の回路はダイオードDを備えているた
め、これによる遅延が必然的に発生する。しかしなが
ら、この実施例ではトランジスタQ4,Q5によるミラー回
路を備えているため、これが上記のダイオードDに対し
て自己バイアスをかけることになり、上記の遅延を大幅
に抑制させる。従って、ダイオードDの動作点を安定さ
せ、かつ高速動作を可能にする。
On the other hand, since the circuit of this embodiment includes the diode D, a delay due to this is inevitably generated. However, in this embodiment, since the mirror circuit including the transistors Q 4 and Q 5 is provided, this causes the diode D to be self-biased, and the above delay is greatly suppressed. Therefore, the operating point of the diode D is stabilized and high speed operation is possible.

また、この実施例では、入力インピーダンスが第2図の
従来回路と変らないようになっており、周波数特性につ
いても同様である。
Further, in this embodiment, the input impedance is the same as that of the conventional circuit shown in FIG. 2, and the frequency characteristics are the same.

本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。
The present invention is not limited to the above embodiment, but various modifications can be made.

特に、ミラー回路の具体的構成については種々の態様が
可能である。また、その用途についても光データリンク
などに限られない。
In particular, various modes are possible for the specific configuration of the mirror circuit. Further, its application is not limited to the optical data link.

〔発明の効果〕〔The invention's effect〕

以上、詳細に説明した通り、本発明のトランスインピー
ダンス回路によれば、入力用の第1のトランジスタのコ
レクタにはダイオードが接続されているので、直流バイ
アスの動作点が高くなる。また、第1の従来回路と同様
に2段のトランジスタにより回路が構成されるため、周
波数特性を劣化させることはなく、さらにミラー回路は
ダイオードの動作点を安定させ、その高速動作を可能に
する。このため、入力の直流バイアス点を高くしなが
ら、周波数特性を向上させてダイナミックレンジを大き
くとれる効果がある。
As described above in detail, according to the transimpedance circuit of the present invention, since the diode is connected to the collector of the first transistor for input, the operating point of the DC bias becomes high. Further, since the circuit is composed of two-stage transistors like the first conventional circuit, the frequency characteristic is not deteriorated, and the mirror circuit stabilizes the operating point of the diode and enables its high speed operation. . Therefore, there is an effect that the frequency characteristic is improved and the dynamic range can be increased while increasing the input DC bias point.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例に係るトランスインピーダン
ス回路の回路図、第2図、第3図および第4図は従来の
トランスインピーダンス回路の回路図である。 Q1……第1のトランジスタ、Q2……第2のトランジス
タ、D……ミラーダイオード、 Q4,Q5……ミラー回路用のトランジスタ。
FIG. 1 is a circuit diagram of a transimpedance circuit according to an embodiment of the present invention, and FIGS. 2, 3, and 4 are circuit diagrams of conventional transimpedance circuits. Q 1 …… First transistor, Q 2 …… Second transistor, D …… Mirror diode, Q 4 , Q 5 …… Mirror circuit transistor.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ベースに信号が入力され、コレクタが付加
抵抗を介して電源に接続された第1のトランジスタと、
この第1のトランジスタのコレクタにアノードが接続さ
れたミラーダイオードと、前記第1のトランジスタのエ
ミッタと前記ミラーダイオードのカソードとの間に接続
されたミラー回路と、前記ミラーダイオードのカソード
にベースが接続され、エミッタが抵抗素子を介して接地
された出力用の第2のトランジスタと、この第2のトラ
ンジスタからの出力信号を前記第1のトランジスタのベ
ースに帰還する帰還回路とを備えることを特徴とするト
ランスインピーダンス回路。
1. A first transistor having a base to which a signal is input and a collector connected to a power supply through an additional resistor,
A mirror diode having an anode connected to the collector of the first transistor, a mirror circuit connected between the emitter of the first transistor and a cathode of the mirror diode, and a base connected to the cathode of the mirror diode. And an output second transistor whose emitter is grounded via a resistance element, and a feedback circuit for returning an output signal from the second transistor to the base of the first transistor. Transimpedance circuit to do.
【請求項2】前記ミラー回路は、前記第1のトランジス
タのエミッタにコレクタが接続された第3のトランジス
タと、前記ミラーダイオードのカソードにコレクタが接
続された第4のトランジスタとを有し、前記第3のトラ
ンジスタのコレクタおよびベースと前記第4のトランジ
スタのベースが共通接続されていることを特徴とする特
許請求の範囲第1項記載のトランスインピーダンス回
路。
2. The mirror circuit includes a third transistor having a collector connected to the emitter of the first transistor, and a fourth transistor having a collector connected to the cathode of the mirror diode. The transimpedance circuit according to claim 1, wherein a collector and a base of the third transistor and a base of the fourth transistor are commonly connected.
JP62234788A 1987-09-21 1987-09-21 Transimpedance circuit Expired - Fee Related JPH0666605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62234788A JPH0666605B2 (en) 1987-09-21 1987-09-21 Transimpedance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62234788A JPH0666605B2 (en) 1987-09-21 1987-09-21 Transimpedance circuit

Publications (2)

Publication Number Publication Date
JPS6478506A JPS6478506A (en) 1989-03-24
JPH0666605B2 true JPH0666605B2 (en) 1994-08-24

Family

ID=16976390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62234788A Expired - Fee Related JPH0666605B2 (en) 1987-09-21 1987-09-21 Transimpedance circuit

Country Status (1)

Country Link
JP (1) JPH0666605B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558008B2 (en) * 1990-11-01 1996-11-27 財団法人鉄道総合技術研究所 Magnetic levitation railway ground coil forming method and ground coil
US6417734B1 (en) * 2000-06-26 2002-07-09 Koninklijke Philips Electronics N.V. High-frequency amplifier circuit with negative impedance cancellation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172415U (en) * 1984-04-25 1985-11-15 オムロン株式会社 dc amplifier

Also Published As

Publication number Publication date
JPS6478506A (en) 1989-03-24

Similar Documents

Publication Publication Date Title
JPS6245724B2 (en)
US4797629A (en) Wide range operational amplifier input stage
US5510754A (en) Fast slewing amplifier using dynamic current mirrors
FI60329C (en) AOTERKOPPLAD FOERSTAERKARE
JP2534407B2 (en) amplifier
US4692711A (en) Current mirror circuit
JPS59186407A (en) Feedback amplifier
US4004245A (en) Wide common mode range differential amplifier
JPH01230110A (en) Current generator
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5406222A (en) High gain transistor amplifier
JP3082690B2 (en) Operational amplifier circuit
US3541465A (en) Transistor differential amplifier circuit
JPH0666605B2 (en) Transimpedance circuit
US4453134A (en) High voltage operational amplifier
US6545544B1 (en) Efficient high overdrive transimpedance amplifiers
US4426626A (en) Signal switching circuit
US4405902A (en) Push-pull output stage
US4123723A (en) Transistor amplifier circuit
JPH0253307A (en) Low frequency amplifier circuit
JPS5914817Y2 (en) Stabilized power supply circuit
JPS6119548Y2 (en)
JPH0433162B2 (en)
JP2844796B2 (en) Amplifier circuit
JPS5827537Y2 (en) Complementary push-pull amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees