JPH066389A - Electronic circuit device - Google Patents

Electronic circuit device

Info

Publication number
JPH066389A
JPH066389A JP18566192A JP18566192A JPH066389A JP H066389 A JPH066389 A JP H066389A JP 18566192 A JP18566192 A JP 18566192A JP 18566192 A JP18566192 A JP 18566192A JP H066389 A JPH066389 A JP H066389A
Authority
JP
Japan
Prior art keywords
electronic circuit
transmission
threshold voltage
digital signal
side electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18566192A
Other languages
Japanese (ja)
Inventor
Kazuhiko Sakakibara
一彦 榊原
Hironori Oka
宏規 岡
Tetsuo Mikazuki
哲郎 三日月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP18566192A priority Critical patent/JPH066389A/en
Publication of JPH066389A publication Critical patent/JPH066389A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of transmission lines by equalizing the impedance of a reception side electronic circuit as seen from a transmitting circuit for threshold voltage supply or transmitting circuit for digital signal voltage supply. CONSTITUTION:The threshold voltage which is generated on the side of a transmission-side electronic circuit 1 is transmitted by a transmitting circuit composed of a cable as a common threshold voltage to negative-logical-level input terminals 6 of plural reception-side electronic circuit 2. At this time, the threshold voltage is attenuated to the same extent as digital signal voltages transmitted from plural positive-logical-level output terminals 3 of the circuit while transmitted through the line 11. Here, a terminating resistance 10 is provided at a terminal 6 of the circuit 2 to equalize the impedance of the circuit 2 as seen from the line 11 for threshold voltage supply to the circuit 2 to the impedance as seen from each transmission line for digital supply to the circuit 2. Then, the threshold voltage can be supplied and distributed to the circuits 2 by one line 11, so the number of the transmission lines can be decreased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、平衡伝送線路と比較し
て伝送線路の本数が削減できる不平衡伝送線路を使用し
てディジタル信号電圧を送受信する電子回路装置に係
り、特に、電子回路のスレッシュホールド電圧をディジ
タル信号電圧の電圧変動に併せて変化させて、動作マー
ジン(ディジタル信号電圧とスレッシュホールド電圧と
の差)の減少を防止した電子回路装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit device for transmitting and receiving a digital signal voltage using an unbalanced transmission line in which the number of transmission lines can be reduced as compared with a balanced transmission line, and more particularly to an electronic circuit device. The present invention relates to an electronic circuit device in which an operation margin (difference between a digital signal voltage and a threshold voltage) is prevented by changing a threshold voltage in accordance with a voltage fluctuation of a digital signal voltage.

【0002】[0002]

【従来の技術】従来、ディジタル信号を伝送し、そのデ
ィジタル信号が正論理レベルにあるのか負論理レベルに
あるのかをスレッシュホールド電圧と比較して判断する
電子回路の接続方法として、3種類の方法が良く用いら
れている。これらの3種類の電子回路の接続方法を図6
〜図8に示す。
2. Description of the Related Art Conventionally, there are three methods of connecting an electronic circuit for transmitting a digital signal and determining whether the digital signal is at a positive logic level or a negative logic level by comparing it with a threshold voltage. Is often used. The connection method of these three types of electronic circuits is shown in FIG.
~ Shown in FIG.

【0003】図6は平衡伝送の場合を示す図であって、
正論理レベルのディジタル信号と負論理レベルのディジ
タル信号を2本の同一構造の伝送線路で伝達するもので
ある。図6において、21は送信用電子回路、22は受
信用電子回路、23は正論理レベル出力端子、24は負
論理レベル出力端子、25は正論理レベル入力端子、2
6は負論理レベル入力端子、27、28は同一構造の伝
送線路である。
FIG. 6 is a diagram showing a case of balanced transmission.
A positive logic level digital signal and a negative logic level digital signal are transmitted by two transmission lines having the same structure. In FIG. 6, 21 is a transmission electronic circuit, 22 is a reception electronic circuit, 23 is a positive logic level output terminal, 24 is a negative logic level output terminal, 25 is a positive logic level input terminal, 2
Reference numeral 6 is a negative logic level input terminal, and 27 and 28 are transmission lines having the same structure.

【0004】この接続方法において、入力端子25、2
6に入力される2つの電圧は位相が180度異なってい
る。このとき、入力端子26の入力電圧が受信用電子回
路22のスレッシュホールド電圧、入力端子25の入力
電圧がディジタル信号電圧となるので、スレッシュホー
ルド電圧とディジタル信号電圧の論理振幅レベルの差
が、各々の論理振幅レベルの2倍となり、動作マージン
が大きくなる。
In this connection method, the input terminals 25, 2
The two voltages input to 6 are 180 degrees out of phase. At this time, since the input voltage of the input terminal 26 becomes the threshold voltage of the receiving electronic circuit 22 and the input voltage of the input terminal 25 becomes the digital signal voltage, the difference between the logical amplitude levels of the threshold voltage and the digital signal voltage becomes 2 times the logical amplitude level of, and the operation margin increases.

【0005】しかし、この平衡伝送においては、ディジ
タル信号電圧とスレッシュホールド電圧の両方を伝送す
る必要があることから、1組のディジタル信号の送信に
2本の伝送線路を必要する。従って、n組のディジタル
信号を送るには、2n本の伝送線路を必要とするので、
大規模で高密度の実装を達成する障害となる。
However, in this balanced transmission, since it is necessary to transmit both the digital signal voltage and the threshold voltage, two transmission lines are required to transmit one set of digital signals. Therefore, to send n sets of digital signals, 2n transmission lines are required.
Obstacles to achieving large scale, high density packaging.

【0006】そこで、伝送線路の本数を半減する目的で
使用されるのが、図7及び図8に示す不平衡伝送であ
る。図7及び図8において、ディジタル信号だけが送信
用電子回路21から伝送線路27を経由して受信用電子
回路22に向けて送信され、スレッシュホールド電圧V
tは受信用電子回路22の内部で作成される。このスレ
ッシュホールド電圧Vtは、図7に示す回路では直接的
に、また図8に示す回路では抵抗29で分圧して、受信
用電子回路22の入力端子26に印加される。
Therefore, the unbalanced transmission shown in FIGS. 7 and 8 is used for the purpose of reducing the number of transmission lines by half. In FIG. 7 and FIG. 8, only the digital signal is transmitted from the transmitting electronic circuit 21 to the receiving electronic circuit 22 via the transmission line 27, and the threshold voltage V
t is created inside the receiving electronic circuit 22. The threshold voltage Vt is applied directly to the input terminal 26 of the receiving electronic circuit 22 by directly dividing it in the circuit shown in FIG. 7 and dividing it by the resistor 29 in the circuit shown in FIG.

【0007】[0007]

【発明が解決しようとする課題】これら図7及び図8に
示す方法によれば、伝送線路の本数を半分に減らことが
できが、スレッシュホールド電圧を受信用電子回路22
から供給しているので、ディジタル信号を伝送する伝送
線路の伝送損失が大きいとき、動作マージンが減少する
という問題が生じる。すなわち、ディジタル信号が伝送
線路の伝送損失により減衰した場合でも、スレッシュホ
ールド電圧は一定値であるので、ディジタル信号電圧と
スレッシュホールド電圧との差が減少する。従って、デ
ィジタル信号を長距離伝送する場合や高抵抗伝送線路で
送信する場合に、ディジタル信号が高レベルにあるのか
低レベルにあるのかを誤認する可能性が増加する問題が
生じる。
According to the methods shown in FIGS. 7 and 8, the number of transmission lines can be reduced by half, but the threshold voltage is reduced by the receiving electronic circuit 22.
Since it is supplied from the above, when the transmission loss of the transmission line for transmitting the digital signal is large, there arises a problem that the operation margin is reduced. That is, even if the digital signal is attenuated by the transmission loss of the transmission line, the threshold voltage has a constant value, so that the difference between the digital signal voltage and the threshold voltage is reduced. Therefore, when a digital signal is transmitted over a long distance or when it is transmitted through a high resistance transmission line, there arises a problem that the possibility of erroneously recognizing whether the digital signal is at a high level or a low level increases.

【0008】本発明は上記した問題点に鑑みて成された
もので、その目的は、不平衡伝送線路を使用して伝送線
路の本数削減を達成し、且つ動作マージンがその伝送線
路の伝送損失の影響を受けないようにした電子回路装置
を提供することである。
The present invention has been made in view of the above-mentioned problems, and an object thereof is to achieve a reduction in the number of transmission lines by using an unbalanced transmission line and to reduce the transmission loss of the transmission line with an operating margin. It is an object of the present invention to provide an electronic circuit device that is not affected by the above.

【0009】[0009]

【課題を解決するための手段】このために本発明は、入
力するディジタル信号電圧をスレッシュホールド電圧と
比較して、前記ディジタル信号電圧のレベルが高レベル
又は低レベルであることを判別する機能を有する1個の
受信側電子回路と、前記受信側電子回路に前記ディジタ
ル信号電圧を供給する1個の送信側電子回路とを1対と
して、該対が2以上で構成される電子回路装置におい
て、前記スレッシュホールド電圧を、前記ディジタル信
号電圧の伝送線路と同一構造の伝送線路を用いて、複数
の前記送信側電子回路の任意の1つから複数の前記受信
側電子回路に分配して供給し、且つ、スレッシュホール
ド電圧供給用の伝送線路から前記受信側電子回路を見た
インピーダンスと、ディジタル信号電圧供給用の伝送線
路から前記受信側電子回路を見たインピーダンスと同一
の値に設定して構成した。
To this end, the present invention has a function of comparing an input digital signal voltage with a threshold voltage to determine whether the level of the digital signal voltage is a high level or a low level. An electronic circuit device comprising one reception-side electronic circuit and a transmission-side electronic circuit that supplies the digital signal voltage to the reception-side electronic circuit as a pair, and the pair is composed of two or more, The threshold voltage is distributed and supplied from any one of the plurality of transmission side electronic circuits to the plurality of reception side electronic circuits by using a transmission line having the same structure as the transmission line of the digital signal voltage, Moreover, the impedance seen from the receiving side electronic circuit from the transmission line for supplying the threshold voltage and the receiving side voltage from the transmission line for supplying the digital signal voltage. It was constructed by setting the same value as the impedance viewed circuit.

【0010】[0010]

【作用】本発明では、伝送線路の伝送損失が多い場合
に、ディジタル信号電圧のみでなくスレッシュホールド
電圧も降下するので、その伝送損失を同様に受け、両者
間の差に変化は生ぜず、動作マージンが小さくなること
はない。また、受信側電子回路がn個、送信側電子回路
がn個ある場合には、その伝送線路の本数が、ディジタ
ル信号伝送用のn本とスレッシュホールド電圧伝送用の
1本だけで済むので、nが2以上の場合において、平衡
伝送に比べて伝送線路の本数を大幅に削減できるように
なる。
In the present invention, when the transmission loss of the transmission line is large, not only the digital signal voltage but also the threshold voltage drops. Therefore, the transmission loss is similarly received, and the difference between the two is not changed, and the operation is performed. The margin does not decrease. Further, when there are n receiving side electronic circuits and n transmitting side electronic circuits, the number of transmission lines is only n for digital signal transmission and one for threshold voltage transmission. When n is 2 or more, the number of transmission lines can be significantly reduced as compared with balanced transmission.

【0011】[0011]

【実施例】以下、本発明の実施例について説明する。図
1は高速伝送ユニット間をケーブルによりディジタル信
号伝送する場合に適用したときの実施例の構成図であ
る。1は送信側電子回路、2は受信側電子回路であり各
々2個設けられている。3は送信側電子回路1の正論理
レベル出力端子、4は負論理レベル出力端子(ここでは
使用しない。)である。5は受信側電子回路2の正論理
レベル入力端子、6は負論理レベル入力端子である。2
個の送信側電子回路1の内の1個にはスレッシュホール
ド出力端子7が設けられている。8は高速伝送ユニット
が実装されるキャビネット、9は高速伝送ユニットであ
る。10はインピーダンス整合用の終端抵抗であり、受
信側電子回路2の負論理レベル入力端子6に接続されて
いる。
EXAMPLES Examples of the present invention will be described below. FIG. 1 is a block diagram of an embodiment applied when a digital signal is transmitted between high speed transmission units by a cable. Reference numeral 1 is a transmitting side electronic circuit, and 2 is a receiving side electronic circuit. 3 is a positive logic level output terminal of the transmission side electronic circuit 1, and 4 is a negative logic level output terminal (not used here). Reference numeral 5 is a positive logic level input terminal of the receiving side electronic circuit 2, and 6 is a negative logic level input terminal. Two
A threshold output terminal 7 is provided in one of the transmitter electronic circuits 1. Reference numeral 8 is a cabinet in which the high speed transmission unit is mounted, and 9 is a high speed transmission unit. Reference numeral 10 denotes an impedance matching terminating resistor, which is connected to the negative logic level input terminal 6 of the receiving side electronic circuit 2.

【0012】この図1の実施例では、1個の送信側電子
回路1の側で作成した1個のスレッシュホールド電圧
が、ケーブルからなる伝送線路11によって複数の受信
側電子回路2の負論理レベル入力端子6に共通のスレッ
シュホールド電圧として伝送される。このとき、スレッ
シュホールド電圧は、送信側電子回路1の複数の正論理
レベル出力端子3から伝送されるディジタル信号電圧と
同程度に伝送線路11での伝送中に減衰を受けるので、
受信側電子回路2において、そのディジタル信号電圧と
スレッシュホールド電圧の差(比率)が影響を受けるこ
とはなく、動作マージンが小さくなるということはな
い。
In the embodiment of FIG. 1, one threshold voltage created on the side of one transmitter electronic circuit 1 is converted into a negative logic level of a plurality of receiver electronic circuits 2 by a transmission line 11 made of a cable. It is transmitted as a common threshold voltage to the input terminal 6. At this time, since the threshold voltage is attenuated during transmission on the transmission line 11 to the same extent as the digital signal voltage transmitted from the plurality of positive logic level output terminals 3 of the transmission side electronic circuit 1,
In the receiving side electronic circuit 2, the difference (ratio) between the digital signal voltage and the threshold voltage is not affected, and the operation margin does not decrease.

【0013】また、このスレッシュホールド電圧を受け
る受信側電子回路2の負論理レベル入力端子6に終端抵
抗10を設けているので、これによって、スレッシュホ
ールド電圧供給用の伝送線路から受信側電子回路2をみ
たインピーダンスと、各々のディジタル信号供給用の伝
送線路から受信側電子回路2を見たインピーダンスとを
一致させることができる。
Further, since the terminating resistor 10 is provided at the negative logic level input terminal 6 of the receiving side electronic circuit 2 which receives the threshold voltage, the receiving side electronic circuit 2 is thereby provided from the transmission line for supplying the threshold voltage. Can be made to coincide with the impedance of the receiving side electronic circuit 2 seen from the transmission lines for supplying digital signals.

【0014】この高速伝送ユニット9には、プリント配
線基板12が多数実装されており、各プリント配線基板
12上に上記した受信側電子回路2、或いは送信側電子
回路1が多数搭載されている。このため、複数の高速伝
送ユニット9間で、受信側電子回路2と送信側電子回路
1とを結ぶための多数のケーブルが必要なので、これら
の高速ユニット間ケーブル伝送に本発明を適用すること
で、ケーブル本数や心線数が削減できる。
A large number of printed wiring boards 12 are mounted on the high-speed transmission unit 9, and a large number of the reception side electronic circuits 2 or the transmission side electronic circuits 1 described above are mounted on each printed wiring board 12. Therefore, since a large number of cables for connecting the receiving side electronic circuit 2 and the transmitting side electronic circuit 1 are required between the plurality of high speed transmission units 9, the present invention can be applied to the cable transmission between these high speed units. The number of cables and the number of core wires can be reduced.

【0015】また一般に、高速伝送ユニット9間の伝送
線路11は長距離になり、ケーブルにおける信号損失が
増大するので、本発明を適用することによって、動作マ
ージンの大きなディジタル信号の伝送が可能になる。
In general, the transmission line 11 between the high-speed transmission units 9 has a long distance and the signal loss in the cable increases. Therefore, by applying the present invention, it is possible to transmit a digital signal with a large operation margin. .

【0016】次に、マルチチップモジュール13のチッ
プ間のディジタル信号伝送に本発明を適用した実施例を
図2に示す。図2において、14は半導体チップからな
る送信側電子回路、15は半導体チップからなる受信側
電子回路であって、各電子回路14、15は複数が搭載
されている。このマルチチップモジュール13では、小
型化のためにチップ間の伝送線路11を高密度化する必
要があるので、その配線パターンの幅が狭くなり、必然
的に伝送線路の抵抗値が増加する。このようなマルチチ
ップモジュール13の伝送線路11に本発明を適用する
ことで、動作マージンの大きなディジタル信号の伝送が
可能となるのである。
Next, FIG. 2 shows an embodiment in which the present invention is applied to digital signal transmission between chips of the multi-chip module 13. In FIG. 2, 14 is a transmitting side electronic circuit made of a semiconductor chip, 15 is a receiving side electronic circuit made of a semiconductor chip, and a plurality of electronic circuits 14 and 15 are mounted. In this multi-chip module 13, since it is necessary to make the transmission line 11 between the chips highly dense for miniaturization, the width of the wiring pattern becomes narrow and the resistance value of the transmission line inevitably increases. By applying the present invention to the transmission line 11 of such a multi-chip module 13, it becomes possible to transmit a digital signal with a large operation margin.

【0017】次に、ユニット内のディジタル信号の伝送
に本発明を適用した実施例を図3に示す。図3におい
て、16はマザーボードであり、このマザーボード16
に多くのプリント配線基板17が実装されている。この
プリント配線基板17に、送信側電子回路1や受信側電
子回路2が多数搭載されている。このため、送信側電子
回路1と受信側電子回路2を結ぶための伝送線路11が
マザーボード16上に必要となる。このマザーボード1
6上の伝送線路11は数10cmに及ぶことがあり伝送
損失が増加するが、本発明の適用により動作マージンの
大きなディジタル信号の伝送が可能となる。
Next, FIG. 3 shows an embodiment in which the present invention is applied to the transmission of digital signals in the unit. In FIG. 3, reference numeral 16 is a motherboard, and this motherboard 16
Many printed wiring boards 17 are mounted on. A large number of transmitting side electronic circuits 1 and receiving side electronic circuits 2 are mounted on the printed wiring board 17. Therefore, the transmission line 11 for connecting the transmitting side electronic circuit 1 and the receiving side electronic circuit 2 is required on the mother board 16. This motherboard 1
Although the transmission line 11 on 6 may reach several tens of cm and the transmission loss increases, the application of the present invention enables transmission of a digital signal with a large operation margin.

【0018】次に、1個のプリント配線基板18上に複
数の受信側電子回路2と複数の送信側電子回路1を構成
しこれら相互間を同一プリント配線基板18上の伝送線
路11で結ぶ場合に本発明を適用した実施例を図4に示
す。この実施例では、マルチチップモジュールの場合と
同様に、高密度化によって伝送線路11の抵抗値が増加
するが、本発明の適用により動作マージンの大きなディ
ジタル信号の伝送が可能となる。
Next, in the case where a plurality of receiving side electronic circuits 2 and a plurality of transmitting side electronic circuits 1 are formed on one printed wiring board 18 and these are connected to each other by a transmission line 11 on the same printed wiring board 18. FIG. 4 shows an embodiment to which the present invention is applied. In this embodiment, as in the case of the multichip module, the resistance value of the transmission line 11 increases due to the high density, but the application of the present invention enables the transmission of a digital signal with a large operation margin.

【0019】受信側電子回路2と送信側電子回路1の対
がn(nは2以上の整数)の場合には、平衡伝送では伝
送線路の本数が2n本必要であるのに対して、上記した
各実施例ではn+1本で済むので、伝送線路の本数を削
減できる。また従来の不平衡伝送と比較して、伝送線路
の抵抗値が増加しても、ディジタル信号電圧とスレッシ
ュホールド電圧との差が少なくなることを改善できる。
When the number of the reception side electronic circuit 2 and the transmission side electronic circuit 1 is n (n is an integer of 2 or more), 2n transmission lines are required for balanced transmission. In each of the embodiments described above, since n + 1 is sufficient, the number of transmission lines can be reduced. Further, compared with the conventional unbalanced transmission, it is possible to improve that the difference between the digital signal voltage and the threshold voltage decreases even if the resistance value of the transmission line increases.

【0020】ここで、1個の送信側電子回路と1個の受
信側電子回路を使用し、分布定数を有する伝送線路の長
さを変数として、ディジタル信号及びスレッシュホール
ド電圧をこの伝送線路で伝送したときの波形を比較す
る。波形は分布定数線路の解析が可能なシミュレータ
(この種のシミュレータについては「松井、三日月:
[ノイズ量を予測したプリント配線板設計技術の動
向]、EMC 1990.10.5、pp.35〜4
6」に詳細に述べられている。)を用いて計算する。な
お、送信側電子回路及び受信側電子回路にはECL素子
を使用し、受信側電子回路の各入力端子は50Ωで終端
している。
Here, one transmission side electronic circuit and one reception side electronic circuit are used, and the digital signal and the threshold voltage are transmitted through this transmission line with the length of the transmission line having a distributed constant as a variable. Compare the waveforms when you do. Waveforms are simulators that can analyze distributed constant lines (for this type of simulator, see "Matsui, Mikazuki:
[Trends in design technology of printed wiring boards for predicting noise amount], EMC 1990.10.5, pp. 35-4
6 ". ) Is used to calculate. An ECL element is used for the transmission side electronic circuit and the reception side electronic circuit, and each input terminal of the reception side electronic circuit is terminated with 50Ω.

【0021】伝送線路の各定数を、抵抗が233(Ω/
m)、インダクタンスが3.27×10-7(H/m)、
キャパシタンスが9.71×10-11 (F/m)、コン
ダクタンスが1.0×10-12 (S/m)として、伝送
線路の長さを変化させた場合の送信側電子回路の出力波
形(A1:ディジタル信号、B1:スレッシュホールド
電圧)と受信側電子回路の入力波形(A2:ディジタル
信号、B2:スレッシュホールド電圧)を図5に示す。
The resistance of each constant of the transmission line is 233 (Ω /
m), the inductance is 3.27 × 10 −7 (H / m),
When the capacitance is 9.71 × 10 -11 (F / m) and the conductance is 1.0 × 10 -12 (S / m), the output waveform of the transmission side electronic circuit when the length of the transmission line is changed ( FIG. 5 shows A1: digital signal, B1: threshold voltage) and the input waveform (A2: digital signal, B2: threshold voltage) of the receiving side electronic circuit.

【0022】受信側電子回路では、ディジタル信号電圧
とスレッシュホールド電圧を比較して、ディジタル信号
電圧がスレッシュホールド電圧以上であれば、高レベル
のディジタル信号が入力され、反対の場合には低レベル
のディジタル信号が入力したと判別する。
In the receiving side electronic circuit, the digital signal voltage is compared with the threshold voltage, and if the digital signal voltage is equal to or higher than the threshold voltage, the high level digital signal is input, and in the opposite case, the low level digital signal is input. It is determined that a digital signal has been input.

【0023】図5では、伝送線路の長さを1cmから2
0cmに長くした場合においても、入力ディジタル信号
A2、入力スレッシュホールド電圧B2が同様にに減衰
し、動作マージンの大きな伝送ができることが分かる。
In FIG. 5, the length of the transmission line is from 1 cm to 2 cm.
It can be seen that even when the length is increased to 0 cm, the input digital signal A2 and the input threshold voltage B2 are similarly attenuated, and transmission with a large operation margin can be performed.

【0024】[0024]

【発明の効果】以上説明したように、本発明では、スレ
ッシュホールド電圧を、ディジタル信号を送出する送信
側電子回路から1本の伝送線路で供給することとし、こ
のスレッシュホールド電圧を受信端で複数の受信側電子
回路に分配して供給しているので、伝送線路の伝送損失
による動作マージン減少を回避できる。また、平衡伝送
に比較して、伝送線路の本数を大幅に削減できる。
As described above, in the present invention, the threshold voltage is supplied from the electronic circuit on the transmitting side for transmitting the digital signal through one transmission line, and the threshold voltage is supplied to the receiving end in plural numbers. Since it is distributed and supplied to the receiving side electronic circuit, it is possible to avoid a decrease in the operating margin due to the transmission loss of the transmission line. Further, the number of transmission lines can be significantly reduced as compared with balanced transmission.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明を高速伝送ユニット間のケーブル伝送
に適用した実施例の説明図である。
FIG. 1 is an explanatory diagram of an embodiment in which the present invention is applied to cable transmission between high speed transmission units.

【図2】 本発明をマルチチップモジュールのチップ間
のディジタル信号伝送に適用した実施例の説明図であ
る。
FIG. 2 is an explanatory diagram of an embodiment in which the present invention is applied to digital signal transmission between chips of a multichip module.

【図3】 本発明をユニット内のプリント配線基板間の
ディジタル信号伝送に適用した実施例の説明図である。
FIG. 3 is an explanatory diagram of an embodiment in which the present invention is applied to digital signal transmission between printed wiring boards in a unit.

【図4】 本発明をプリント配線基板上の電子回路の相
互間のディジタル信号伝送に適用した実施例の説明図で
ある。
FIG. 4 is an explanatory diagram of an embodiment in which the present invention is applied to digital signal transmission between electronic circuits on a printed wiring board.

【図5】 伝送線路の伝送損失による信号変化の説明図
である。
FIG. 5 is an explanatory diagram of a signal change due to a transmission loss of a transmission line.

【図6】 平衡伝送を使用した従来のスレッシュホール
ド電圧供給の説明図である。
FIG. 6 is an explanatory diagram of a conventional threshold voltage supply using balanced transmission.

【図7】 不平衡伝送を使用した従来のスレッシュホー
ルド電圧供給の説明図である。
FIG. 7 is an explanatory diagram of a conventional threshold voltage supply using unbalanced transmission.

【図8】 不平衡伝送を使用した従来のスレッシュホー
ルド電圧供給の説明図である。
FIG. 8 is an explanatory diagram of a conventional threshold voltage supply using unbalanced transmission.

【符号の説明】[Explanation of symbols]

1:送信側電子回路、2:受信側電子回路、3:正論理
レベル出力端子、4:負論理レベル出力端子、5:正論
理レベル入力端子、6:負論理レベル入力端子、7:ス
レッシュホールド電圧出力端子、8:キャビネット、
9:高速伝送ユニット、10:終端抵抗、11:伝送線
路、12、13:プリント配線基板、14:半導体チッ
プからなる送信側電子回路、15:半導体チップからな
る受信側電子回路、16:マザーボード、17、18:
プリント配線基板。21:送信側電子回路、22:受信
側電子回路、23:正論理レベル出力端子、24:負論
理レベル出力端子、25:正論理レベル入力端子、2
6:負論理レベル入力端子、27、28:伝送線路、2
9:抵抗。A1:出力ディジタル信号電圧、A2:入力
ディジタル信号電圧、B1:出力スレッシュホールド電
圧、B2:入力スレッシュホールド電圧。
1: Electronic circuit of transmitting side, 2: Electronic circuit of receiving side, 3: Positive logic level output terminal, 4: Negative logic level output terminal, 5: Positive logic level input terminal, 6: Negative logic level input terminal, 7: Threshold Voltage output terminal, 8: Cabinet,
9: High-speed transmission unit, 10: Terminating resistor, 11: Transmission line, 12, 13: Printed wiring board, 14: Electronic circuit on transmission side made of semiconductor chip, 15: Electronic circuit on reception side made of semiconductor chip, 16: Motherboard, 17, 18:
Printed wiring board. 21: Transmission side electronic circuit, 22: Reception side electronic circuit, 23: Positive logic level output terminal, 24: Negative logic level output terminal, 25: Positive logic level input terminal, 2
6: Negative logic level input terminal, 27, 28: Transmission line, 2
9: resistance. A1: output digital signal voltage, A2: input digital signal voltage, B1: output threshold voltage, B2: input threshold voltage.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力するディジタル信号電圧をスレッシ
ュホールド電圧と比較して、前記ディジタル信号電圧の
レベルが高レベル又は低レベルであることを判別する機
能を有する1個の受信側電子回路と、前記受信側電子回
路に前記ディジタル信号電圧を供給する1個の送信側電
子回路とを1対として、該対が2以上で構成される電子
回路装置において、 前記スレッシュホールド電圧を、前記ディジタル信号電
圧の伝送線路と同一構造の伝送線路を用いて、複数の前
記送信側電子回路の任意の1つから複数の前記受信側電
子回路に分配して供給し、 且つ、スレッシュホールド電圧供給用の伝送線路から前
記受信側電子回路を見たインピーダンスと、ディジタル
信号電圧供給用の伝送線路から前記受信側電子回路を見
たインピーダンスとを同一の値に設定したことを特徴と
する電子回路装置。
1. A receiver electronic circuit having a function of comparing an input digital signal voltage with a threshold voltage to determine whether the level of the digital signal voltage is a high level or a low level, and In an electronic circuit device in which one transmitting electronic circuit that supplies the digital signal voltage to the receiving electronic circuit is paired, and the pair is two or more, the threshold voltage is set to the digital signal voltage A transmission line having the same structure as the transmission line is used to distribute and supply from any one of the plurality of transmission side electronic circuits to the plurality of reception side electronic circuits, and from a transmission line for supplying a threshold voltage. The impedance of the receiving side electronic circuit and the impedance of the receiving side electronic circuit seen from the transmission line for supplying the digital signal voltage are the same. Electronic circuit device, characterized in that set to a value.
JP18566192A 1992-06-22 1992-06-22 Electronic circuit device Withdrawn JPH066389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18566192A JPH066389A (en) 1992-06-22 1992-06-22 Electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18566192A JPH066389A (en) 1992-06-22 1992-06-22 Electronic circuit device

Publications (1)

Publication Number Publication Date
JPH066389A true JPH066389A (en) 1994-01-14

Family

ID=16174661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18566192A Withdrawn JPH066389A (en) 1992-06-22 1992-06-22 Electronic circuit device

Country Status (1)

Country Link
JP (1) JPH066389A (en)

Similar Documents

Publication Publication Date Title
EP1017196B1 (en) Method and system of data transmission using differential and common mode data signaling
US7372292B2 (en) Signal transmitting device suited to fast signal transmission
US6507225B2 (en) Current mode driver with variable equalization
US6026456A (en) System utilizing distributed on-chip termination
US6226330B1 (en) Eigen-mode encoding of signals in a data group
JPS60173951A (en) Industrial communication system
US8081487B2 (en) Signal transmission circuit, IC package, and mounting board
US20060203830A1 (en) Semiconductor integrated circuit and test method for the same
US9673849B1 (en) Common mode extraction and tracking for data signaling
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
US6515501B2 (en) Signal buffers for printed circuit boards
US5650757A (en) Impedance stepping for increasing the operating speed of computer backplane busses
US6737749B2 (en) Resistive vias for controlling impedance and terminating I/O signals at the package level
US4178504A (en) Balanced termination for a transmission line
US20070268125A1 (en) Equalization in proximity communication
US6995627B2 (en) Transmitter equalization method and apparatus
US6756858B2 (en) Conductive path compensation for matching output driver impedance
Zhang et al. Application of a new power distribution scheme for complex printed circuit boards for high-speed signaling
JPH066389A (en) Electronic circuit device
Broomall et al. Extending the useful range of copper interconnects for high data rate signal transmission
US6486696B1 (en) Termination structure for high speed, high pin density chips
US4748403A (en) Apparatus for measuring circuit element characteristics with VHF signal
De Araujo et al. Transmitter and channel equalization for high-speed server interconnects
US6549031B1 (en) Point to point alternating current (AC) impedance compensation for impedance mismatch
US11756905B2 (en) Package interface with improved impedance continuity

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831