JPH0662031A - Exchanging device for atm communication - Google Patents

Exchanging device for atm communication

Info

Publication number
JPH0662031A
JPH0662031A JP21437092A JP21437092A JPH0662031A JP H0662031 A JPH0662031 A JP H0662031A JP 21437092 A JP21437092 A JP 21437092A JP 21437092 A JP21437092 A JP 21437092A JP H0662031 A JPH0662031 A JP H0662031A
Authority
JP
Japan
Prior art keywords
cell
cells
output
transmitted
atm communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21437092A
Other languages
Japanese (ja)
Other versions
JP3039828B2 (en
Inventor
Naoaki Yamanaka
直明 山中
Kanichi Endo
乾一 遠藤
Koichi Genda
浩一 源田
Yukihiro Doi
幸浩 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP21437092A priority Critical patent/JP3039828B2/en
Publication of JPH0662031A publication Critical patent/JPH0662031A/en
Application granted granted Critical
Publication of JP3039828B2 publication Critical patent/JP3039828B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To shorten cell transfer period of time without being influenced by the period of time required for competition control by providing two competition control systems and parallely performing the competition control for two cells within two cell time. CONSTITUTION:Competition control programs including request tables respectively programmed at the CPUs of cell control parts 91-94 simultaneously and parallely perform the competition control relating to the two cells using the two cell time through request signal lines 61-64 and competition control lines 71-74 of two systems respectively for switching circuits 111-144. As a result, the competition control for two cells is performed simultaneously and parallely using the two cell time and the cell transfer time for two cells can be accelerated within a range where it is not shortened for more than the competition control time of one time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はデジタル情報通信に利用
する。特に、ATM(非同期転送モード)交換装置の高
速化技術に関する。
The present invention is used in digital information communication. In particular, it relates to a technique for increasing the speed of an ATM (asynchronous transfer mode) switching device.

【0002】[0002]

【従来の技術】ISDN網の普及によりデジタル情報通
信もさまざまな方式が実用化されている。その中でもA
TMはどのような通信情報でも扱える優れた方式であ
る。
2. Description of the Related Art With the spread of ISDN networks, various digital information communication systems have been put into practical use. Among them, A
TM is an excellent method that can handle any communication information.

【0003】図14および図15を参照して従来例を説
明する。図14は従来例装置の構成図である。図15は
リクエストテーブルを示す図である。図14において入
力ポート21 〜24 は、到着するセルをバッファリング
する。セル制御部91 〜94では、到着したセルのヘッ
ダからVPI (Virtual Pass Identifier)番号またはV
CI(Virtual Channel Identifier)番号によりそのセル
の宛先を読取る。スイッチ回路12内に配置された切替
回路111〜144はマトリクス状に配置され、その主な作
用は入力ポート21 〜24 と出力ポート31 〜34 を入
力ハイウェイ41 〜44 および出力ハイウェイ51 〜5
4 を介して接続し、入力ポート21 〜24 に入力された
セルを出力ポート31 〜34 に出力させることである。
その他にリクエスト信号線61 〜64 および競合制御信
号線71 〜74 によりセル制御部91 〜94 からのリク
エスト信号を受信し、それに対する転送許可信号(以
下、ackという)または転送不許可信号(以下、na
ckという)を返送することである。セル制御部91
4 は、それぞれ図15に示すリクエストテーブル13
を含む競合制御プログラムが書込まれたCPUで構成さ
れている。リクエスト信号線61 〜64 および競合制御
信号線71 〜74 を介して競合制御プログラムの手順に
したがって競合制御情報の送受信を行う。リクエストテ
ーブル13は、競合制御プログラムを実行するときにセ
ル制御部91 〜94 からのリクエストと、それに対する
切替回路111〜144からのackまたはnackを記録
するメモリである。
A conventional example will be described with reference to FIGS. 14 and 15. FIG. 14 is a block diagram of a conventional device. FIG. 15 is a diagram showing a request table. In FIG. 14, the input ports 2 1 to 2 4 buffer the arriving cells. In the cell control units 9 1 to 9 4 , the VPI (Virtual Pass Identifier) number or V
The destination of the cell is read by the CI (Virtual Channel Identifier) number. Switching circuit 1 11-1 44 disposed in the switch circuit 12 is arranged in a matrix, whose main effect is the input port 21 to 24 receiving the output port 3 1 to 3 4 Highway 4 1-4 4 and output highway 5 1 to 5
4 to connect the cells and input the cells to the input ports 2 1 to 2 4 to the output ports 3 1 to 3 4 .
In addition, the request signals from the cell control units 9 1 to 9 4 are received by the request signal lines 6 1 to 6 4 and the contention control signal lines 7 1 to 7 4 , and a transfer permission signal (hereinafter, referred to as ack) or transfer for the request signal is received. Deny signal (hereinafter, na
ck). Cell control unit 9 1-
9 4 is the request table 13 shown in FIG.
It is composed of a CPU in which a competition control program including is written. The contention control information is transmitted / received through the request signal lines 6 1 to 6 4 and the contention control signal lines 7 1 to 7 4 according to the procedure of the contention control program. Request table 13 is a memory for recording a request from the cell controller 9 to 93 4, the ack or nack from the switching circuit 1 11-1 44 thereto when performing contention control program.

【0004】次に、図16を参照して入力ポート21
4 の動作を説明する。図16は入力ポート21 〜24
の動作を示す図である。入力ポート21 〜24 から実際
にセルを転送する前に、出力宛先で他の入力ポート21
〜24 からのセルとの競合を避けるために、事前にリク
エスト信号線61 〜64 および競合制御信号線71 〜7
4 により競合制御を行っている。図17に示すようにあ
るセル時間(t=0)でリクエストを行った後に、競合
していない宛先のセルもしくは競合制御により送出許可
を得たセルに関しては、次のセル時間(t=1)で送出
する。このように、セルを送出すると同時に、順に次の
セル時間での送出セルのリクエストを送出している。
Next, referring to FIG. 16, the input ports 2 1 ...
The operation of the two-4 will be described. FIG. 16 shows the input ports 2 1 to 2 4.
It is a figure which shows operation | movement. Before actually transferring cells from input ports 2 1 to 2 4 another input port 2 1 at the output destination
In order to avoid contention with cells from ~ 2 4 the request signal lines 6 1 to 6 4 and the contention control signal lines 7 1 to 7 in advance.
4 controls the competition. As shown in FIG. 17, after a request is made at a certain cell time (t = 0), the next cell time (t = 1) is set for the destination cell that does not conflict or the cell for which transmission permission has been obtained by contention control. To send. Thus, at the same time that the cell is transmitted, the request for the transmission cell at the next cell time is sequentially transmitted.

【0005】図17を参照して入力ポート21 に関する
動作を説明する。図17は入力ポート21 の動作を示す
タイムチャートである。送出したリクエストに対するa
ckおよびnackに基づき、ackの場合は次のセル
時間でセルを送出し、nackの場合は次のセル時間で
空セルを送出する。nackとなったセルについてはこ
れをackがもらえるまで何度でも繰り返す。
The operation relating to the input port 2 1 will be described with reference to FIG. FIG. 17 is a time chart showing the operation of the input port 2 1 . A for the sent request
Based on ck and nack, a cell is transmitted in the next cell time in the case of ack, and an empty cell is transmitted in the next cell time in the case of nack. For a cell that has become a nack, this is repeated any number of times until an ack is received.

【0006】[0006]

【発明が解決しようとする課題】従来例装置は、それぞ
れのセル制御部が独立してセル転送制御を行い分散制御
を実現しているため構造が簡単で優れた装置である。し
かし、前述した手順のセル転送制御プログラムを用いて
セル転送制御を行っているため、例えば超高速デバイス
や光スイッチを用いてセル転送時間が短縮できたとして
も、1セル時間前に行う事前の競合制御が高速化を困難
にしいてる。
The conventional device is an excellent device having a simple structure because each cell control unit independently performs cell transfer control to realize distributed control. However, since cell transfer control is performed using the cell transfer control program of the procedure described above, even if the cell transfer time can be shortened by using, for example, an ultra-high-speed device or an optical switch, it is possible to perform the advance operation one cell time ago. Competitive control makes speeding up difficult.

【0007】セル転送と競合制御を1セル時間内に行っ
ているので、切替スイッチの速度はその内の時間を要す
る方すなわち、競合制御に要する時間に合わせなければ
ならない。
Since the cell transfer and the contention control are performed within one cell time, the speed of the changeover switch must be adjusted to the one requiring the time, that is, the time required for the contention control.

【0008】本発明は、このような背景に行われたもの
であり競合制御に要する時間に影響されることなくセル
時間を短縮できるATMの交換装置を提供することを目
的とする。
An object of the present invention is to provide an ATM switching apparatus which has been made under such circumstances and can shorten the cell time without being affected by the time required for contention control.

【0009】[0009]

【課題を解決するための手段】本発明は、到来するセル
の入力ポートと、この入力ポートに到来したセルを入力
ポート毎に一時蓄積するバッファと、このバッファの出
力に接続された入力ハイウェイと、送出するセルの出力
ポートと、この出力ポートに接続された出力ハイウェイ
と、この出力ハイウェイと前記入力ハイウェイとを相互
に接続するスイッチ回路と、前記バッファに蓄積された
次に出力するセルのラベルを読む手段と、そのラベルの
内容にしたがって前記スイッチ回路に接続要求を送出す
る手段とを含むセル制御部とを備え、前記スイッチ回路
には、その接続要求に応じて接続の可否情報を前記セル
制御部に応答する手段を含み、さらに前記セル制御部に
は、この可否情報を受け前記バッファに蓄積されたセル
を取り出し前記入力ハイウェイに送出する手段とを含む
ATM通信の交換装置である。
According to the present invention, there are provided an input port of an incoming cell, a buffer for temporarily accumulating cells arriving at this input port for each input port, and an input highway connected to the output of this buffer. , An output port of a cell to be transmitted, an output highway connected to this output port, a switch circuit interconnecting the output highway and the input highway, and a label of a cell to be output next stored in the buffer And a cell control unit including means for sending a connection request to the switch circuit according to the content of the label, the switch circuit including connection availability information in response to the connection request. The cell control unit further includes means for responding to the control unit, and the cell control unit receives the availability information and takes out the cells stored in the buffer. A switching device of the ATM communications and means for sending to the highway.

【0010】ここで、本発明の特徴とするところは前記
セル制御部には、前記次に出力するセルのラベルに加
え、さらにその後につづいて出力する一または二以上の
セルのラベルを読む手段と、この出力するセルの複数に
ついて並行して前記接続要求を送出する手段とを含み、
前記スイッチ回路には、この接続要求に対して複数の出
力するセルについての接続の可否情報を並行して応答す
る手段を含むことである。前記スイッチ回路はマトリク
ススイッチ回路であることが望ましい。
Here, a feature of the present invention is that the cell control unit reads the label of one or more cells to be output subsequently, in addition to the label of the cell to be output next. And a means for transmitting the connection request in parallel for a plurality of output cells,
The switch circuit includes means for concurrently responding to the connection request with connection availability information for a plurality of output cells. The switch circuit is preferably a matrix switch circuit.

【0011】このATM通信の交換装置において、前記
出力するセルは二個であり、前記セル制御部には、この
二個の出力するセルについての接続の可否情報を受信し
たとき、先に送信すべきセルが可であれば先に送信すべ
きセルを送信する手段を含むことが望ましい。
In this ATM communication switching device, the number of the cells to be output is two, and when the cell control unit receives the connection availability information on the two cells to be output, it is transmitted first. It is desirable to include means for transmitting a cell to be transmitted first if the cell to be transmitted is acceptable.

【0012】または、この二個の出力するセルについて
の接続可否情報を受信したとき、その二個のセルの少な
くとも一方について否であれば送信を差し控える手段を
含むことが望ましい。
Alternatively, it is desirable to include means for refraining from transmitting when the connection availability information on the two output cells is received and at least one of the two output cells is rejected.

【0013】または、この二個の出力するセルについて
の接続可否情報を受信したとき、その二個のセルの先に
送信すべきセルについて否であれば次に送信すべきセル
の送信を差し控える手段を含むことが望ましい。
Alternatively, when the connection availability information on the two output cells is received, if the cell to be transmitted ahead of the two cells is not, the transmission of the cell to be transmitted next is withheld. It is desirable to include means.

【0014】または、次に送信すべきセルが可であって
も先に送信すべき否であったセルと同一出力ポートを利
用するときには送信を差し控える手段を含むことが望ま
しい。
Alternatively, it is desirable to include a means for refraining from transmission when the same output port as that of the cell which should not be transmitted first is used even if the cell to be transmitted next is acceptable.

【0015】または、先に送信すべきセルが否であって
も次に送信すべき可であるセルと同一出力ポートを利用
するときには先に送信すべきセルを次に送信すべきセル
に代えて送信する手段を含むことが望ましい。
Alternatively, if the same output port as the cell that should be transmitted next is used even if the cell to be transmitted first is not, the cell to be transmitted first is replaced with the cell to be transmitted next. It is desirable to include means for transmitting.

【0016】前記スイッチ回路はセルフルーチングスイ
ッチであることが望ましい。
The switch circuit is preferably a self-routing switch.

【0017】[0017]

【作用】競合制御時間の短縮をはからずに、セル転送時
間だけを短縮することはできない。セル転送時間の短縮
をはかるには、同じタイミングにより行われる競合制御
に要する時間も一緒に短縮させなければならない。
The cell transfer time cannot be shortened without shortening the contention control time. In order to shorten the cell transfer time, the time required for contention control performed at the same timing must be shortened together.

【0018】セル転送時間は競合制御時間よりも短縮で
きるが、しかし、短縮されたセル転送時間を用いても競
合制御時間は2セル転送時間を越えることはない。
The cell transfer time can be shorter than the contention control time, but even if the shortened cell transfer time is used, the contention control time does not exceed 2 cell transfer time.

【0019】そこで、競合制御系を2系統設け、2セル
時間内に2セル分の競合制御を並列して行う。したがっ
て、1系統の場合に1セル分の競合制御を行う時間内に
2セル分の競合制御を同時に行うことができる。すなわ
ち、1系統の場合の1セル分の競合制御時間内に2セル
転送することが可能となり、1系統のときの競合制御時
間≦2セル転送時間という範囲内でセル転送時間の短縮
がはかれる。これによりATM通信の交換装置の高速化
が競合制御に要する時間に起因して、妨げられることが
なくなる。
Therefore, two competitive control systems are provided, and competitive control for two cells is performed in parallel within two cell time. Therefore, in the case of one system, the competition control for two cells can be simultaneously performed within the time for performing the competition control for one cell. That is, two cells can be transferred within the contention control time for one cell in the case of one system, and the cell transfer time can be shortened within the range of contention control time ≦ 2 cell transfer time in the case of one system. As a result, the speeding up of the switching device for ATM communication is not hindered due to the time required for contention control.

【0020】[0020]

【実施例】本発明第一実施例の構成を図1を参照して説
明する。図1は本発明第一実施例装置の構成図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of a first embodiment device of the present invention.

【0021】本発明は、到来するセルの入力ポート21
〜24 と、この入力ポート21 〜24 に到来したセルを
入力ポート21 〜24 毎に一時蓄積するバッファと、こ
のバッファの出力に接続された入力ハイウェイ41 〜4
4 と、送出するセルの出力ポート31 〜34 と、この出
力ポート31 〜34 に接続された出力ハイウェイ51
4 と、この出力ハイウェイ51 〜54 と入力ハイウェ
イ41 〜44 とを相互に接続するスイッチ回路12と、
前記バッファに蓄積された次に出力するセルのラベルを
読む手段と、そのラベルの内容にしたがってスイッチ回
路12に接続要求を送出する手段とを含むセル制御部9
1 〜94 とを備え、スイッチ回路12には、その接続要
求に応じて接続の可否情報をセル制御部91 〜94 に応
答する手段を切替回路111〜144に含み、さらにセル制
御部91 〜94 には、この可否情報を受け前記バッファ
に蓄積されたセルを取り出し入力ハイウェイ41 〜44
に送出する手段を含むATM通信の交換装置である。
The present invention is based on the incoming port 2 1 of the incoming cell.
21 to 24 and a buffer for temporarily storing cells arriving to the input port 21 to 24 for each input port 21 to 24, the input highway 41 to which is connected to the output of the buffer
4 , the output ports 3 1 to 3 4 of the cell to be sent, and the output highways 5 1 to 5 1 connected to the output ports 3 1 to 3 4.
5 4 and a switch circuit 12 for mutually connecting the output highways 5 1 to 5 4 and the input highways 4 1 to 4 4 ,
A cell control unit 9 including means for reading the label of the cell to be output next stored in the buffer, and means for sending a connection request to the switch circuit 12 according to the content of the label.
And a 1-9 4, the switch circuit 12 includes means responsive to availability information of the connection in response to the connection request to the cell controller 9 to 93 4 to the switching circuit 1 11-1 44, further cell The control units 9 1 to 9 4 receive the availability information and take out the cells accumulated in the buffer, and input highways 4 1 to 4 4
It is an ATM communication switching device including means for sending to an ATM.

【0022】ここで、本発明の特徴とするところはセル
制御部91 〜94 のCPUには、前記次に出力するセル
のラベルに加え、さらにその後につづいて出力するセル
のラベルを読む手段と、この出力するセルの二個につい
て並行して前記接続要求を送出する手段とを含み、スイ
ッチ回路12の切替回路111〜144には、この接続要求
に対して二個の出力するセルについての接続の可否情報
を並行して応答する手段を含むことである。本発明第一
実施例装置ではスイッチ回路12は切替回路111〜144
によりマトリクススイッチ回路を構成している。
A feature of the present invention is that the CPU of the cell control units 9 1 to 9 4 reads the label of the cell to be output next, in addition to the label of the cell to be output next. and means, and means for sending the connection request in parallel for two cells of this output, the switching circuit 1 11-1 44 of the switch circuit 12 two outputs for this connection request It is to include means for responding parallel connection availability information about the cell. Switch circuit 12 in the present invention the first embodiment device switching circuit 1 11-1 44
Form a matrix switch circuit.

【0023】本発明第一実施例の動作を図2および図3
を参照して説明する。図2は本発明第一実施例装置にお
ける入力ポート21 の動作を示すタイムチャートであ
る。図3は本発明第一実施例装置のセルの流れを示すフ
ローチャートである。図1において、セル制御部91
4 のCPUにそれぞれプログラムされたリクエストテ
ーブルを含む競合制御プログラムは、切替回路111〜1
44に対して2セル時間用いて2つのセルに関する競合制
御をそれぞれ2系統ずつ備えられリクエスト信号線61
〜64 および競合制御信号線71 〜74 を介して同時並
列に行う。その際、図3に示すようにt=2のタイミン
グで送出予定のセルは、他の入力ポートのやはりt=2
のタイミングのセルとの間で競合制御を行う。同様にt
=3でもt=3で送出予定のセルどうし競合制御を行
う。
The operation of the first embodiment of the present invention will be described with reference to FIGS.
Will be described with reference to. Figure 2 is a time chart showing an operation of the input port 2 1 of the first embodiment of the present invention device. FIG. 3 is a flow chart showing the flow of cells in the device of the first embodiment of the present invention. In Figure 1, the cell controller 9 1
9 conflict control program at four of the CPU includes a programmed request table, the switching circuit 1 11-1
44 for two cell times used two provided on two by two systems relating to contention control cell request signal line 6 1
˜6 4 and contention control signal lines 7 1 to 7 4 are simultaneously performed in parallel. At this time, as shown in FIG. 3, the cell to be transmitted at the timing of t = 2 is t = 2 of another input port.
Contention control is performed with the cell at the timing. Similarly t
= 3, contention control is performed between cells scheduled to be transmitted at t = 3.

【0024】nackの返ってきたセルは、次のタイミ
ング(t=2および3)で再びリクエストとして送出す
る。このような構成であるため競合制御に2セル時間用
い、2セル分同時並列に行い2セル分のセル転送時間が
1回の競合制御時間より短縮されない範囲で高速化する
ことができる。入力ポート21 はFIFO(First-In-
Firsr-Out)ではなく、FIRO(First-In-Randam-Out)
で構成されている。
The cell for which nack is returned is sent again as a request at the next timing (t = 2 and 3). With such a configuration, two cells are used for contention control, and two cells are simultaneously operated in parallel, and the cell transfer time for two cells can be speeded up within a range not shortened than one contention control time. The input port 2 1 is a FIFO (First-In-
FIRO (First-In-Randam-Out) instead of Firsr-Out)
It is composed of.

【0025】図3にセルの流れをフローチャートで示し
た。i番目のセルをcell(i)、i番目のセルの宛
先をD(i)、i番目のセルに対するackをAck
(i)、(ただし、i=1、2、3、…、n)とする。
i番目のセルの宛先D(i)およびi+1番目のセルの
宛先D(i+1)のリクエスト信号を該当する切替回路
11〜144に送出する(S1)。D(i)についてac
kを受け取り(S2)、D(i+1)についてもack
を受け取った場合は(S3)、i番目のセルcell
(i)およびi+1番目のセルcell(i+1)をそ
れぞれD(i)およびD(i+1)に送出する(S4、
S5)。続いて、i+2番目およびi+3番目のセルに
ついて同様な競合制御を行う(S6)。
FIG. 3 is a flow chart showing the flow of cells. The i-th cell is cell (i), the destination of the i-th cell is D (i), and the ack for the i-th cell is Ack.
(I), (where i = 1, 2, 3, ..., N).
i-th destination cell D (i) and (i + 1) -th destination cell D a request signal (i + 1) is sent to the switching circuit 1 11-1 44 corresponding (S1). About D (i) ac
k is received (S2), and D (i + 1) is also acked
Is received (S3), the i-th cell cell
The (i) and i + 1-th cells cell (i + 1) are sent to D (i) and D (i + 1), respectively (S4,
S5). Subsequently, similar competition control is performed for the i + 2nd cell and the i + 3rd cell (S6).

【0026】D(i)についてackを受け取ったが
(S2)、D(i+1)についてnackを受け取った
場合は(S3)、i番目のセルcell(i)および空
セルを送出する(S7、S8)。続いて、再度i+1番
目のセルの転送処理を行うとともにi+2番目のセルの
競合制御を行う(S9)。
When ack is received for D (i) (S2) but nack is received for D (i + 1) (S3), the i-th cell cell (i) and an empty cell are transmitted (S7, S8). ). Then, the transfer process of the i + 1th cell is performed again, and the competition control of the i + 2nd cell is performed (S9).

【0027】D(i)についてnackを受け取り(S
2)、D(i+1)についてackを受け取った場合は
(S10)、空セルおよびi+1番目のセルcell
(i+1)をD(i+1)に送出する(S11、S1
2)。続いて、再度i番目のセルの転送処理を行うとと
もにi+2番目のセルの競合制御を行う(S13)。
Receive a nack for D (i) (S
2), if ack is received for D (i + 1) (S10), empty cell and i + 1th cell cell
(I + 1) is sent to D (i + 1) (S11, S1
2). Then, the transfer process of the i-th cell is performed again, and the competition control of the i + 2nd cell is performed (S13).

【0028】D(i)についてnackを受け取り(S
2)、D(i+)についてもnackを受け取った場合
は(S10)、空セルを2セル送出する(S14、S1
5)。続いて、再びi番目およびi+1番目のセルの競
合制御を行う(S16)。
Receive a nack for D (i) (S
2), when nack is received for D (i +) (S10), two empty cells are transmitted (S14, S1).
5). Then, the competition control of the i-th cell and the i + 1-th cell is performed again (S16).

【0029】次に、本発明第二実施例の動作を図4およ
び図5を参照して説明する。図4は本発明第二実施例装
置における入力ポート21 の動作を示すタイムチャート
である。図5は本発明第二実施例装置のセルの流れを示
すフローチャートである。図4において、装置構成は本
発明第一実施例装置と同じである。本発明第二実施例装
置の特徴とするところは、セル制御部91 〜94 のCP
Uにそれぞれプログラムされたリクエストテーブルを含
む競合制御プログラムの制御手順であり、2セル分の競
合制御を行い、どちらか一方がnackの場合は、つづ
くt=2および3のセルタイミングでは、両者ともにセ
ルを送出しないことである。
Next, the operation of the second embodiment of the present invention will be described with reference to FIGS. Figure 4 is a time chart showing an operation of the input port 2 1 of the present invention the second embodiment device. FIG. 5 is a flow chart showing the flow of cells in the device of the second embodiment of the present invention. In FIG. 4, the device configuration is the same as the device of the first embodiment of the present invention. The second embodiment of the present invention is characterized by the CP of the cell control units 9 1 to 9 4 .
It is a control procedure of a contention control program including a request table programmed in each U, and performs contention control for two cells, and when either one is nack, both are at cell timings of t = 2 and 3 and both are That is, no cell is transmitted.

【0030】本発明第二実施例の利点は、セルを識別す
るために付与される同じVPI番号またはVCI番号の
セル中での時間順序に逆転が生じないことであり、さら
に入力ポート21 〜24 は単純なFIFOで構成でき
る。
The invention The advantage of the second embodiment is that reverse does not occur in the time sequence in a cell of the same VPI number or VCI number assigned to identify the cell, further input ports 2 1 - 2 4 can be composed of a simple FIFO.

【0031】図5にセルの流れをフローチャートで示し
た。i番目のセルの宛先D(i)およびi+1番目のセ
ルの宛先D(i+1)のリクエスト信号を該当する切替
回路111〜144に送出する(S1)。D(i)について
ackを受け取り(S2)、D(i+1)についてもa
ckを受け取った場合は(S3)、i番目のセルcel
l(i)およびi+1番目のセルcell(i+1)を
それぞれD(i)およびD(i+1)に送出する(S
4、S5)。続いて、i+2番目およびi+3番目のセ
ルについて同様な競合制御を行う(S6)。
FIG. 5 is a flow chart showing the flow of cells. i-th destination cell D (i) and (i + 1) -th destination cell D a request signal (i + 1) is sent to the switching circuit 1 11-1 44 corresponding (S1). Ack is received for D (i) (S2), and a is also received for D (i + 1)
If ck is received (S3), i-th cell cel
The l (i) and i + 1th cells cell (i + 1) are sent to D (i) and D (i + 1), respectively (S
4, S5). Subsequently, similar competition control is performed for the i + 2nd cell and the i + 3rd cell (S6).

【0032】D(i)またはD(i+1)のどちらか一
方についてnackを受け取った場合は(S2、S
3)、空セルを2セル送出する(S7、S8)。続い
て、再びi番目およびi+1番目のセルの競合制御を行
う(S9)。
When nack is received for either D (i) or D (i + 1) (S2, S
3), 2 empty cells are transmitted (S7, S8). Then, the competition control of the i-th cell and the i + 1-th cell is performed again (S9).

【0033】次に、本発明第三実施例の動作を図6およ
び図7を参照して説明する。図6は本発明第三実施例装
置における入力ポート21 の動作を示すタイムチャート
である。図7は本発明第三実施例装置のセルの流れを示
すフローチャートである。図6において、装置構成は本
発明第一および第二実施例装置と同じである。本発明第
三実施例装置の特徴とするところは、セル制御部91
4 のCPUにそれぞれプログラムされたリクエストテ
ーブルを含む競合制御プログラムの制御手順であり、2
セル分の競合制御を行い、i番目のセルがackをもら
い、i+1番目のセルがnackであった場合は、iの
みを送出し、ここで、i番目のセルがnackとなった
場合は、i以降のセルはackまたはnackのいかん
にかかわらず送出しない。K個同時並列におこなった場
合は、ackが続いている所までは送出し、nackが
あった場合はそれ以降のセルはすべてackまたはna
ckのいかんにかかわらず送出しないことである。
Next, the operation of the third embodiment of the present invention will be described with reference to FIGS. 6 and 7. FIG. 6 is a time chart showing the operation of the input port 2 1 in the third embodiment device of the present invention. FIG. 7 is a flow chart showing the flow of cells in the device of the third embodiment of the present invention. In FIG. 6, the device configuration is the same as that of the first and second embodiments of the present invention. It is a feature of the present invention the third embodiment device, cell controller 9 1
9 is a control procedure of a contention control program including a request table programmed in each of the CPUs of 9 4
When contention control for cells is performed, the i-th cell receives ack, and the i + 1-th cell is nack, only i is transmitted. Here, when the i-th cell becomes nack, The cells after i are not transmitted regardless of ack or nack. When K cells are simultaneously executed in parallel, the data is transmitted up to the place where ack continues, and when there is nack, all the cells thereafter are ack or na.
It is not sent regardless of ck.

【0034】本発明第三実施例の利点は、セル順序を保
存し、かつ本発明第二実施例よりもさらに多くのセルを
送出できる可能性を持つことである。
An advantage of the third embodiment of the invention is that it preserves the cell order and has the possibility of sending out more cells than the second embodiment of the invention.

【0035】図7にセルの流れをフローチャートで示し
た。i番目のセルの宛先D(i)およびi+1番目のセ
ルの宛先D(i+1)のリクエスト信号を該当する切替
回路111〜144に送出する(S1)。D(i)について
ackを受け取り(S2)、D(i+1)についてもa
ckを受け取った場合は(S3)、i番目のセルcel
l(i)およびi+1番目のセルcell(i+1)を
それぞれD(i)およびD(i+1)に送出する(S
4、S5)。続いて、i+2番目およびi+3番目のセ
ルについて同様な競合制御を行う(S6)。
FIG. 7 is a flow chart showing the flow of cells. i-th destination cell D (i) and (i + 1) -th destination cell D a request signal (i + 1) is sent to the switching circuit 1 11-1 44 corresponding (S1). Ack is received for D (i) (S2), and a is also received for D (i + 1)
If ck is received (S3), i-th cell cel
The l (i) and i + 1th cells cell (i + 1) are sent to D (i) and D (i + 1), respectively (S
4, S5). Subsequently, similar competition control is performed for the i + 2nd cell and the i + 3rd cell (S6).

【0036】D(i)についてackを受け取ったが
(S2)、D(i+1)についてnackを受け取った
場合は(S3)、i番目のセルcell(i)および空
セルを送出する(S7、S8)。続いて、再度i+1番
目のセルの転送処理を行うとともにi+2番目のセルの
競合制御を行う(S9)。
When ack is received for D (i) (S2) but nack is received for D (i + 1) (S3), the i-th cell cell (i) and an empty cell are transmitted (S7, S8). ). Then, the transfer process of the i + 1th cell is performed again, and the competition control of the i + 2nd cell is performed (S9).

【0037】D(i)についてnackを受け取った場
合は(S2)、D(i+1)のackまたはnackに
係わらず空セルを2セル送出する(S10、S11)。
続いて、再度i番目およびi+1番目のセルの競合制御
を行う(S12)。
When a nack is received for D (i) (S2), two empty cells are transmitted regardless of the ack or nack of D (i + 1) (S10, S11).
Then, the competition control of the i-th cell and the i + 1-th cell is performed again (S12).

【0038】次に、本発明第四実施例の動作を図8を参
照して説明する。図8は本発明第四実施例装置のセルの
流れを示すフローチャートである。本発明第四実施例装
置における入力ポート21 の動作を示すタイムチャート
は図6に示した本発明第三実施例装置のものと見かけは
同様であるから図6を参照して説明する。本発明第四実
施例の装置構成は本発明第一ないし第三実施例装置と同
じである。本発明第四実施例装置の特徴とするところ
は、セル制御部91 〜94 のCPUにそれぞれプログラ
ムされたリクエストテーブルを含む競合制御プログラム
の制御手順であり、2セル分の競合制御を行い、i番目
のセルがそれ以前にnackとなったセルの宛先の出力
ポート31 〜34 に出力しようとしている場合は送出せ
ず、出力ポート31 〜34 が異なっていれば送出するこ
とである。この制御は、出力ポート31 〜34 の番号で
はなくVPI番号またはVCI番号で制御し、ある許可
をもらったセルはそれ以前に送出すべきセルと同一のV
PI番号またはVCI番号である場合は送出しない。
Next, the operation of the fourth embodiment of the present invention will be described with reference to FIG. FIG. 8 is a flow chart showing the flow of cells in the device of the fourth embodiment of the present invention. The time chart showing the operation of the input port 2 1 in the device of the fourth embodiment of the present invention is apparently the same as that of the device of the third embodiment of the present invention shown in FIG. 6, and therefore will be described with reference to FIG. The device configuration of the fourth embodiment of the present invention is the same as that of the first to third embodiments of the present invention. The feature of the device of the fourth embodiment of the present invention lies in the control procedure of the contention control program including the request tables programmed in the CPUs of the cell control units 9 1 to 9 4 for performing the contention control for 2 cells. , If the i-th cell is trying to output to the output ports 3 1 to 3 4 of the destination of the cell that has become the nack before that, do not send, but if the output ports 3 1 to 3 4 are different, send it. Is. This control is controlled by VPI number or VCI numbers rather than the number of output ports 3 1 to 3 4, there permit Received cells are identical to the cells to be transmitted before that V
If it is a PI number or VCI number, it is not sent.

【0039】本発明第四実施例の利点は、セル順序も保
存でき、かつ相互に干渉してスループットを落とすこと
は少ない。
The advantages of the fourth embodiment of the present invention are that the cell order can be preserved, and the mutual interference does not reduce the throughput.

【0040】図8にセルの流れをフローチャートで示し
た。i番目のセルの宛先D(i)およびi+1番目のセ
ルの宛先D(i+1)のリクエスト信号を該当する切替
回路111〜144に送出する(S1)。D(i)について
ackを受け取り(S2)、D(i+1)についてもa
ckを受け取った場合は(S3)、i番目のセルcel
l(i)およびi+1番目のセルcell(i+1)を
それぞれD(i)およびD(i+1)に送出する(S
4、S5)。続いて、i+2番目およびi+3番目のセ
ルについて同様な競合制御を行う(S6)。
FIG. 8 is a flow chart showing the flow of the cell. i-th destination cell D (i) and (i + 1) -th destination cell D a request signal (i + 1) is sent to the switching circuit 1 11-1 44 corresponding (S1). Ack is received for D (i) (S2), and a is also received for D (i + 1)
If ck is received (S3), i-th cell cel
The l (i) and i + 1th cells cell (i + 1) are sent to D (i) and D (i + 1), respectively (S
4, S5). Subsequently, similar competition control is performed for the i + 2nd cell and the i + 3rd cell (S6).

【0041】D(i)についてackを受け取ったが
(S2)、D(i+1)についてnackを受け取った
場合は(S3)、i番目のセルcell(i)および空
セルを送出する(S7、S8)。続いて、再度i+1番
目のセルの転送処理を行うとともにi+2番目のセルの
競合制御を行う(S9)。
When ack is received for D (i) (S2) but nack is received for D (i + 1) (S3), the i-th cell cell (i) and an empty cell are transmitted (S7, S8). ). Then, the transfer process of the i + 1th cell is performed again, and the competition control of the i + 2nd cell is performed (S9).

【0042】D(i)についてnackを受け取り(S
2)、D(i+1)についてackを受け取り、しかも
i番目のセルの宛先D(i)とi+1番目のセルの宛先
D(i+1)が同じでなければ(S10)、空セルおよ
びi+1番目のセルcell(i+1)を送出する(S
11、S12)。続いて、再度i番目のセルの転送処理
を行うとともにi+2番目のセルの競合制御を行う(S
13)。
Receive a nack for D (i) (S
2), if an ack is received for D (i + 1) and the destination D (i) of the i-th cell and the destination D (i + 1) of the i + 1-th cell are not the same (S10), an empty cell and an i + 1-th cell send cell (i + 1) (S
11, S12). Subsequently, the transfer processing of the i-th cell is performed again, and the competition control of the i + 2nd cell is performed (S
13).

【0043】D(i)についてnackを受け取り(S
2)、D(i+1)についてもnackを受け取り、し
かもi番目のセルの宛先D(i)とi+1番目のセルの
宛先D(i+1)が同じならば(S10)、空セルを2
セル送出する(S14、S15)。続いて、再びi番目
およびi+1番目のセルの競合制御を行う(S16)。
Receive a nack for D (i) (S
2), if the destination D (i) of the i-th cell is the same as the destination D (i + 1) of the i + 1-th cell (S10), the empty cell is set to 2
The cell is transmitted (S14, S15). Then, the competition control of the i-th cell and the i + 1-th cell is performed again (S16).

【0044】次に、本発明第五実施例の動作を図9およ
び図10を参照して説明する。図9は本発明第五実施例
装置における入力ポート21 の動作を示すタイムチャー
トである。図10は本発明第五実施例装置のセルの流れ
を示すフローチャートである。図9において、装置構成
は本発明第一ないし第四実施例装置と同じである。本発
明第五実施例装置の特徴とするところは、セル制御部9
1 〜94 のCPUにそれぞれプログラムされたリクエス
トテーブルを含む競合制御プログラムの制御手順であ
り、2セル分の競合制御を行い、nackをもらったセ
ルの出力ポート31 〜34 の宛先と同一の宛先でack
をもらったセルが以降に存在したら、そのnackのセ
ルを以降でackをもらったタイミングで送出すること
である。このことにより時間順序を保存しつつ、送出で
きる確率を向上できる。
Next, the operation of the fifth embodiment of the present invention will be described with reference to FIGS. 9 and 10. Figure 9 is a time chart showing an operation of the input port 2 1 of the present invention the fifth embodiment apparatus. FIG. 10 is a flow chart showing the flow of cells in the device of the fifth embodiment of the present invention. In FIG. 9, the device configuration is the same as that of the first to fourth embodiments of the present invention. The feature of the device of the fifth embodiment of the present invention lies in the cell control unit 9
This is a control procedure of a contention control program including a request table programmed in each of the CPUs 1 to 9 4 and is the same as the destination of the output ports 3 1 to 3 4 of the cell which has performed the contention control for 2 cells and has the nack. Ack at the destination
If there is a cell that has received the ACK after that, the cell of that nack is transmitted at the timing when the ack is received later. This makes it possible to improve the probability of transmission while preserving the time sequence.

【0045】図10にセルの動きをフローチャートで示
した。i番目のセルの宛先D(i)およびi+1番目の
セルの宛先D(i+1)のリクエスト信号を該当する切
替回路111〜144に送出する(S1)。D(i)につい
てackを受け取り(S2)、D(i+1)についても
ackを受け取った場合は(S3)、i番目のセルce
ll(i)およびi+1番目のセルcell(i+1)
をそれぞれD(i)およびD(i+1)に送出する(S
4、S5)。続いて、i+2番目およびi+3番目のセ
ルについて同様な競合制御を行う(S6)。
FIG. 10 is a flow chart showing the movement of cells. i-th destination cell D (i) and (i + 1) -th destination cell D a request signal (i + 1) is sent to the switching circuit 1 11-1 44 corresponding (S1). If ack is received for D (i) (S2) and ack is also received for D (i + 1) (S3), i-th cell ce
ll (i) and i + 1th cell cell (i + 1)
To D (i) and D (i + 1) respectively (S
4, S5). Subsequently, similar competition control is performed for the i + 2nd cell and the i + 3rd cell (S6).

【0046】D(i)についてackを受け取ったが
(S2)、D(i+1)についてnackを受け取った
場合は(S3)、i番目のセルcell(i)および空
セルを送出する(S7、S8)。続いて、再度i+1番
目のセルの転送処理を行うとともにi+2番目のセルの
競合制御を行う(S9)。
When ack is received for D (i) (S2) but nack is received for D (i + 1) (S3), the i-th cell cell (i) and an empty cell are transmitted (S7, S8). ). Then, the transfer process of the i + 1th cell is performed again, and the competition control of the i + 2nd cell is performed (S9).

【0047】D(i)についてnackを受け取り(S
2)、D(i+1)についてackを受け取り(S1
0)、しかもi番目のセルの宛先D(i)とi+1番目
のセルの宛先D(i+1)が同じであれば(S11)、
i番目のセルcell(i)を空セルの後のタイミング
で送出する(S12、S13)。続いて、再度i番目の
セルの競合制御を行うとともにi+2番目のセルの競合
制御を行う(S13)。i番目のセルの宛先D(i)と
i+1番目のセルの宛先D(i+1)が異なっていれば
(S11)、次にD(i)がackになり、D(i+
1)がnackになるタイミングでi番目のセルcel
l(i)を送出する(S7、S8)。続いて、再度i+
1番目およびi+2番目の競合制御を行う(S9)。
Receive a nack for D (i) (S
2), ack is received for D (i + 1) (S1
0), and if the destination D (i) of the i-th cell and the destination D (i + 1) of the i + 1-th cell are the same (S11),
The i-th cell cell (i) is transmitted at a timing after the empty cell (S12, S13). Then, the competition control of the i-th cell is performed again, and the competition control of the i + 2nd cell is performed again (S13). If the destination D (i) of the i-th cell and the destination D (i + 1) of the i + 1-th cell are different (S11), then D (i) becomes ack and D (i +
I) cell cel when 1) becomes nack
l (i) is transmitted (S7, S8). Then, i + again
The first and i + 2nd competition control is performed (S9).

【0048】D(i)についてnackを受け取り(S
2)、D(i+1)についてもnackを受け取った場
合は(S10)、空セルを2セル送出する(S15、S
16)。続いて、再びi番目およびi+1番目のセルの
競合制御を行う(S17)。
Receive a nack for D (i) (S
2), when nack is also received for D (i + 1) (S10), two empty cells are transmitted (S15, S).
16). Then, the competition control of the i-th cell and the i + 1-th cell is performed again (S17).

【0049】次に、本発明第六実施例を図11を参照し
て説明する。図11はバーニアンスイッチの構成図であ
る。本発明第六実施例の特徴は切替回路111〜134に図
12に示すバーニアンスイッチを用いたことである。切
替回路111〜114、121〜124、13134のそれぞれで
入力されたセルのヘッダの1ビットづつを読出し宛先に
送出する構成である。
Next, a sixth embodiment of the present invention will be described with reference to FIG. FIG. 11 is a block diagram of the Burnian switch. A feature of the sixth embodiment of the present invention is that the switching circuits 11 1 to 1 34 use the Bernian switch shown in FIG. Switching circuit 1 11-1 14, 1 21-1 24, 1 31 to the one bit of the header of the cell inputted in each of the 34 is configured to be sent to the read destination.

【0050】次に、本発明第七実施例を図12を参照し
て説明する。図12は本発明第七実施例の構成図であ
る。本発明第七実施例装置の特徴は、セル制御部9を一
つにまとめた構成である。入力ポート21 〜24 にはセ
ルの宛先を識別する識別回路111 〜114 が設けられ
ている。セル制御部9にはリクエストテーブルを含む競
合制御プログラムが格納されたCPUが備えられてい
る。このCPUの動作によって送出しようとするセルの
競合制御および送出が行われる。
Next, a seventh embodiment of the present invention will be described with reference to FIG. FIG. 12 is a block diagram of the seventh embodiment of the present invention. The feature of the seventh embodiment device of the present invention is that the cell control unit 9 is integrated. Input ports 21 to 24 the identification circuit 11 1 to 11 4 identifies the cell destination in is provided. The cell control unit 9 is provided with a CPU in which a contention control program including a request table is stored. By the operation of the CPU, contention control and transmission of cells to be transmitted are performed.

【0051】また、スイッチ回路12はマトリクススイ
ッチ回路またはバーニアンスイッチを用いて、図12に
示すようにセルフルーティングスイッチ10として構成
することもできる。
Further, the switch circuit 12 can be configured as a self-routing switch 10 as shown in FIG. 12 by using a matrix switch circuit or a Bernian switch.

【0052】次に、図13を参照して同時に6個のセル
の競合制御を行う場合における動作を説明する。図13
は同時に6個のセルの競合制御を行う場合のセル送出状
態を示す図である。図13において、競合状態の「○」
は「競合なし」を意味し、「×」は「競合あり」を意味
する。送出状態の「○」はセルが「送出された」ことを
意味し、「×」はセルが「送出されない」ことを意味す
る。また、図13(d)において、「○」および「×」
の中にあるアルファベットA〜Fは、送出されたセルま
たは送出されなかったセルの種類A〜Fを表す。
Next, with reference to FIG. 13, the operation in the case of simultaneously performing the contention control of six cells will be described. FIG.
FIG. 4 is a diagram showing a cell transmission state when contention control of 6 cells is simultaneously performed. In FIG. 13, "○" in the race condition
Means "no conflict" and "x" means "conflict". In the transmission state, “◯” means that the cell is “transmitted”, and “x” means that the cell is “not transmitted”. In addition, in FIG. 13D, "○" and "x"
The alphabets A to F in parentheses represent the types A to F of cells that were transmitted or cells that were not transmitted.

【0053】図13(a)は、本発明第二実施例の動作
と同様であり、送出順が3番目のセルがnackとなっ
ていれば、他のセルは競合状態がackでも6個とも送
出されない。
FIG. 13 (a) is similar to the operation of the second embodiment of the present invention, and if the third cell in the transmission order is nack, the other cells have 6 races even if the race condition is ack. Not sent out.

【0054】図13(b)は、本発明第三実施例の動作
と同様であり、先頭からackが続いている間はセルを
送出しているが、nackが一つでもあればその先のセ
ルは送出しない。
FIG. 13B is similar to the operation of the third embodiment of the present invention, in which cells are transmitted while ack continues from the beginning, but if there is even one nack, No cells are sent.

【0055】図13(c)は、本発明第四実施例の動作
と同様であり、6セル分の競合制御を行い、4番目のセ
ルがそれ以前にnackとなった2番目のセルの宛先に
出力しようとしている場合は送出せず、異なっていれば
送出する。
FIG. 13 (c) is similar to the operation of the fourth embodiment of the present invention, in which contention control for 6 cells is performed, and the destination of the 2nd cell where the 4th cell has been nack before that. If it is trying to output to, it will not be sent. If it is different, it will be sent.

【0056】図13(d)は、本発明第五実施例の動作
と同様であり、6セル分の競合制御を行い、nackを
もらった2番目のセルの宛先と同一の宛先でackをも
らったセルが以降に存在したら、そのnackのセルを
以降でackをもらったタイミングで送出する。
FIG. 13 (d) is similar to the operation of the fifth embodiment of the present invention, in which contention control for 6 cells is performed and ack is received at the same destination as the destination of the second cell for which nack was received. If there is a cell after that, the cell of that nack is transmitted at the timing when ack is received later.

【0057】このように複数セルに対しても同様な動作
により処理する構成とすることができる。
As described above, a plurality of cells can be processed by the same operation.

【0058】[0058]

【発明の効果】以上説明したよに、本発明によれば競合
制御に要する時間に影響されることなくセル時間を短縮
できる。
As described above, according to the present invention, the cell time can be shortened without being affected by the time required for contention control.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明第一実施例装置の構成図。FIG. 1 is a configuration diagram of an apparatus according to a first embodiment of the present invention.

【図2】本発明第一実施例装置の動作を示すタイムチャ
ート。
FIG. 2 is a time chart showing the operation of the first embodiment device of the present invention.

【図3】本発明第一実施例装置のセルの流れを示すフロ
ーチャート。
FIG. 3 is a flowchart showing the flow of cells in the device of the first embodiment of the present invention.

【図4】本発明第二実施例装置の動作を示すタイムチャ
ート。
FIG. 4 is a time chart showing the operation of the second embodiment device of the present invention.

【図5】本発明第二実施例装置のセルの流れを示すフロ
ーチャート。
FIG. 5 is a flowchart showing the flow of cells in the device of the second embodiment of the present invention.

【図6】本発明第三実施例装置の動作を示すタイムチャ
ート。
FIG. 6 is a time chart showing the operation of the device of the third embodiment of the present invention.

【図7】本発明第三実施例装置のセルの流れを示すフロ
ーチャート。
FIG. 7 is a flowchart showing the flow of cells in the device of the third embodiment of the present invention.

【図8】本発明第四実施例装置のセルの流れを示すフロ
ーチャート。
FIG. 8 is a flowchart showing the flow of cells in the device of the fourth embodiment of the present invention.

【図9】本発明第五実施例装置の動作を示すタイムチャ
ート。
FIG. 9 is a time chart showing the operation of the device of the fifth embodiment of the present invention.

【図10】本発明第五実施例装置のセルの流れを示すフ
ローチャート。
FIG. 10 is a flowchart showing the flow of cells in the device of the fifth embodiment of the present invention.

【図11】バーニアンスイッチ回路を示す図。FIG. 11 is a diagram showing a Burnian switch circuit.

【図12】本発明第七実施例を示す図。FIG. 12 is a diagram showing a seventh embodiment of the present invention.

【図13】6個のセルの競合制御を行う場合のセル送出
状態を示す図。
FIG. 13 is a diagram showing a cell transmission state when contention control of 6 cells is performed.

【図14】従来例装置の構成図。FIG. 14 is a configuration diagram of a conventional device.

【図15】リクエストテーブルを示す図。FIG. 15 is a diagram showing a request table.

【図16】入力ポートの動作を示す図。FIG. 16 is a diagram showing the operation of the input port.

【図17】従来例装置の動作を示すタイムチャート。FIG. 17 is a time chart showing the operation of the conventional device.

【符号の説明】[Explanation of symbols]

11〜144 切替回路 21 〜24 入力ポート 31 〜34 出力ポート 41 〜44 入力ハイウェイ 51 〜54 出力ハイウェイ 61 〜64 リクエスト信号線 71 〜74 競合制御信号線 9、91 〜94 セル制御部 10 セルフルーチングスイッチ 111 〜114 識別回路 12 スイッチ回路 13 リクエストテーブル1 11-1 44 switching circuits 21 to 24 input port 3 1 to 3 4 output ports 41 to 4 input highways 5 1 to 5 4 output highway 61 through 4 request signal line 7 1-7 4 contention control Signal line 9, 9 1 to 9 4 Cell control unit 10 Self routing switch 11 1 to 11 4 Identification circuit 12 Switch circuit 13 Request table

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土井 幸浩 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yukihiro Doi 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 到来するセルの入力ポートと、この入力
ポートに到来したセルを入力ポート毎に一時蓄積するバ
ッファと、このバッファの出力に接続された入力ハイウ
ェイと、送出するセルの出力ポートと、この出力ポート
に接続された出力ハイウェイと、この出力ハイウェイと
前記入力ハイウェイとを相互に接続するスイッチ回路
と、前記バッファに蓄積された次に出力するセルのラベ
ルを読む手段と、そのラベルの内容にしたがって前記ス
イッチ回路に接続要求を送出する手段とを含むセル制御
部とを備え、 前記スイッチ回路には、その接続要求に応じて接続の可
否情報を前記セル制御部に応答する手段を含み、 さらに前記セル制御部には、この可否情報を受け前記バ
ッファに蓄積されたセルを取り出し前記入力ハイウェイ
に送出する手段とを含むATM通信の交換装置におい
て、 前記セル制御部には、 前記次に出力するセルのラベルに加え、さらにその後に
つづいて出力する一または二以上のセルのラベルを読む
手段と、 この出力するセルの複数について並行して前記接続要求
を送出する手段とを含み、 前記スイッチ回路には、この接続要求に対して複数の出
力するセルについての接続の可否情報を並行して応答す
る手段を含むことを特徴とするATM通信の交換装置。
1. An input port of an incoming cell, a buffer for temporarily accumulating cells arriving at this input port for each input port, an input highway connected to the output of this buffer, and an output port of a cell for sending out. , An output highway connected to the output port, a switch circuit interconnecting the output highway and the input highway, means for reading the label of the cell to be output next stored in the buffer, A cell control unit including means for sending a connection request to the switch circuit according to the content, and the switch circuit includes a unit for responding to the cell control unit with connection availability information in response to the connection request. Further, the cell control unit receives the availability information, extracts the cells stored in the buffer, and sends the cells to the input highway. In the switching device for ATM communication including, the cell controller includes a unit for reading the label of one or more cells to be output subsequently in addition to the label of the cell to be output next, And a means for transmitting the connection request in parallel to a plurality of cells to be connected, the switch circuit, in response to the connection request, a means for responding parallel connection availability information for a plurality of output cells An ATM communication switching device comprising:
【請求項2】 前記スイッチ回路はマトリクススイッチ
回路である請求項1記載のATM通信の交換装置。
2. The ATM communication switching apparatus according to claim 1, wherein the switch circuit is a matrix switch circuit.
【請求項3】 請求項1記載のATM通信の交換装置に
おいて、前記出力するセルは二個であり、 前記セル制御部には、この二個の出力するセルについて
の接続の可否情報を受信したとき、先に送信すべきセル
が可であれば先に送信すべきセルを送信する手段を含む
ことを特徴とするATM通信の交換装置。
3. The ATM communication switching device according to claim 1, wherein the number of cells to be output is two, and the cell controller receives connection permission / inhibition information about the two cells to be output. At this time, if the cell to be transmitted first is acceptable, the switching device for ATM communication is provided with means for transmitting the cell to be transmitted first.
【請求項4】 請求項1記載のATM通信の交換装置に
おいて、前記出力するセルは二個であり、 前記セル制御部には、この二個の出力するセルについて
の接続可否情報を受信したとき、その二個のセルの少な
くとも一方について否であれば送信を差し控える手段を
含むことを特徴とするATM通信の交換装置。
4. The ATM communication switching device according to claim 1, wherein the number of cells to be output is two, and the cell control unit receives connection permission / inhibition information about the two cells to be output. An ATM communication switching apparatus comprising means for refraining from transmitting if at least one of the two cells is negative.
【請求項5】 請求項1記載のATM通信の交換装置に
おいて、前記出力するセルは二個であり、 前記セル制御部には、この二個の出力するセルについて
の接続可否情報を受信したとき、その二個のセルの先に
送信すべきセルについて否であれば次に送信すべきセル
の送信を差し控える手段を含むことを特徴とするATM
通信の交換装置。
5. The ATM communication switching device according to claim 1, wherein the number of cells to be output is two, and the cell control unit receives the connection permission / inhibition information about the two cells to be output. , An ATM including means for refraining from transmitting the cell to be transmitted next if there is no cell to be transmitted ahead of the two cells
Communication switching equipment.
【請求項6】 請求項1記載のATM通信の交換装置に
おいて、前記出力するセルは二個であり、 前記セル制御部には、次に送信すべきセルが可であって
も先に送信すべき否であったセルと同一出力ポートを利
用するときには送信を差し控える手段を含むことを特徴
とするATM通信の交換装置。
6. The ATM communication switching device according to claim 1, wherein the number of cells to be output is two, and the cell control unit transmits the cell to be transmitted first even if the cell to be transmitted next is acceptable. A switching device for ATM communication, comprising means for refraining from transmitting when using the same output port as a cell that has not been used.
【請求項7】 請求項1記載のATM通信の交換装置に
おいて、前記出力するセルは二個であり、 前記セル制御部には、先に送信すべきセルが否であって
も次に送信すべき可であるセルと同一出力ポートを利用
するときには先に送信すべきセルを次に送信すべきセル
に代えて送信する手段を含むことを特徴とするATM通
信の交換装置。
7. The switching device for ATM communication according to claim 1, wherein the number of cells to be output is two, and the cell control unit transmits the next cell even if there is no cell to be transmitted first. A switching device for ATM communication, comprising means for transmitting a cell to be transmitted first instead of a cell to be transmitted next when using the same output port as a cell to be transmitted.
【請求項8】 前記スイッチ回路はセルフルーチングス
イッチである請求項1記載のATM通信の交換装置。
8. The ATM communication switching device according to claim 1, wherein said switch circuit is a self-routing switch.
JP21437092A 1992-08-11 1992-08-11 ATM communication switching equipment Expired - Fee Related JP3039828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21437092A JP3039828B2 (en) 1992-08-11 1992-08-11 ATM communication switching equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21437092A JP3039828B2 (en) 1992-08-11 1992-08-11 ATM communication switching equipment

Publications (2)

Publication Number Publication Date
JPH0662031A true JPH0662031A (en) 1994-03-04
JP3039828B2 JP3039828B2 (en) 2000-05-08

Family

ID=16654669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21437092A Expired - Fee Related JP3039828B2 (en) 1992-08-11 1992-08-11 ATM communication switching equipment

Country Status (1)

Country Link
JP (1) JP3039828B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102800A (en) * 1995-10-06 1997-04-15 Chokosoku Network Computer Gijutsu Kenkyusho:Kk Data exchange switch
US5881065A (en) * 1995-10-04 1999-03-09 Ultra-High Speed Network And Computer Technology Laboratories Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881065A (en) * 1995-10-04 1999-03-09 Ultra-High Speed Network And Computer Technology Laboratories Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination
JPH09102800A (en) * 1995-10-06 1997-04-15 Chokosoku Network Computer Gijutsu Kenkyusho:Kk Data exchange switch

Also Published As

Publication number Publication date
JP3039828B2 (en) 2000-05-08

Similar Documents

Publication Publication Date Title
AU632840B2 (en) An atm switching element for transmitting variable length cells
AU693084B2 (en) Controlled access ATM switch
US5214642A (en) ATM switching system and adaptation processing apparatus
JP2788577B2 (en) Frame conversion method and apparatus
US4862451A (en) Method and apparatus for switching information between channels for synchronous information traffic and asynchronous data packets
US5506841A (en) Cell switch and a method for directing cells therethrough
US6147999A (en) ATM switch capable of routing IP packet
EP0415628B1 (en) A growable packet switch architecture
US5398235A (en) Cell exchanging apparatus
US5513174A (en) Telecommunication system with detection and control of packet collisions
US5926475A (en) Method and apparatus for ensuring ATM cell order in multiple cell transmission lane switching system
SK385491A3 (en) Series binding of communication system
US6061358A (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
RU2134024C1 (en) Device and method of processing of elements of data on mode of asynchronous transmission in system of commutation of mode of asynchronous transmission
EP0870415B1 (en) Switching apparatus
JP3039828B2 (en) ATM communication switching equipment
JP3204996B2 (en) Asynchronous time division multiplex transmission device and switch element
JP3291866B2 (en) Data receiving system and communication control device
US5247514A (en) Multiple channel transit call control apparatus
JPH0969839A (en) Atm exchange and vpi/vci management method for the same
JPH05191436A (en) Cell transfer system
JPH0382243A (en) Cell time sequence recovery device
CA2090101C (en) Cell exchanging apparatus
JPH07283813A (en) Output buffer type atm switch
JP3036584B2 (en) ATM switch

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees