JPH0661461A - Manufacture of laminated soi wafer - Google Patents

Manufacture of laminated soi wafer

Info

Publication number
JPH0661461A
JPH0661461A JP20911792A JP20911792A JPH0661461A JP H0661461 A JPH0661461 A JP H0661461A JP 20911792 A JP20911792 A JP 20911792A JP 20911792 A JP20911792 A JP 20911792A JP H0661461 A JPH0661461 A JP H0661461A
Authority
JP
Japan
Prior art keywords
oxide film
wafer
bonded
manufacturing
etching solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20911792A
Other languages
Japanese (ja)
Other versions
JP2719276B2 (en
Inventor
Shinsuke Sakai
慎介 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP20911792A priority Critical patent/JP2719276B2/en
Publication of JPH0661461A publication Critical patent/JPH0661461A/en
Application granted granted Critical
Publication of JP2719276B2 publication Critical patent/JP2719276B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To obtain a manufacturing method wherein, when a laminated SOI wafer is manufactured, the contamination and the scratch of a silicon film layer due to particles by oxide-film chips produced in a cutting operation are not caused, the finish accuracy of a chamfered part is high, the efficiency of an operation is high and an oxide film between layers for the wafer is not damaged. CONSTITUTION:The outer circumferential part of a silicon wafer 11 on one side of a laminated wafer 10 lamina by interposing an oxide film 20 is cut, in the thickness direction from a face opposite to the oxide film 20, up to a part in which a residual thickness (z) is left between the silicon wafer and the oxide film 20. The laminated wafer which has been cut is immersed in an etchant which does not dissolve the oxide film. It is etched until the oxide film is exposed. Then, it is immersed in an etchant which dissolves the oxide film, and the oxide film which has been exposed is removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は張り合わせSOIウェー
ハの製法に関するものであり、特に薄膜SOIウェーハ
を製造する際の、張り合わせウェーハの外周部の面取加
工方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bonded SOI wafer, and more particularly to a method for chamfering an outer peripheral portion of a bonded wafer when manufacturing a thin film SOI wafer.

【0002】[0002]

【従来の技術】従来、SOI(Silicon On Insulator)
構造を有する半導体基板を製造する一般的な方法とし
て、2枚の鏡面処理したシリコンウェーハの少なくとも
一方の平面部を酸化処理してその面にSiO2からなる
酸化膜を形成し、この酸化膜を挟んで2枚のウェーハを
圧着して張り合わせ、その一方のウェーハ平面研削及び
研磨によって所定の厚さの薄膜とし、支持ウェーハの面
上に順次、酸化膜とシリコン膜層とからなる積層体を形
成する方法が知られている。この工程で使用するウェー
ハは、インゴットから薄く切り出したウェーハを面取後
に片面に鏡面研磨を施した状態で出荷されているので、
その外周部は一般に、搬送によるパーティクルの発生防
止と鏡面および裏面が傷付くのを防止するため表裏両面
が曲率半径を有するラウンド面取加工されている。従っ
て、このようなウェーハを2枚張り合わせするときは、
外周部に相互に張り合わせられないオーバーハング部が
生じる。また、張り合わせの最外周部は鏡面研磨のだれ
もあり未接着部が残る場合が多い。
2. Description of the Related Art Conventionally, SOI (Silicon On Insulator)
As a general method for manufacturing a semiconductor substrate having a structure, at least one flat surface portion of two mirror-finished silicon wafers is oxidized to form an oxide film of SiO 2 on the surface, and the oxide film is Two wafers are sandwiched and pressure-bonded to each other, one surface of the wafer is ground and polished to form a thin film having a predetermined thickness, and a laminated body including an oxide film and a silicon film layer is sequentially formed on the surface of the supporting wafer. It is known how to do it. Wafers used in this process are shipped in a state where the wafer thinly cut from the ingot is chamfered and mirror-polished on one side.
The outer peripheral portion is generally round-chamfered to have a radius of curvature on both front and back surfaces in order to prevent generation of particles due to conveyance and to prevent damage to the mirror surface and the back surface. Therefore, when bonding two such wafers,
An overhang portion is formed on the outer peripheral portion that cannot be attached to each other. In addition, the outermost peripheral portion of the bonding is often mirror-polished, and unbonded portions often remain.

【0003】このように張り合わされたウェーハ(以下
「張り合わせウェーハ」と称する)において、薄膜のデ
バイスを形成する活性層となる側のウェーハ(以下「活
性ウェーハ」と称する)を平面研削及び研磨して活性層
厚さ1μm程度の薄膜SOIとするとき、まず研削によ
って酸化膜上に2〜3μmの残厚を残すのであるが、こ
のときのオーバーハング部は鋭く尖った薄膜となってお
り、取り扱い及び次の研磨の際に細かく破砕され、パー
ティクル(小破片)となって飛び散り、これが研磨表面
に付着して、仕上げ研磨中にその仕上げ面を汚染または
擦傷するという問題があった。
In the thus bonded wafers (hereinafter referred to as "bonded wafers"), the wafer on the side to be an active layer for forming a thin film device (hereinafter referred to as "active wafer") is subjected to surface grinding and polishing. When a thin film SOI having an active layer thickness of about 1 μm is formed, first, a residual thickness of 2 to 3 μm is left on the oxide film by grinding, but the overhang portion at this time is a sharply pointed thin film. There was a problem that during the next polishing, it was finely crushed and scattered as particles (small pieces), which were attached to the polishing surface and contaminate or scratch the finished surface during the final polishing.

【0004】この問題を回避するためには、ウェーハの
張り合わせ接着後、オーバーハング部を除去しておく必
要がある。ただし、薄膜化されない側のウェーハ(以下
「支持ウェーハ」と称する)の外周部も張り合わせ面の
未接着部を含めて同時に面取り除去してしまうと、直径
が小さくなり、以後の工程で搬送が不能になったり露光
装置に入らなくなったりして不都合である。
In order to avoid this problem, it is necessary to remove the overhang portion after laminating and bonding the wafers. However, if the peripheral part of the wafer that is not thinned (hereinafter referred to as "supporting wafer") is also chamfered at the same time, including the unbonded part of the bonding surface, the diameter will be reduced and it will not be possible to carry it in subsequent steps. However, it is inconvenient because it becomes difficult to enter the exposure apparatus.

【0005】従来、このような張り合わせ面のオーバー
ハング部の除去(以下「面取り」と称する)の一方法と
して、活性ウェーハの外周部をNC面取加工機で研削に
よって除去する方法がある。その研削範囲は、概略を図
2(a)に示すように、平面図的にはウェーハ外周線w
から酸化膜20の外周線sの内側に設定した面取り線m
までであり、立断面図的には活性ウェーハ11の外表面
から酸化膜20を越えて支持ウェーハ12の厚みの一部
までである。このように研削によって面取りを行う場
合、元来酸化膜20は脆くかつシリコンにくらべ硬いた
め、研削が酸化膜層に及ぶと、カッタの刃圧や振動によ
って、面取り線mの内側の酸化膜にまで研削ダメージが
深く入り、面取によって外周部を取り除くことの効果が
なくなる。この研削ダメージを取り除くために、面取部
のみ10〜100μmのヂィープエッチングが行われ
る。ところが、通常のシリコンウェーハのエッチング液
はシリコンのみエッチングし酸化膜はエッチングしない
ので、図2(b)に示すように、厚さ数μmの薄膜酸化
膜が面取面に再び露出し、この脆くて硬い酸化膜は搬送
中や仕上げ研磨時に破損して、パーティクルとなって飛
散して仕上げ面を汚染または擦傷する現象を見いだし
た。この損傷は以後のデバイス工程でも生じ、パーティ
クル不良が多発する原因となる。
Conventionally, as a method of removing the overhang portion of such a bonded surface (hereinafter referred to as "chamfering"), there is a method of removing the outer peripheral portion of the active wafer by grinding with an NC chamfering machine. The grinding range is, as shown in FIG. 2 (a), a wafer outer peripheral line w in a plan view.
To the chamfer line m set inside the outer peripheral line s of the oxide film 20
From the outer surface of the active wafer 11, the oxide film 20 is crossed to a part of the thickness of the supporting wafer 12 in a vertical sectional view. When chamfering is performed by grinding in this way, the oxide film 20 is originally brittle and harder than silicon. Therefore, when grinding reaches the oxide film layer, the oxide film inside the chamfer line m is generated by the blade pressure or vibration of the cutter when the grinding reaches the oxide film layer. Grinding damage goes deep, and the effect of removing the outer peripheral part by chamfering is lost. In order to remove this grinding damage, deep etching of 10 to 100 μm is performed only on the chamfered portion. However, since an etching solution for a normal silicon wafer only etches silicon and not an oxide film, a thin oxide film having a thickness of several μm is exposed again on the chamfered surface, as shown in FIG. We found that a hard oxide film is damaged during transportation and during final polishing, and becomes particles that scatter to contaminate or scratch the finished surface. This damage also occurs in the subsequent device process, which causes many defective particles.

【0006】別の面取り方法として例えば特開平3−2
50616号公報には、張り合わせウェーハの一方のウ
ェーハを接合部の背面より平面研削した後、その研削さ
れたウェーハの表面に、該ウェーハの周縁を残してマス
キングテープを当該ウェーハの周縁よりも内側に貼着
し、他方のウェーハの露出面にも保護膜を形成し、この
ような張り合わせウェーハをエッチング液中に所定時間
だけ浸漬して前記研削ウェーハの周縁をエッチングする
方法が記載されている。また、特公平4−10736号
公報には、外周縁両面に面取り部が形成された半導体ウ
ェーハ全体をエッチング液に浸漬させてエッチング処理
を施す半導体ウェーハの表面処理方法において、上記エ
ッチング処理前に、上記ウェーハを複数枚重ね合わせ、
ウェーハの面取部だけをエッチング液に接触させるよう
にする表面処理方法が記載されている。しかし、これら
の方法においても、通常のシリコンウェーハのエッチン
グ液はシリコンのみエッチングし酸化膜はエッチングし
ないので、図2(b)に示すような酸化膜の露出を防ぐ
ことはできず、従って酸化膜の飛散によるパーティクル
不良を防止できなかった。シリコンと酸化膜を同時に溶
解するようなエッチング液を使用する方法も試みられた
が、この場合は溶解反応が過激でかつ不均一となり、面
取り面に陥没や波打ちを生ずるので、この方法は採用で
きない。
As another chamfering method, for example, Japanese Patent Laid-Open No. 3-2
Japanese Patent No. 50616 discloses that one of the bonded wafers is surface-ground from the back surface of the bonding portion, and then a masking tape is placed inside the peripheral edge of the wafer while leaving the peripheral edge of the wafer on the surface of the ground wafer. There is described a method of adhering, forming a protective film on the exposed surface of the other wafer, and immersing such a bonded wafer in an etching solution for a predetermined time to etch the peripheral edge of the ground wafer. Further, Japanese Patent Publication No. 10736/1992 discloses a method for surface treatment of a semiconductor wafer in which an entire semiconductor wafer having chamfered portions formed on both outer peripheral edges is immersed in an etching solution to perform an etching treatment. Stacking the above wafers,
A surface treatment method is described in which only the chamfered portion of the wafer is brought into contact with the etching solution. However, even in these methods, since the etching solution for a normal silicon wafer only etches silicon and not the oxide film, it is not possible to prevent the oxide film from being exposed as shown in FIG. It was not possible to prevent particle defects due to scattering of particles. A method of using an etching solution that simultaneously dissolves silicon and an oxide film was also tried, but in this case, the dissolution reaction is radical and non-uniform, and the chamfered surface is depressed or corrugated, so this method cannot be adopted. .

【0007】また、特開平4ー85827号公報では酸
化膜を支持ウェーハ側にのみ付け、活性ウェーハの鏡面
側を周縁部5mmを面取りした上で接着し、その後この
面取部まで研削除去することにより酸化膜の研削を回避
している。しかしこの方法では張り合わせ部周縁の接着
不整部分を除去できないばかりでなく、支持ウェーハに
は露出した酸化膜が残っているのでこれが後の工程で飛
散し、パーティクル不良の原因となる。
Further, in Japanese Unexamined Patent Publication (Kokai) No. 4-85827, an oxide film is attached only to the supporting wafer side, the mirror surface side of the active wafer is chamfered at a peripheral edge portion of 5 mm and then bonded, and then the chamfered portion is ground and removed. This avoids grinding of the oxide film. However, with this method, not only the irregular bonding portion at the periphery of the bonded portion cannot be removed, but also the exposed oxide film remains on the supporting wafer, and this scatters in a later step, which causes particle defects.

【0008】[0008]

【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたものであり、面取り加工の仕上げ精度が
高く、張り合わせウェーハの層間の酸化膜が破壊され
ず、パーティクルによるシリコン膜層の汚染擦傷がな
く、かつ作業効率の高い張り合わせSOIウェーハの製
法を提供することを課題としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and has a high finishing accuracy in chamfering, an interlayer oxide film of a bonded wafer is not destroyed, and a silicon film layer of particles is formed. It is an object of the present invention to provide a method for producing a bonded SOI wafer which is free from contamination and scratches and has high work efficiency.

【0009】[0009]

【課題を解決するための手段】このような課題は、2枚
のシリコンウェーハを酸化膜を介在させて張り合わせ、
一方のシリコンウェーハを活性層を残して除去した張り
合わせSOIウェーハを製造するに際して、前記張り合
わせSOIウェーハの活性層となる側のウェーハの外周
部を、酸化膜とは反対側の面から厚み方向に、酸化膜と
の間に残厚を残す部位まで研削し、この研削された張り
合わせウェーハを酸化膜非溶解性のエッチング液に浸漬
して酸化膜が露出するまでエッチングした後、酸化膜溶
解性のエッチング液に浸漬して露出した酸化膜を除去す
ることを特徴とする張り合わせSOIウェーハの製法を
提供することによって解決できる。また、このような課
題は、上記の張り合わせSOIウェーハを製造するに際
して、前記張り合わせSOIウェーハの活性層となる側
のウェーハの外周部を、酸化膜とは反対側の面から厚み
方向に、酸化膜との間に残厚を残す部位まで研削し、こ
の研削された張り合わせウェーハを酸化膜非溶解性のエ
ッチング液に浸漬して酸化膜が露出するまでエッチング
した後、酸化膜溶解性のエッチング液に浸漬して露出し
た酸化膜を除去し、次いでシリコンエッチング液に浸漬
することを特徴とする張り合わせSOIウェーハの製法
を提供することによって解決できる。上記の各製法にお
いて、研削に際しての酸化膜との間の残厚は3〜8μm
とすることが好ましい。上記の各製法において、酸化膜
非溶解性のエッチング液はフッ酸と硝酸と酢酸の混合溶
液であることが好ましい。さらに、上記の各製法におい
て、酸化膜溶解性のエッチング液は濃度1〜10重量%
のフッ酸であることが好ましい。
[Means for Solving the Problems] Such problems are caused by laminating two silicon wafers with an oxide film interposed therebetween.
When manufacturing a bonded SOI wafer in which one silicon wafer is removed while leaving an active layer, the outer peripheral portion of the wafer on the side which becomes the active layer of the bonded SOI wafer, in the thickness direction from the surface opposite to the oxide film, Grind to a portion that leaves a residual thickness with the oxide film, immerse this ground bonded wafer in an etching solution that does not dissolve the oxide film, and etch until the oxide film is exposed. This can be solved by providing a method for manufacturing a bonded SOI wafer, which is characterized in that it is immersed in a liquid to remove the exposed oxide film. In addition, such a problem is that when manufacturing the above bonded SOI wafer, the outer peripheral portion of the wafer on the side to be the active layer of the bonded SOI wafer is an oxide film in the thickness direction from the surface opposite to the oxide film. After grinding to the part where a residual thickness is left between the substrate and the ground wafer, the ground wafer is soaked in an oxide film insoluble etchant and etched until the oxide film is exposed. It can be solved by providing a method for manufacturing a bonded SOI wafer, which is characterized by dipping to remove the exposed oxide film and then dipping in a silicon etching solution. In each of the above manufacturing methods, the remaining thickness between the oxide film and the film during grinding is 3 to 8 μm.
It is preferable that In each of the above-mentioned manufacturing methods, the oxide film-insoluble etching solution is preferably a mixed solution of hydrofluoric acid, nitric acid, and acetic acid. Furthermore, in each of the above manufacturing methods, the oxide film-soluble etching solution has a concentration of 1 to 10% by weight.
The hydrofluoric acid is preferably.

【0010】本発明の方法に使用されるウェーハは、少
なくとも片面に鏡面処理が施された2枚のシリコンウェ
ーハの、少なくとも一方の鏡面に酸化膜を設け、この酸
化膜を介在させてそれぞれの鏡面を向かい合わせて張り
合わせて得られるものである。これを以下、張り合わせ
ウェーハと称する。この張り合わせウェーハには、いわ
ゆるSOIを製造するために調製された張り合わせウェ
ーハであって、薄膜化しようとする側のウェーハ(活性
ウェーハ)の鏡面側にSiO2からなる酸化膜が形成さ
れ、ベースとなる側のウェーハ(支持ウェーハ)の鏡面
側にCVDポリシリコン層が形成され、この酸化膜とC
VDポリシリコン層との面が張り合わされて構成されて
いるものも含まれる。このような張り合わせウェーハの
周縁には、互いに張り合わされないオーバーハング部が
あって、平面図的に見るとき酸化膜が形成する酸化膜外
周線より外側に、各ウェーハの周縁部が形成するウェー
ハ外周線が形成されている。
The wafer used in the method of the present invention has two silicon wafers, at least one surface of which has been mirror-finished, provided with an oxide film on at least one mirror surface, and the oxide film is interposed between the two silicon wafers. It is obtained by facing each other and pasting them together. Hereinafter, this is referred to as a bonded wafer. This bonded wafer is a bonded wafer prepared for manufacturing a so-called SOI, in which an oxide film made of SiO 2 is formed on the mirror surface side of the wafer (active wafer) to be thinned, A CVD polysilicon layer is formed on the mirror surface side of the wafer to be formed (supporting wafer).
It also includes a structure in which the surface of the VD polysilicon layer is laminated. At the periphery of such a bonded wafer, there is an overhang portion that is not bonded to each other, and the wafer outer peripheral line formed by the peripheral edge of each wafer is outside the oxide film outer peripheral line formed by the oxide film when viewed in plan view. Are formed.

【0011】本発明の製法は、上記のように第一工程と
して活性ウェーハの研削、第二工程として活性ウェーハ
の外周部エッチング、第三工程として酸化膜のエッチン
グから構成され、本発明の製法の別の態様においてはさ
らに第四工程として支持ウェーハの面取部エッチングの
工程が付加されている。
As described above, the manufacturing method of the present invention comprises grinding the active wafer as the first step, etching the outer peripheral portion of the active wafer as the second step, and etching the oxide film as the third step. In another embodiment, the step of etching the chamfered portion of the supporting wafer is added as the fourth step.

【0012】次に各工程を詳しく説明する。本発明の第
一工程では、上記張り合わせウェーハの活性層となる側
のウェーハ(活性ウェーハ)の外周部を、酸化膜とは反
対側の面から厚み方向に、酸化膜との間に残厚を残す部
位まで研削する。ここで、外周部とは、張り合わせウェ
ーハを平面図的に見たとき、活性ウェーハが形成するウ
ェーハ外周線から、酸化膜が形成する外周線(酸化膜外
周線)を越えた内側に設定された境界線までである。こ
の境界線を面取り線と称する。またこの研削は、張り合
わせウェーハを立断面図的に見るとき、酸化膜とは反対
側の面すなわち活性ウェーハの外表面から厚み方向に、
酸化膜との間に残厚を残す部位までとする。このように
研削が酸化膜にまで及ばず、酸化膜上にウェーハの残厚
を残すことによって、上記の面取り線の内側の酸化膜が
カッタの刃圧や振動などによってひび割れや剥離などの
ダメージを受けることが防止される。
Next, each step will be described in detail. In the first step of the present invention, the outer peripheral portion of the wafer to be the active layer of the bonded wafer (active wafer), the thickness direction from the surface opposite to the oxide film, the residual thickness between the oxide film Grind to the part to be left. Here, the outer peripheral portion is set to the inner side beyond the outer peripheral line formed by the oxide film (oxide film outer peripheral line) from the wafer outer peripheral line formed by the active wafer when the bonded wafer is viewed in plan view. It is up to the boundary. This boundary line is called a chamfer line. In addition, this grinding is performed in the thickness direction from the surface opposite to the oxide film, that is, the outer surface of the active wafer, when the bonded wafer is viewed in a vertical sectional view.
The area up to the portion where a residual thickness is left between the oxide film and the oxide film. In this way, the grinding does not reach the oxide film and leaves the remaining thickness of the wafer on the oxide film, so that the oxide film inside the chamfered line may be damaged by cracking or peeling due to cutter blade pressure or vibration. It is prevented from receiving.

【0013】ここで上記の残厚は3〜8μmとすること
が好ましい。残厚がこれ以下では、上記のカッタの刃圧
や振動によって酸化膜がひび割れたり剥離したりする可
能性が増大し、この残厚以上では後のエッチング工程に
必要以上の時間を要して作業効率が低下する。このよう
な研削は例えばダイヤモンドホイールなどの通常の研削
具を用いて行うことができる。
Here, the above-mentioned residual thickness is preferably 3 to 8 μm. If the residual thickness is less than this, the possibility of the oxide film cracking or peeling off due to the blade pressure or vibration of the cutter increases, and if the residual thickness is greater than this, it will take more time than necessary for the subsequent etching process. Efficiency is reduced. Such grinding can be performed using a normal grinding tool such as a diamond wheel.

【0014】本発明の第二工程は活性ウェーハの外周部
エッチングである。この工程は研削によって活性ウェー
ハの外周部に残された残厚を、酸化膜非溶解性のエッチ
ング液に浸漬することによって化学的に除去し、面取り
線の外側の酸化膜を露出させることを目的としている。
この工程では、エッチングに先立って、研削した張り合
わせウェーハを複数枚、その中心軸線を一致させて同方
向に向けて筒状に重ね合わせ、その両側を塩化ビニール
板で挟み、ウェーハ集積体を形成することが好ましい。
これはマスキングなどの煩雑な工程なしに張り合わせウ
ェーハの面取り部以外の部分をエッチングから保護し、
同時にエッチングの生産性向上に役立つ。このようなウ
ェーハ集積体を酸化膜非溶解性エッチング液に浸漬し、
ウェーハの中心軸線を中心として回転させながらエッチ
ングを行う。
The second step of the present invention is peripheral etching of the active wafer. This process aims to expose the oxide film outside the chamfer line by chemically removing the residual thickness left on the outer periphery of the active wafer by grinding by immersing it in an etchant that does not dissolve the oxide film. I am trying.
In this process, prior to etching, a plurality of ground bonded wafers are laminated in a cylindrical shape with their central axes aligned in the same direction, and sandwiched by vinyl chloride plates on both sides to form a wafer aggregate. It is preferable.
This protects parts other than the chamfered part of the bonded wafer from etching without complicated steps such as masking,
At the same time, it helps improve the productivity of etching. Immersing such a wafer assembly in an oxide film insoluble etching solution,
Etching is performed while rotating around the central axis of the wafer.

【0015】ここで用いる酸化膜非溶解性エッチング液
とは、シリコンを溶解するが酸化膜は実質的に溶解しな
いエッチング液である。このような酸化膜非溶解性エッ
チング液としては、アルカリ金属の水酸化物水溶液やフ
ッ酸と硝酸の混合溶液なども使用できるが、特にフッ
酸、硝酸、酢酸の混合溶液を使用することが好ましい。
この混合溶液は、短時間にシリコンウェーハの残厚を溶
解し酸化膜を露出させることができる。さらに、フッ
酸、硝酸、酢酸の混合比を1:6:3とすることが好ま
しい。この混合比はシリコンを溶解し、酸化膜を溶解し
ない選択性を向上する。この工程を採用することによっ
て、研削が酸化膜に及ぶことによって生ずる張り合わせ
ウェーハのダメージを回避することができる。
The oxide film insoluble etching solution used here is an etching solution which dissolves silicon but does not substantially dissolve an oxide film. As such an oxide film insoluble etching solution, an aqueous solution of an alkali metal hydroxide or a mixed solution of hydrofluoric acid and nitric acid can be used, but it is particularly preferable to use a mixed solution of hydrofluoric acid, nitric acid and acetic acid. .
This mixed solution can dissolve the remaining thickness of the silicon wafer and expose the oxide film in a short time. Further, the mixing ratio of hydrofluoric acid, nitric acid and acetic acid is preferably set to 1: 6: 3. This mixing ratio improves the selectivity of dissolving silicon and not dissolving the oxide film. By adopting this step, it is possible to avoid damage to the bonded wafers caused by the grinding reaching the oxide film.

【0016】本発明の第三工程は、酸化膜溶解性のエッ
チング液に浸漬して露出した酸化膜を除去することを目
的とする。第二工程の処理を施したウェーハ集積体をそ
のまま(解体せずに)酸化膜エッチング液中に浸漬し、
酸化膜エッチングを行うことが好ましい。
The third step of the present invention is to remove the exposed oxide film by immersing it in an oxide film-soluble etching solution. Immersing the wafer assembly that has been subjected to the process of the second step in the oxide film etching solution as it is (without disassembling),
It is preferable to perform oxide film etching.

【0017】酸化膜溶解性のエッチング液とは、シリコ
ン酸化物を溶解することのできるエッチング液であっ
て、このような酸化膜溶解性のエッチング液としては特
定濃度のアルカリ金属の水酸化物水溶液やフッ酸と硝酸
の混合溶液なども使用できるが、濃度1〜10重量%の
フッ酸を用いることが特に好ましい。この濃度範囲のフ
ッ酸はシリコン酸化物を選択的に溶解し、シリコンを溶
解しない。この浸漬時間は研削面幅や酸化膜厚さにもよ
るが15〜60秒あればよい。このように短時間で終了
するので集積体の液中での回転は必要ない。これにより
酸化膜は完全に除去される。この工程を採用することに
よって、前工程で露出した酸化膜が完全に除去され、し
かも面取り線の内側の酸化膜や露出したウェーハ面には
ダメージを与えることがない。
The oxide film-soluble etchant is an etchant capable of dissolving silicon oxide, and such an oxide film-soluble etchant is an aqueous solution of an alkali metal hydroxide having a specific concentration. Although a mixed solution of hydrofluoric acid and nitric acid can be used, it is particularly preferable to use hydrofluoric acid having a concentration of 1 to 10% by weight. Hydrofluoric acid in this concentration range selectively dissolves silicon oxide and does not dissolve silicon. The immersion time may be 15 to 60 seconds, depending on the grinding surface width and the oxide film thickness. Since the assembly is completed in such a short time, it is not necessary to rotate the aggregate in the liquid. As a result, the oxide film is completely removed. By adopting this step, the oxide film exposed in the previous step is completely removed, and the oxide film inside the chamfered line and the exposed wafer surface are not damaged.

【0018】使用される張り合わせウェーハが例えばパ
ターン付き薄膜SOIであれば、支持ウェーハと酸化膜
の間にさらにCVDポリシリコン層が介在している。こ
の場合、面取線の外側(外周部)にある上記CVDポリ
シリコン層は溶解除去することが好ましい。そこで、本
発明の一態様における第四工程では、支持ウェーハの面
取部エッチングを行う。これはまた、支持ウェーハの外
周部の酸化膜側の面に元来生じている不整部分を除去す
ることと、前工程の酸化膜除去工程において未溶解のま
まエッチング液中に浮遊してウェーハ表面に付着してい
た酸化物パーティクルの再付着を防止することにも役立
つ。この工程でも引続きウェーハ集積体をそのまま(解
体せずに)シリコンエッチング液中に移して回転し、エ
ッチングを行うことが好ましい。
When the bonded wafer used is, for example, a patterned thin film SOI, a CVD polysilicon layer is further interposed between the supporting wafer and the oxide film. In this case, it is preferable to dissolve and remove the CVD polysilicon layer outside the chamfered line (outer peripheral portion). Therefore, in the fourth step in one aspect of the present invention, the chamfered portion of the supporting wafer is etched. It also removes the irregularities originally generated on the oxide film side surface of the supporting wafer and floats in the etching solution as it is undissolved in the previous oxide film removal process It also helps prevent redeposition of oxide particles that had adhered to the. Also in this step, it is preferable that the wafer assembly is continuously moved (without being disassembled) into a silicon etching solution and rotated to perform etching.

【0019】ここで用いるシリコンエッチング液とは、
実質的にシリコンを溶解するエッチング液である。この
ようなエッチング液としては、第二工程で用いた酸化膜
非溶解性エッチング液と同じものが使用可能である。す
なわちアルカリ金属の水酸化物水溶液やフッ酸と硝酸の
混合溶液なども使用できるが、特にフッ酸、硝酸、酢酸
の混合溶液を使用することが好ましい。この混合溶液
は、短時間に支持ウェーハの外周部の一定厚を均一に溶
解することができる。
The silicon etching liquid used here is
It is an etching solution that substantially dissolves silicon. As such an etching solution, the same etching solution as the oxide film-insoluble etching solution used in the second step can be used. That is, an alkali metal hydroxide aqueous solution or a mixed solution of hydrofluoric acid and nitric acid can be used, but it is particularly preferable to use a mixed solution of hydrofluoric acid, nitric acid and acetic acid. This mixed solution can uniformly dissolve a constant thickness of the outer peripheral portion of the supporting wafer in a short time.

【0020】特に、CVDポリシリコンは単結晶シリコ
ンにくらべてエッチングレートが高いので、エッチング
時間を厳密に管理し、CVDポリシリコン層の奥部まで
エッチオフしないように注意する必要がある。このよう
な本発明の第四工程によってCVDポリシリコン層の外
周部が効果的に除去できると共に面取り面全体のダメー
ジ層を除去し、仕上げ精度を向上することができる。
In particular, since CVD polysilicon has a higher etching rate than single crystal silicon, it is necessary to strictly control the etching time and be careful not to etch off the deep part of the CVD polysilicon layer. By such a fourth step of the present invention, the outer peripheral portion of the CVD polysilicon layer can be effectively removed, and the damaged layer on the entire chamfered surface can be removed to improve the finishing accuracy.

【0021】本発明の構成と作用は以上の通りである
が、これをさらに実施例によって、図1を用いて詳しく
説明する。
The structure and operation of the present invention are as described above. This will be described in more detail with reference to FIG.

【実施例】図1(a)に示す張り合わせウェーハ10
は、いわゆるSOIを製造するために調製されたもので
あって、薄膜化しようとする活性ウェーハ11の鏡面側
にSiO2からなる酸化膜20が、ベースとなる側の支
持ウェーハ12の鏡面側にCVDポリシリコン層30が
形成され、この酸化膜20とCVDポリシリコン層30
との面が張り合わされて構成されている。活性ウェーハ
11はその周縁にオーバーハング部14を有していて、
酸化膜20の面が形成する酸化膜外周線sより外側に、
ウェーハの先端部が形成するウェーハ外周線wが形成さ
れている。
EXAMPLE A bonded wafer 10 shown in FIG.
Is prepared for manufacturing a so-called SOI, and the oxide film 20 made of SiO 2 is formed on the mirror surface side of the active wafer 11 to be thinned on the mirror surface side of the supporting wafer 12 on the base side. A CVD polysilicon layer 30 is formed, and the oxide film 20 and the CVD polysilicon layer 30 are formed.
The surfaces of and are pasted together. The active wafer 11 has an overhang portion 14 at its periphery,
Outside the oxide film outer peripheral line s formed by the surface of the oxide film 20,
A wafer outer peripheral line w formed by the tip of the wafer is formed.

【0022】第一工程(面取研削工程)では、図1
(b)に示すように、活性ウェーハ11の外周部を、酸
化膜とは反対側の面から厚み方向に残厚zを残して研削
する。研削にはダイヤモンドホイールを使用する。この
ときの研削範囲は、平面図的には、ウェーハ外周線wか
ら、酸化膜外周線sの内側に設定された面取り線mまで
の範囲である。酸化膜外周線sは不整形であり、かつそ
の近傍の酸化膜は物性・形態的に不安定であるから、面
取り線mは例えば酸化膜外周線sより少なくとも3mm
以上離れた内側に設定する。ただし必要以上に内側に設
定することは基板の有効面積を減縮することになるので
避けるべきである。
In the first step (chamfer grinding step), as shown in FIG.
As shown in (b), the outer peripheral portion of the active wafer 11 is ground from the surface opposite to the oxide film, leaving a residual thickness z in the thickness direction. A diamond wheel is used for grinding. The grinding range at this time is, from a plan view, a range from the wafer outer peripheral line w to the chamfered line m set inside the oxide film outer peripheral line s. Since the oxide film outer peripheral line s is irregular and the oxide film in the vicinity thereof is unstable in physical properties and morphology, the chamfer line m is, for example, at least 3 mm from the oxide film outer peripheral line s.
Set on the inner side apart from the above. However, it should be avoided to set it inward more than necessary because it reduces the effective area of the substrate.

【0023】この工程での厚み方向の研削範囲は、活性
ウェーハ11の外表面から酸化膜20の方向に向かっ
て、酸化膜と平行に、活性ウェーハ11の厚みの一部、
即ち残厚zを残すまでとする。この残厚zは例えば、3
〜8μmである。
The grinding range in the thickness direction in this step is from the outer surface of the active wafer 11 toward the oxide film 20, parallel to the oxide film, and part of the thickness of the active wafer 11,
That is, the remaining thickness z is left. This residual thickness z is, for example, 3
~ 8 μm.

【0024】第二工程では、まず図1(c)に示すよう
に、第一工程で得られた研削済みの張り合わせウェーハ
10を複数枚、その中心軸線を一致させて同方向に向け
て筒状に重ね合わせ、その両側を塩化ビニール板40で
挟み、ウェーハ集積体を形成する。この集積体を、フッ
酸、硝酸、酢酸を1:6:3の重量割合に混合したエッ
チング液の槽に浸漬し、ウェーハ集積体の中心軸線を中
心として回転させながらエッチングを行う。この場合の
エッチング温度は40℃である。浸漬時間は残厚zによ
って調節を要するが、30秒〜1分程度である。ウェー
ハ外周部の酸化膜が露出したときをもってエッチングの
終点とし(図1(d)参照)、張り合わせウェーハ集積
体をエッチング液から引き上げる。
In the second step, first, as shown in FIG. 1C, a plurality of ground bonded wafers 10 obtained in the first step are aligned in the same direction with their central axes aligned in the same direction to form a cylindrical shape. And the both sides are sandwiched by vinyl chloride plates 40 to form a wafer integrated body. This integrated body is immersed in a bath of an etching solution in which hydrofluoric acid, nitric acid and acetic acid are mixed in a weight ratio of 1: 6: 3, and etching is performed while rotating around the central axis of the wafer integrated body. The etching temperature in this case is 40 ° C. Although the dipping time needs to be adjusted depending on the remaining thickness z, it is about 30 seconds to 1 minute. When the oxide film on the outer peripheral portion of the wafer is exposed, the etching end point is set (see FIG. 1D), and the bonded wafer assembly is pulled out from the etching solution.

【0025】第三工程では、第二工程の処理を終えた集
積体を1〜10重量%のフッ酸槽に浸漬し、酸化膜を溶
解除去する。この際は回転は不要である。この実施例
で、酸化膜エッチング液として5%フッ酸を使用した場
合、浸漬時間は常温で30秒〜1分程度である。
In the third step, the aggregate after the treatment in the second step is immersed in a hydrofluoric acid bath containing 1 to 10% by weight to dissolve and remove the oxide film. In this case, rotation is unnecessary. In this embodiment, when 5% hydrofluoric acid is used as the oxide film etching solution, the immersion time is about 30 seconds to 1 minute at room temperature.

【0026】第四工程では、フッ酸で酸化膜を除去した
集積体を再び第二工程と同種のエッチング液を用いるエ
ッチングによって酸化膜下のCVDポリシリコン層を含
む部分をエッチオフする(図1(e)参照)。このとき
のエッチング温度は40℃である。浸漬時間は15〜3
0秒程度である。
In the fourth step, the integrated body from which the oxide film has been removed with hydrofluoric acid is again etched using the same etching solution as in the second step to etch off the portion including the CVD polysilicon layer below the oxide film (FIG. 1). (See (e)). The etching temperature at this time is 40 ° C. Immersion time is 15 to 3
It is about 0 seconds.

【0027】その後超純水槽に浸漬しエッチングの進行
を止めた後、集積体を解体し、超純水またはRCAによ
る洗浄を行い、仕上げの研削および研磨を行って所定の
厚さの活性層を有する薄膜SOIを得る。
Then, after immersing in an ultrapure water bath to stop the progress of etching, the integrated body is disassembled, washed with ultrapure water or RCA, and finished ground and polished to form an active layer having a predetermined thickness. A thin film SOI having is obtained.

【0028】このような実施例によって形成されたSO
I半導体基板には、仕上げ研磨時にパーティクルが付着
していないから、汚染や擦傷を生じることがない。
SO formed by such an embodiment
Since no particles are attached to the I semiconductor substrate during the final polishing, contamination and scratches do not occur.

【0029】[0029]

【効果】本発明の張り合わせSOIウェーハの製法は、
2枚のシリコンウェーハを酸化膜を介在させて張り合わ
せ、一方のシリコンウェーハを活性層を残して除去した
張り合わせSOIウェーハを製造するに際して、前記張
り合わせSOIウェーハの活性層となる側のウェーハの
外周部を、酸化膜とは反対側の面から厚み方向に、酸化
膜との間に残厚を残す部位まで研削し、この研削された
張り合わせウェーハを酸化膜非溶解性のエッチング液に
浸漬して酸化膜が露出するまでエッチングした後、酸化
膜溶解性のエッチング液に浸漬して露出した酸化膜を除
去しているので、パーティクルによるシリコン膜層の汚
染擦傷がなく、酸化膜の露出されない部分のダメージが
なく、面取り部位の仕上げ精度が高く、かつ作業効率が
高いという効果がある。また本発明の請求項2の方法で
は、露出した酸化膜を除去した後、シリコンエッチング
液に浸漬するので、酸化膜下のCVDポリシリコン層の
外周部が効果的に除去できると共に面取り面全体のダメ
ージ層を除去し、仕上げ精度をさらに向上することがで
きる。本発明の請求項3の方法では、研削に際しての酸
化膜との間の残厚を3〜8μmとするので、酸化膜のダ
メージがなく、かつ作業効率を一層高くすることができ
る。本発明の請求項4の方法では、酸化膜非溶解性のエ
ッチング液がフッ酸と硝酸と酢酸の混合溶液であるの
で、仕上げ精度を維持しながら作業効率を一層高くする
ことができる。本発明の請求項5の方法では、酸化膜溶
解性のエッチング液が濃度1〜10重量%のフッ酸であ
るので、前工程で露出した酸化膜が完全に除去され、し
かもウェーハ面にはダメージを与えることがない。
[Effect] The method for manufacturing the bonded SOI wafer of the present invention is
When manufacturing two bonded SOI wafers in which two silicon wafers are bonded together with an oxide film interposed therebetween and one of the silicon wafers is removed while leaving the active layer, the outer peripheral portion of the wafer to be the active layer of the bonded SOI wafer is , Grind from the surface opposite to the oxide film in the thickness direction to a portion where a residual thickness remains with the oxide film, and dip this ground bonded wafer in an oxide film insoluble etching solution. Since the exposed oxide film is removed by immersing it in an oxide film-soluble etchant after the etching until the oxide film is exposed, there is no contamination scratch of the silicon film layer due to particles, and damage to the unexposed part of the oxide film is prevented. In addition, the finishing accuracy of the chamfered portion is high and the working efficiency is high. Further, according to the method of claim 2 of the present invention, since the exposed oxide film is removed and then immersed in a silicon etching solution, the outer peripheral portion of the CVD polysilicon layer under the oxide film can be effectively removed and the entire chamfered surface can be removed. The damaged layer can be removed and the finishing accuracy can be further improved. According to the method of claim 3 of the present invention, since the residual thickness between the oxide film and the oxide film during grinding is set to 3 to 8 μm, the oxide film is not damaged and the working efficiency can be further enhanced. According to the method of claim 4 of the present invention, since the etching solution insoluble in the oxide film is a mixed solution of hydrofluoric acid, nitric acid and acetic acid, the working efficiency can be further enhanced while maintaining the finishing accuracy. In the method of claim 5 of the present invention, since the oxide film-soluble etching solution is hydrofluoric acid having a concentration of 1 to 10% by weight, the oxide film exposed in the previous step is completely removed, and the wafer surface is damaged. Never give.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(e)は順次、本発明の張り合わせS
OIウェーハの製法の一実施例における張り合わせウェ
ーハの加工段階を示す部分立断面図である。
1A to 1E sequentially show a bonding S of the present invention.
It is a fragmentary sectional view showing a processing step of a bonded wafer in one example of a manufacturing method of an OI wafer.

【図2】(a)は、従来の研削方法による張り合わせS
OIウェーハの製法例における張り合わせウェーハを示
す部分立断面図であり、(b)は、従来の研削後エッチ
ングを行う製法例における張り合わせウェーハを示す部
分立断面図である。
FIG. 2 (a) shows a pasting S by a conventional grinding method.
It is a partial elevation sectional view which shows the bonded wafer in the manufacturing method example of an OI wafer, and (b) is a partial vertical sectional view which shows the bonded wafer in the manufacturing method example which performs etching after the conventional grinding.

【符号の説明】[Explanation of symbols]

10…張り合わせウェーハ、11…活性ウェーハ、12
…支持ウェーハ、20…酸化膜、z…残厚。m…面取り
線。
10 ... Bonded wafer, 11 ... Active wafer, 12
... Support wafer, 20 ... Oxide film, z ... Remaining thickness. m ... Chamfer line.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 2枚のシリコンウェーハを酸化膜を介在
させて張り合わせ、一方のシリコンウェーハを活性層を
残して除去した張り合わせSOIウェーハを製造するに
際して、前記張り合わせSOIウェーハの活性層となる
側のウェーハの外周部を、酸化膜とは反対側の面から厚
み方向に、酸化膜との間に残厚を残す部位まで研削し、
この研削された張り合わせウェーハを酸化膜非溶解性の
エッチング液に浸漬して酸化膜が露出するまでエッチン
グした後、酸化膜溶解性のエッチング液に浸漬して露出
した酸化膜を除去することを特徴とする張り合わせSO
Iウェーハの製法。
1. When manufacturing a bonded SOI wafer in which two silicon wafers are bonded together with an oxide film interposed therebetween, and one silicon wafer is removed while leaving an active layer, the side of the bonded SOI wafer to be an active layer is manufactured. The outer peripheral portion of the wafer is ground from the surface opposite to the oxide film in the thickness direction to a portion where a residual thickness is left between the wafer and the oxide film,
The bonded wafers that have been ground are soaked in an oxide film-insoluble etching solution until the oxide film is exposed, and then immersed in an oxide film-soluble etching solution to remove the exposed oxide film. SO pasted together
I wafer manufacturing method.
【請求項2】 請求項1記載の張り合わせSOIウェー
ハを製造するに際して、前記張り合わせSOIウェーハ
の活性層となる側のウェーハの外周部を、酸化膜とは反
対側の面から厚み方向に、酸化膜との間に残厚を残す部
位まで研削し、この研削された張り合わせウェーハを酸
化膜非溶解性のエッチング液に浸漬して酸化膜が露出す
るまでエッチングした後、酸化膜溶解性のエッチング液
に浸漬して露出した酸化膜を除去し、次いでシリコンエ
ッチング液に浸漬することを特徴とする張り合わせSO
Iウェーハの製法。
2. When manufacturing the bonded SOI wafer according to claim 1, the outer peripheral portion of the wafer on the side which becomes the active layer of the bonded SOI wafer is an oxide film in a thickness direction from a surface opposite to the oxide film. After grinding to the part where a residual thickness is left between the substrate and the ground wafer, the ground wafer is soaked in an oxide film insoluble etchant and etched until the oxide film is exposed. Bonding SO characterized by immersing to remove the exposed oxide film and then immersing in a silicon etching solution
I wafer manufacturing method.
【請求項3】 上記各請求項の製法において、研削に際
しての酸化膜との間の残厚を3〜8μmとすることを特
徴とする張り合わせSOIウェーハの製法。
3. The method for manufacturing a bonded SOI wafer according to claim 1, wherein the remaining thickness between the oxide film and the oxide film during grinding is 3 to 8 μm.
【請求項4】 上記各請求項の製法において、酸化膜非
溶解性のエッチング液がフッ酸と硝酸と酢酸の混合溶液
であることを特徴とする張り合わせSOIウェーハの製
法。
4. The method for producing a bonded SOI wafer according to claim 1, wherein the oxide film-insoluble etching solution is a mixed solution of hydrofluoric acid, nitric acid and acetic acid.
【請求項5】 上記各請求項の製法において、酸化膜溶
解性のエッチング液が濃度1〜10重量%のフッ酸であ
ることを特徴とする張り合わせSOIウェーハの製法。
5. The method for manufacturing a bonded SOI wafer according to claim 5, wherein the oxide film-soluble etching solution is hydrofluoric acid having a concentration of 1 to 10% by weight.
JP20911792A 1992-08-05 1992-08-05 Manufacturing method of bonded SOI wafer Expired - Fee Related JP2719276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20911792A JP2719276B2 (en) 1992-08-05 1992-08-05 Manufacturing method of bonded SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20911792A JP2719276B2 (en) 1992-08-05 1992-08-05 Manufacturing method of bonded SOI wafer

Publications (2)

Publication Number Publication Date
JPH0661461A true JPH0661461A (en) 1994-03-04
JP2719276B2 JP2719276B2 (en) 1998-02-25

Family

ID=16567574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20911792A Expired - Fee Related JP2719276B2 (en) 1992-08-05 1992-08-05 Manufacturing method of bonded SOI wafer

Country Status (1)

Country Link
JP (1) JP2719276B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129484A1 (en) * 2005-06-01 2006-12-07 Shin-Etsu Handotai Co., Ltd. Process for manufacture of bonded wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129484A1 (en) * 2005-06-01 2006-12-07 Shin-Etsu Handotai Co., Ltd. Process for manufacture of bonded wafer
JP2006339330A (en) * 2005-06-01 2006-12-14 Shin Etsu Handotai Co Ltd Manufacturing method of laminated wafer
US9093498B2 (en) 2005-06-01 2015-07-28 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Also Published As

Publication number Publication date
JP2719276B2 (en) 1998-02-25

Similar Documents

Publication Publication Date Title
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US5756399A (en) Process for making semiconductor wafer
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
JPS5958827A (en) Semiconductor wafer and method and apparatus for manufacturing semiconductor wafer
KR19980703246A (en) Single-etch Stop Process for Fabrication of Silicon Insulator Wafers
US6113721A (en) Method of bonding a semiconductor wafer
JP3828176B2 (en) Manufacturing method of semiconductor wafer
JP5521582B2 (en) Manufacturing method of bonded wafer
JPH10223497A (en) Manufacture of laminated substrate
JP3352902B2 (en) Manufacturing method of bonded substrate
JP2662495B2 (en) Method for manufacturing bonded semiconductor substrate
JPH08107091A (en) Manufacture of soi substrate
JPH0917757A (en) Method of preliminarily shaping semiconductor substrate to polish it and its structure
JP2003163335A (en) Method for producing laminated wafer
JPH10209408A (en) Manufacture of soi substrate
JP2719276B2 (en) Manufacturing method of bonded SOI wafer
JPH03183130A (en) Manufacture of semiconductor substrate
JPH10335195A (en) Production of pasted board
JP2003142434A (en) Method of manufacturing mirror-surface wafer
JPH0389519A (en) Manufacture of semiconductor substrate
JP2011071283A (en) Lamination soi wafer and method for manufacturing the same
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JPH11260774A (en) Manufacture of laminated substrate
JPH0215628A (en) Manufacture of semiconductor wafer
JP3399179B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971028

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees