JPH0658209B2 - Coordinate measuring method and device - Google Patents

Coordinate measuring method and device

Info

Publication number
JPH0658209B2
JPH0658209B2 JP60049908A JP4990885A JPH0658209B2 JP H0658209 B2 JPH0658209 B2 JP H0658209B2 JP 60049908 A JP60049908 A JP 60049908A JP 4990885 A JP4990885 A JP 4990885A JP H0658209 B2 JPH0658209 B2 JP H0658209B2
Authority
JP
Japan
Prior art keywords
data
point
image data
image
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60049908A
Other languages
Japanese (ja)
Other versions
JPS61209315A (en
Inventor
俊治 村井
文夫 大友
仁志 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Topcon Corp
Original Assignee
Topcon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Topcon Corp filed Critical Topcon Corp
Priority to JP60049908A priority Critical patent/JPH0658209B2/en
Priority to EP86103221A priority patent/EP0197341B1/en
Priority to DE8686103221T priority patent/DE3687760T2/en
Priority to US06/838,577 priority patent/US4858157A/en
Publication of JPS61209315A publication Critical patent/JPS61209315A/en
Publication of JPH0658209B2 publication Critical patent/JPH0658209B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Measurement Of Optical Distance (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は座標測定方法及び装置、さらに詳しくは、物体
上の測定点の3次元座標あるいはステレオ画像中に任意
に設けた測定点の3次元座標を非接触で測定するための
方法及び装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a coordinate measuring method and apparatus, and more particularly to three-dimensional coordinates of a measuring point on an object or three-dimensional measuring points arbitrarily provided in a stereo image. A method and apparatus for contactlessly measuring coordinates.

〔従来技術〕[Prior art]

従来の非接触型の3次元座標測定方法の例としては、1
対のステレオ写真の双方において対応した測定点を抽出
し、この測定点の座標値から3次元座標値を算出する方
法が知られている。
As an example of the conventional non-contact type three-dimensional coordinate measuring method,
A method is known in which corresponding measurement points are extracted from both the pair of stereo photographs, and three-dimensional coordinate values are calculated from the coordinate values of the measurement points.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来の3次元座標の測定方法においては、測定点の
抽出に熟練と時間を要し、特に測定対象物の形状が複雑
で測定点が多い場合の疲労は多大であり、極めて非能率
的な作業が必要とされていた。
In the above-mentioned conventional three-dimensional coordinate measuring method, it takes a lot of skill and time to extract the measuring points, and especially when the shape of the object to be measured is complicated and the number of measuring points is large, the fatigue is great and it is extremely inefficient. Work was needed.

本発明は従来の3次元座標測定方法の上記問題に鑑みな
されたものであって、測定点の指定をステレオ画像デー
タの一方のみに入力し、他方のステレオ画像データにお
ける対応点は相関処理によって自動的に決められ何ら熟
練を要せず、容易に測定可能な座標測定方法及び装置を
提供することを目的とする。
The present invention has been made in view of the above problems of the conventional three-dimensional coordinate measuring method, in which the designation of the measurement point is input to only one of the stereo image data, and the corresponding point in the other stereo image data is automatically processed by the correlation processing. It is an object of the present invention to provide a coordinate measuring method and a device which can be easily measured without any special skill.

本発明は、また、測定点に対する対応点の抽出が正確に
行われなかった場合に測定点が測定対象物体から浮上り
あるいは沈んで観察され、誤った対応点の抽出(以下
「ミスマッチング」という)であるか否かのチェックを
容易とすることができる座標測定方法及び装置を提供す
ることを目的とする。
The present invention is also, when the extraction of the corresponding point to the measurement point is not performed accurately, the measurement point is observed floating up or sinking from the object to be measured, the extraction of an erroneous corresponding point (hereinafter referred to as "mismatching"). It is an object of the present invention to provide a coordinate measuring method and device capable of easily checking whether or not

本発明は、さらに、対応点を検出するために第1画像デ
ータに異なった幅のウィンドを設けこれに基づき第2画
像データに対する相関処理を施こすことにより画像デー
タの状況によらずミスマッチングの頻度が少なくかつ精
度よく対応点の抽出が行える座標測定方法及び装置を提
供することを目的とする。
The present invention further provides a window having a different width in the first image data to detect the corresponding points, and performs a correlation process on the second image data based on the window so that the mismatching can be performed regardless of the situation of the image data. An object of the present invention is to provide a coordinate measuring method and a device that can extract corresponding points with low frequency and high accuracy.

〔発明の構成〕[Structure of Invention]

本願の第1発明は、ステレオ画像を形成する第1画像デ
ータと第2画像データとを記憶する記憶部と、 第1の画像データに関して測定点が設定される設定部
と、 実体視以外の手段によって上記測定点に対する第2画像
データにおける対応点を求める対応点検出部と、 上記設定部からの測定点に関するデータに基づき上記第
1画像データに測定点マークデータを加え、上記対応点
検出部からの対応点のデータに基づき上記第2画像デー
タに対応点マークデータを加え出力するマーカ部と、 上記マーカ部の出力を受け測定点マークが加わった第1
画像と対応点マークが加わった第2画像とに基づきステ
レオ画像を形成する画像形成部と、 上記測定点のデータと、上記対応点検出部により求めら
れた対応点のデータとによって3次元データを求める演
算部とを有することを特徴とする座標測定装置である。
A first invention of the present application is a storage unit that stores first image data and second image data that form a stereo image, a setting unit that sets a measurement point for the first image data, and means other than stereoscopic vision. A corresponding point detecting unit that obtains a corresponding point in the second image data with respect to the measuring point, and a measuring point mark data is added to the first image data based on the data about the measuring point from the setting unit, and the corresponding point detecting unit A marker part for adding corresponding point mark data to the second image data based on the corresponding point data and outputting the same, and a first measuring point mark for receiving the output of the marker part.
An image forming unit that forms a stereo image based on the image and the second image to which the corresponding point mark is added, three-dimensional data is obtained by the measurement point data and the corresponding point data obtained by the corresponding point detection unit. A coordinate measuring apparatus having a calculating unit for obtaining.

本願の第2発明は、ステレオ画像を形成する第1画像デ
ータ及び第2画像データを記憶する第1ステップと、 第1画像データに測定点を設定する第2ステップと、 実体視以外の手段によって上記測定点に対応する第2画
像データにおける対応点を求める第3ステップと、 上記測定点に基づき上記第1画像データに測定点マーク
を付与し、上記対応点に基づき上記第2画像データに対
応点マークを付与する第4ステップと、 測定点マークが付与された第1画像データ及び対応点マ
ークが付与された第2画像データに基づき画像を形成す
る第5ステップと、 上記測定点データと上記対応点データとによって該測定
点の3次元データを演算する第6ステップとから成るこ
とを特徴とする座標測定方法である。
A second invention of the present application is that a first step of storing first image data and second image data forming a stereo image, a second step of setting a measurement point in the first image data, and means other than stereoscopic vision. A third step of obtaining a corresponding point in the second image data corresponding to the measuring point, a measuring point mark is added to the first image data based on the measuring point, and the second image data is handled based on the corresponding point. A fourth step of providing a point mark, a fifth step of forming an image based on the first image data having the measurement point mark and the second image data having the corresponding point mark, the measurement point data and the above And a sixth step of calculating three-dimensional data of the measurement point based on the corresponding point data.

〔発明の効果〕 本発明は上述の通り相関処理により対応点を抽出するよ
うに構成されるから、一方のステレオ画像データに測定
点を入力することにより自動的にかつ高精度に座標測定
を行うことができる利点を有する。また、本発明は、対
応点の抽出が不正確に行われた場合に測定対象物体像に
対して測定点像が浮上ったり沈んだり等して観察できる
から、対応点の抽出精度、すなわち測定精度を視覚的に
容易に確認できる利点を有する。さらに、本発明は、対
応点を抽出するための異なった幅のウィンドを設けるこ
とによりミスマッチングの頻度が少なくかつ精度よく対
応点の抽出が行える利点を有する。
[Effects of the Invention] Since the present invention is configured to extract corresponding points by the correlation processing as described above, coordinate measurement is automatically and highly accurately performed by inputting measurement points to one stereo image data. It has the advantage that it can. Further, the present invention, when the extraction of the corresponding points is performed inaccurately, the measurement point image can be observed with respect to the measurement target object image by floating or sinking, so the extraction accuracy of the corresponding points, that is, the measurement It has an advantage that the accuracy can be visually confirmed easily. Further, the present invention has an advantage that the frequency of mismatching can be reduced and the corresponding points can be accurately extracted by providing windows of different widths for extracting the corresponding points.

〔実施例〕〔Example〕

以下、本発明の実施例を、データ読取り系及び処理出力
系に分けて説明する。
The embodiments of the present invention will be described below separately for the data reading system and the processing output system.

(データ読取り系) データ読取り系100は、第1図に示すように、測定の
対象物体3の光学像を得るための光学系と該光学像を光
電式に検出する手段からなる検出部10と、検出部10
からデータを得てこれを処理する制御部20と、制御部
20により得られたデータを記憶する記憶部30とから
なる。
(Data Reading System) As shown in FIG. 1, the data reading system 100 includes an optical system for obtaining an optical image of the object 3 to be measured, and a detection unit 10 including means for photoelectrically detecting the optical image. , Detection unit 10
And a storage unit 30 for storing the data obtained by the control unit 20.

まず、対象物体3を考慮して、第1図に示すようにx、
y、z座標を定める。検出部10は、対象物体3の上方
位置に2つの対物レンズ105、106をx軸方向に並
べて配置し、さらに対物レンズ105、106による対
象物体3の結像位置にリニアCCD(電荷結合素子)1
03、104を、検出方向がx軸方向と平行となるよう
に配置する。CCD103、104、対物レンズ10
5、106はそれぞれ検出部(A)101及び検出部
(B)102を構成し、検出装置101、102は一体
となってパルスモータ107によってy軸方向に移動可
能である。
First, considering the target object 3, as shown in FIG. 1, x,
Determine y, z coordinates. The detection unit 10 arranges two objective lenses 105 and 106 above the target object 3 side by side in the x-axis direction, and further, a linear CCD (charge coupled device) at the imaging position of the target object 3 by the objective lenses 105 and 106. 1
03 and 104 are arranged so that the detection direction is parallel to the x-axis direction. CCD 103, 104, objective lens 10
Reference numerals 5 and 106 respectively form a detection unit (A) 101 and a detection unit (B) 102, and the detection devices 101 and 102 can be integrally moved by a pulse motor 107 in the y-axis direction.

検出装置101、102の間には、対物レンズ109、
パターンフィルム110及び光源111からなる照明ユ
ニット108が配置される。照明ユニット108は対象
物体3の表面に模様がない場合に、その表面に格子状、
ストライプ状、あるいは濃度や周期に係るランダムパタ
ーンを投影するために使用される。
Between the detection devices 101 and 102, the objective lens 109,
An illumination unit 108 including a pattern film 110 and a light source 111 is arranged. The illumination unit 108 has a grid pattern on the surface of the target object 3 when there is no pattern on the surface.
It is used to project a stripe pattern or a random pattern relating to density or period.

一方、制御部20及び記憶部30は以下のように構成さ
れる。すなわち、まず、制御部20は、検出部(A)1
01及び検出部(B)102からの信号をデジタル信号
に変換するA/D変換器(A)121及びA/D変換器
(B)122、後述のRAM123、124が一走査分
のデジタル信号を記憶する時にRAM123、124の
アドレスを管理するカウンタ125、一走査中の最大信
号を検出する最大値検出部(A)127及び最大値検出
部(B)126、CCD103、104の制御と各部の
タイミングをとるタイミングパルスを発生するタイミン
グパルス発生部128とを包含する。
On the other hand, the control unit 20 and the storage unit 30 are configured as follows. That is, first, the control unit 20 determines the detection unit (A) 1
01 and A / D converter (A) 121 and A / D converter (B) 122 for converting the signals from the detection unit (B) 102 into digital signals, and RAMs 123 and 124, which will be described later, convert digital signals for one scan. A counter 125 that manages the addresses of the RAMs 123 and 124 when storing, control of the maximum value detection unit (A) 127 and maximum value detection unit (B) 126 that detects the maximum signal during one scan, control of the CCDs 103 and 104, and the timing of each unit. And a timing pulse generator 128 that generates a timing pulse that takes

記憶部30は、一走査分のデジタル信号を記憶するRA
M(A)123、RAM(B)124、及び全走査分の
データを記憶するディスク2からなる。
The storage unit 30 stores an RA for storing digital signals for one scan.
It is composed of an M (A) 123, a RAM (B) 124, and a disk 2 that stores data for all scans.

タイミングパルス発生部128は、A/D変換器12
1、122へ信号線ASを通してA/D変換スタートの
パルス信号を出力し、一方A/D変換器121、122
からA/D変換終了信号を信号線AEA、AEBを通し
て受取る。タイミングパルス発生部128は、A/D変
換器121、122の両方からA/D変換終了信号を受
取ると、信号線T1を通してCCD103、104へ出
力されるクロック信号T1(S)(第3図参照)を
“0”から“1”あるいは“1”から“0”に変換し、
CCD103、104をそれぞれ1ビットだけシフトさ
せ、再びA/D変換スタートのパルス信号をA/D変換
器121、122へ出力する。すなわち、タイミングパ
ルス発生部128とA/D変換器121、122によっ
て発振ループが形成され、該発振ループの作動によりC
CD103、104の走査が実行され、その出力信号は
それぞれA/D変換器121、122によってデジタル
信号に変換されてRAM123、124に入力される。
The timing pulse generator 128 includes the A / D converter 12
A pulse signal for starting the A / D conversion is output to the first and second 122 through the signal line AS, while the A / D converters 121 and 122 are output.
From the A / D conversion end signal is received through the signal lines AEA and AEB. When the timing pulse generator 128 receives the A / D conversion end signals from both the A / D converters 121 and 122, it outputs the clock signal T1 (S) to the CCDs 103 and 104 through the signal line T1 (see FIG. 3). ) Is converted from “0” to “1” or “1” to “0”,
The CCDs 103 and 104 are respectively shifted by 1 bit, and the pulse signal for starting the A / D conversion is output again to the A / D converters 121 and 122. That is, an oscillation loop is formed by the timing pulse generator 128 and the A / D converters 121 and 122, and the operation of the oscillation loop causes C
The scanning of the CDs 103 and 104 is executed, and the output signals thereof are converted into digital signals by the A / D converters 121 and 122, and are input to the RAMs 123 and 124.

タイミングパルス発生部128は、また、主制御部1か
らデータ線TCを通して周期データを受取る。タイミン
グパルス発生部128の内部には、信号線T1を通して
出力されるデジタル信号をクロック信号T1(S)(第
3図参照)として計数し、上記周期データに基づいて1
サイクルするカウンタが含まれており、1サイクルする
ごとに信号線T2を通してCCD103、104にタイ
ミングパルス信号T2(S)(第3図参照)を1パルス
出力する。ところで、CCD103、104は蓄積効果
形であり、蓄積時間を制御することにより出力信号の大
きさを変えることができ、信号線T2を通してCCD1
03、104へ出力されるタイミングパルス信号T2
(S)はこの蓄積時間の制御を行うためのものである。
The timing pulse generator 128 also receives periodic data from the main controller 1 through the data line TC. Inside the timing pulse generator 128, the digital signal output through the signal line T1 is counted as a clock signal T1 (S) (see FIG. 3), and 1 is calculated based on the cycle data.
A cycle counter is included, and one pulse of the timing pulse signal T2 (S) (see FIG. 3) is output to the CCDs 103 and 104 through the signal line T2 every one cycle. By the way, the CCDs 103 and 104 are of the accumulation effect type, and the magnitude of the output signal can be changed by controlling the accumulation time.
Timing pulse signal T2 output to 03 and 104
(S) is for controlling this accumulation time.

タイミングパルス発生部128は、さらに、主制御部1
から信号線Sを通して読取りスタート信号S(S)(第
3図参照)を受取る。タイミングパルス発生部128
は、読取りスタート信号S(S)を受取りかつタイミン
グパルス信号T2(S)をCCD103、104へ出力
すると、クロック信号T1(S)と同期した書込み信号
T3(S)(第3図参照)を信号線T3を通してカウン
タ125へ出力し、一方パルス信号T3(S)の発生は
カウンタ125から信号線Eを通して入力される後述の
読取り終了信号E(S)(第3図参照)を受取ることに
より停止させられる。
The timing pulse generator 128 further includes a main controller 1
From the signal line S to receive the read start signal S (S) (see FIG. 3). Timing pulse generator 128
Receives the read start signal S (S) and outputs the timing pulse signal T2 (S) to the CCDs 103 and 104, the write signal T3 (S) (see FIG. 3) synchronized with the clock signal T1 (S) is signaled. The pulse signal T3 (S) is output through the line T3 to the counter 125, while the generation of the pulse signal T3 (S) is stopped by receiving the reading end signal E (S) (see FIG. 3) which will be described later and is input through the signal line E from the counter 125. To be

カウンタ125は主制御部1から信号線Sを通して読取
りスタート信号S(S)を受取ることによってリセット
され、その後書込み信号T3(S)を計数する。カウン
タ125によるこの計数値はCCD103、104のア
ドレス値を示し、アドレスデータ線ADRを通してRA
M123、124へ出力される。カウンタ125は、計
数値が所定数、例えばCCD103、104のビット数
に達すると、信号線Eを通して読取り終了信号E(S)
をタイミングパルス発生部128及び主制御部1へ出力
する。RAM123、124は、書込み信号T3(S)
によってカウンタ125の計数値に従ったアドレス位置
にA/D変換器121、122からの出力データを書込
む。
The counter 125 is reset by receiving the read start signal S (S) from the main controller 1 through the signal line S, and then counts the write signal T3 (S). This count value by the counter 125 indicates the address value of the CCD 103, 104, and RA through the address data line ADR.
It is output to M123 and M124. When the count value reaches a predetermined number, for example, the number of bits of the CCDs 103 and 104, the counter 125 sends a read end signal E (S) through the signal line E.
To the timing pulse generator 128 and the main controller 1. The RAMs 123 and 124 have write signals T3 (S).
The output data from the A / D converters 121 and 122 is written at the address position according to the count value of the counter 125.

最大値検出部126、127はそれぞれ比較器とラッチ
から成り、読取りスタート信号S(S)により上記ラッ
チがリセットされ、その後A/D変換器121、122
からのデータが該ラッチ内にあるデータよりも大きけれ
ば、A/D変換器121、122から出力されているデ
ータにラッチの内容が書込み信号T3(S)により置換
えられる。すなわち、上記ラッチは、一走査の読取りが
終了した時点で、該読取りデータの最大値(Amax)、
(Bmax)が保持される。この最大値(Amax)、(Bma
x)は、主制御部1より信号線ME1、ME2を通して
出力される制御信号を受取ることにより、データ線DA
Tを通して主制御部1に出力される。
The maximum value detectors 126 and 127 are each composed of a comparator and a latch, and the latch is reset by the read start signal S (S), and then the A / D converters 121 and 122.
If the data from the latch is larger than the data in the latch, the contents of the latch are replaced by the write signal T3 (S) with the data output from the A / D converters 121 and 122. That is, the latch has the maximum value (Amax) of the read data at the time when the reading of one scan is completed,
(Bmax) is held. This maximum value (Amax), (Bma
x) receives the control signal output from the main control unit 1 through the signal lines ME1 and ME2, and thereby the data line DA
It is output to the main control unit 1 through T.

マイクロコンピュータあるいはパーソナルコンピュータ
によって形成される主制御部1は、測定が開始すると、
最初に周期データをデータ線TCを通してタイミングパ
ルス発生部128に送り、次に読取りスタート信号S
(S)を信号線Sを同じくタイミングパルス発生部12
8に送る。タイミングパルス発生部128は、上述した
ように、上記入力によりCCD103、104の蓄積時
間を制御し、CCD103、104からの一走査分の出
力信号はRAM123、124に書込まれ、また一走査
における出力信号の最大値(Amax)、(Bmax)が最大
値検出部126、127によって検出される。
The main control unit 1 formed by a microcomputer or a personal computer, when measurement starts,
First, the cycle data is sent to the timing pulse generator 128 through the data line TC, and then the read start signal S
(S) is the same as the signal line S and the timing pulse generator 12
Send to 8. As described above, the timing pulse generator 128 controls the storage time of the CCDs 103 and 104 by the above input, and the output signals for one scan from the CCDs 103 and 104 are written in the RAMs 123 and 124, and the output for one scan is output. The maximum values (Amax) and (Bmax) of the signal are detected by the maximum value detection units 126 and 127.

主制御部1は、さらに、上述したようにカウンタ125
から読取り終了信号E(S)を受取ると、制御信号を信
号線ME1、ME2を通して最大値検出部126、12
7に出力し、データ線DATを通して上記最大値(Ama
x)、(Bmax)を主制御部1に入力させる。ここで、も
し、最大値(Amax)、(Bmax)の大きい方のデータが
所定の範囲内に含まれていない場合、すなわちCCD1
03、104の出力が低過ぎる場合には、上記周期デー
タを加減して再度読取りスタート信号S(S)をタイミ
ングパルス発生部128へ出力して読取りデータを取直
す。一方、上記最大値(Amax)、(Bmax)の大きい方
のデータが所定の範囲内に含まれている場合には、主制
御部1は、RAM123、124に記憶されている一対
の一走査分の画像データ(A)、(B)を、アドレスデ
ータ線ADRと読取り信号線RR1、RR2とを通して
RAM123、124を制御することにより、データ線
DATを通して制御部1に移し、ディスク2に入力させ
る。主制御部1はその後、信号線MTを通してパルスモ
ータ107を駆動して、検出部101、102をy軸方
向に移動させて、再びx軸方向について走査がなされ
る。このようにして、対象物体3についてx、y軸に関
する画像データ(A)、(B)がディスク2に記憶され
る。
The main controller 1 further includes the counter 125 as described above.
When the reading end signal E (S) is received from the maximum value detecting units 126 and 12 through the signal lines ME1 and ME2.
7 and outputs the maximum value (Ama) through the data line DAT.
x) and (Bmax) are input to the main controller 1. Here, if the data having the larger maximum value (Amax) or (Bmax) is not included in the predetermined range, that is, the CCD 1
If the outputs of 03 and 104 are too low, the cycle data is adjusted and the read start signal S (S) is output again to the timing pulse generator 128 to read the read data again. On the other hand, when the data having the larger maximum value (Amax) or (Bmax) is included in the predetermined range, the main controller 1 controls the pair of one scans stored in the RAMs 123 and 124. The image data (A) and (B) are transferred to the control unit 1 through the data line DAT by controlling the RAMs 123 and 124 through the address data line ADR and the read signal lines RR1 and RR2 and input to the disk 2. After that, the main controller 1 drives the pulse motor 107 through the signal line MT to move the detectors 101 and 102 in the y-axis direction, and scanning is performed again in the x-axis direction. In this way, the image data (A) and (B) regarding the x and y axes of the target object 3 are stored in the disc 2.

(処理出力系) 処理出力系200は、第2図に示すように、ディスク2
に記憶された一対の画像データ(A)、(B)から、対
象物体3の画像をモニタTV254上に交互に表示し、
これを左右交互に開閉するシャッターを有する分離用メ
ガネ259によって観察して対象物体画像を立体視する
とともに、対象物体3上の任意の測定点のx、y、z軸
の座標を演算して表示する。
(Processing Output System) The processing output system 200, as shown in FIG.
Images of the target object 3 are alternately displayed on the monitor TV 254 from the pair of image data (A) and (B) stored in
The target object image is stereoscopically observed by observing this with the separation glasses 259 having shutters that open and close alternately to the left and right, and the coordinates of the x, y, and z axes of an arbitrary measurement point on the target object 3 are calculated and displayed. To do.

処理出力系200は、第2図に示すように、ステレオ画
像を形成する画像データ(A)、(B)を記憶する記憶
部210と、画像データ(A)における測定点を設定す
る測定点設定部220と、上記測定点に対する画像デー
タ(B)における対応点を相関処理によって求める相関
部230と、設定部220によって設定された測定点に
基づいて画像データ(A)に測定点マークデータを加
え、かつ相関部230からの対応点に基づいて画像デー
タ(B)に対応点マークデータを加えて出力するマーカ
部240と、マーカ部240から出力された上記測定点
マークデータを含む画像データ(A)と上記対応点マー
クデータを含む画像データ(B)によって画像を形成す
る画像形成部250と、上記測定点マークデータと上記
対応点マークデータから測定点を表示する表示部260
とから構成される。上記構成の処理出力系200は主制
御装置によって制御され、主制御部1は、所望の制御を
行うように入力装置4と接続される。
As shown in FIG. 2, the processing output system 200 includes a storage unit 210 that stores image data (A) and (B) that form a stereo image, and a measurement point setting that sets measurement points in the image data (A). A unit 220, a correlation unit 230 that obtains corresponding points in the image data (B) with respect to the measurement points by a correlation process, and adds measurement point mark data to the image data (A) based on the measurement points set by the setting unit 220. And a marker unit 240 that adds the corresponding point mark data to the image data (B) based on the corresponding points from the correlation unit 230 and outputs the image data (A) including the measurement point mark data output from the marker unit 240. ) And the image data (B) including the corresponding point mark data, an image forming unit 250 that forms an image, the measurement point mark data, and the corresponding point mark data. Display unit 260 for displaying et measuring point
Composed of and. The processing output system 200 having the above configuration is controlled by the main controller, and the main controller 1 is connected to the input device 4 so as to perform desired control.

画像形成部250の映像信号制御部252は、カウンタ
等により構成された発振器251の出力信号をクロック
信号として水平同期信号H、垂直同期信号V及びブラン
キング信号BをモニタTV254に出力し、また記憶部
210の映像メモリVRAM(A)213、映像メモリ
VRAM(B)214の画像データをモニタTV254
上の所定位置に表示するためのアドレスデータをアドレ
スデータ線ADVを通してVRAM213、214に出
力する。そして、映像信号制御部252は、主制御部1
から信号線VCEを通して出力される禁止信号が入力さ
れるとアドレスデータをVRAM(A)214、(B)
214に出力することを停止するが、それ以外の時には
常にアドレスデータをVRAM(A)213、(B)2
14に繰返して出力している。なお、主制御部1は、入
力装置4によってディスク2にある画像データのうち所
望とする領域の画像データをVRAM(A)213、
(B)214に入力する。
The video signal control unit 252 of the image forming unit 250 outputs the horizontal synchronizing signal H, the vertical synchronizing signal V, and the blanking signal B to the monitor TV 254 by using the output signal of the oscillator 251 including a counter or the like as a clock signal, and stores the same. The image data in the video memory VRAM (A) 213 and the video memory VRAM (B) 214 of the unit 210 are monitored by the monitor TV 254.
The address data for displaying at the upper predetermined position is output to the VRAMs 213 and 214 through the address data line ADV. Then, the video signal control unit 252 includes the main control unit 1
When the inhibit signal output from the signal line VCE is input from the VRAM (A) 214, (B)
It stops outputting to 214, but at other times, it always outputs the address data to VRAM (A) 213, (B) 2
It is repeatedly output to 14. The main control unit 1 uses the input device 4 to display the image data of a desired area among the image data on the disk 2 in the VRAM (A) 213,
(B) Input into 214.

VRAM213、214の出力データは、マーカ部24
0のマーカ(A)242、マーカ(B)244を介して
画像形成部250の切換器256に入力される。切換器
256は映像信号制御部252の垂直同期信号Vがフリ
ップフロップ258を通して1/2に分周された周波数の
信号を入力され、これに基づいてマーカ(A)242、
(B)244からの出力を交互に切換えてブランキング
257に出力する。従って、モニタTV254は、切換
器256のこの切換え作動により画像データ(A)、
(B)による対象物体像を交互に表示することになる。
The output data of the VRAMs 213 and 214 is the marker section 24.
It is input to the switch 256 of the image forming unit 250 via the marker (A) 242 and the marker (B) 244 of 0. The switch 256 receives a signal of a frequency obtained by dividing the vertical synchronizing signal V of the video signal controller 252 by half through the flip-flop 258, and based on this, a marker (A) 242,
(B) The output from 244 is alternately switched and output to the blanking 257. Therefore, the monitor TV 254 receives the image data (A) by the switching operation of the switch 256.
The target object image of (B) is displayed alternately.

ブランキング部257は、映像信号制御部252から出
力されるブランキング信号BによってモニタTV254
の帰線時に画像データの出力を停止し、その他の時は切
換器256の出力をD/A変換器258に出力する。D
/A変換器258はブランキング部257からのデジタ
ル画像データ信号をアナログ信号に変換してモニタTV
254に出力する。
The blanking unit 257 uses the blanking signal B output from the video signal control unit 252 to monitor the TV 254.
The output of the image data is stopped at the time of the return of the line, and at other times, the output of the switch 256 is output to the D / A converter 258. D
The A / A converter 258 converts the digital image data signal from the blanking unit 257 into an analog signal and monitors the TV.
Output to 254.

測定者がモニタTV254を観察するときに使用する分
離用メガネ259は、液晶等によって作られた光学シャ
ッタを左右メガネレンズ枠用に設け、該光学シャッタ
を、フリップフロップ258の出力により、モニタTV
254上の切換え画像に同期させて左右交互に開閉させ
ることにより、画像データ(A)、(B)による対象物
体像をそれぞれ測定者の左右眼により観察させて対象物
体3の立体視を可能にする。
The separation glasses 259 used when the measurer observes the monitor TV 254 are provided with an optical shutter made of liquid crystal or the like for the left and right eyeglass lens frames, and the optical shutter is provided by the output of the flip-flop 258.
By alternately opening and closing the right and left in synchronization with the switching image on 254, the target object image based on the image data (A) and (B) is observed by the left and right eyes of the measurer, respectively, and the stereoscopic view of the target object 3 is enabled. To do.

測定点設定部220はモニタTV254上における測定
点を設定するために座標xP、yPを入力するためのもの
であり、測定点の座標を入力するタブレット又はキィー
221の出力は設定部222に入力される。設定部22
2は入力された測定点座標xP、yPを記憶してこれを後
述の比較器に出力するとともに、座標xPに関してあら
かじめ入力されているウィンド定数±ωを加えて、(x
P+ω)、(xP−ω)をそれぞれ比較器(xP±ω)2
24に出力する。
The measurement point setting unit 220 is for inputting the coordinates x P , y P for setting the measurement point on the monitor TV 254, and the output of the tablet or key 221 for inputting the coordinates of the measurement point is input to the setting unit 222. Is entered. Setting unit 22
2 stores the input measurement point coordinates x P , y P and outputs them to a comparator described later, and adds a window constant ± ω input in advance for the coordinate x P to obtain (x
P + ω), (x P -ω) each comparator (x P ± ω) 2
To 24.

後述する相関器においては画像データ(A)における測
定点近傍のデータ列に対し類似したデータ列を画像デー
タ(B)から抽出するものであるからウィンド定数(±
ω)はこの時のデータ列長を規制するものである。
In the correlator described later, a data string similar to the data string in the vicinity of the measurement point in the image data (A) is extracted from the image data (B), so the window constant (±
ω) regulates the data string length at this time.

比較器(xP±ω)224は、映像信号制御部252か
らのアドレスデータと設定部222からのウィンド定数
信号(xP+ω)、(xP−ω)とを受取り、x軸方向に
関するアドレスデータが(xP+ω)と(xP−ω)との
間にある時に出力信号を発生する。比較器(yP)22
6は映像信号制御部252からのアドレスデータと設定
部222からの座標yPとを受取り、y軸方向に関する
アドレスデータがyPと一致した時に出力信号を発生す
る。
The comparator (x P ± ω) 224 receives the address data from the video signal control unit 252 and the window constant signals (x P + ω) and (x P −ω) from the setting unit 222, and receives the address in the x-axis direction. The output signal is generated when the data is between (x P + ω) and (x P −ω). Comparator (y P ) 22
6 receives the address data from the video signal control unit 252 and the coordinate y P from the setting unit 222, and generates an output signal when the address data in the y-axis direction matches y P.

相関部230のAND回路232は比較器(xP±ω)
224及び比較器yP226の出力信号の両方を受ける
と出力を発生する。相関器234は発振器251の出力
信号を端子CLを通してクロック信号として受取り、端
子AにAND回路232の出力信号が入力している時に
はVRAM(A)213からの出力データを端子DAを
通して入力される。一方、端子Bに比較器yP226の
出力信号が入力している時にはVRAM(B)214か
らの出力データを端子DBを通して入力される。すなわ
ち、相関器234には、相関用データとしてVRAM
(A)213に記憶されている座標yPの行の“xP±
ω”の範囲の画像データと、VRAM(B)214に記
憶されている座標yPの行の一走査分の画像データとが
入力される。相関器234は、端子DBから入力した一
走査分の画像データの中から端子DAから入力した(x
P±ω)の画像データに類似した画像データの部分を検
出して、この部分の位置に係る位置信号いいかえると座
標xOに対応する対応点の座標xP′を出力する。相関器
234の構成の詳細は後述する。
The AND circuit 232 of the correlator 230 is a comparator (x P ± ω)
When it receives both the output signal of 224 and the comparator y P 226, it produces an output. The correlator 234 receives the output signal of the oscillator 251 as a clock signal via the terminal CL, and when the output signal of the AND circuit 232 is input to the terminal A, the output data from the VRAM (A) 213 is input via the terminal DA. On the other hand, when the output signal of the comparator y P 226 is input to the terminal B, the output data from the VRAM (B) 214 is input via the terminal DB. That is, the correlator 234 stores VRAM as correlation data.
(A) “x P ±” in the row of coordinate y P stored in 213
The image data in the range of ω ″ and the image data for one scan of the row of the coordinate y P stored in the VRAM (B) 214 are input. The correlator 234 is for one scan input from the terminal DB. Image data of (x
A portion of the image data similar to the image data of ( P ± ω) is detected, and in other words, the position signal relating to the position of this portion is output, and the coordinate x P ′ of the corresponding point corresponding to the coordinate x O is output. Details of the configuration of the correlator 234 will be described later.

相関部230の比較器(xP)238は、設定部222
から入力されるデータxPの信号と、映像信号制御部2
52からx軸方向のアドレスデータ信号とを受取り、両
者が一致した時に出力を発生してこれをマーカ部240
のマーカ(A)242に出力する。マーカ(A)242
は比較器(yP)226と比較器(xP)238の両方か
ら出力信号が入力されると、VRAM(A)213から
の出力データをマークデータ、例えば画像データの最大
値が16進数で“FF”より小さい時はマークデータを
“FF”に置換えて出力する。すなわち、VRAM
(A)213からの画像データ(A)は測定点を示すマ
ークデータの入った画像データ(A)となってマーカ
(A)242から出力される。
The comparator (x P ) 238 of the correlator 230 has a setting unit 222.
Data x P signal input from the video signal controller 2
An address data signal in the x-axis direction is received from 52, an output is generated when the two coincide with each other, and this is output by the marker unit 240.
To the marker (A) 242. Marker (A) 242
When output signals are input from both the comparator (y P ) 226 and the comparator (x P ) 238, the output data from the VRAM (A) 213 is marked data, for example, the maximum value of the image data is hexadecimal. When it is smaller than "FF", the mark data is replaced with "FF" and output. That is, VRAM
The image data (A) from the (A) 213 becomes the image data (A) containing the mark data indicating the measurement point and is output from the marker (A) 242.

比較器(xP′)236は、相関器234から出力され
る座標xPに対応した対応点の座標xP′の信号と、映像
信号制御部252からx軸方向のアドレスデータ信号を
受取り、両者が一致した時に出力を発生してこれをマー
カ(B)244に出力する。マーカ(B)244は、比
較器(yP)226と比較器(xP′)236に接続さ
れ、両比較器226、236の出力が入力されると、V
RAM(B)214からの出力データをマークデータに
置換えて出力する。すなわち、VRAM(B)214か
らの画像データ(B)は対応点を示すマークデータの入
った画像データ(B)としてマーカ(B)244から出
力される。
The comparator (x P ′) 236 receives the signal of the coordinate x P ′ of the corresponding point corresponding to the coordinate x P output from the correlator 234 and the address data signal in the x-axis direction from the video signal control unit 252, When they match, an output is generated and output to the marker (B) 244. The marker (B) 244 is connected to the comparator (y P ) 226 and the comparator (x P ′) 236, and when the outputs of both comparators 226 and 236 are input, V
The output data from the RAM (B) 214 is replaced with mark data and output. That is, the image data (B) from the VRAM (B) 214 is output from the marker (B) 244 as the image data (B) containing the mark data indicating the corresponding points.

マーカ(A)243、(B)244から出力されたマー
クデータを含む画像データ(A)、(B)は、切換器2
56、ブランキング257、D/A変換器258を介し
てモニタTV254に入力されて、モニタTV254に
対象物体像として表示され、該対象物体像は分離用メガ
ネ259を通して立体的に観察される。この時、もし上
述の相関処理結果が正しくなければ、測定点のマークは
対象物体像の表面から浮上るか又は沈んで観察されるこ
とになるから、該マークを観察することにより相関処理
の正否を判別することができる。
The image data (A) and (B) including the mark data output from the markers (A) 243 and (B) 244 are switched by the switch 2
56, the blanking 257, and the D / A converter 258 are input to the monitor TV 254 and displayed as a target object image on the monitor TV 254. The target object image is stereoscopically observed through the separation glasses 259. At this time, if the above-mentioned correlation processing result is not correct, the mark at the measurement point will be observed as floating or sinking from the surface of the target object image. Can be determined.

一方、測定点の座標(X,Y,Z)を計算するための表
示部260は、演算部(Y)262及び演算部(X,
Z)264を包含する。演算部(Y)262は設定部2
22からの座標yPの信号を受け、Y=αyP+YOを演
算する。ここで、αはパルスモータ107によるY軸方
向の移動ピッチを示し、YOは対象物体3を置く台に任
意に定められた原点に対するVRAM(A)213の基
準アドレス(例えば、x=0、y=0)Y軸方向の位置
を示す。
On the other hand, the display unit 260 for calculating the coordinates (X, Y, Z) of the measurement point includes a calculation unit (Y) 262 and a calculation unit (X,
Z) 264. The calculation unit (Y) 262 is the setting unit 2
The signal of the coordinate y P from 22 is received, and Y = αy P + Y O is calculated. Here, α represents a movement pitch in the Y-axis direction by the pulse motor 107, and Y O is a reference address of the VRAM (A) 213 with respect to an origin arbitrarily set on the table on which the target object 3 is placed (for example, x = 0, y = 0) Indicates the position in the Y-axis direction.

演算部(X,Z)264は、設定部222から座標xP
の信号と相関器232からの座標xP′の信号を受取
り、 の演算を行い、X,Zの値を出力する。ここで、βはC
CD103、104の素子間隔であり、第4図に示す如
くL1,L2はCCD103、104の左端からレンズ1
05、106の中心O1、O2までのそれぞれの距離、L
はレンズ中心O1、O2の距離、fはレンズ105、10
6とCCD103、104との距離、X0,Z0は座標系
X、Y、Zの原点に対するO1のX座標、Z座標であ
る。
The calculation unit (X, Z) 264 receives the coordinates x P from the setting unit 222.
And the signal of coordinate x P ′ from the correlator 232, And outputs the X and Z values. Where β is C
It is the element spacing of the CDs 103 and 104, and as shown in FIG. 4, L 1 and L 2 are from the left end of the CCDs 103 and 104 to the lens 1
Distances to the centers O 1 and O 2 of 05 and 106, L
Is the distance between the lens centers O 1 and O 2 , and f is the lens 105, 10
The distance between the CCD 6 and the CCDs 103 and 104, X 0 and Z 0, are the X and Z coordinates of O 1 with respect to the origin of the coordinate system X, Y and Z.

(1)、(2)式は次に示す(3)〜(8)の関係式から得られる。Equations (1) and (2) are obtained from the following relational equations (3) to (8).

なお、座標(X、Y、Z)の演算は、データyP、xP
P′を主制御部1を構成するマイクロコンピュータ又
はパーソナルコンピュータに入力して演算させてもよ
い。
The calculation of the coordinates (X, Y, Z) is performed by using the data y P , x P ,
Alternatively, x P ′ may be input to a microcomputer or a personal computer forming the main control unit 1 to be operated.

(相関器) 次に、上述の相関器234について説明する。相関器の
原理としては、絶対差法と相関係数法がある。絶対差法
は、 において、xP′を順次変化させ、G1が最小となる
P′を求める方法である。一方、相関係数法は、 において、xP′を順次変化させ、G2が最も“1”に近
づいた時のxP′を求める方法である。ここでAxP、B
P′は平均値を意味する。
(Correlator) Next, the above correlator 234 will be described. The principle of the correlator includes an absolute difference method and a correlation coefficient method. The absolute difference method is In this method, x P ′ is sequentially changed to find x P ′ that minimizes G 1 . On the other hand, the correlation coefficient method In this method, x P ′ is sequentially changed to find x P ′ when G 2 is closest to “1”. Where Ax P , B
x P ′ means the average value.

以下に、上記絶対差法による相関器234の構成につい
て、第5図を参照して説明する。AND回路232の出
力が入力する端子Aは、AND回路301及び切換器3
04に接続され、比較器(yP)226の出力が入力す
る端子Bは、カウンタ(1)307のリセット端子RS
T、AND回路308、RAM305及びインバータ3
06に接続される。VRAM(A)213の出力が入力
する端子DAは切換器304に接続され、VRAM
(B)214の出力が入力する端子DBはRAM305
に接続される。発振器251の出力が入力する端子CL
はカウンタ(1)307のクロック端子CL、AND回路
301、302、RAM305、累積加算器(1)、(2)3
14、315に接続される。
The configuration of the correlator 234 based on the absolute difference method will be described below with reference to FIG. The terminal A to which the output of the AND circuit 232 is input is the AND circuit 301 and the switch 3
04, and the terminal B to which the output of the comparator (y P ) 226 is input is the reset terminal RS of the counter (1) 307.
T, AND circuit 308, RAM 305, and inverter 3
06 is connected. The terminal DA to which the output of the VRAM (A) 213 is input is connected to the switch 304 and
(B) The terminal DB to which the output of 214 is input is the RAM 305.
Connected to. Terminal CL to which the output of the oscillator 251 is input
Is a clock terminal CL of the counter (1) 307, AND circuits 301, 302, RAM 305, cumulative adders (1), (2) 3
14 and 315.

カウンタ(1)307の出力端子は、カウンタ(2)309、
累積加算器(1)314、最小値検出器317、累積加算
器(2)315、さらに加算器310及び比較器320に
接続される。AND回路308の出力端子はカウンタ
(2)309に接続される。インバータ306の出力端子
はAND回路302及び遅延素子322に接続され、A
ND回路301、302の出力はシフトレジスタ303
に入力される。切換器304の出力はシフトレジスタ3
03に入力され、シフトレジスタ303の出力は切換器
304及び減算器312に入力される。
The output terminal of the counter (1) 307 is the counter (2) 309,
It is connected to the cumulative adder (1) 314, the minimum value detector 317, the cumulative adder (2) 315, and the adder 310 and the comparator 320. The output terminal of the AND circuit 308 is a counter
(2) Connected to 309. The output terminal of the inverter 306 is connected to the AND circuit 302 and the delay element 322,
The outputs of the ND circuits 301 and 302 are shift registers 303.
Entered in. The output of the switch 304 is the shift register 3
03, and the output of the shift register 303 is input to the switch 304 and the subtractor 312.

カウンタ(2)309の出力は加算器(1)310及び加算器
(2)323に入力され、加算器(1)310の出力はRAM
305及び比較器(END)311に入力される。比較
器(END)311の出力はカウンタ(2)309及びA
ND回路321に入力され、AND回路321には遅延
素子322の出力も入力される。
The output of the counter (2) 309 is the adder (1) 310 and the adder
(2) Input to 323, output of adder (1) 310 is RAM
305 and the comparator (END) 311. The output of the comparator (END) 311 is the counter (2) 309 and A.
The output of the delay element 322 is also input to the AND circuit 321.

一方、RAM305の出力は減算器312、絶対値演算
器313を介して累積加算器(1)314及び累積加算器
(2)315に入力される。累積加算器(1)314及び累積
加算器(2)315の出力は合成器316に入力され、合
成器316の出力は最小値検出器317に入力される。
AND回路321の出力はラッチ319及び最小値検出
器317に入力される。さらに、加算器(2)の出力はア
ドレスラッチ318を介してラッチ319に入力され、
アドレスラッチ318には最小値検出器317の出力が
入力される。ラッチ319の出力は相関器234の出力
となる。
On the other hand, the output of the RAM 305 is passed through a subtractor 312 and an absolute value calculator 313 to a cumulative adder (1) 314 and a cumulative adder.
(2) Input to 315. The outputs of the cumulative adder (1) 314 and the cumulative adder (2) 315 are input to the combiner 316, and the output of the combiner 316 is input to the minimum value detector 317.
The output of the AND circuit 321 is input to the latch 319 and the minimum value detector 317. Further, the output of the adder (2) is input to the latch 319 via the address latch 318,
The output of the minimum value detector 317 is input to the address latch 318. The output of the latch 319 becomes the output of the correlator 234.

相関器234は、上記構成において、端子AにAND回
路232から信号が入力すると、端子CLから入力した
クロック信号がAND回路301を通してシフトレジス
タ303に入力し、また端子DAから入力したVRAM
(A)213からの出力データが切換器304を通して
シフトレジスタ303に順次入力する。シフトレジスタ
3030は、(xP±ω)のデータ数に対応した(2ω
+1)段のシフトレジスタがデータを構成するビット数
と等しい数だけ並列に配置してあり、データ内容を並列
にシフトする。一方、端子AにAND回路232から信
号が入力しなくなると、切換器304はシフトレジスタ
303の出力データをシフトレジスタ303の入力に供
給する。従って、切換器304とシフトレジスタ303
によってリング状のシフトレジスタ、すなわちリングレ
ジスタが形成される。
In the correlator 234 having the above structure, when a signal is input to the terminal A from the AND circuit 232, the clock signal input from the terminal CL is input to the shift register 303 through the AND circuit 301, and the VRAM input from the terminal DA.
The output data from (A) 213 is sequentially input to the shift register 303 through the switch 304. The shift register 3030 corresponds to the number of data of (x P ± ω) (2ω
The shift registers of +1) stages are arranged in parallel by the same number as the number of bits forming the data, and the data contents are shifted in parallel. On the other hand, when no signal is input from the AND circuit 232 to the terminal A, the switch 304 supplies the output data of the shift register 303 to the input of the shift register 303. Therefore, the switch 304 and the shift register 303
Form a ring-shaped shift register, that is, a ring register.

端子Bに比較器(yP)226から信号が入力すると、
カウンタ(1)307はリセット状態、RAM305は書
込み状態、カウンタ(2)309はAND回路308を通
してクロック信号を受取って計数状態となる。すなわ
ち、カウンタ(1)307のカウントは0であるから、R
AM305は、カウンタ(2)309の内容をそのまま加
算器(1)310を通してアドレス信号として受取り、端
子DBからのデータをカウンタ(2)309の出力に従っ
たアドレス位置に書込む。比較器(END)311は、
対応点検出のための対象となる一走査分のデータ数nと
加算器(1)310からの値を比較し、一致した時はカウ
ンタ(2)309をリセットする。
When a signal is input from the comparator (y P ) 226 to the terminal B,
The counter (1) 307 is in the reset state, the RAM 305 is in the writing state, and the counter (2) 309 is in the counting state by receiving the clock signal through the AND circuit 308. That is, since the count of the counter (1) 307 is 0, R
The AM 305 receives the content of the counter (2) 309 as it is as an address signal through the adder (1) 310, and writes the data from the terminal DB to the address position according to the output of the counter (2) 309. The comparator (END) 311 is
The number n of data for one scan which is a target for detecting the corresponding points is compared with the value from the adder (1) 310, and when they match, the counter (2) 309 is reset.

なお、端子Bに比較器(yP)226から信号が入力し
ている時には、インバータ306によりAND回路30
2とAND回路321は禁止状態となり、これらは信号
を発生しない。ここで、遅延素子322は、カウンタ
(2)309、加算器(1)310及び比較器(END)31
1による遅延時間によってAND回路321が信号を発
生することを防止する。
When a signal is input to the terminal B from the comparator (y P ) 226, the AND circuit 30 is operated by the inverter 306.
2 and the AND circuit 321 are in a prohibited state, and they do not generate a signal. Here, the delay element 322 is a counter
(2) 309, adder (1) 310 and comparator (END) 31
The AND circuit 321 is prevented from generating a signal due to the delay time of 1.

前述したように、映像信号制御部252からのy軸に関
するアドレスデータがyPである間、端子Bに信号が発
生し、さらにその発生期間でx軸に関するアドレスデー
タが(xP±ω)の範囲にある間、端子Aに信号が発生
する。従って、RAM305にはVRAM(B)214
に記憶されている画像データ(B)のうちのyP行の一
走査分の画像データが入力され、一方シフトレジスタ3
03にはVRAM(A)213に画像データ(A)のう
ちyP行の“xP±ω”の範囲の画像データが順次入力さ
れる。
As described above, while the address data on the y-axis from the video signal control unit 252 is y P , a signal is generated at the terminal B, and the address data on the x-axis is (x P ± ω) during the generation period. A signal is generated at terminal A while in range. Therefore, the RAM 305 has VRAM (B) 214
Image data for one scan of y P rows of the image data (B) stored in is input to the shift register 3
In the image data (A) 213, the image data in the range “x P ± ω” of the y P row is sequentially input to the VRAM (A) 213.

端子Bにおける信号発生終了は、相関処理の開始を意味
する。すなわち、端子Bに比較器(yP)226から信
号が印加されなくなると、カウンタ(1)307はクロッ
ク信号を計数し始め、また切換器304とシフトレジス
タ303によって構成される上記リングレジスタがAN
D回路302の禁止解除によりクロック信号に従って作
動する。
The end of signal generation at terminal B means the start of correlation processing. That is, when the signal is no longer applied to the terminal B from the comparator (y P ) 226, the counter (1) 307 starts counting the clock signal, and the ring register constituted by the switch 304 and the shift register 303 has the AN signal.
When the prohibition of the D circuit 302 is released, it operates according to the clock signal.

端子Bにおける信号発生終了はまた、RAM305を読
取り状態にし、かつAND回路321を少し遅延させて
禁止解除状態、すなわち比較器(END)311の出力
状態をラッチ319に伝達可能とする。
Completion of the signal generation at the terminal B also puts the RAM 305 in the reading state and delays the AND circuit 321 for a while to enable transmission of the inhibition release state, that is, the output state of the comparator (END) 311 to the latch 319.

カウンタ(1)307は計数が(2ω+1)で1サイクル
するカウンタであり、上記リングレジスタと同期して動
作する。カウンタ(1)307の計数値は式(9)のiを意味
し、相関器234はカウンタ(1)307が1サイクルす
るごとに式(9)のG1を演算することになる。
The counter (1) 307 is a counter having a count of (2ω + 1) and performing one cycle, and operates in synchronization with the ring register. The count value of the counter (1) 307 means i in formula (9), and the correlator 234 calculates G 1 in formula (9) every time the counter (1) 307 makes one cycle.

カウンタ(2)309の計数値は(xP′−ω)を意味し、
カウンタ(1)307が1サイクルする毎に1増加する。
加算器(1)310はカウンタ(1)307とカウンタ(2)3
09の計数値を加算し、この加算値をアドレスデータと
してRAM305に入力する。従って、RAM305は
カウンタ(1)307の最初のサイクル時にはB0、B1
…、Bの出力データを出力し、次のサイクル時には
1、B2、…、B2ω+1の出力データを出力し、さらに
次のサイクル時にはB2、B3、…、B2ω+2の出力デー
タを出力する。すなわち、RAM305の出力はカウン
タ(1)307の1サイクル毎に1データだけずれたデー
タ列となる。
The count value of the counter (2) 309 means (x P ′ −ω),
The counter (1) 307 is incremented by 1 every one cycle.
The adder (1) 310 has a counter (1) 307 and a counter (2) 3
The count value of 09 is added, and the added value is input to the RAM 305 as address data. Therefore, the RAM 305 stores B 0 , B 1 , and B 1 in the first cycle of the counter (1) 307.
, Output data of B , output data of B 1 , B 2 , ..., B 2ω + 1 in the next cycle, and output data of B 2 , B 3 , ..., B 2ω + in the next cycle. Output the output data of 2 . That is, the output of the RAM 305 is a data string deviated by one data for each cycle of the counter (1) 307.

シフトレジスタ303は、カウンタ(2)309の1サイ
クル毎にA0、A1、…、A2ωのデータ列を繰り返して
出力する。カウンタ(1)307のこの動作は、加算器(1)
310の出力値がnとなって比較器(END)311が
出力信号を発生して相関処理が終了するまで続けられ
る。
The shift register 303 repeatedly outputs the data sequence of A 0 , A 1 , ..., A for each cycle of the counter (2) 309. This operation of the counter (1) 307 is performed by the adder (1)
The output value of 310 becomes n, and the process is continued until the comparator (END) 311 generates an output signal and the correlation process ends.

減算器312はシフトレジスタ303の出力データから
RAM305の出力データを減じて出力する。絶対値演
算器313は減算器312の出力データが負の時、正に
変換して出力する。
The subtractor 312 subtracts the output data of the RAM 305 from the output data of the shift register 303 and outputs the subtracted data. When the output data of the subtractor 312 is negative, the absolute value calculator 313 converts it to positive and outputs it.

累積加算器(1)314は加算器とラッチから構成され、
カウンタ(1)307が1サイクルする間、絶対値演算器
313の出力データをラッチ内に順次加算する。合成器
316は後で詳しく説明するが、ここでは説明の便宜上
累積加算器(1)314の出力を最小値検出器317に入
力させるものとする。
The cumulative adder (1) 314 is composed of an adder and a latch,
While the counter (1) 307 performs one cycle, the output data of the absolute value calculator 313 is sequentially added into the latch. The combiner 316 will be described in detail later, but here, for convenience of explanation, the output of the cumulative adder (1) 314 is input to the minimum value detector 317.

最小値検出器317は比較器とラッチから構成される。
該ラッチはリセット状態で最も大きな値(例えば8bit
の場合“FF”)をとり、上記比較器が入力データとラ
ッチの内容とを比較して入力データが小さければ入力デ
ータが上記ラッチに入力し、上記ラッチ内のデータ変更
を意味する出力信号を最小値検出器317からアドレス
ラッチ318へ出力する。累積加算器(1)314及び最
小値検出器317にはカウンタ(1)307の出力信号が
供給されており、カウンタ(1)307が1サイクルする
毎にその出力信号の発生により最小値検出器317が動
作する。そして、カウンタ(1)307の出力信号の発生
終了により累積加算器(1)314はリセットされ、最小
値検出器317の出力信号は停止する。
The minimum value detector 317 is composed of a comparator and a latch.
The latch has the largest value in the reset state (for example, 8bit
In the case of “FF”), the comparator compares the input data with the contents of the latch, and if the input data is small, the input data is input to the latch and an output signal indicating the data change in the latch is output. The minimum value detector 317 outputs it to the address latch 318. The output signal of the counter (1) 307 is supplied to the cumulative adder (1) 314 and the minimum value detector 317, and the minimum value detector is generated each time the counter (1) 307 makes one cycle. 317 operates. Then, when the generation of the output signal of the counter (1) 307 is completed, the cumulative adder (1) 314 is reset and the output signal of the minimum value detector 317 is stopped.

アドレスラッチ318には、加算器(2)323によりカ
ウンタ(2)309の計数値にωを加えた値、すなわちカ
ウンタ(2)309の計数値が(xP′−ω)であるから、
P′−ω+ω=xP′の値が供給され、該xP′は最小
値検出器317の出力信号の発生に伴いラッチ319に
記憶される。従って、より小さいG1が得られる時の
P′の値がアドレスラッチ318に記憶される。比較
器(END)311の出力信号はAND回路321を通
してラッチ319及び最小値検出器317に供給され
る。これによりアドレスラッチ318の内容がラッチ3
19に記憶され、相関器234の外部に出力データとし
て出力される。一方、最小値検出器317はリセット状
態となり次の相関処理に備える。
In the address latch 318, the value obtained by adding ω to the count value of the counter (2) 309 by the adder (2) 323, that is, the count value of the counter (2) 309 is (x P ′ −ω).
The value x P ′ −ω + ω = x P ′ is supplied, and this x P ′ is stored in the latch 319 as the output signal of the minimum value detector 317 is generated. Therefore, the value of x P ′ at which a smaller G 1 is obtained is stored in address latch 318. The output signal of the comparator (END) 311 is supplied to the latch 319 and the minimum value detector 317 through the AND circuit 321. This causes the contents of address latch 318 to
19 and is output as output data to the outside of the correlator 234. On the other hand, the minimum value detector 317 enters the reset state and prepares for the next correlation processing.

ところで、相関処理におけるウィンド幅(2ω)は広い
程測定点に対する対応点の不一致、すなわちミスマッチ
ングは少ないがxP′の変化に対するG1の値が滑らかで
あり、検出感度は低い。一方、ウィンド幅(2ω)が狭
いと、検出感度は高くなるが、相関演算の対象となるデ
ータが少ないためミスマッチングが多くなる。本実施例
の相関器234はこの不具合をなくすため、ウィンド幅
を2つ以上使用し、その各々から得られる相関状態を合
成して最終的な対応点を検出するように構成されてお
り、以下に説明する合成器316、累積加算器(2)31
5、比較器320はこのために作用する。
By the way, the wider the window width (2ω) in the correlation process, the less the mismatching of the corresponding points with respect to the measurement point, that is, the less mismatching, but the smoother G 1 value with respect to the change of x P ′, and the lower the detection sensitivity. On the other hand, when the window width (2ω) is narrow, the detection sensitivity is high, but the amount of data to be subjected to the correlation calculation is small, resulting in a large number of mismatches. In order to eliminate this inconvenience, the correlator 234 of the present embodiment is configured to use two or more window widths, synthesize correlation states obtained from each of them, and detect a final corresponding point. The combiner 316 and the cumulative adder (2) 31 described in
5, the comparator 320 acts for this.

比較器320はカウンタ(1)307の出力値が(ω±
ω′)の範囲で出力信号を発生する。カウンタ(1)30
7がωの時、シフトレジスタ303の出力はxPである
から、(ω±ω′)は(xP±ω′)を意味する(但
し、ω>ω′)。累積加算器(2)315は比較器320
が出力信号を発生している時だけ累積の加算をする。合
成器316は累積加算器(1)314と累積加算器(2)31
5の値を合成して最小値検出器317に出力する。
In the comparator 320, the output value of the counter (1) 307 is (ω ±
Generate an output signal in the range of ω '). Counter (1) 30
When 7 is ω, the output of the shift register 303 is x P , so (ω ± ω ′) means (x P ± ω ′) (where ω> ω ′). Cumulative adder (2) 315 is comparator 320
Only makes cumulative additions when is producing an output signal. The combiner 316 includes a cumulative adder (1) 314 and a cumulative adder (2) 31.
The values of 5 are combined and output to the minimum value detector 317.

次に合成器316について説明する。第1実施例の合成
器は、第6図に示すように、累積加算器(1)314の出
力が入力する比較器401と、比較器401と累積加算
器(2)315の出力が入力するゲート402とから構成
される。そして、比較器401は、第6図に示す累積加
算器(1)314からの出力とあらかじめ設定されたス
レッショルドレベルとを比較し、累積加算器(1)314
からの出力がより小さい場合は、ゲート402を解除
して累積加算器(2)315の出力を、一方出力が上
記スレッショルドレベルよりも大きい場合は、ゲート4
02を禁止して最も大きな値(8bitの場合、“F
F”)を出力として最小値検出器317に出力する。
Next, the synthesizer 316 will be described. As shown in FIG. 6, the combiner of the first embodiment inputs the comparator 401 to which the output of the cumulative adder (1) 314 is input, and the output of the comparator 401 and the cumulative adder (2) 315. And a gate 402. Then, the comparator 401 compares the output from the cumulative adder (1) 314 shown in FIG. 6 with a preset threshold level, and the cumulative adder (1) 314
If the output from is smaller, the gate 402 is released and the output of the accumulator (2) 315 is released. On the other hand, if the output is larger than the above threshold level, the gate 4
02 is prohibited and the largest value (in case of 8bit, "F
F ″) is output to the minimum value detector 317.

従って、第1実施例の合成器においては、大きなウィン
ド幅での相関状態が良くない時には、小さなウィンド幅
での相関状態を無視して相関状態にないとし、一方大き
なウィンド幅での相関状態が良い時には、より正確な相
関処理が期待できる小さなウィンド幅での相関状態によ
って対応点を検出するものである。
Therefore, in the combiner of the first embodiment, when the correlation state with a large window width is not good, the correlation state with a small window width is ignored and the correlation state is not established, while the correlation state with a large window width is When it is good, the corresponding points are detected by the correlation state with a small window width that can be expected for more accurate correlation processing.

第2実施例の合成器は、第7図に示すように加算器40
3によって構成され、累積加算器(1)314の出力と
累積加算器(2)315の出力を加算器403によって
加算した出力を最小値検出器317に出力する。
The synthesizer of the second embodiment is an adder 40 as shown in FIG.
The output of the cumulative adder (1) 314 and the output of the cumulative adder (2) 315 are added by the adder 403, and the output is output to the minimum value detector 317.

上述の2つ以上のウィンド幅を使用してそれぞれのウィ
ンド幅における相関状態を合成して最終的な対応点を検
出する方法は、上記相関係数法を用いた相関器にも適用
できる。この場合の合成方法は、第1実施例の合成器と
同様にスレッショルドレベルで大きなウィンド幅での相
関状態を判定し、これが良い時に小さなウィンド幅での
相関状態を用いる方法と、大きなウィンド幅と小さなウ
ィンド幅の相関状態を乗算する方法が適切である。
The above-described method of detecting the final corresponding point by synthesizing the correlation states in each window width using two or more window widths can also be applied to the correlator using the correlation coefficient method. As the synthesizing method in this case, as in the synthesizer of the first embodiment, a correlation state with a large window width is determined at a threshold level, and when this is good, a correlation state with a small window width is used, and a large window width is used. A suitable method is to multiply the correlation states with a small window width.

なお、上に説明した座標測定装置の実施例においては、
測定点の入力をタブレット又はキィーによって行うよう
に構成されているが、これに代えて測定点をあらかじめ
何点か定めておき、これら測定点に対して順次対応点を
検出するように構成してもよい。さらにまた、測定点の
入力は、照明ユニット108によって格子パターンを対
象物体3上に投影し、画像データ(A)から格子パター
ン位置を抽出し、抽出された格子パターン位置を測定点
のx座標とし、y座標はあらかじめ定めたものを使用す
ることによって行うこともできる。
In the embodiment of the coordinate measuring device described above,
It is configured to input measurement points with a tablet or a key, but instead of this, set some measurement points in advance and configure to detect corresponding points in sequence for these measurement points. Good. Furthermore, the input of the measurement point is such that the illumination unit 108 projects a grid pattern onto the target object 3, the grid pattern position is extracted from the image data (A), and the extracted grid pattern position is taken as the x coordinate of the measurement point. , Y-coordinates can also be determined by using predetermined ones.

前述の相関器234は、第5図で示すような回路で構成
されて相関処理を行っており、相関処理をリアルタイム
で行うものである。相関処理の速度に高速性を要求しな
い場合相関処理は、マイクロコンピュータのような演算
器によっても行わせることができる。また相関係数法は
式(10)からも明らかなように演算機能の種類も多く、プ
ログラムによる処理が有利である。そこで、演算器によ
る相関係数法の相関処理を第9図のフローチャートを参
照して説明する。相関係数法は、前述したように式(10)
で示されるものであり、式(10)を展開すると以下のよう
になる。
The correlator 234 described above is configured by a circuit as shown in FIG. 5 and performs the correlation processing, and performs the correlation processing in real time. When high-speed correlation processing is not required, the correlation processing can be performed by an arithmetic unit such as a microcomputer. Further, the correlation coefficient method has many kinds of arithmetic functions as is clear from the equation (10), and the processing by the program is advantageous. Therefore, the correlation processing of the correlation coefficient method by the arithmetic unit will be described with reference to the flowchart of FIG. As described above, the correlation coefficient method uses the equation (10).
The following is an expansion of equation (10).

である。従って、相関係数Gは、要素CA、CB、C
C、WX及びWYを求め、これらを式(11)に代入するこ
とによって得られる。
Is. Therefore, the correlation coefficient G is calculated as the elements CA, CB, C.
It is obtained by finding C, WX and WY and substituting them into the equation (11).

さて、第9図を参照して、ステップにおいて設定部2
16から大小のウィンド幅ω、ω′を読込み、さらにス
テップにおいて設定部216から測定点の座標xP
Pを読込む。ステップにおいて、設定部216に設
定されたyP行の画像データ(AxP−ω)から(AxP
+ω)まで、及びB0からBnまでを、VRAM(A)、
(B)213、214から読込む。ステップにおい
て、Gmに初期値として相関がない時の値0を入れる。
Now, referring to FIG. 9, in step, the setting unit 2
The large and small window widths ω and ω ′ are read from 16, and in step, from the setting unit 216, the coordinates x P of the measurement point,
Read y P. In step, from the image data (Ax P −ω) of the y P row set in the setting unit 216 to (A x P
+ Ω), and B 0 to B n to VRAM (A),
(B) Read from 213 and 214. In the step, a value 0 when there is no correlation is put in G m as an initial value.

ステップにおいて、xP′の初期設定としてウィンド
幅の1/2であるωを入れる。ステップにおいて、iの
初期値として0を入れる。ステップにおいて、C
2、CA3、CB2、CB3、CC2、CC3、WX2、W
3、WY2、WY3のそれぞれに0を入れる。ステップ
、、において、CA1、CB1、CC1にそれぞれ
(AxP-ω+i・BxP-ω+i)、(AxP-ω+i)2、(BxP-ω+i)
2を演算して書き込む。
In step, add ω is 1/2 of the window width as the initial setting of the x P '. In the step, 0 is entered as the initial value of i. In step C
A 2 , CA 3 , CB 2 , CB 3 , CC 2 , CC 3 , WX 2 , W
Insert 0 into each of X 3 , WY 2 and WY 3 . In steps ,, and, CA 1 , CB 1 , and CC 1 are (Ax P -ω + i · Bx P -ω + i), (Ax P -ω + i) 2 , (Bx P -ω + i), respectively.
Calculate and write 2 .

ステップにおいて、i<ω−ω′であるか否かが判別
され、YESならばステップへ進み、NOならばステ
ップへ進む。ステップにおいては、i>(ω+
ω′)であるか否かが判別され、YESならばステップ
へ進み、NOならばステップへ進む。ステップに
おいては、CA3にCA1が加算され、CB3にCB1が加
算され、CC3にCC1が加算され、WX3にWX1が加算
され、WY3にWY1が加算されて、それぞれCA3、C
3、CC3、WX3、WY3は書き換えられる。ステップ
においては、CA2にCA1が加算され、CB2にCB1
が加算され、CC2にCC1が加算され、WX2にWX1
加算され、WY2にWY1が加算され、それぞれCA2
CB2、CC2、WX2、WY2は書き換えられる。
In step, it is determined whether i <ω−ω ′. If YES, the process proceeds to step, and if NO, the process proceeds to step. In steps, i> (ω +
ω ') is determined, and if YES, the process proceeds to step, and if NO, the process proceeds to step. In Step, CA 1 is added to the CA 3, CB 1 is added to the CB 3, CC 1 is added to CC 3, WX 1 is added to the WX 3, WY 1 to WY 3 is added, CA 3 and C respectively
B 3 , CC 3 , WX 3 , and WY 3 are rewritten. In Step, CA 1 is added to the CA 2, CB 1 to CB 2
There are added, CC 1 is added to the CC 2, WX 1 is added to the WX 2, WY 1 is added to WY 2, respectively CA 2,
CB 2 , CC 2 , WX 2 and WY 2 are rewritten.

ステップにおいて、iの値に1が加えられ、これによ
って処理データが1段進む。ステップにおいて、i=
2ωであるか否か、すなわち小さいウィンド内の全デー
タを処理したか否かを判別する。YESであればステッ
プへ進み、NOであればステップへ戻る。ステップ
においては、CA3にCA2が加算され、CB3にCB2
が加算され、CC3にCC2が加算され、WX3にWX2
加算され、WY3にWY2が加算され、それぞれが大きい
ウィンドに相当する要素となる。
In the step, 1 is added to the value of i, which advances the processed data by one step. I =
It is determined whether or not it is 2ω, that is, whether or not all the data in the small window has been processed. If YES, the process proceeds to the step, and if NO, the process returns to the step. In Step, CA 2 is added to the CA 3, CB 2 to CB 3
There are added, CC 2 is added to CC 3, WX 2 is added to the WX 3, WY 2 is added to WY 3, the elements corresponding to each of a large window.

CA2、CB2、CC2、WX2、WY2は小さいウィンド
に相当する要素を示し、この値をステップにおいて式
(11)に代入して演算することにより、小さいウィンドに
おける相関係数g2を求める。ステップにおいて、ス
テップで得た要素CA3、CB3、CC3、WX3、WY
3の値を式(11)に代入して演算することにより、大きい
ウィンドにおける相関係数g1を求める。
CA 2, CB 2, CC 2 , WX 2, WY 2 shows the elements corresponding to a small window, wherein the value at step
The correlation coefficient g 2 in a small window is obtained by substituting in (11) and calculating. In the step, the elements CA 3 , CB 3 , CC 3 , WX 3 , WY obtained in the step
The correlation coefficient g 1 in a large window is obtained by substituting the value of 3 into the equation (11) and performing calculation.

ステップにおいて、小さいウィンドの相関係数g
1と、大きいウィンドの相関係数g2との合成の相関係数
であるG0をg1・g2より求める。ステップにおい
て、G0>Gmであるか否かを判別する。YESならばス
テップに進み、NOならばステップに進む。ステッ
プにおいてGmの内容がG0に置換えられ、ステップ
においてxP′をXP′に入力する。
In step, small window correlation coefficient g
G 0 , which is a composite correlation coefficient between 1 and a large window correlation coefficient g 2 , is obtained from g 1 · g 2 . In step, it is determined whether G 0 > G m . If yes, then go to step; if no, then go to step. In the step, the contents of G m are replaced with G 0, and in the step, x P ′ is input into X P ′.

ステップにおいて、xP′=n−ωであるか否か、す
なわち検索が終了であるか否かを判別する。YESであ
ればステップへ進み、NOであればステップへ進
む。ステップにおいて、xP′の値を1つ増加させた
後、ステップへ進む。ステップにおいて、最大の相
関係数G0を得たXP′つまり対応点を出力し、相関処理
が終了する。
In step, it is determined whether or not x P ′ = n−ω, that is, whether or not the search is completed. If YES, the process proceeds to step, and if NO, the process proceeds to step. In the step, the value of x P ′ is incremented by 1, and then the process proceeds to the step. In the step, X P ′ that has obtained the maximum correlation coefficient G 0 , that is, the corresponding point is output, and the correlation processing ends.

上記実施例においては、相関器234の最小値検出部3
17は対応点の相関状態を示すデータを蓄積するが、こ
の相関状態は測定点を示すマークの表示、例えば色彩等
を変えることによって表示することもできる。また、相
関器234出力部に加算器を接続し、相関処理が所望の
精度でなされていないと判断した場合は該加算器によっ
て対応点座標を修正できるように構成することも可能で
ある。
In the above embodiment, the minimum value detection unit 3 of the correlator 234 is used.
Reference numeral 17 stores data indicating the correlation state of the corresponding points, but this correlation state can also be displayed by displaying a mark indicating the measurement point, for example, by changing the color or the like. It is also possible to connect an adder to the output of the correlator 234 so that the corresponding point coordinates can be corrected by the adder when it is determined that the correlation processing is not performed with the desired accuracy.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例の座標測定装置のデータ読取り
系のブロック図、第2図は同じく処理出力系のブロック
図、第3図はデータ読取り系の波形図、第4図は座標計
算の原理説明図、第5図は相関器のブロック図、第6図
は第1実施例の合成器のブロック図、第7図は第2実施
例の合成器のブロック図、第8図は第1及び第2実施例
の合成器の波形図、第9図は相関処理を行う演算器のチ
ャート図である。 1…主制御部、3…対象物体 20…制御部、30…記憶部 103、104…リニアCCD 105、106…対物レンズ 123、124…RAM 128…タイミングパルス発生部 222…設定部、234…相関器 254…モニタTV 303…シフトレジスタ 316…合成器、317…最小値検出器
FIG. 1 is a block diagram of a data reading system of a coordinate measuring apparatus according to an embodiment of the present invention, FIG. 2 is a block diagram of the same processing output system, FIG. 3 is a waveform diagram of the data reading system, and FIG. 4 is coordinate calculation. 5 is a block diagram of a correlator, FIG. 6 is a block diagram of a combiner of the first embodiment, FIG. 7 is a block diagram of a combiner of the second embodiment, and FIG. FIG. 9 is a waveform diagram of the combiner of the first and second embodiments, and FIG. 9 is a chart of an arithmetic unit for performing correlation processing. DESCRIPTION OF SYMBOLS 1 ... Main control part, 3 ... Target object 20 ... Control part, 30 ... Storage part 103, 104 ... Linear CCD 105, 106 ... Objective lens 123, 124 ... RAM 128 ... Timing pulse generation part 222 ... Setting part, 234 ... Correlation 254 ... Monitor TV 303 ... Shift register 316 ... Synthesizer, 317 ... Minimum value detector

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】ステレオ画像を形成する第1画像データと
第2画像データとを記憶する記憶部と、 第1の画像データに関して測定点が設定される設定部
と、 実体視以外の手段によって上記測定点に対する第2画像
データにおける対応点を求める対応点検出部と、 上記設定部からの測定点に関するデータに基づき上記第
1画像データに測定点マークデータを加え、上記対応点
検出部からの対応点のデータに基づき上記第2画像デー
タに対応点マークデータを加え出力するマーカ部と、 上記マーカ部の出力を受け測定点マークが加わった第1
画像と対応点マークが加わった第2画像とに基づきステ
レオ画像を形成する画像形成部と、 上記測定点のデータと、上記対応点検出部により求めら
れた対応点のデータとによって3次元データを求める演
算部とを有することを特徴とする座標測定装置。
1. A storage unit for storing first image data and second image data for forming a stereo image, a setting unit for setting a measurement point for the first image data, and a unit other than the stereoscopic view. Correspondence point detection unit that finds a correspondence point in the second image data with respect to the measurement point, and measurement point mark data is added to the first image data based on the data related to the measurement point from the setting unit, and the correspondence from the corresponding point detection unit A marker section for adding corresponding point mark data to the second image data based on point data and outputting the first point, and a first measuring point mark for receiving the output of the marker section.
An image forming unit that forms a stereo image based on the image and the second image to which the corresponding point mark is added, three-dimensional data is obtained by the measurement point data and the corresponding point data obtained by the corresponding point detection unit. A coordinate measuring apparatus comprising: a calculating unit for obtaining.
【請求項2】特許請求の範囲第1項記載の座標測定装置
において、上記対応点検出部は第1画像データに設けら
れた測定点を中心とした第1ウィンドに含まれる第1デ
ータ列及び、これより幅の狭い第2ウィンドに含まれる
第2データ列に基づき、第2画像データに対する相関処
理を施こし上記対応点を求めることを特徴とする座標測
定装置。
2. The coordinate measuring device according to claim 1, wherein the corresponding point detecting unit includes a first data string included in a first window centered on a measuring point provided in the first image data, A coordinate measuring apparatus characterized in that the corresponding point is obtained by performing a correlation process on the second image data based on a second data string included in the second window having a width narrower than that.
【請求項3】特許請求の範囲第1項及び第2項記載の座
標測定装置において、上記対応点検出部は、絶対値法で
処理するように構成されていることを特徴とする座標測
定装置。
3. The coordinate measuring device according to claim 1 or 2, wherein the corresponding point detecting unit is configured to perform processing by an absolute value method. .
【請求項4】特許請求の範囲第1項及び第2項記載の座
標測定装置において、上記対応点検出部は、相関係数法
で処理するように構成されていることを特徴とする座標
測定装置。
4. The coordinate measuring apparatus according to claim 1 or 2, wherein the corresponding point detecting unit is configured to perform processing by a correlation coefficient method. apparatus.
【請求項5】特許請求の範囲第1項記載の座標測定装置
において、上記画像形成部は、同一画面上に上記マーカ
部から入力される上記第1画像データによる第1画像
と、上記第2画像データによる第2画像とを交互に形成
する画像形成装置と、看者の左右眼前に配置され、上記
第1又は第2画像のいずれか一方を左眼で、他方を右眼
で観察させるスコープとを有することを特徴とする座標
測定装置。
5. The coordinate measuring apparatus according to claim 1, wherein the image forming unit includes a first image based on the first image data input from the marker unit on the same screen, and the second image. An image forming apparatus that alternately forms a second image based on image data, and a scope that is arranged in front of the left and right eyes of a viewer and observes either the first or second image with the left eye and the other with the right eye. And a coordinate measuring device.
【請求項6】特許請求の範囲第1項記載の座標測定装置
において、上記対応点検出部により求めた対応点が画像
形成部によって形成されたステレオ画像により適切でな
いとされる場合に、上記対応点を修正する修正手段を設
けたことを特徴とする座標測定装置。
6. The coordinate measuring device according to claim 1, wherein when the corresponding point obtained by the corresponding point detecting section is judged to be unsuitable by the stereo image formed by the image forming section, the corresponding point is dealt with. A coordinate measuring device comprising a correction means for correcting a point.
【請求項7】ステレオ画像を形成する第1画像データ及
び第2画像データを記憶する第1ステップと、 第1画像データに測定点を設定する第2ステップと、 実体視以外の手段によって上記測定点に対応する第2画
像データにおける対応点を求める第3ステップと、 上記測定点に基づき上記第1画像データに測定点マーク
を付与し、上記対応点に基づき上記第2画像データに対
応点マークを付与する第4ステップと、 測定点マークが付与された第1画像データ及び対応点マ
ークが付与された第2画像データに基づき画像を形成す
る第5ステップと、 上記測定点データと上記対応点データとによって該測定
点の3次元データを演算する第6ステップとから成るこ
とを特徴とする座標測定方法。
7. A first step of storing first image data and second image data forming a stereo image, a second step of setting a measurement point in the first image data, and the measurement by means other than stereoscopic vision. A third step of obtaining a corresponding point in the second image data corresponding to the point, a measuring point mark is given to the first image data based on the measuring point, and a corresponding point mark is given to the second image data based on the corresponding point And a fifth step of forming an image based on the first image data having the measurement point mark and the second image data having the corresponding point mark, the measurement point data and the corresponding point And a sixth step of calculating three-dimensional data of the measurement point based on the data and the coordinate measuring method.
【請求項8】特許請求の範囲第7項記載の座標測定方法
において、上記第3ステップの実体視以外の手段によっ
て上記測定点に対応する第2画像データにおける対応点
を求める方法が、相関処理であることを特徴とする座標
測定方法。
8. A coordinate measuring method according to claim 7, wherein a method of obtaining a corresponding point in the second image data corresponding to the measuring point by means other than the stereoscopic vision in the third step is a correlation process. A coordinate measuring method characterized in that.
JP60049908A 1985-03-13 1985-03-13 Coordinate measuring method and device Expired - Lifetime JPH0658209B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60049908A JPH0658209B2 (en) 1985-03-13 1985-03-13 Coordinate measuring method and device
EP86103221A EP0197341B1 (en) 1985-03-13 1986-03-11 Method of and apparatus for measuring coordinates
DE8686103221T DE3687760T2 (en) 1985-03-13 1986-03-11 DEVICE AND METHOD FOR MEASURING COORDINATES.
US06/838,577 US4858157A (en) 1985-03-13 1986-03-11 Apparatus and method for determining the coordinates of a three-dimensional object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60049908A JPH0658209B2 (en) 1985-03-13 1985-03-13 Coordinate measuring method and device

Publications (2)

Publication Number Publication Date
JPS61209315A JPS61209315A (en) 1986-09-17
JPH0658209B2 true JPH0658209B2 (en) 1994-08-03

Family

ID=12844108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60049908A Expired - Lifetime JPH0658209B2 (en) 1985-03-13 1985-03-13 Coordinate measuring method and device

Country Status (1)

Country Link
JP (1) JPH0658209B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652632B2 (en) * 1987-01-23 1997-09-10 東京電力株式会社 How to measure arbitrary spatial coordinates
JPS63225106A (en) * 1987-03-10 1988-09-20 フランツ ボクルカ Method of preparing position of work surface and geometry
JPH0238915A (en) * 1988-07-29 1990-02-08 Kobe Steel Ltd Stereoscopic image device
JPH02268215A (en) * 1989-04-10 1990-11-01 Graphics Commun Technol:Kk Method and apparatus for detecting distance
JPH034106A (en) * 1989-06-01 1991-01-10 Asia Kosoku Kk Three-dimentional measuring method and device using video
JPH0816930B2 (en) * 1989-11-28 1996-02-21 アジア航測株式会社 Method to obtain three-dimensional numerical data from stereo image data
DE69829091T2 (en) 1997-05-22 2006-02-09 Kabushiki Kaisha Topcon measuring device
JP5054579B2 (en) * 2008-03-07 2012-10-24 興和株式会社 Image processing method and image processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023741A (en) * 1973-06-30 1975-03-14
JPS54111371A (en) * 1978-02-21 1979-08-31 Nippon Hoso Kyokai <Nhk> Distance measuring method
JPS60173403A (en) * 1984-02-10 1985-09-06 Nippon Telegr & Teleph Corp <Ntt> Correspondence processing method of stereophonic image
JPS60236013A (en) * 1984-05-10 1985-11-22 Nissan Motor Co Ltd Three-dimensional distance measuring device for vehicle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023741A (en) * 1973-06-30 1975-03-14
JPS54111371A (en) * 1978-02-21 1979-08-31 Nippon Hoso Kyokai <Nhk> Distance measuring method
JPS60173403A (en) * 1984-02-10 1985-09-06 Nippon Telegr & Teleph Corp <Ntt> Correspondence processing method of stereophonic image
JPS60236013A (en) * 1984-05-10 1985-11-22 Nissan Motor Co Ltd Three-dimensional distance measuring device for vehicle

Also Published As

Publication number Publication date
JPS61209315A (en) 1986-09-17

Similar Documents

Publication Publication Date Title
US4858157A (en) Apparatus and method for determining the coordinates of a three-dimensional object
US4803645A (en) Method and apparatus for measuring coordinates
CN100442141C (en) Image projection method and device
JP2021060590A (en) Pass-through display of captured imagery
EP0782100B1 (en) Three-dimensional shape extraction apparatus and method
EP0680014A2 (en) Image processing method and apparatus
JPS59182688A (en) Stereoscopic processor
KR20060063558A (en) A depth information-based stereo/multi-view stereo image matching apparatus and method
JP2000002518A (en) Three dimensional input device
US6462777B1 (en) Display characteristic measurement apparatus for a color display apparatus, and a method for calibrating the same
JPH0658209B2 (en) Coordinate measuring method and device
JP2001243478A (en) Target body tracing device
JP6257260B2 (en) Imaging apparatus and control method thereof
JPS5853707A (en) Correcting method for distortion in picture of television camera in tridimensional distance measuring device
JPS61209314A (en) Apparatus for detecting coordinates data
JP2010251878A (en) Depth estimating device, depth estimating method, and depth estimate program
JPH0553249B2 (en)
JPS6110372A (en) Automatic tracking device in camera
JPH0568666B2 (en)
JPH01191111A (en) Relative position detection system for video couple
JPS6112177A (en) Automatic tracking device in camera
CN112351226B (en) Image sensor
EP3001141A1 (en) Information processing system and information processing method
JPH04286914A (en) Method and apparatus for detecting of signal peak position
JPH04141784A (en) Picture processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term