JPH0654356A - Subscriber interface protective circuit - Google Patents

Subscriber interface protective circuit

Info

Publication number
JPH0654356A
JPH0654356A JP20147892A JP20147892A JPH0654356A JP H0654356 A JPH0654356 A JP H0654356A JP 20147892 A JP20147892 A JP 20147892A JP 20147892 A JP20147892 A JP 20147892A JP H0654356 A JPH0654356 A JP H0654356A
Authority
JP
Japan
Prior art keywords
subscriber interface
subscriber
arrester
protection circuit
hand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20147892A
Other languages
Japanese (ja)
Inventor
Shinji Kajiwara
信二 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20147892A priority Critical patent/JPH0654356A/en
Publication of JPH0654356A publication Critical patent/JPH0654356A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a subscriber interface protective circuit continuously usable without necessitating the exchange with a new one by limiting an excess current intruding through an arrester with a positive characteristic thermistor. CONSTITUTION:When an AC voltage intrudes into a subscriber line 12 by the mixed contact of commercial power lines, the positive characteristic thermistor (posistor) 32 is turned to high resistance and limits the excess current intruding through the arrester 21 into a subscriber interface 13. Thus, a protective function can be repeatedly displayed to the excess current without being exchanged with the new one and the continuously usable subscriber interface protective circuit can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は加入者インタフェース保
護回路に関する。一般に交換機と複数の加入者との間は
個別の加入者線により1対1で接続される。このような
個別の接続形態は、交換機と、該交換機に収容される複
数の配下の加入者との間が比較的短距離である場合には
余り問題はないが、当該複数の加入者が例えば交換機よ
り数10km以上も離れて点在する場合には、そのような
個別の接続形態では不経済になる。
FIELD OF THE INVENTION The present invention relates to a subscriber interface protection circuit. Generally, an exchange and a plurality of subscribers are connected one-to-one by individual subscriber lines. Such an individual connection form causes no problem when the exchange and a plurality of subordinate subscribers accommodated in the exchange are relatively short distances. If they are scattered several tens of kilometers or more away from the exchanges, such an individual connection becomes uneconomical.

【0002】そこで、交換機と遠方に点在する加入者群
の近傍との間は1本の伝送路(ペアケーブル等)で接続
し、各加入者はその近傍に設置された加入者インタフェ
ースを介して該伝送路と接続するという接続形態が採用
されている。なお、その1本の伝送路上には例えばPC
M多重信号が転送される。上記加入者インタフェースに
は、主として各加入者毎のアナログ信号をPCMディジ
タル信号に変換し、またその逆の変換を行ういわゆるコ
ーデック等が収納されており、これらは通常のIC部品
あるいはLSI等により構成される。したがって加入者
インタフェースそのものは電気的な衝撃にはかなり弱い
ものとなっている。
Therefore, the exchange and the vicinity of a group of subscribers scattered far away are connected by one transmission line (pair cable or the like), and each subscriber is connected through a subscriber interface installed in the vicinity thereof. A connection form of connecting to the transmission line is adopted. In addition, for example, a PC is provided on the one transmission line.
M multiplexed signals are transferred. The subscriber interface mainly houses a so-called codec or the like that converts an analog signal of each subscriber into a PCM digital signal and vice versa. These are constituted by ordinary IC parts or LSI. To be done. Therefore, the subscriber interface itself is quite vulnerable to electrical shock.

【0003】ところが上記加入者インタフェースはペア
ケーブル等の導線よりなる各加入者線を介して加入者に
直接接続されており、上記の電気的な衝撃をきわめて受
け易い環境に置かれている。なぜなら、この各加入者線
は通常、コスト低減のために、一般の電柱に商用電力線
と併架されることが多く、まずこの商用電力線との間に
混触(電絡)を生ずる可能性があるからである。また第
2に、空中に布線される加入者線には、近隣で生じた落
雷に伴う誘導雷がしばしば生ずるからである。
However, the subscriber interface is directly connected to the subscriber through each subscriber line made of a conductor such as a pair cable, and is placed in an environment where it is extremely susceptible to the above electrical shock. This is because, in order to reduce the cost, each subscriber line is usually laid on a general utility pole together with a commercial power line, and there is a possibility that contact with the commercial power line may occur first. Because. Secondly, the subscriber line laid in the air often receives induced lightning due to lightning strikes in the vicinity.

【0004】本発明は上記の混触や誘導雷から加入者イ
ンタフェースを保護するための保護回路について述べる
ものである。
The present invention describes a protection circuit for protecting the subscriber interface from the above-mentioned touch and induced lightning.

【0005】[0005]

【従来の技術】図7は本発明の位置付けを図解的に表す
図である。本図において、11は交換機(図示せず)を
含む中央局、14はその交換機配下に収容される複数の
加入者(加入者端末)である。これら加入者14と中央
局11内の交換機との間にはまず加入者インタフェース
13が設置され、この加入者インタフェース13と上記
各加入者との間にはそれぞれ加入者線12が布線され
る。この加入者線12は、通常、各電柱16に、商用電
力線17と併架されることが多い。
2. Description of the Related Art FIG. 7 is a diagram schematically showing the positioning of the present invention. In the figure, 11 is a central office including an exchange (not shown), and 14 is a plurality of subscribers (subscriber terminals) accommodated under the exchange. A subscriber interface 13 is first installed between the subscriber 14 and the exchange in the central office 11, and a subscriber line 12 is laid between the subscriber interface 13 and each of the subscribers. . The subscriber line 12 is usually installed on each utility pole 16 together with the commercial power line 17.

【0006】本発明は、加入者インタフェース13にお
いてこれを保護するための保護回路に関するものであ
る。この保護回路の保護の対象は、第1に既述の混触
(図中Fで表す)であり、第2に近隣に生じた落雷(図
中Lで表す)により加入者線12上に誘導された既述の
誘導雷である。これらの混触や誘導雷による影響は図中
のF′やL′として加入者インタフェース13に侵入
し、これを破壊する。なお、これらの混触や誘導雷が各
加入者端末に与える影響に対しては各加入者端末毎に対
応するが、本発明においては加入者端末の保護について
は言及しない。
[0006] The present invention relates to a protection circuit for protecting the subscriber interface 13. The protection target of this protection circuit is, firstly, the above-mentioned touch contact (represented by F in the figure), and secondly, induced on the subscriber line 12 by a lightning strike (represented by L in the figure) generated in the vicinity. It is the above-mentioned guided lightning. The effects of these touches and induced lightning enter the subscriber interface 13 as F'and L'in the figure and destroy them. It should be noted that although the effect of such contact and induced lightning on each subscriber terminal is dealt with for each subscriber terminal, protection of the subscriber terminal is not mentioned in the present invention.

【0007】図8は従来の加入者インタフェース保護回
路を表す図である。本図において、加入者インタフェー
ス13の加入者線12側に設置されるのが加入者インタ
フェース保護回路20である。従来の構成によれば、こ
の加入者インタフェース保護回路20は、加入者線12
側から順番に、加入者線の対(T:Tip ,R:Ring)と
グランドGとの間に挿入されるアレスタ21と、該対に
それぞれ挿入されるヒューズ機能内蔵形の抵抗22と、
該対とグランドGとの間に挿入されるサージ吸収素子2
3とからなる。ここにアレスタ21は一般に3極管が用
いられ、サージ吸収素子23としては一般にバリスタが
用いられる。なお、24は整流ブリッジである。
FIG. 8 is a diagram showing a conventional subscriber interface protection circuit. In this figure, a subscriber interface protection circuit 20 is installed on the subscriber line 12 side of the subscriber interface 13. According to the conventional configuration, the subscriber interface protection circuit 20 is provided in the subscriber line 12
In order from the side, an arrester 21 inserted between the pair of subscriber lines (T: Tip, R: Ring) and the ground G, and a resistor 22 with a built-in fuse function inserted in each pair,
Surge absorbing element 2 inserted between the pair and the ground G
3 and 3. Here, a triode is generally used as the arrester 21, and a varistor is generally used as the surge absorbing element 23. Incidentally, 24 is a rectifying bridge.

【0008】[0008]

【発明が解決しようとする課題】上記従来の構成に係る
加入者インタフェース保護回路20には問題がある。ま
ずヒューズ機能内蔵形の抵抗22についてみると、この
抵抗22は、特に上記の混触発生時(商用電力線17か
ら加入者線12への数100Vの電圧の侵入)において
加入者インタフェース本体15に流れる大電流をしゃ断
するには好都合であるが、反面、ヒューズが一旦溶断し
てしまうと保守者が新品と交換するまでは通信網が完全
に途絶えてしまうという問題がある。
The subscriber interface protection circuit 20 having the above-mentioned conventional structure has a problem. First, regarding the resistor 22 with a built-in fuse function, this resistor 22 is a large resistor that flows to the subscriber interface main body 15 especially when the above-mentioned cross-contact occurs (a voltage of several 100V intrudes from the commercial power line 17 to the subscriber line 12). Although it is convenient to cut off the electric current, on the other hand, there is a problem that once the fuse is blown, the communication network is completely cut off until the maintenance person replaces it with a new one.

【0009】次に、サージ吸収素子(バリスタ)23に
ついてみると、このバリスタ23は特に上記の誘導雷が
加入者インタフェース13に侵入したときに、初段のア
レスタ(3極管)21でそのピークを抑圧した後にさら
に残留する残留電圧(500V以上に達することがあ
る)をグランドに逃がす役目を果すが、この場合、電流
の吸収特性は比較的良好(大電流が流れても壊れ難い)
である反面、電圧の降圧特性は余り良くない。したがっ
て前述したIC回路やLSIに容易に損傷を与えるおそ
れがあるという問題がある。
Next, regarding the surge absorbing element (varistor) 23, this varistor 23 has its peak at the first stage arrester (triode) 21 especially when the above-mentioned induced lightning enters the subscriber interface 13. It serves to release the residual voltage (which may reach 500V or more) remaining after being suppressed to the ground. In this case, the current absorption characteristics are relatively good (even if a large current flows, it is difficult to break).
On the other hand, the voltage step-down characteristic is not so good. Therefore, there is a problem that the above-mentioned IC circuit or LSI may be easily damaged.

【0010】したがって本発明は上記問題点に鑑み、新
品との交換が不要で連続使用が可能であり、かつ、アレ
スタ通過後の残留電圧をほぼグランド電位まで短時間に
抑圧することのできる加入者インタフェース保護回路を
提供することを目的とするものである。
Therefore, in view of the above problems, the present invention does not require replacement with a new product, can be used continuously, and can suppress the residual voltage after passing through the arrester to almost the ground potential in a short time. An object is to provide an interface protection circuit.

【0011】[0011]

【課題を解決するための手段】本発明は、上記ヒューズ
機能内蔵形の抵抗22に代えて正特性サーミスタ(いわ
ゆるポジスタ)を採用する。また上記サージ吸収素子2
3として、シリコン・シンメトリカル・スイッチ(いわ
ゆるサイダック)を採用する。
The present invention employs a positive temperature coefficient thermistor (so-called posistor) instead of the resistor 22 having a built-in fuse function. In addition, the above surge absorber 2
As 3, a silicon symmetrical switch (so-called Sidac) is adopted.

【0012】なおアレスタ21についてはそのままであ
る。
The arrester 21 remains unchanged.

【0013】[0013]

【作用】上記正特性サーミスタ(ポジスタ)は特に上記
混触に対抗するもので、過電流が流れたときに高抵抗と
なり、既述のヒューズ機能内蔵形の抵抗と等価な役目を
果す。上記シリコン・シンメトリカル・スイッチ(サイ
ダック)は特に上記誘導雷に対抗するもので、アレスタ
21を経た残留電圧をほぼグランド電位近くまで抑圧す
る役目を果す。
The positive characteristic thermistor (possistor) particularly counters the contact, and has a high resistance when an overcurrent flows, and has a function equivalent to the resistance of the built-in fuse function described above. The silicon symmetrical switch (Sydac) particularly counters the induced lightning and serves to suppress the residual voltage that has passed through the arrester 21 to almost the ground potential.

【0014】混触の発生の可能性が高い環境下では、上
記正特性サーミスタ(以下、ポジスタ)の使用は不可欠
であり、誘導雷の発生の可能性が高い環境下では、上記
シリコン・シンメトリカル・スイッチ(以下、サイダッ
ク)の使用は不可欠である。混触も誘導雷も発生する可
能性が高い環境下では、上記ポジスタとサイダックの同
時使用が好ましい。
The use of the above positive temperature coefficient thermistor (hereinafter referred to as "positor") is indispensable in an environment where there is a high possibility of contact, and in the environment in which there is a high possibility of generation of inductive lightning, the silicon symmetrical switch described above is used. The use of (Sydac) is essential. In an environment where both contact and induced lightning are likely to occur, it is preferable to use the posistor and sidac at the same time.

【0015】[0015]

【実施例】図1は本発明の実施例を表す回路図である。
本発明に基づく加入者インタフェース保護回路20は、
第1の形態として、アレスタ21を経て加入者インタフ
ェース13内に侵入する過電流を制限する正特性サーミ
スタ(ポジスタ)32を有する。
1 is a circuit diagram showing an embodiment of the present invention.
The subscriber interface protection circuit 20 according to the present invention comprises:
As a first form, a positive temperature coefficient thermistor (positor) 32 for limiting an overcurrent that enters the subscriber interface 13 via the arrester 21 is provided.

【0016】また第2の形態として、アレスタ21を経
て加入者インタフェース13内に侵入する残留電圧をほ
ぼグランド電位まで抑圧するシリコン・シンメトリカル
・スイッチ(サイダック)33を有する。さらに第3の
形態として、本図に示す如く、アレスタ21を経て加入
者インタフェース13内に侵入する過電流を制限する正
特性サーミスタ(ポジスタ)32と、該正特性サーミス
タ(ポジスタ)を通過して加入者インタフェース13内
に侵入する残留電圧をほぼグランド電位まで抑圧するシ
リコン・シンメトリカル・スイッチ(33)とを有す
る。
As a second form, a silicon symmetrical switch (sideac) 33 is provided for suppressing the residual voltage that enters the subscriber interface 13 via the arrester 21 to almost the ground potential. Further, as a third embodiment, as shown in the figure, a positive characteristic thermistor (positor) 32 for limiting an overcurrent that enters the subscriber interface 13 via the arrester 21 and a positive characteristic thermistor (positor) 32 are passed. It has a silicon symmetrical switch (33) for suppressing the residual voltage intruding into the subscriber interface 13 to almost the ground potential.

【0017】まず上記第1の形態について検討する。商
用電力線の混触(F)により、AC電圧(50Hzまたは
60Hz)が加入者線12に侵入すると、これに伴う過電
流はポジスタ32で制限される。図2は過電流の発生の
様子を示す図である。本図において、ACは混触(F)
によるAC電圧波形、例えば600Vrms ,50Hzを表
す。このAC電圧によって加入者インタフェース本体1
5の内部インピーダンスZに電流が流れる。これが上記
の過電流である。
First, the first mode will be examined. When the AC voltage (50 Hz or 60 Hz) enters the subscriber line 12 due to the contact (F) of the commercial power line, the overcurrent associated therewith is limited by the posistor 32. FIG. 2 is a diagram showing how overcurrent is generated. In this figure, AC is contact (F)
Represents an AC voltage waveform of, for example, 600 V rms , 50 Hz. With this AC voltage, the subscriber interface body 1
A current flows through the internal impedance Z of 5. This is the above-mentioned overcurrent.

【0018】図3はポジスタの一般的な特性を示すグラ
フである。前述した過電流(I)がポジスタ32(内部
抵抗R)に流れるといわゆるジュール熱(I2 R)が発
生し、ポジスタ32は発熱してその温度が上昇する。こ
のとき、図3のグラフに示すとおり、ポジスタ32の抵
抗値は温度上昇と共に増大する。結局、過電流が大きい
程ポジスタ32の内部抵抗値は増加し、過電流を制限す
る働きを示す。
FIG. 3 is a graph showing the general characteristics of the posistor. When the above-mentioned overcurrent (I) flows into the posistor 32 (internal resistance R), so-called Joule heat (I 2 R) is generated, and the posistor 32 generates heat and its temperature rises. At this time, as shown in the graph of FIG. 3, the resistance value of the posistor 32 increases as the temperature rises. After all, the larger the overcurrent, the larger the internal resistance value of the posistor 32, and the function of limiting the overcurrent is exhibited.

【0019】混触が除去されれば、ポジスタ32の内部
抵抗は自動的に初期値(例えば常温で10Ω)に戻り、
従来のヒューズ機能内蔵形の抵抗22と等価になる。た
だし、ノンヒューズである。かくして新品との交換なし
に繰り返し使用が可能となる。図4はアレスタ通過後の
残留電圧波形を示すグラフである。この波形の立上り
(ピークレベルの10%から90%に至るまでの時間)
は例えば10μSであり、その半値幅(立上り時にピー
クの50%に達したときから、立下り時にピークの50
%に達するまでの時間)は例えば1000μSであっ
て、急峻なパルス波形(サージ電圧波形)である。な
お、そのピークは、アレスタ21による放電を経た後で
あるから例えば1000V以下位までに降圧されてい
る。
When the contact is removed, the internal resistance of the posistor 32 automatically returns to the initial value (for example, 10Ω at room temperature),
It is equivalent to the conventional resistor 22 with a built-in fuse function. However, it is a non-fuse. Thus, it can be used repeatedly without replacement with a new one. FIG. 4 is a graph showing a residual voltage waveform after passing through the arrester. Rise of this waveform (time from 10% to 90% of peak level)
Is, for example, 10 μS, and the half-width (50% of the peak at the time of rising to 50% of the peak at the time of falling)
%) Is, for example, 1000 μS, which is a steep pulse waveform (surge voltage waveform). Since the peak is after the discharge by the arrester 21, it is stepped down to, for example, about 1000 V or less.

【0020】上記のポジスタ32は、上述したようなサ
ージ電圧波形に対してはほとんど応答せず、したがって
サージ電圧波形が印加されてもその内部抵抗は初期値
(例えば10Ω)を保ったままである。この10Ωは、
次段にサイダック33が設けられる場合には(既述の第
2の形態)、サイダック33がオンしたときにこれに流
れる電流を制限する役目を果す。
The posistor 32 hardly responds to the surge voltage waveform as described above, and therefore the internal resistance of the posistor 32 maintains the initial value (for example, 10Ω) even when the surge voltage waveform is applied. This 10Ω is
When the sidac 33 is provided in the next stage (the second embodiment described above), it serves to limit the current flowing through the sidac 33 when it is turned on.

【0021】次に既述の第2の形態について検討する。
第2の形態は、サイダック33をグランドGとの間に設
けることを特徴としている。図5はサイダック通過後の
残留電圧波形を示すグラフである。従来のバリスタ23
によるサージ吸収特性は図中の点線で示すV23に示すよ
うに台形状をなし、したがって加入者インタフェース本
体15に印加される電圧は図中の点線で示すV15の如く
ゆっくりと下降する。これでは、加入者インタフェース
本体15にかなりの衝撃を与えてしまう。
Next, the above-mentioned second form will be examined.
The second mode is characterized in that the sidac 33 is provided between the sydac 33 and the ground G. FIG. 5 is a graph showing the residual voltage waveform after passing through the Sidac. Conventional varistor 23
The surge absorption characteristic due to V has a trapezoidal shape as indicated by V 23 shown by the dotted line in the figure, and therefore the voltage applied to the subscriber interface main body 15 slowly drops as indicated by V 15 shown by the dotted line in the figure. This will give a considerable shock to the subscriber interface body 15.

【0022】一方、本発明に基づくサイダック33によ
るサージ吸収特性は図中のダブルハッチング部の立下り
に見られるように三角状をなし、したがって加入者イン
タフェース本体15に印加される電圧は図中の実線V15
に示す如く、急峻に下降する。このため加入者インタフ
ェース本体15に高電圧が印加されている時間はきわめ
て短く、実効的な衝撃は非常に小さなものとなる。
On the other hand, the surge absorption characteristic of the sidac 33 according to the present invention has a triangular shape as seen at the trailing edge of the double hatched portion in the figure, and therefore the voltage applied to the subscriber interface body 15 is as shown in the figure. Solid line V 15
As shown in, it descends sharply. Therefore, the time during which the high voltage is applied to the subscriber interface body 15 is extremely short, and the effective impact is very small.

【0023】図6はサイダックのV−I特性を示すグラ
フであり、横軸は電圧V、縦軸は電流Iである。さら
に、VBOはブレークオーバー電圧、VF は順方向電圧、
H は保持電流である。サージ電圧がサイダック33の
BOを越えるとサイダック33はオンし、グランドGへ
放電する。このとき、順方向電圧VF (VF1,VF2)は
約3Vであり、ほとんどグランド電位に近いレベルまで
サージ電圧は低減せしめられる。
FIG. 6 is a graph showing the VI characteristic of the Sidac, where the horizontal axis is the voltage V and the vertical axis is the current I. Further, V BO is a breakover voltage, V F is a forward voltage,
I H is a holding current. When the surge voltage exceeds V BO of the sidac 33, the sidac 33 turns on and discharges to the ground G. At this time, the forward voltage V F (V F1 , V F2 ) is about 3 V, and the surge voltage can be reduced to a level almost close to the ground potential.

【0024】なお、誘導雷は正極性で発生することも、
負極性で発生することもあるが、図6に示す特性から分
かるようにどちらの極性にも対応できる。一旦オンした
サイダック33をオフにするには、ここを流れる電流
を、保持電流IH (IH1,IH2)より小さくすればよい
が、サイダック33の通電電流は、ポジスタ32の抵抗
(10Ω)ならびにサージ電圧の消滅と共に消滅するか
ら、結局、サージ電圧の通過後、サイダック33は自動
的にオフに戻ることになる。
It should be noted that the induced lightning may occur with a positive polarity.
Although it may occur in a negative polarity, it can be applied to either polarity as can be seen from the characteristics shown in FIG. In order to turn off the sidac 33 that has been turned on once, the current flowing therethrough may be made smaller than the holding current I H (I H1 , I H2 ), but the conduction current of the sidac 33 is the resistance of the posistor 32 (10Ω). In addition, since it disappears as the surge voltage disappears, the sidac 33 will automatically turn off after the surge voltage has passed.

【0025】なお、本発明は加入者インタフェース本体
15における中央局(11)側にも当然適用することが
できる。
The present invention can naturally be applied to the central office (11) side of the subscriber interface body 15.

【0026】[0026]

【発明の効果】以上説明したように本発明によれば、過
電流に対し新品と交換することなく繰り返して保護機能
が発揮され、また、サージ電圧に対しこれをほぼグラン
ド電位まで短時間に抑圧することができる。
As described above, according to the present invention, the protection function is repeatedly exhibited against an overcurrent without replacement with a new product, and the surge voltage is suppressed to almost the ground potential in a short time. can do.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を表す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】過電流の発生の様子を示す図である。FIG. 2 is a diagram showing how an overcurrent is generated.

【図3】ポジスタの一般的な特性を示すグラフである。FIG. 3 is a graph showing general characteristics of a posistor.

【図4】アレスタ通過後の残留電圧波形を示すグラフで
ある。
FIG. 4 is a graph showing a residual voltage waveform after passing through an arrester.

【図5】サイダック通過後の残留電圧波形を示すグラフ
である。
FIG. 5 is a graph showing a residual voltage waveform after passing through a sidac.

【図6】サイダックのV−I特性を示すグラフである。FIG. 6 is a graph showing VI characteristic of Sidac.

【図7】本発明の位置付けを図解的に表す図である。FIG. 7 is a diagram schematically showing the positioning of the present invention.

【図8】従来の加入者インタフェース保護回路を表す図
である。
FIG. 8 is a diagram showing a conventional subscriber interface protection circuit.

【符号の説明】[Explanation of symbols]

11…交換機を含む中央局 12…加入者線 13…加入者インタフェース 14…加入者 15…加入者インタフェース本体 16…電柱 17…商用電力線 20…加入者インタフェース保護回路(3極管) 21…アレスタ 22…ヒューズ機能内蔵形の抵抗(バリスタ) 23…サージ吸収素子 24…整流ブリッジ 32…正特性サーミスタ(ポジスタ) 33…シリコン・シンメトリカル・スイッチ(サイダッ
ク)
11 ... Central office including exchanges 12 ... Subscriber line 13 ... Subscriber interface 14 ... Subscriber 15 ... Subscriber interface main body 16 ... Utility pole 17 ... Commercial power line 20 ... Subscriber interface protection circuit (triode) 21 ... Arrestor 22 … Built-in fuse function resistor (varistor) 23… Surge absorption element 24… Rectifier bridge 32… Positive characteristic thermistor (positor) 33… Silicon symmetrical switch (sydac)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一方において各加入者線(12)を介し
て、複数の加入者(14)に接続し、他方において中央
局(11)内の交換機に接続する加入者インタフェース
(13)を保護するために、該加入者線側においてアレ
スタ(21)を含んで構成される加入者インタフェース
保護回路(20)において、 前記アレスタを経て前記加入者インタフェース内に侵入
する過電流を制限する正特性サーミスタ(32)を有す
ることを特徴とする加入者インタフェース保護回路。
1. Protecting a subscriber interface (13), which is connected on the one hand to a plurality of subscribers (14) via each subscriber line (12) and on the other hand to a switch in a central office (11). In order to do so, in the subscriber interface protection circuit (20) including an arrester (21) on the subscriber line side, a positive temperature coefficient thermistor for limiting an overcurrent that enters the subscriber interface through the arrester. A subscriber interface protection circuit having (32).
【請求項2】 一方において各加入者線(12)を介し
て、複数の加入者(14)に接続し、他方において中央
局(11)内の交換機に接続する加入者インタフェース
(13)を保護するために、該加入者線側においてアレ
スタ(21)を含んで構成される加入者インタフェース
保護回路(20)において、 前記アレスタを経て前記加入者インタフェース内に侵入
する残留電圧をほぼグランド電位まで抑圧するシリコン
・シンメトリカル・スイッチ(33)を有することを特
徴とする加入者インタフェース保護回路。
2. Protecting a subscriber interface (13) which, on the one hand, is connected via a respective subscriber line (12) to a plurality of subscribers (14) and, on the other hand, to an exchange in a central office (11). In order to achieve this, in the subscriber interface protection circuit (20) including an arrester (21) on the subscriber line side, the residual voltage that enters the subscriber interface via the arrester is suppressed to approximately the ground potential. A subscriber interface protection circuit having a silicon symmetric switch (33) that operates.
【請求項3】 一方において各加入者線(12)を介し
て、複数の加入者(14)に接続し、他方において中央
局(11)内の交換機に接続する加入者インタフェース
(13)を保護するために、該加入者線側においてアレ
スタ(21)を含んで構成される加入者インタフェース
保護回路(20)において、 前記アレスタを経て前記加入者インタフェース内に侵入
する過電流を制限する正特性サーミスタ(32)と、 該アレスタおよび該正特性サーミスタを通過して前記加
入者インタフェース内に侵入する残留電圧をほぼグラン
ド電位まで抑圧するシリコン・シンメトリカル・スイッ
チ(33)とを有することを特徴とする加入者インタフ
ェース保護回路。
3. Protecting a subscriber interface (13) which, on the one hand, is connected via a respective subscriber line (12) to a plurality of subscribers (14) and, on the other hand, to a switch in a central office (11). In order to do so, in the subscriber interface protection circuit (20) including an arrester (21) on the subscriber line side, a positive temperature coefficient thermistor for limiting an overcurrent that enters the subscriber interface through the arrester. (32) and a silicon symmetrical switch (33) for suppressing a residual voltage that passes through the arrester and the positive temperature coefficient thermistor and enters the subscriber interface to approximately a ground potential. User interface protection circuit.
JP20147892A 1992-07-28 1992-07-28 Subscriber interface protective circuit Withdrawn JPH0654356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20147892A JPH0654356A (en) 1992-07-28 1992-07-28 Subscriber interface protective circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20147892A JPH0654356A (en) 1992-07-28 1992-07-28 Subscriber interface protective circuit

Publications (1)

Publication Number Publication Date
JPH0654356A true JPH0654356A (en) 1994-02-25

Family

ID=16441739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20147892A Withdrawn JPH0654356A (en) 1992-07-28 1992-07-28 Subscriber interface protective circuit

Country Status (1)

Country Link
JP (1) JPH0654356A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054124B2 (en) 2001-05-21 2006-05-30 Infineon Technologies Ag Method for switching over a reference voltage potential for overvoltage protection devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054124B2 (en) 2001-05-21 2006-05-30 Infineon Technologies Ag Method for switching over a reference voltage potential for overvoltage protection devices

Similar Documents

Publication Publication Date Title
AU648596B2 (en) Circuit protection device
US6266223B1 (en) Line protector for a communications circuit
JPH05507609A (en) Overvoltage/overcurrent protection circuit with excellent ground balance
JPH0654356A (en) Subscriber interface protective circuit
CN209029176U (en) Pressure discharges the distribution type arrester that no-spark generates
US2168769A (en) Protector
CN207910443U (en) A kind of household protection against electric shock stacked switch
CN206135408U (en) Compound lightning protection ware of formula and lightning protection subassembly are triggered to area
RU24047U1 (en) PROTECTION STORE (OPTIONS) OF STATIONARY EQUIPMENT FROM HIGH VOLTAGES
CN205666615U (en) Novel exempt from ground connection lightning protection device
CN109346254A (en) Pressure discharges the distribution type arrester that no-spark generates
JP3150583B2 (en) Lightning protection system for low voltage distribution system
JP3171193U (en) Surge protection power strip
CN210404733U (en) Alternating current power supply lightning protection device with overcurrent and overvoltage protection functions
GB765050A (en) Improvements in or relating to devices for the protection of equipment connected to an electric low-voltage network, in particular to a telephone network
CN214069571U (en) Surge protector with backup protection device
EP1099288B1 (en) Universal surge protector for notebook computers
CN210430920U (en) Alternating current power supply lightning protection device with intelligent monitoring and protection functions
US2756367A (en) Heavy duty arrester
CN2279027Y (en) Automatic power supply lighting shock and leakage protector
CN201936712U (en) High-gradient lightning arrester
Reddy et al. Protection of Digital Telecom Exchanges Against Lightning Surges and Earth Faults
CN2508443Y (en) Overvoltage protector
CN200990496Y (en) Automatic overvoltage overcurrent electrical shock and leakage protector
JPH0119561Y2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005