JPH0651880A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH0651880A JPH0651880A JP4200991A JP20099192A JPH0651880A JP H0651880 A JPH0651880 A JP H0651880A JP 4200991 A JP4200991 A JP 4200991A JP 20099192 A JP20099192 A JP 20099192A JP H0651880 A JPH0651880 A JP H0651880A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control means
- state
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、バス、電力管理手段を
備えた情報処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus having a bus and power management means.
【0002】[0002]
【従来の技術】従来の情報処理装置には、バスの使用状
況を検出して装置を低消費電力状態にするものはなく、
キー入力がないときにキー入力待ちを検出して装置を低
消費電力状態にするものがほとんどであった。2. Description of the Related Art There is no conventional information processing apparatus that detects a bus usage state and puts the apparatus into a low power consumption state.
In most cases, when there is no key input, waiting for key input is detected and the device is put into a low power consumption state.
【0003】[0003]
【発明が解決しようとする課題】しかしながら従来の情
報処理装置では、キー入力待ち以外のときにも動作の必
要のない回路が無駄に動作しているといった欠点があっ
た。本発明は、かかる欠点を解消し装置の低消費電力化
を図ることを目的とする。However, the conventional information processing apparatus has a drawback in that a circuit that does not need to be operated is in vain when it is not waiting for a key input. It is an object of the present invention to eliminate such drawbacks and reduce the power consumption of the device.
【0004】[0004]
【課題を解決するための手段】本発明は、装置の消費電
力が少なくなるように、バスの使用状況を検出する手段
と電力の管理をおこなう手段とを備えたことを特徴とす
る。The present invention is characterized in that it is provided with means for detecting a bus usage state and means for power management so that the power consumption of the device is reduced.
【0005】[0005]
【作用】本発明は、バスの使用状況を検出する手段が、
ある時間内にバスが未使用の状態であること、あるいは
特定の回路がバスを使用していることを検出した場合
に、電力を管理する手段により情報処理装置を低消費電
力状態にする。According to the present invention, the means for detecting the usage status of the bus is
When it is detected that the bus is not used within a certain period of time or that a specific circuit is using the bus, the information processing device is set to the low power consumption state by the means for managing the power.
【0006】[0006]
【実施例】以下、本発明の一実施例について図面を参照
して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0007】図1は、本発明の構成を示すブロック図で
ある。1は、装置全体の制御、演算等をおこなうMPU
である。2は、MPUと各回路の間の信号の伝送路であ
るシステムバスである。3は、I/O機器を制御するI
/O制御手段である。4は、I/O制御手段とI/O機
器との間の信号伝送路であるI/Oバスである。5は、
キーボード、マウス、ディスク装置等のI/O機器であ
る。6は、液晶表示装置やディスプレイ装置等の表示手
段を制御する表示制御手段である。7は、表示記憶手段
も含んだ液晶表示装置やディスプレイ装置等の表示手段
である。8は、記憶手段を制御する記憶制御手段であ
る。9は、メモリ等の記憶手段である。10は、電力供
給信号を出力し供給する電力の管理をおこなう電力管理
手段である。MPU1から出力された命令は、I/O制
御手段3、表示制御手段6、記憶制御手段8に送られ
る。I/O機器5、表示手段7、記憶手段9は、それぞ
れI/O制御手段3、表示制御手段6、記憶制御手段8
によって制御される。I/O機器からI/O制御手段へ
の入力があるとき、また、MPUから各制御手段へ命令
があるときにはバスはビジーとなりバスは使用されてい
る状態となる。各制御手段とMPUとの間で信号のやり
とりがないときには、バスは使用されていない状態とな
る。バスが使用されていない状態では、一部の制御手段
と周辺機器の動作は必要ない。したがって、本発明はそ
れらの回路に無駄な電力を供給しないようにバスの使用
状況を検出し、電力の供給を制御するものである。電力
管理手段10は、その内部にバス2の使用状況を検出す
る手段を含んでいる。FIG. 1 is a block diagram showing the configuration of the present invention. 1 is an MPU that controls the entire device and performs calculations, etc.
Is. Reference numeral 2 is a system bus which is a signal transmission path between the MPU and each circuit. 3 is an I for controlling I / O equipment
/ O control means. An I / O bus 4 is a signal transmission path between the I / O control means and the I / O device. 5 is
It is an I / O device such as a keyboard, a mouse, and a disk device. Reference numeral 6 is a display control means for controlling display means such as a liquid crystal display device and a display device. Reference numeral 7 is a display means such as a liquid crystal display device or a display device including a display storage means. Reference numeral 8 is a storage control means for controlling the storage means. Reference numeral 9 is a storage means such as a memory. Reference numeral 10 is a power management unit that outputs a power supply signal and manages the supplied power. The command output from the MPU 1 is sent to the I / O control unit 3, the display control unit 6, and the storage control unit 8. The I / O equipment 5, the display means 7, and the storage means 9 are respectively the I / O control means 3, the display control means 6, and the storage control means 8.
Controlled by. When there is an input from the I / O device to the I / O control means, and when there is an instruction from the MPU to each control means, the bus becomes busy and the bus is in use. When there is no signal exchange between each control means and the MPU, the bus is in an unused state. When the bus is not used, some control means and peripherals do not need to operate. Therefore, the present invention detects the usage status of the bus and controls the power supply so as not to supply unnecessary power to these circuits. The power management means 10 includes therein a means for detecting the usage status of the bus 2.
【0008】図2は、電力管理手段10の内部構成を示
した図である。101は、各制御手段がバスを使用して
いないこと、あるいは特定の回路がバスを使用している
ことを検出するためのバス使用状況検出手段である。バ
スが開放されていることを検出するための方法には、例
えば2つの方法がある。1つは、バスの所有権を選択す
るチップセレクトが、バスに接続されているどのチップ
も選択されていないことを検出する方法である。また1
つは、バスの電圧を検出し、不定(Highインピーダ
ンス)の状態であること、HighレベルでもLowレ
ベルでもないことを検出する方法である。102は、各
制御手段と周辺機器に電力供給の制御をするための電力
供給制御手段である。102からの出力信号である電力
供給制御信号1021は、各制御手段と周辺機器に転送
される。電力供給制御信号1021が制御手段に転送さ
れると制御手段のすべて、あるいは、一部の回路の動作
が停止する。また、電力供給制御信号1021が周辺機
器に転送されると、周辺機器のすべて、あるいは、一部
の回路の動作が停止する。電力供給制御手段102へ
は、バス使用状況検出手段からの出力信号が入力され
る。バスの使用状況を検出したその入力信号によって電
力供給制御手段102は、装置を通常の状態から低消費
電力状態に設定し、また反対に、低消費電力状態から通
常の状態に設定する。FIG. 2 is a diagram showing the internal configuration of the power management means 10. Reference numeral 101 denotes a bus usage status detecting means for detecting that each control means does not use the bus or that a specific circuit uses the bus. There are, for example, two methods for detecting that the bus is open. One is a method in which a chip select for selecting ownership of a bus detects that none of the chips connected to the bus is selected. Again 1
The other is a method of detecting the voltage of the bus and detecting that it is in an indefinite state (High impedance) and that it is neither a High level nor a Low level. Reference numeral 102 denotes a power supply control means for controlling power supply to each control means and peripheral equipment. A power supply control signal 1021 which is an output signal from 102 is transferred to each control unit and peripheral equipment. When the power supply control signal 1021 is transferred to the control means, the operation of all or part of the circuits of the control means is stopped. Further, when the power supply control signal 1021 is transferred to the peripheral device, the operation of all or part of the circuits of the peripheral device is stopped. An output signal from the bus usage status detection means is input to the power supply control means 102. The power supply control means 102 sets the device from the normal state to the low power consumption state, and vice versa, based on the input signal that detects the use status of the bus.
【0009】図3は、バスの使用状況と電力供給制御信
号1021のタイミングを示した図であり、バスが開放
されたときに低消費電力状態になる場合である。バスが
ビジーのとき、周辺機器からの入出力動作や、プログラ
ムの実行等がおこなわれている通常の状態である。バス
がビジーでなくなったとき、すなわちバスが開放された
ときは、入出力動作や、プログラムの実行等がおこなわ
れておらず、制御手段、周辺機器の動作のすべてあるい
は一部を停止することが可能な状態である。バスが開放
されてからある時間Tが経過したとき電力供給制御信号
をHighレベルに設定し、制御手段、周辺機器に供給
する電力を制御する。電力供給制御信号がHighレベ
ルになると、装置は低消費電力状態となる。FIG. 3 is a diagram showing the bus usage status and the timing of the power supply control signal 1021. This is the case where the bus is released and the power consumption is low. When the bus is busy, it is a normal state in which input / output operations from peripheral devices and program execution are being performed. When the bus is no longer busy, that is, when the bus is released, I / O operations, program execution, etc. are not performed, and it is possible to stop all or part of the operation of the control unit and peripheral devices. It is possible. When a certain time T elapses after the bus is opened, the power supply control signal is set to the high level to control the power supplied to the control means and peripheral devices. When the power supply control signal becomes High level, the device enters the low power consumption state.
【0010】図4は、バスの使用状況と電力供給制御信
号1021のタイミングを示した図であり、特定の回路
のみがバスを使用したときに低消費電力状態になる場合
である。バスがビジーのとき、不特定の回路、装置がバ
スをアクセスしており入出力動作等がおこなわれている
通常の状態である。バスがビジーでなくなり、一旦開放
され特定の回路のみがバスを使用しているとき、例えば
タイマー割込みが入っているときなどは、その割込みを
マスクし、制御手段、周辺機器の動作のすべてあるいは
一部を停止することを可能とする状態となる。特定の回
路が、バスを使用してからある時間Tが経過したとき電
力供給制御信号をHighレベルに設定し、制御手段、
周辺機器に供給する電力を制御する。電力供給制御信号
がHighレベルになると、装置は低消費電力状態とな
る。FIG. 4 is a diagram showing the use status of the bus and the timing of the power supply control signal 1021. This is a case where only a specific circuit enters the low power consumption state when the bus is used. When the bus is busy, it is a normal state in which an unspecified circuit or device is accessing the bus and performing input / output operations. When the bus is not busy and is once released and only a specific circuit is using the bus, for example, when a timer interrupt is included, the interrupt is masked and all or one of the operation of the control means and the peripheral device is interrupted. It becomes possible to stop the department. The specific circuit sets the power supply control signal to the High level when a certain time T elapses after using the bus, the control means,
Controls the power supplied to peripheral devices. When the power supply control signal becomes High level, the device enters the low power consumption state.
【0011】図5は、バスの使用状況と電力供給制御信
号1021のタイミングを示した図であり、装置が低消
費電力状態から通常の状態になる場合である。周辺機器
や回路の動作は、バス使用状況検出手段がバスがビジー
になったことを検出し、それを電力供給制御手段が受け
電力供給制御信号をLowレベルにすることによって開
始する。動作の開始は、制御手段においては、例えばM
PUから送信された命令によって、周辺機器において
は、例えばオペレータの操作によって入力があったこと
によって引き起こされる。FIG. 5 is a diagram showing the bus usage status and the timing of the power supply control signal 1021 in the case where the apparatus goes from the low power consumption state to the normal state. The operation of the peripheral device or the circuit is started by the bus usage status detecting means detecting that the bus is busy, and the power supply control means receiving it to set the power supply control signal to the low level. The operation is started by, for example, M in the control means.
In the peripheral device, the instruction transmitted from the PU causes the input, for example, by the operation of the operator.
【0012】以上が本発明の実施例の説明である。The above is the description of the embodiment of the present invention.
【0013】[0013]
【発明の効果】以上説明したように、本発明は、バスの
使用状況を検出する手段と情報処理装置を低消費電力状
態に設定する手段を備え、ある時間内にバスが未使用の
状態であること、あるいは特定の回路がバスを使用して
いることを検出することによって、情報処理装置の低消
費電力化を図るものである。As described above, the present invention is provided with means for detecting the usage status of the bus and means for setting the information processing apparatus to the low power consumption state, and the bus is not used within a certain time. The power consumption of the information processing device is reduced by detecting that there is a certain circuit or that a specific circuit is using the bus.
【図1】本発明の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of the present invention.
【図2】電力管理手段の内部構成図である。FIG. 2 is an internal configuration diagram of power management means.
【図3】バスの使用状況と電力供給制御信号のタイミン
グ図である。FIG. 3 is a timing diagram of bus usage and power supply control signals.
【図4】バスの使用状況と電力供給制御信号のタイミン
グ図である。FIG. 4 is a timing diagram of bus usage and power supply control signals.
【図5】バスの使用状況と電力供給制御信号のタイミン
グ図である。FIG. 5 is a timing diagram of bus usage and power supply control signals.
1…MPU、 2…システムバス、 3…I/O制御手段、 4…I/Oバス、 5…I/O機器、 6…表示制御手段、 7…表示手段、 8…記憶制御手段、 9…記憶手段、 10…電力管理手段、 101…バス使用状況検出手段、 102…電力供給制御手段、 1021…電力供給制御信号。 1 ... MPU, 2 ... System bus, 3 ... I / O control means, 4 ... I / O bus, 5 ... I / O equipment, 6 ... Display control means, 7 ... Display means, 8 ... Storage control means, 9 ... Storage means, 10 ... Power management means, 101 ... Bus usage status detection means, 102 ... Power supply control means, 1021 ... Power supply control signal.
Claims (1)
の使用状況を検出する第一の手段と情報処理装置を低消
費電力状態に設定する第二の手段を備え、第一の手段
が、ある時間内にバスが未使用の状態であること、ある
いは特定の回路がバスを使用していることを検出した場
合に、第二の手段により情報処理装置を低消費電力状態
にすることを特徴とする情報処理装置。1. An information processing apparatus having a bus, comprising first means for detecting a bus usage status and second means for setting the information processing apparatus in a low power consumption state, the first means comprising: When the bus is in an unused state within a certain time, or when it is detected that a specific circuit is using the bus, the second means puts the information processing device into a low power consumption state. Information processing device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4200991A JPH0651880A (en) | 1992-07-28 | 1992-07-28 | Information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4200991A JPH0651880A (en) | 1992-07-28 | 1992-07-28 | Information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0651880A true JPH0651880A (en) | 1994-02-25 |
Family
ID=16433694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4200991A Pending JPH0651880A (en) | 1992-07-28 | 1992-07-28 | Information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0651880A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008530631A (en) * | 2005-02-16 | 2008-08-07 | 松下電器産業株式会社 | Power supply control circuit and electronic circuit |
-
1992
- 1992-07-28 JP JP4200991A patent/JPH0651880A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008530631A (en) * | 2005-02-16 | 2008-08-07 | 松下電器産業株式会社 | Power supply control circuit and electronic circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5303171A (en) | System suspend on lid close and system resume on lid open | |
KR100352045B1 (en) | Methods and apparatus for reducing power consumption in computer systems | |
JP4070824B2 (en) | Computer system and interrupt control device | |
KR920002754B1 (en) | Microcomputer w/power saving function | |
US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
JP3454866B2 (en) | Method of operating a processor of the type including a bus unit and an execution unit, a central processing unit, a computer system, and a clock controller circuit | |
US6883102B2 (en) | Apparatus and method for performing power management functions | |
KR910006825A (en) | Power Management Unit for Rapton Computers | |
JP2004280269A (en) | Information processor, program, recording medium and control circuit | |
JP3805913B2 (en) | Method for waking up computer system from standby mode and wakeup control circuit | |
CN101281416A (en) | Method for ensuring system closedown completion | |
JPH0651880A (en) | Information processor | |
JP2001005547A (en) | Equipment and method for controlling state transition of information processor | |
JPH0643980A (en) | Information processor | |
CN105745596A (en) | Electronic device having a controller to enter a low power mode | |
KR100219680B1 (en) | Slip mode execution/cancellation method and apparatus | |
JPS58222349A (en) | Information processor | |
JPH04245518A (en) | Information processor | |
JPH10333790A (en) | Information processor equipped with power-saving function and power saving releasing method for the information processor | |
JPH0883133A (en) | Computer system and clock control method for the same | |
JPS60241116A (en) | Portable terminal device | |
KR100586514B1 (en) | Computer system and control method thereof | |
JPS6316315A (en) | Automatic power supply cut-off system | |
KR0150752B1 (en) | Power operating system | |
WO2022108686A1 (en) | System and method for modem stabilization when waiting for ap-driven link recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071024 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20081024 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20091024 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20101024 |
|
LAPS | Cancellation because of no payment of annual fees |