JPH0650029Y2 - Dual power supply - Google Patents
Dual power supplyInfo
- Publication number
- JPH0650029Y2 JPH0650029Y2 JP9887788U JP9887788U JPH0650029Y2 JP H0650029 Y2 JPH0650029 Y2 JP H0650029Y2 JP 9887788 U JP9887788 U JP 9887788U JP 9887788 U JP9887788 U JP 9887788U JP H0650029 Y2 JPH0650029 Y2 JP H0650029Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- transmission line
- output
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Logic Circuits (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、マイクロプロセッサを搭載したカードなどを
負荷とし、これらの負荷に対して電力を供給する二重化
された電源装置に関し、更に詳しくは二重化した電源装
置の状態を示す信号を出力する論理回路を備えた二重化
電源装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial application field) The present invention relates to a dual power supply device that uses a card equipped with a microprocessor as a load and supplies power to these loads. The present invention relates to a redundant power supply device including a logic circuit that outputs a signal indicating the state of the power supply device.
（従来の技術） マイクロプロセッサを搭載した装置に電力を供給する電
源装置は、電源の停電を予告する停電予告信号のよう
な、電源の状態を示す信号を出力するようになってい
る。マイクロプロセッサは、この様な停電予告信号を受
けると、例えば演算中のデータが消滅しないように、そ
のデータを電源の供給が完全にストップする前に、メモ
リに格納する等の停電処理を行うことが可能となる。(Prior Art) A power supply device that supplies power to a device equipped with a microprocessor outputs a signal indicating the state of the power supply, such as a power failure notification signal for predicting power failure of the power supply. Upon receiving such a power failure notice signal, the microprocessor should perform power failure processing, such as storing the data in the memory before the power supply is completely stopped, so that the data being calculated is not lost. Is possible.
ところで、電源の状態を示す信号がローアクティブで定
められているような電源装置を、二重化構成とする場
合、単独に一方の電源をたとえばメインテナンスの為に
取り外したりすると、電源の状態を示す信号がアクティ
ブ（ローレベル）となってしまい、これを受けたマイク
ロプロセッサは、不必要な停電処理を開始するという不
具合が生ずる。By the way, when a power supply device in which a signal indicating the state of the power supply is determined to be low active is configured in a dual configuration, if one of the power supplies is independently removed for maintenance, for example, the signal indicating the power supply state will be output. The microprocessor becomes active (low level), and the microprocessor which receives this becomes inconvenient to start unnecessary power failure processing.
（考案が解決しようとする課題） 本考案は、この様な点に鑑みてなされたものであって、
その目的は、簡単な論理回路を付加することによって、
片方の電源装置の電源オフやその取り外し等で、電源の
状態を示す信号がアクティブ（ローレベル）とはならな
いようにした二重化電源装置を実現することにある。(Problems to be Solved by the Invention) The present invention has been made in view of these points,
Its purpose is to add a simple logic circuit
It is to realize a dual power supply device in which a signal indicating a power supply state does not become active (low level) when one power supply device is turned off or removed.
（課題を解決するための手段） 第１図は、本考案の基本的な構成を示すブロック図であ
る。図において、PSU1、PSU2は、二重化された電源ユニ
ットで、例えば5Vの直流電圧V0と、電源の状態を示す信
号（例えば停電予告信号）▲▼とを出力す
る電源部１と、本考案で特徴とする論理回路部２とを含
んでいる。(Means for Solving the Problems) FIG. 1 is a block diagram showing the basic configuration of the present invention. In the figure, PSU1 and PSU2 are redundant power supply units, for example, a DC voltage V 0 of 5V and a power supply unit 1 that outputs a signal indicating a power supply state (for example, a power failure warning signal) ▲ ▼, and the present invention. And a characteristic logic circuit section 2.
BBはバックボードで、２つの電源ユニットPSU1、PSU2か
らの電力を供給するための電力供給線L1や、電源の状態
を示す信号▲▼の伝送線L2、及び２つの電
源ユニットPSU1、PSU2間を結ぶ伝送線L3が配線されてい
る。BB is a backboard that connects between the power supply line L1 for supplying power from the two power supply units PSU1 and PSU2, the transmission line L2 for the signal ▲ ▼ indicating the power status, and the two power supply units PSU1 and PSU2. The transmission line L3 to be connected is wired.
PC1、PC2はマイクロプロセッサユニットで、バックボー
ドBB上の配線を介して電源ユニットから電力が供給され
て動作すると共に、電源状態を示す信号▲
▼を受けている。PC1 and PC2 are microprocessor units that operate by being supplied with power from the power supply unit via the wiring on the backboard BB and a signal indicating the power supply status.
I am receiving ▼.
電源ユニットPSU1、PSU2の論理回路部２において、Ｄは
電源部１からの出力電圧を受けるダイオード、DR1は電
源の状態を示す信号▲▼を受けその出力を
伝送線L3に出力するオープンコレクタ出力の第１のドラ
イバー、DR2は第１のドライバーDR1の出力を伝送線L2に
出力する第２のドライバーである。In the logic circuit section 2 of the power supply units PSU1 and PSU2, D is a diode that receives the output voltage from the power supply section 1, and DR1 is an open collector output that receives the signal ▲ ▼ indicating the state of the power supply and outputs its output to the transmission line L3. The first driver, DR2, is a second driver that outputs the output of the first driver DR1 to the transmission line L2.
（作用） 一方の電源ユニットの入力がオフとなると、電源の状態
を示す信号▲▼がローレベルとなって第１
のドライバーの出力がオープンとなるが、他方の電源ユ
ニットにおいて、第２のドライバーの出力は、ローレベ
ルとなっておりバックボード上の伝送線L2の電源の状態
を示す信号▲▼は、ハイレベルが維持され
る。(Operation) When the input of one of the power supply units is turned off, the signal ▲ ▼ indicating the state of the power supply becomes the low level and the first
The output of the driver is open, but in the other power supply unit, the output of the second driver is low level and the signal ▲ ▼ indicating the power status of the transmission line L2 on the backboard is high level. Is maintained.
これにより、マイクロプロセッサユニットでは、通常の
動作を継続することが可能となる。This allows the microprocessor unit to continue normal operation.
（実施例） 以下図面を用いて、本考案の一実施例を詳細に説明す
る。第２図は、本考案の一実施例を示す構成ブロック図
である。第１図の各部分に対応するものには、同一符号
を付して示す。Embodiment An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 2 is a configuration block diagram showing an embodiment of the present invention. Components corresponding to those in FIG. 1 are designated by the same reference numerals.
各電源ユニットPSU1、PSU2において、電源部１は、例え
ば、スイッチングレギュレータが用いられており、これ
は、入力交流電源をトランスT1を経て整流し、直流電圧
を得る整流回路11、トランスT1の出力から停電予告信号
▲▼を得る信号発生回路12、整流回路11で
得られた直流電圧をスイッチングしてトランスT2に与え
るスイッチングトランジスタＱ、トランスT2の出力を整
流平滑し、＋5Vの直流出力電圧V0を得る整流平滑回路1
3、この直流電圧V0と基準電圧Esとを比較する比較器1
4、この比較器14の出力に応じて、出力直流電圧V0が基
準電圧Esに対応した一定電圧になるように、スイッチン
グトランジスタＱのオン・オフを制御する制御回路15で
構成されている。In each of the power supply units PSU1 and PSU2, the power supply unit 1 uses, for example, a switching regulator, which rectifies the input AC power supply through the transformer T1 to obtain a DC voltage from the output of the rectifier circuit 11 and the transformer T1. Signal generation circuit 12 for obtaining power failure warning signal ▲ ▼, switching transistor Q that switches the DC voltage obtained by rectifier circuit 11 and supplies to transformer T2, rectifies and smoothes the output of transformer T2, and outputs DC output voltage V 0 of + 5V. Rectifying and smoothing circuit 1
3, Comparator 1 that compares this DC voltage V 0 with the reference voltage Es
4. The control circuit 15 controls ON / OFF of the switching transistor Q so that the output DC voltage V 0 becomes a constant voltage corresponding to the reference voltage Es according to the output of the comparator 14.
論理回路部２において、第１、第２のドライバーDR1、D
R2は、いずれもダイオードＤのカソード側から、電力が
供給されて動作するようになっている。In the logic circuit unit 2, the first and second drivers DR1 and D
Each of the R2s is designed to operate by being supplied with power from the cathode side of the diode D.
マイクロプロセッサユニットPC1において、31はマイク
ロプロセッサ、32はROM、33はRAMで、これらはバスBSを
介して互いに結ばれており、このバスBSは、バックボー
ドBB内のバスBSを経て、図示してない他の装置に接続さ
れる。In the microprocessor unit PC1, 31 is a microprocessor, 32 is a ROM, and 33 is a RAM, which are connected to each other via a bus BS, which is shown in the figure via the bus BS in the backboard BB. Not connected to other equipment.
このように構成した装置の動作を次に説明する。The operation of the device configured as described above will be described below.
はじめに、２つの電源ユニットPSU1、PSU2が共に正常に
動作している状態では、電源部１からの停電予告信号▲
▼、▲▼は、共にハイレ
ベルであり、バックボードBB上において、第１、第２の
ドライバーDR1、DR2を介して出力される伝送線L2上の信
号ACFAILは、ハイレベル、第１のドライバーDR1を介し
て出力される。伝送線L3上の信号ACFAILは、ローレベル
となる。First, when both power supply units PSU1 and PSU2 are operating normally, a power failure warning signal from power supply unit 1
Both ▼ and ▲ ▼ are at a high level, and the signal ACFAIL on the transmission line L2 output via the first and second drivers DR1 and DR2 on the backboard BB is at a high level and the first driver. Output via DR1. The signal ACFAIL on the transmission line L3 becomes low level.
この状態では、マイクロプロセッサユニットPC1内のマ
イクロプロセッサ31は、伝送線L2を介して印加されるハ
イレベルの信号を受け、通常の動作（処理）を行う。In this state, the microprocessor 31 in the microprocessor unit PC1 receives a high-level signal applied via the transmission line L2 and performs a normal operation (processing).
次の２つの電源ユニットPSU1、PSU2の内、例えば一方の
電源ユニットPSU1の交流入力がオフ、あるいは故障する
と、信号発生回路12からの停電予告信号▲
▼が、ローレベルになる。Of the following two power supply units PSU1 and PSU2, for example, when the AC input of one power supply unit PSU1 is off or there is a failure, a power failure warning signal from the signal generating circuit 12
▼ becomes low level.
第１のドライバーDR1は、この信号を受け出力をオープ
ンとする。しかし、他方の電源ユニットPSU2において、
第１のドライバーDR1の出力は、ローレベルとなってお
り、これを受けバックボードBBの伝送線L3上の信号ACFA
ILは、ローレベルのままで維持される。The first driver DR1 receives this signal and opens the output. However, in the other power supply unit PSU2,
The output of the first driver DR1 is at a low level, and accordingly, the signal ACFA on the transmission line L3 of the backboard BB is received.
IL remains low.
各電源ユニットにおいて、各第２のドライバーDR2は、
伝送線L3上の信号を受けており、その入力はローレベル
で維持されているので、伝送線L2にはハイレベルの信号
を引き続いて出力する。従って、マイクロプロセッサユ
ニットPS1は、一方の電源ユニットPSU1の交流入力オ
フ、あるいはその故障にかかわらず、他方の電源ユニッ
トPSU2側から電力が供給されて、通常の動作を続行す
る。In each power supply unit, each second driver DR2
Since the signal on the transmission line L3 is received and the input is maintained at the low level, the high level signal is continuously output to the transmission line L2. Therefore, the microprocessor unit PS1 is supplied with power from the other power supply unit PSU2 side regardless of the AC input off of one power supply unit PSU1 or its failure, and continues normal operation.
一方の電源ユニットPSU1バックボードBBから取り外した
場合は、第１、第２の各ドライバーDR1、DR2の出力が共
にオープンになる。従って、伝送線L3はローレベル、伝
送線L2はハイレベルの状態が前記と同様に保持され、マ
イクロプロセッサユニットPS1は、一方の電源ユニットP
SU1を取り外した場合も、他方の電源ユニットPSU2側か
ら電力が供給されて、通常の動作を続行する。When the power supply unit PSU1 is removed from the backboard BB, both outputs of the first and second drivers DR1 and DR2 are open. Therefore, the state in which the transmission line L3 is at the low level and the transmission line L2 is at the high level is maintained in the same manner as described above, and the microprocessor unit PS1 is
Even when SU1 is removed, power is supplied from the other power supply unit PSU2 side and normal operation continues.
両方の電源ユニットPSU1、PSU2において、その交流入力
が共にオフになった場合、各信号発生回路12からの停電
予告信号▲▼、▲▼が、
共にローレベルになる。When the AC inputs of both power supply units PSU1 and PSU2 are both turned off, the power failure warning signals ▲ ▼, ▲ ▼ from each signal generation circuit 12
Both are low level.
従って、伝送線L3上の信号ACFAILは、ハイレベル、伝送
線L2上の信号▲▼はローレベルになって、
マイクロプロセッサユニットPC1内のマイクロプロセッ
サ31は、停電処理を始める。Therefore, the signal ACFAIL on the transmission line L3 becomes high level, the signal ▲ ▼ on the transmission line L2 becomes low level,
The microprocessor 31 in the microprocessor unit PC1 starts power failure processing.
なお、上記の実施例では、各電源ユニットは、スイッチ
ングレギュレータで構成されたものを例示したが、これ
以外の構成でもよい。In the above embodiments, each power supply unit is composed of the switching regulator, but it may have another structure.
（考案の効果） 以上詳細に説明したように、本考案によれば、電源の状
態を示す信号がローアクティブで定められているような
バックボード・バスに使用する電源装置を、二重化構成
とする場合、単独に一方の電源を例えばメインテナンス
の為に取り外したりしても、これらの電源ユニットから
の電力供給を受ける装置が、停電処理等の不必要な処理
を行うという不具合を解消することができる。(Effect of the Invention) As described in detail above, according to the present invention, the power supply device used for the backboard bus in which the signal indicating the power supply state is determined to be low active has a dual configuration. In this case, even if one of the power supplies is independently removed for maintenance, it is possible to solve the problem that the devices that receive power from these power supply units perform unnecessary processing such as power failure processing. .
第１図は本考案の基本的な構成を示すブロック図、第２
図は本考案の一実施例を示す構成ブロック図である。 PSU1、PSU2……電源ユニット BB……バックボード PC1、PC2……マイクロプロセッサユニット １……電源部 ２……論理回路部 Ｄ……ダイオード DR1、DR2……第１、第２のドライバー L1……電力供給線 L2、L3……伝送線FIG. 1 is a block diagram showing the basic construction of the present invention, and FIG.
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. PSU1, PSU2 …… Power supply unit BB …… Backboard PC1, PC2 …… Microprocessor unit 1 …… Power supply part 2 …… Logic circuit part D …… Diode DR1, DR2 …… First and second driver L1 …… Power supply lines L2, L3 ... Transmission lines
Claims (1)
▼とを出力する電源部と、論理回路部とを含
む二重化された電源ユニットと、 前記二重化された２つの電源ユニットからの電力供給線
L1、電源の状態を示す信号▲▼の伝送線L
2、及び２つの電源ユニット間を結ぶ伝送線L3が配線さ
れているバックボードと、 前記バックボードBB上の電力供給線L1を介して電源ユニ
ットから電力が供給されて動作すると共に、伝送線L2を
介して電源の状態を示す信号を受けるマイクロプロセッ
サユニットとを備え、 前記各電源ユニットの論理回路部は、 電源部からの出力電圧V0をバックボード内の電力供給線
L1に出力するダイオードと、 電源の状態を示す信号▲▼を受けその出力
を伝送線L3に出力するオープンコレクタ出力の第１のド
ライバーと、 第１のドライバーDR1の出力を伝送線L2に出力する第２
のドライバーとで構成されることを特徴とする二重化電
源装置。1. A DC voltage V 0 and a signal indicating the state of the power source ▲
And a dual power supply unit including a power supply unit for outputting and a power supply line from the dual power supply units.
L1, transmission line L for signal ▲ ▼ that indicates the power supply status
2 and a backboard in which a transmission line L3 connecting between two power supply units is wired, and power is supplied from the power supply unit via the power supply line L1 on the backboard BB to operate, and the transmission line L2 And a microprocessor unit that receives a signal indicating the state of the power supply via the power supply unit, and the logic circuit unit of each power supply unit outputs the output voltage V 0 from the power supply unit to the power supply line in the backboard.
A diode that outputs to L1, a first driver with an open collector output that receives the signal ▲ ▼ indicating the state of the power supply and outputs that output to the transmission line L3, and an output of the first driver DR1 to the transmission line L2. Second
A dual power supply device, which is configured with a driver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9887788U JPH0650029Y2 (en) | 1988-07-26 | 1988-07-26 | Dual power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9887788U JPH0650029Y2 (en) | 1988-07-26 | 1988-07-26 | Dual power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223728U JPH0223728U (en) | 1990-02-16 |
| JPH0650029Y2 true JPH0650029Y2 (en) | 1994-12-14 |
Family
ID=31325526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9887788U Expired - Lifetime JPH0650029Y2 (en) | 1988-07-26 | 1988-07-26 | Dual power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650029Y2 (en) |
-
1988
- 1988-07-26 JP JP9887788U patent/JPH0650029Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223728U (en) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225708B1 (en) | Uninterruptable power supply | |
| US7170194B2 (en) | Configurable multiple power source system | |
| US20030042798A1 (en) | Multiple power sources control system | |
| SK286479B6 (en) | Device and method for controlled parallel operation of direct current converters | |
| GB2292273A (en) | Switching power supply operable on dual/multiple voltage level inputs; UPS | |
| GB2410846A (en) | Power system with redundant input sources | |
| US4400626A (en) | Power distribution system with means for sensing emergency condition and reducing standby power | |
| US7166989B2 (en) | Power supply system for supplying power to an electronic apparatus | |
| US20030177404A1 (en) | Power distribution control system and method for limiting transient current conditions in computer architectures | |
| JPH0650029Y2 (en) | Dual power supply | |
| JPH08154349A (en) | Uninterruptible ac power supply apparatus | |
| JP2010148297A (en) | Uninterruptible power supply system | |
| JP3254667B2 (en) | Switching power supply controller | |
| CN111262330A (en) | Three-phase UPS bus balancer | |
| JPH0117335B2 (en) | ||
| JP3185486B2 (en) | Control power supply method for common control unit | |
| JPS62293943A (en) | Non-interrupted electric source | |
| RU2663238C1 (en) | Method of the increased reliability modular power supply source construction and modular power supply source | |
| JP2816014B2 (en) | Uninterruptible power system | |
| JPH09163633A (en) | Uniterruptible ac feeding device | |
| JPS5836172A (en) | Power converter | |
| JP2564936Y2 (en) | Power supply | |
| JPH07154932A (en) | Dc power supply | |
| JPH0246216Y2 (en) | ||
| JP3038864B2 (en) | Power supply |