JPH0646134A - Fault restoration function test system - Google Patents

Fault restoration function test system

Info

Publication number
JPH0646134A
JPH0646134A JP4214756A JP21475692A JPH0646134A JP H0646134 A JPH0646134 A JP H0646134A JP 4214756 A JP4214756 A JP 4214756A JP 21475692 A JP21475692 A JP 21475692A JP H0646134 A JPH0646134 A JP H0646134A
Authority
JP
Japan
Prior art keywords
processing
recovery function
failure recovery
restart
restart processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214756A
Other languages
Japanese (ja)
Inventor
Susumu Uchiyama
進 内山
Norihisa Hizen
憲尚 肥前
Kiyomi Otake
清実 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4214756A priority Critical patent/JPH0646134A/en
Publication of JPH0646134A publication Critical patent/JPH0646134A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

PURPOSE:To confirm the normality of a backup file and a restarting processing program by permitting a stand-by system central control device to actually start a restarting processing. CONSTITUTION:The states of the fault restoration function test of the individual CPU of both system of ACT system (active system) and SBY system (stand-by system), which can be read by CPU are indicated in an emergency operation circuit (EMA) by an area 1b. Namely, for example, in the case of the state of not executing a test, the state of testing, and the state of functional abnormality, an integer 0, 1, and 2 are set in an area 1b respectively. A restarting processing starting processing 1a in the circuit 1 is the starting program of the restarting processing 2a of a stand-by central processing system (SBY-CP system) and the restarting processing test 2b of CP system allows the circuit 1 to actuate the restarting processing of SBY - CP and confirms/informs whether it finishes normally or not. Thus, the recomposing of the backup file and various kinds of data of restarting processing and the confirming of an initial setting function are attained without affecting exchange control.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は中央処理系(以下、CP
系と呼称する)の完全二重化方式による電子交換システ
ムに係り、特に障害復旧機能試験方式に関するものであ
る。
This invention relates to a central processing system (hereinafter referred to as CP
(Referred to as a system) related to an electronic exchange system based on a complete duplex system, and particularly to a failure recovery function test system.

【0002】[0002]

【従来の技術】従来の障害復旧機能試験方式における障
害復旧時の装置構成の一例を図4に示し説明する。障害
復旧機能は緊急動作回路(以下、EMAと呼称する)1
1とバックアップファイル13および再開処理(再開処
理プログラム)12aによってなされる。そして、シス
テムの異常時には、CP系のインテリジェンスは、喪失
していると見なければならない。そのため、冗長系の中
から正常なCP系を構成するためには、CP系構成を強
制的に切り替えられる外部手段が必要となる。この機能
を実現するのがEMA11である。この図4において、
11cはEMA処理、ACT系はアクティブ系、SBY
系はスタンバイ系、CPUは中央制御装置、MMは主記
憶装置、IO系は入出力装置系、SP系は再開処理中の
通話路系である。そして、各部間の実線はアクセスを示
し、各部間の破線は未アクセスを示す。
2. Description of the Related Art An example of a device configuration at the time of failure recovery in a conventional failure recovery function test system will be described with reference to FIG. The fault recovery function is an emergency operation circuit (hereinafter referred to as EMA) 1
1 and the backup file 13 and the restart processing (restart processing program) 12a. And, when the system is abnormal, it must be seen that the intelligence of the CP system is lost. Therefore, in order to configure a normal CP system from the redundant system, external means for forcibly switching the CP system configuration is required. The EMA 11 realizes this function. In this FIG.
11c is EMA processing, ACT system is active system, SBY
The system is a standby system, the CPU is a central control unit, the MM is a main storage device, the IO system is an input / output device system, and the SP system is a communication path system during restart processing. The solid line between the respective parts indicates access, and the broken line between the respective parts indicates non-access.

【0003】図5は図4の動作説明に供する障害復旧機
能の処理手順を示すフローチャートである。障害が発生
すると、EMA11がEMA処理11cを起動する。こ
のEMA処理11cは、まず、ACT系とSBY系の両
系のCPUを停止およびリセットする。つぎに、図示し
ないEMA起動カウンターを更新し、この値により、C
P系の系構成を決定する。そして、決定したアクティブ
(以下、ACTと呼称する)ACT−CP系の再開処理
プログラム12aを起動する。所定時間内にこの再開処
理が終了しない場合には、障害復旧失敗とみなし、再度
EMA処理11cを起動する。起動されたACT−CP
系の再開処理プログラム12aは、必要に応じてバック
アップファイル13を読み込み、各種データの再構築と
初期値の設定、SP系の再構築、各端末装置のリセット
を実施し、EMA11に再開処理終了報告を行い、交換
動作を再開する。
FIG. 5 is a flow chart showing the processing procedure of the failure recovery function provided for the explanation of the operation of FIG. When a failure occurs, the EMA 11 activates the EMA processing 11c. The EMA processing 11c first stops and resets the CPUs of both the ACT system and the SBY system. Next, the EMA start counter (not shown) is updated, and C is updated by this value.
Determine the system configuration of the P system. Then, the restart processing program 12a of the determined active (hereinafter referred to as ACT) ACT-CP system is activated. If the restart processing is not completed within the predetermined time, it is considered that the failure recovery has failed, and the EMA processing 11c is activated again. Activated ACT-CP
The system restart processing program 12a reads the backup file 13 as necessary, rebuilds various data and sets initial values, rebuilds the SP system, resets each terminal device, and reports the restart processing end to the EMA 11. And restart the exchange operation.

【0004】図6は図4の動作説明に供する従来の障害
復旧機能試験方式の処理手順を示すフローチャートであ
る。まず、EMA試験プログラム12c(開始)が、主
記憶装置MM上に設けられた図示しない障害復旧機能試
験中表示エリア、例えば、障害復旧機能試験中なら整数
値1,障害復旧機能試験中以外なら整数値0に、整数値
1を設定し(ステップ12c1)、強制的にソフト障害
を発生させ、処理を中断する(ステップ12c2)。つ
ぎに、EMA11は、この障害を検出し、EMA処理1
1cを実施する。そして、このEMA処理11cにより
起動されたACT−CP系の再開処理12aは、まず、
MM上のこの障害復旧機能試験中表示エリアを参照し、
整数値1なら、この障害復旧機能試験プログラムのその
中断点に復帰し(ステップ12a1)、EMA11に再
開処理正常終了報告を行い(ステップ12c3)、つい
で、障害復旧機能正常通知(ステップ12c4)を行
い、処理を終了する。この図6において、実線二重で囲
んだ部分はハードウェアを示し、破線で囲んだ部分は未
実行処理を示す。
FIG. 6 is a flow chart showing a processing procedure of a conventional failure recovery function test method used for explaining the operation of FIG. First, the EMA test program 12c (start) is provided on the main memory MM and has a failure recovery function test display area (not shown), for example, an integer value 1 when the failure recovery function test is in progress, and an adjustment value when not in the failure recovery function test. An integer value 1 is set to the numerical value 0 (step 12c1), a soft fault is forcibly generated, and the process is interrupted (step 12c2). Next, the EMA 11 detects this failure and executes the EMA processing 1
Carry out 1c. Then, the ACT-CP system restart processing 12a activated by the EMA processing 11c is as follows.
Refer to this failure recovery function test display area on the MM,
If it is an integer value 1, it returns to the interruption point of this failure recovery function test program (step 12a1), reports the restart processing normal end to the EMA 11 (step 12c3), and then notifies the failure recovery function normal (step 12c4). , The process ends. In FIG. 6, a portion surrounded by a solid double line indicates hardware, and a portion surrounded by a broken line indicates unexecuted processing.

【0005】[0005]

【発明が解決しようとする課題】この従来の障害復旧機
能試験方式では、EMAの正常性は確認できるが、バッ
クアップファイルおよび再開処理プログラムの正常性が
確認できないという問題があった。このため、バックア
ップファイルもしくは再開処理プログラムに異常がある
場合には、この異常を予め検出できず、障害発生によ
り、長時間の運転中断が発生することを予防することが
困難であった。本発明はかかる問題を解決するためにな
されたもので、バックアップおよび再生処理プログラム
の正常性を確認する障害復旧機能試験方式を得ることを
目的とする。
This conventional failure recovery function test method has a problem that the normality of the EMA can be confirmed, but the normality of the backup file and the restart processing program cannot be confirmed. Therefore, when there is an abnormality in the backup file or the restart processing program, this abnormality cannot be detected in advance, and it is difficult to prevent long-term operation interruption due to the occurrence of a failure. The present invention has been made to solve such a problem, and an object thereof is to obtain a failure recovery function test system for confirming the normality of a backup and reproduction processing program.

【0006】[0006]

【課題を解決するための手段】本発明の障害復旧機能試
験方式は、中央処理系の完全二重化方式による電子交換
システムにおいて、アクティブ中央処理系から切り離さ
れたスタンバイ中央処理系の再開処理を障害復旧機能確
認の目的で起動する起動手段と、緊急動作回路内に中央
制御装置が読み込むことが可能な上記障害復旧機能確認
の目的で起動された再開処理の起動状態を表示する中央
制御装置毎に設けられたエリアと、上記障害復旧機能確
認の目的で起動された再開処理が正常に終了したかを確
認する確認手段と、上記障害復旧機能確認の目的で再開
処理が起動された際は再開処理中の通話路系の再構築お
よび各端末装置のリセットを実施せず,かつ再開処理終
了時に交換動作を再開しない手段と、上記障害復旧機能
確認の目的のために再開処理を実施しているスタンバイ
中央処理系の障害を検出した緊急動作回路が緊急動作処
理を実施せずこのスタンバイ中央処理系の中央制御装置
の停止,リセットを実施する手段とを備えるものであ
る。
According to the failure recovery function test method of the present invention, in an electronic exchange system using a complete duplex system of a central processing system, failure recovery is performed for restart processing of a standby central processing system separated from an active central processing system. Provided for each central control unit that displays the activation means that is activated for the purpose of function confirmation and the activation state of the restart processing that was activated for the purpose of confirming the above-mentioned failure recovery function that can be read by the central control unit in the emergency operation circuit. Area and the confirmation means to confirm whether the restart processing started for the purpose of checking the above failure recovery function ended normally, and the restart processing is started when the restart processing is started for the purpose of checking the above failure recovery function. For the purpose of confirming the above-mentioned failure recovery function, a means for not reconstructing the communication path system and resetting each terminal device, and not restarting the exchange operation at the end of the restart processing. The emergency operation circuit that detects a failure in the standby central processing system that is performing the restart processing includes means for stopping and resetting the central control unit of this standby central processing system without performing the emergency operation processing. .

【0007】[0007]

【作用】本発明においては、スタンバイ系中央制御装置
で再開処理を実際に起動させる。
In the present invention, the restart processing is actually started by the standby central control unit.

【0008】[0008]

【実施例】図1は本発明による障害復旧機能試験方式の
一実施例を示すブロック図で、本発明の一実施例の装置
構成を示す。この図1において、1は緊急動作回路(以
下、EMAと呼称する)で、このEMA1は再開処理起
動処理1aと協同して、障害復旧機能確認の目的のため
に再開処理を実施しているスタンバイ中央処理系(以
下、SBY−CP系と呼称する)の障害を検出したEM
Aが緊急動作処理を実施せずこのSBY−CP系の中央
制御装置(以下、CPUと呼称する)の停止,リセット
を実施する手段を構成している。また、この再開処理起
動処理1aはアクティブ中央処理系(以下、ACT−C
P系と呼称する)から切り離されたSBY−CP系の再
開処理を障害復旧機能確認の目的で起動する起動手段を
構成している。
1 is a block diagram showing an embodiment of a failure recovery function test system according to the present invention, and shows a device configuration of an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes an emergency operation circuit (hereinafter, referred to as EMA), and the EMA 1 cooperates with a restart processing start processing 1a to perform a restart processing for the purpose of confirming a failure recovery function. EM that has detected a failure of the central processing system (hereinafter referred to as SBY-CP system)
A constitutes means for stopping and resetting this SBY-CP system central control unit (hereinafter referred to as CPU) without executing emergency operation processing. In addition, this restart processing start processing 1a is an active central processing system
The SBY-CP system, which has been separated from the P system), restarts the SBY-CP system for the purpose of confirming the failure recovery function.

【0009】1bは障害復旧機能試験状態表示エリア
で、この障害復旧機能試験状態表示エリア1bはEMA
1内にCPUが読み込むことが可能な障害復旧機能確認
の目的で起動された再開処理の起動状態を表示するCP
U毎に設けられたエリアである。2aは再開処理で、こ
の再開処理2aは、障害復旧機能確認の目的で再開処理
が起動された際は再開処理中の通話路系(以下、SP系
と呼称する)の再構築および各端末装置のリセットを実
施せず,かつ再開処理終了時に交換動作を再開しない手
段を構成している。2bは再開処理試験で、この再開処
理試験2bは障害復旧機能確認の目的で起動された再開
処理が正常に終了したかを確認する確認手段を構成して
いる。3はバックアップファイルである。そして、MM
は主記憶装置を示し、IO系は入出力装置系を示す。図
2および図3は図1の動作説明に供するフローチャート
である。
Reference numeral 1b is a failure recovery function test status display area, and this failure recovery function test status display area 1b is an EMA.
CP that displays the start status of the restart processing that was started for the purpose of confirming the failure recovery function that can be read by the CPU in 1
It is an area provided for each U. Reference numeral 2a is a restart process. The restart process 2a is for rebuilding a communication path system (hereinafter referred to as SP system) and each terminal device during the restart process when the restart process is started for the purpose of confirming the failure recovery function. Is configured to not perform the reset operation and not restart the exchange operation at the end of the restart processing. Reference numeral 2b is a restart processing test, and this restart processing test 2b constitutes a confirmation means for confirming whether the restart processing started for the purpose of confirming the failure recovery function is normally completed. 3 is a backup file. And MM
Indicates a main memory device, and IO system indicates an input / output device system. 2 and 3 are flowcharts provided for explaining the operation of FIG.

【0010】つぎに図1に示す実施例の動作を図2およ
び図3を参照して説明する。まず、この図1に示す実施
例ではEMA1内に、CPUが読み込むことが可能なA
CT系とSBY系の両系CPU毎に障害復旧機能試験状
態を表示するエリア1b、例えば、障害復旧機能試験未
実施なら整数値0,障害復旧機能試験中なら整数値1,
障害復旧機能異常なら整数値2が設定されるエリア1b
を設ける。つぎに、EMA1内の再開処理起動処理1a
は、SBY−CP系の再開処理2aを起動するプログラ
ムである。CP系の再開処理試験2bは、EMA1にS
BY−CP系の再開処理を起動させ、この再開処理が正
常に終了したかを確認、通報するプログラムである。図
2は、この再開処理試験2bの処理手順を示したフロー
チャートである。まず、CP系の構成をシングルモード
(SGM)運転とし、片系を切り離す(ステップ2b
1)。つぎに、EMA1に対して、再開処理起動要求を
行い、タイマーTC0を起動する(ステップ2b2,2
b3)。このタイマーTC0値は、障害復旧に必要な時
間よりは、大きい値とする。そして、このタイマーTC
0が、タイムアウトしたら(ステップ2b4)、EMA
内の他系CPUのこの障害復旧機能試験状態表示エリア
1bを参照し、整数値0なら障害復旧機能正常,整数値
0以外なら障害復旧機能異常の通知を行い(ステップ2
b5,2b6,2b7)終了する。
The operation of the embodiment shown in FIG. 1 will be described below with reference to FIGS. First, in the embodiment shown in FIG. 1, an A that can be read by the CPU is stored in the EMA1.
Area 1b displaying the status of the failure recovery function test for each CPU of CT system and SBY system, for example, integer value 0 if failure recovery function test is not performed, integer value 1 if failure recovery function test is in progress
Area 1b where integer value 2 is set if failure recovery function is abnormal
To provide. Next, the restart processing start processing 1a in the EMA1
Is a program for activating the restart processing 2a of the SBY-CP system. CP system restart processing test 2b
It is a program that activates the BY-CP system restart processing and confirms and reports whether the restart processing has ended normally. FIG. 2 is a flowchart showing the processing procedure of the restart processing test 2b. First, the configuration of the CP system is set to single mode (SGM) operation, and one system is disconnected (step 2b).
1). Next, a restart process activation request is issued to the EMA1 and the timer TC0 is activated (steps 2b2, 2).
b3). The value of the timer TC0 is set to be larger than the time required for failure recovery. And this timer TC
If 0 times out (step 2b4), EMA
By referring to this failure recovery function test status display area 1b of the other CPU in the system, if the integer value is 0, the failure recovery function is normal, and if it is not an integer value 0, the failure recovery function abnormality is notified (step 2).
b5, 2b6, 2b7) ends.

【0011】図3は再開処理起動処理1aの処理手順を
示したフローチャートである。まず、この再開処理起動
要求をうけたら(ステップ1a1)、この要求元のCP
Uの逆系のCPU(SBY−CP系のCPU)を停止、
リセットする(ステップ1a2)。つぎに、このSBY
−CP系のCPUのこの障害復旧機能試験状態表示エリ
ア1bに整数値1を設定し、このSBY系CPUの再開
処理2aを起動し、タイマーTE1を起動する(ステッ
プ1a3、1a4、1a5)。ここで、このタイマーT
E1値は、タイマーTC0値よりは大きい値とする。そ
して、タイマーTE1のタイミング中に、再開処理終了
報告をうけたら(ステップ1a6)、タイマーTE1を
停止し、ACT系とSBY系の両系CPUのこの障害復
旧機能試験中表示エリア1bをリセット(0設定)する
(ステップ1a7、1a8)。もし、再開処理2aおよ
びバックアップファイル3に異常が有る場合には、この
再開処理実施中に障害が発生することになる。そして、
タイマーTE1のタイミング中にこの障害を検出した場
合(ステップ1a9)には、タイマーTE1を停止する
(ステップ1a10)。
FIG. 3 is a flowchart showing the processing procedure of the restart processing start processing 1a. First, when this restart processing start request is received (step 1a1), the CP of the request source
Stop the reverse CPU of U (SBY-CP CPU),
It is reset (step 1a2). Next, this SBY
The integer value 1 is set in the failure recovery function test status display area 1b of the CPU of the CP system, the restart processing 2a of the SBY system CPU is activated, and the timer TE1 is activated (steps 1a3, 1a4, 1a5). Here, this timer T
The E1 value is larger than the timer TC0 value. When the restart processing end report is received during the timing of the timer TE1 (step 1a6), the timer TE1 is stopped and the failure recovery function test display area 1b of both the ACT system CPU and the SBY system CPU is reset (0 Setting) (steps 1a7, 1a8). If there is an abnormality in the restart processing 2a and the backup file 3, a failure will occur during execution of this restart processing. And
When this failure is detected during the timing of the timer TE1 (step 1a9), the timer TE1 is stopped (step 1a10).

【0012】つぎに、この障害発生CPUのその障害復
旧機能試験状態表示エリア1bを参照し(ステップ1a
12)、整数値1ならこのCPUを停止,リセットし、
ACT系とSBY系の両系CPUのこの障害復旧機能試
験状態表示エリア1bをリセットし、EMA処理を実施
せず終了する(ステップ1a12,1a13)。また、
整数値1以外ならACT系とSBY系の両系CPUのこ
の障害復旧機能試験状態表示エリア1bをリセットし
(ステップ1a14)、EMA処理を起動する。また、
タイマーTE1がタイムアウトした場合(ステップ1a
15)には、ACT系とSBY系の両系CPUの障害復
旧機能試験中表示エリア1bをリセットする(ステップ
1a16)。そして、起動されたSBY系の再開処理2
aは、必要に応じてバックアップファイル3を読み込
み、各種データの再構築と初期設定を実施し、つぎにE
MA1内の自系CPUのこの障害復帰機能試験状態表示
エリア1bを参照し、整数値1なら、SP系の再構築お
よび各端末装置のリセット、交換制御再開を実施せず、
EMA1に再開処理終了報告をして終了する。以上によ
り、バックアップファイル3および再開処理の各種デー
タの再構築と初期設定を行う機能の試験ができる。
Next, the fault recovery function test status display area 1b of the faulty CPU is referred to (step 1a).
12) If the integer value is 1, stop and reset this CPU,
The failure recovery function test status display area 1b of both the ACT system CPU and the SBY system CPU is reset, and the EMA process is not executed and the process is terminated (steps 1a12, 1a13). Also,
If the integer value is not 1, the failure recovery function test status display area 1b of both the ACT system CPU and the SBY system CPU is reset (step 1a14), and the EMA processing is started. Also,
When the timer TE1 times out (step 1a)
In 15), the display area 1b during failure recovery function test of both the ACT system CPU and the SBY system CPU is reset (step 1a16). Then, the restart processing 2 of the activated SBY system
a reads the backup file 3 as necessary, reconstructs various data and performs initial setting, and then E
Referring to this failure recovery function test status display area 1b of the own CPU in MA1, if the integer value is 1, rebuilding the SP system, resetting each terminal device, and restarting the exchange control are not performed,
The EMA1 is notified of the completion of the restart processing, and the processing ends. As described above, it is possible to test the function of reconstructing and initializing the backup file 3 and various data of the restart processing.

【0013】[0013]

【発明の効果】以上説明したように本発明は、スタンバ
イ系中央制御装置で再開処理を実際に起動させるように
したので、交換制御に影響することなく、バックアップ
ファイルおよび再開処理の各種データの再構築と初期設
定機能の確認ができるという効果を有する。また、正常
性確認のために交換動作を中断することがなく、かつ従
来の障害復旧機能試験と併用が可能であるという効果を
有する。
As described above, according to the present invention, the restart processing is actually started by the standby central control unit, so that the backup file and various data of the restart processing can be restarted without affecting the exchange control. This has the effect of being able to check the construction and initial setting functions. Further, there is an effect that the replacement operation is not interrupted for confirming the normality and can be used together with the conventional failure recovery function test.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による障害復旧機能試験方式の一実施例
を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a failure recovery function test system according to the present invention.

【図2】図1の動作説明に供する再開処理試験プログラ
ムの処理手順を示すフローチャートである。
FIG. 2 is a flowchart showing a processing procedure of a restart processing test program used for explaining the operation of FIG.

【図3】図1の動作説明に供する再開処理起動プログラ
ムの処理手順を示すフローチャートである。
FIG. 3 is a flowchart showing a processing procedure of a restart processing start program used for explaining the operation of FIG.

【図4】従来の障害復旧機能試験方式における障害復旧
時の装置構成の一例を示すブロック図である。
FIG. 4 is a block diagram showing an example of a device configuration at the time of failure recovery in a conventional failure recovery function test method.

【図5】図4の動作説明に供する障害復旧機能の処理手
順を示すフローチャートである。
5 is a flowchart showing a processing procedure of a failure recovery function provided for explaining the operation of FIG.

【図6】図4の動作説明に供する障害復旧機能試験の処
理手順を示すフローチャートである。
FIG. 6 is a flowchart showing a processing procedure of a failure recovery function test provided for explaining the operation of FIG.

【符号の説明】[Explanation of symbols]

1 緊急動作回路(EMA) 1a 再開処理起動処理 1b 障害復旧機能試験状態表示エリア 2a 再開処理 2b 再開処理試験 1 Emergency Operation Circuit (EMA) 1a Resuming Process Starting Process 1b Fault Recovery Function Test Status Display Area 2a Resuming Process 2b Resuming Process Test

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 中央処理系の完全二重化方式による電子
交換システムにおいて、アクティブ中央処理系から切り
離されたスタンバイ中央処理系の再開処理を障害復旧機
能確認の目的で起動する起動手段と、緊急動作回路内に
中央制御装置が読み込むことが可能な前記障害復旧機能
確認の目的で起動された再開処理の起動状態を表示する
中央制御装置毎に設けられたエリアと、前記障害復旧機
能確認の目的で起動された再開処理が正常に終了したか
を確認する確認手段と、前記障害復旧機能確認の目的で
再開処理が起動された際は再開処理中の通話路系の再構
築および各端末装置のリセットを実施せず,かつ再開処
理終了時に交換動作を再開しない手段と、前記障害復旧
機能確認の目的のために再開処理を実施しているスタン
バイ中央処理系の障害を検出した緊急動作回路が緊急動
作処理を実施せずこのスタンバイ中央処理系の中央制御
装置の停止,リセットを実施する手段とを備えることを
特徴とする障害復旧機能試験方式。
1. An electronic exchanging system based on a complete duplex system of a central processing system, a starting means for activating restart processing of a standby central processing system separated from an active central processing system for the purpose of confirming a failure recovery function, and an emergency operation circuit. The area provided for each central control unit that displays the activation status of the restart processing that was started for the purpose of confirming the fault recovery function that can be read by the central control unit, and activated for the purpose of confirming the fault recovery function The confirmation means for confirming whether the restart processing is normally completed, and when restart processing is started for the purpose of checking the above-mentioned failure recovery function, rebuilding the communication path system during the restart processing and resetting each terminal device are performed. Means for not performing the replacement operation at the end of the restart processing, and the failure of the standby central processing system that is performing the restart processing for the purpose of checking the failure recovery function. A failure recovery function test method, characterized in that the emergency operation circuit that detects damage is provided with means for stopping and resetting the central control unit of this standby central processing system without performing emergency operation processing.
JP4214756A 1992-07-21 1992-07-21 Fault restoration function test system Pending JPH0646134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214756A JPH0646134A (en) 1992-07-21 1992-07-21 Fault restoration function test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214756A JPH0646134A (en) 1992-07-21 1992-07-21 Fault restoration function test system

Publications (1)

Publication Number Publication Date
JPH0646134A true JPH0646134A (en) 1994-02-18

Family

ID=16661042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214756A Pending JPH0646134A (en) 1992-07-21 1992-07-21 Fault restoration function test system

Country Status (1)

Country Link
JP (1) JPH0646134A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031319B2 (en) 2000-09-22 2006-04-18 Nec Corporation ATM switching system
CN103379361A (en) * 2012-04-26 2013-10-30 东方有线网络有限公司 Method based on main information source and standby information source for achieving time shifting and repeated-watching program redundancy recording
JP2016126594A (en) * 2015-01-06 2016-07-11 富士通株式会社 Control device, storage device, and control program
WO2019239464A1 (en) * 2018-06-11 2019-12-19 三菱電機株式会社 Data processing apparatus, data processing method, and data processing program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031319B2 (en) 2000-09-22 2006-04-18 Nec Corporation ATM switching system
CN103379361A (en) * 2012-04-26 2013-10-30 东方有线网络有限公司 Method based on main information source and standby information source for achieving time shifting and repeated-watching program redundancy recording
JP2016126594A (en) * 2015-01-06 2016-07-11 富士通株式会社 Control device, storage device, and control program
WO2019239464A1 (en) * 2018-06-11 2019-12-19 三菱電機株式会社 Data processing apparatus, data processing method, and data processing program
JPWO2019239464A1 (en) * 2018-06-11 2020-10-22 三菱電機株式会社 Data processing equipment, data processing method and data processing program

Similar Documents

Publication Publication Date Title
JP5183542B2 (en) Computer system and setting management method
CN114116280B (en) Interactive BMC self-recovery method, system, terminal and storage medium
CA2530149C (en) Starting control method, duplex platform system, and information processor
JP2755437B2 (en) Continuous operation guarantee processing method of communication control program
EP0477385B1 (en) Method of resetting adapter module at failing time and computer system executing said method
JPH0646134A (en) Fault restoration function test system
WO2010135966A1 (en) Upgrade method and device for components in paired redundancy structure
JP3551079B2 (en) Recovery method and device after replacement of modified load module
JP2011053780A (en) Restoration system, restoration method and backup control system
JP3231561B2 (en) Backup memory control method
JP3025732B2 (en) Control method of multiplex computer system
JP2000066913A (en) Program/data non-interruption updating system for optional processor
JPH0424838A (en) Fault control system for multiprocessor
JP3448197B2 (en) Information processing device
JP2977705B2 (en) Control system of networked multiplexed computer system
JPH05216855A (en) Multi-cpu control system
JP2019016218A (en) Information processing device, control device, and control method of information processing device
JP2000347758A (en) Information processor
JPH04369735A (en) Backup system for computer system
JPH10161815A (en) Disk duplex management device and method therefor
JPH09198334A (en) Fault managing method for data transmission system
JP3364275B2 (en) State match control method
JP4834421B2 (en) Network equipment
JPS62284440A (en) Software resource maintenance system for terminal equipment
JP3330261B2 (en) Digital protection and control equipment