JPH0646117Y2 - Data transmission circuit - Google Patents
Data transmission circuitInfo
- Publication number
- JPH0646117Y2 JPH0646117Y2 JP2051885U JP2051885U JPH0646117Y2 JP H0646117 Y2 JPH0646117 Y2 JP H0646117Y2 JP 2051885 U JP2051885 U JP 2051885U JP 2051885 U JP2051885 U JP 2051885U JP H0646117 Y2 JPH0646117 Y2 JP H0646117Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data signal
- transformer
- circuit
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、データ信号の送信回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a data signal transmission circuit.
ボタン電話装置の主装置と子機との間においては、各1
対の通話線および信号線により両者間を接続し、信号線
を介してまたは通話線と信号線との双方を介して子機に
対する電源の供給を行なうと共に、信号線を用いて電源
と重畳のうえ正負方向へ変化するデータ信号を伝送する
ものとなつており、従来は一般的に、データ信号として
負方向へ変化するパルス状の信号を用い、変成器を介
し、信号線へ印加された直流電圧へ重畳するものとなつ
ている。One between the main unit of the key telephone unit and the slave unit.
A pair of call line and signal line are used to connect the two, and power is supplied to the child device via the signal line or both the call line and the signal line. In addition, the conventional method is to transmit a data signal that changes in the positive and negative directions.In the past, in general, a pulse-shaped signal that changes in the negative direction was used as the data signal, and a DC voltage applied to the signal line via the transformer was used. It is supposed to be superimposed on the voltage.
しかし、信号線の電圧波形を第4図(A)に示すとお
り、データ信号Sdの重畳に応じて次第に直流電圧Eが低
下し、データ信号Sdの停止に応じて次第に上昇するもの
となり、これを反復するため、子機側へ供給される電源
電圧が変動すると共に、部分拡大図を同図(B)に示す
とおり、受信回路において検出用の基準電圧VSを一定と
しているため、直流電圧の低下時には検出状況が不安定
になる等の問題を生じている。However, as shown the voltage waveform of the signal line in FIG. 4 (A), gradually DC voltage E is decreased in accordance with the superposition of the data signal S d, it is assumed that gradually increases in accordance with the stop of the data signal S d, Since this is repeated, the power supply voltage supplied to the slave unit fluctuates, and the reference voltage V S for detection is fixed in the receiving circuit as shown in the enlarged view of FIG. When the voltage drops, problems such as unstable detection status occur.
なお、これは、一般的には信号線の分布容量および変成
器の特性により直流電圧Eがデータ信号を構成するパル
スの正負に応じて変動するとともに、信号線を介して電
源電圧を子機側に給電する場合には、子機側の電源抽出
回路と並列に平滑用のコンデンサが接続されており、デ
ータ信号Sdの負方向成分Nと正方向成分Pとの面積比に
よりコンデンサの放電が生じ、これに応じて次第に直流
電圧Eが低下し、データ信号Sdの終了によつて再度コン
デンサが充電され、これにしたがつて直流電圧Eが次第
に上昇することが原因となつている。Note that this is because the DC voltage E generally fluctuates depending on the positive / negative of the pulse forming the data signal due to the distributed capacitance of the signal line and the characteristics of the transformer, and the power supply voltage is changed through the signal line to the slave unit side. When power is supplied to the power source, a smoothing capacitor is connected in parallel with the power source extraction circuit on the slave side, and the capacitor is discharged due to the area ratio of the negative direction component N and the positive direction component P of the data signal S d. This is caused by the fact that the DC voltage E gradually decreases in response to this, the capacitor is charged again due to the end of the data signal S d , and the DC voltage E gradually increases accordingly.
前述の問題を解決するため、本考案はつぎの手段により
構成するものとなつている。In order to solve the above-mentioned problems, the present invention comprises the following means.
すなわち、上述のデータ信号を送信する回路において、
電源電圧をデータ信号の正負双方向変化の平均値が零と
なるように分圧しこの分圧電圧を変成器の1次巻線の一
端へ印加する分圧回路と、変成器の1次巻線の一端と他
端との間に接続された抵抗器と、電源と変成器の1次巻
線の他端との間へコレクタ・エミッタ間が接続された第
1のトランジスタおよび変成器の1次巻線の他端と共通
回路との間へコレクタ・エミッタ間が接続された第2の
トランジスタからなりデータ信号に応じて第1および第
2のトランジスタが相補的にオン,オフを行ないかつ非
送信時には各トランジスタが双方共オフとなる駆動回路
とを備えたものである。That is, in the circuit for transmitting the above data signal,
A voltage divider circuit that divides the power supply voltage so that the average value of positive / negative bidirectional changes of the data signal becomes zero and applies this divided voltage to one end of the primary winding of the transformer, and the primary winding of the transformer. Of a transformer connected between one end and the other end of the transformer, and a first transistor connected between the collector and the emitter between the power supply and the other end of the primary winding of the transformer and the primary of the transformer. A second transistor whose collector and emitter are connected between the other end of the winding and the common circuit. The first and second transistors complementarily turn on and off in response to a data signal and do not transmit. At times, a drive circuit in which both transistors are turned off is provided.
したがつて、データ信号の送信中は、データ信号に応じ
て駆動回路の第1および第2のトランジスタが相補的に
オン,オフを行ない、第1のトランジスタがオンのとき
は、変成器の1次巻線へ電源電圧が印加されて1次巻線
の他端から一端へ電流が通じ、第2のトランジスタがオ
ンのときには、1次巻線の他端が共通回路へ接続されて
一端から他端へ電流が通じ、これが反復されるものとな
り、変成器の2次巻線には正負両方向へ変化するデータ
信号が誘起され、これが直流電圧に対して重畳されるた
め、データ信号の波形は直流電圧を中心として正負両方
向へ変化し、これの平均値が零となり、子機側のコンデ
ンサが充放電を生ぜず、直流電圧に変動を生じないもの
となる。Therefore, during transmission of the data signal, the first and second transistors of the driving circuit complementarily turn on and off in response to the data signal, and when the first transistor is on, the first and second transistors of the transformer are turned on. When the power supply voltage is applied to the secondary winding and current flows from the other end of the primary winding to one end, and the second transistor is on, the other end of the primary winding is connected to the common circuit A current flows to the end, and this is repeated, and a data signal that changes in both positive and negative directions is induced in the secondary winding of the transformer, and this is superimposed on the DC voltage, so the waveform of the data signal is DC. The voltage changes in both positive and negative directions, the average value of which changes to zero, the capacitor on the slave unit side does not charge or discharge, and the DC voltage does not fluctuate.
また、変成器の1次巻線の一端と他端との間にはインピ
ーダンス整合用として抵抗器が接続されるため、例えば
データ信号の送信が終了して各トランジスタが共にオフ
した時には1次巻線の他端の電位は直ちに上記分圧電圧
と等しくなり、この結果、安定かつ正確なデータ送信が
行える。Further, since a resistor is connected between one end and the other end of the primary winding of the transformer for impedance matching, for example, when the transmission of the data signal is completed and each transistor is turned off, the primary winding is The potential at the other end of the line immediately becomes equal to the divided voltage, and as a result, stable and accurate data transmission can be performed.
以下、実施例を示す図によつて本考案の詳細を説明す
る。Hereinafter, the details of the present invention will be described with reference to the drawings showing embodiments.
第2図はボタン電話装置のブロツク図であり、主装置
(以下、KSU)1と子機(以下、ST)2との間は、各々
1対の信号線3および通話線4により接続され、これら
の各両端には変成器T1,T2およびT3,T4が接続されてお
り、変成器T1の1次巻線にはアナログスイツチによるセ
レクタ(以下、SEL)11およびコンデンサCSを介し、デ
ータ送受信部(以下、SR)12が接続されている一方、変
成器T2の1次巻線には、交換接続用のアナログスイツチ
による通話路スイツチ(以下、TRS)13が接続され、各
変成器T1,T2の2次巻線に設けた中性点間に対しては、
電流制限用のポジスタPOSを介し、電源部(以下、PS)1
4が接続され、これによつてフアントム給電が行なわれ
るものとなつている。FIG. 2 is a block diagram of a key telephone device. A main unit (hereinafter, KSU) 1 and a slave unit (hereinafter, ST) 2 are connected by a pair of signal line 3 and call line 4, respectively. Transformers T 1 , T 2 and T 3 , T 4 are connected to both ends of each of these, and the primary winding of the transformer T 1 has a selector (hereinafter referred to as SEL) 11 and a capacitor C S by an analog switch. A data transmission / reception unit (hereinafter, SR) 12 is connected through the same, while a primary winding of the transformer T 2 is connected with a communication path switch (hereinafter, TRS) 13 by an analog switch for exchange connection. , Between the neutral points provided in the secondary windings of the transformers T 1 and T 2 ,
Power supply unit (hereinafter PS) via Posister POS for current limitation 1
4 is connected, and it is supposed that the fantom power supply will be performed by this.
また、ST2側では、変成器T3の1次巻線へSR21が接続さ
れ、変成器T4の1次巻線には通話回路(以下、TKC)22
が接続されていると共に、変成器T3,T4の各2次巻線に
設けた中性点間には電源抽出用の安定化部(以下、RE
G)23および平滑用のコンデンサCPが接続してあり、こ
れによつて、信号線3および通話線4を介してKSU1から
供給された電源を安定化のうえ、局部電源VBとして必要
とする各部へ供給するものとなつている。Further, the ST2 side, transformer T 3 to the primary winding SR21 is connected, transformer T 4 of the primary winding calls in circuit (hereinafter, TKC) 22
Together but are connected, transformer T 3, stabilization of the power supply extraction between neutral point provided on each secondary winding of T 4 (hereinafter, RE
G) 23 and a smoothing capacitor C P are connected, which stabilizes the power supplied from KSU1 via signal line 3 and call line 4 and requires it as a local power supply VB. It is to be supplied to each part.
なお、KSU1においては、変成器T1,T2および信号線3、
通話線4と同様の経路を介し、SEL11およびTRS13がST2
と同様の他のSTに対し接続されていると共に、SEL11お
よびTRS13には、アナログスイツチ用の電源10Vおよびこ
れの共通回路SGが接続されており、変成器T1,T2の1次
巻線においては、一端へ電源5Vが印加され、これらの他
端が各個にSEL11またはTRS13へ接続されている。In the KSU1, the transformers T 1 and T 2 and the signal line 3,
SEL11 and TRS13 go to ST2 via the same route as call line 4.
In addition to being connected to other STs similar to the above, SEL11 and TRS13 are also connected to the power supply 10V for analog switch and its common circuit SG, and are connected to the primary windings of the transformers T 1 and T 2 . In, the power supply 5V is applied to one end, and the other ends are individually connected to the SEL11 or TRS13.
したがつて、図上省略した制御部の制御に応じ、SEL11
がST#1〜#nを選択するのにしたがい、SR12からの制御デ
ータ送信、これのSR21による受信、および、SR21からの
操作データ送信、これのSR12による受信が変成器T1,T3
を介し信号線3により行なわれ、これの内容にしたがつ
て制御部がTRS13を制御するため、変成器T2,T4および
通話線4を介してTKC22が交換接続され、TKC22による通
話が行なわれると共に、SR21による制御データの受信に
応じ、ST2側の表示等が行なわれる。Therefore, the SEL11
There follow to select the ST # 1~ # n, the control data transmitted from the SR12, reception by SR21 of this, and the operation data transmitted from the SR21, transformer T 1 reception by SR12 is this, T 3
Via the signal line 3 and the control unit controls the TRS 13 according to the contents of the signal line. Therefore, the TKC22 is exchange-connected via the transformers T 2 and T 4 and the call line 4, and the call by the TKC 22 is performed. At the same time, the display etc. on the ST2 side are performed in response to the reception of the control data by SR21.
第1図は、ST側のSR21を示す回路図であり、2次巻線NS
が信号線3へ接続された変成器T3の1次巻線NPには、そ
の一端へ抵抗器R1〜R4による分圧回路の分圧電圧Vdが印
加されていると共に、交流分側路用のコンデンサC1が接
続されており、分圧回路は、電源VBの電圧を分圧し、分
圧電圧Vdを生ずると同時に、これにより高い第1の基準
電圧VS1、および、これより低い第2の基準電圧VS2を生
ずるものとなつている。FIG. 1 is a circuit diagram showing SR21 on the ST side, and the secondary winding N S
To the primary winding N P of the transformer T 3 connected to the signal line 3, the divided voltage V d of the voltage dividing circuit of the resistors R 1 to R 4 is applied to one end of the primary winding N P , and the alternating current A capacitor C 1 for the shunt path is connected, and the voltage divider circuit divides the voltage of the power source VB to generate a divided voltage V d , and at the same time, a high first reference voltage V S1 and, The second reference voltage V S2 lower than this is generated.
また、1次巻線NPには、インピーダンス整合用の抵抗器
R5が接続されていると共に、これの他端と電源VBおよび
共通回路との間に、各々第1および第2のトランジスタ
Q1,Q2のコレクタ・エミツタ間が接続されており、か
つ、各々が電源VBに対し逆極性とした雑音除去用のダイ
オードD1,D2が接続されている。The primary winding N P has a resistor for impedance matching.
With R 5 is connected between the this other end and the power source VB and the common circuit, each first and second transistor
The collector and the emitter of Q 1 and Q 2 are connected, and the noise elimination diodes D 1 and D 2 each having a polarity opposite to that of the power supply VB are connected.
ただし、トランジスタQ1,Q2としては互に逆極性のもの
が用いられ、コレクタを共通接続しており、シングルエ
ンデツド・コンプレメンタリ・プツシユプル形の駆動回
路が構成され、これらは、抵抗器R6,R7、インバータ
(以下、IN)31、入力反転形のANDゲート32を介し、各
個の送信データ信号DSおよび制御信号DCによりオン,オ
フが制御されるものとなつている。However, transistors Q 1 and Q 2 of opposite polarity are used, the collectors are commonly connected, and a single-ended / complementary / push-pull-type drive circuit is configured. ON / OFF is controlled by each transmission data signal D S and control signal D C via 6 , R 7 , an inverter (hereinafter, IN) 31, and an input inverting type AND gate 32.
したがつて、第1図における各部の波形を第3図に示す
とおり、送信側の(A)において、送信信号DS(a)が
“L"(低レベル)、制御信号DC(b)が“H"(高レベ
ル)の非送信時には、IN31の出力が“H"、ANDゲート32
の出力は“L"であり、トランジスタQ1,Q2が共にオフと
なり、1次巻線NPの他端には、1次電圧(c)のとおり
分圧電圧Vdがそのまま現われているのに対し、制御信号
(b)が“L"となり、送信信号(a)が“H",“L"を反
復するものとなれば、送信信号(a)の“H"に応じてIN
31の出力が“L"へ転じ、トランジスタQ1がオンとなるの
に対し、ANDゲート32の出力は“L"のままであり、トラ
ンジスタQ2はオフを維持し、1次電圧(c)が電源VBの
電圧まで上昇する一方、送信信号(a)が“L"となれ
ば、IN31の出力が“H"となつてトランジスタQ1がオフと
なるのに対し、ANDゲート32の出力は“H"へ転じ、トラ
ンジスタQ2がオンとなつて1次電圧(c)を電圧Vlまで
低下させる。Therefore, as shown in FIG. 3 showing the waveforms of the respective parts in FIG. 1, in the transmission side (A), the transmission signal D S (a) is “L” (low level) and the control signal D C (b). Is not high (high level), the output of IN31 is high and AND gate 32
Output is "L", both the transistors Q 1 and Q 2 are off, and the divided voltage V d appears as it is at the other end of the primary winding N P as the primary voltage (c). On the other hand, if the control signal (b) becomes "L" and the transmission signal (a) repeats "H" and "L", the IN signal is sent according to "H" of the transmission signal (a).
The output of 31 turns to “L” and the transistor Q 1 turns on, while the output of the AND gate 32 remains “L”, the transistor Q 2 remains off, and the primary voltage (c) There while rises to a voltage of the power supply VB, if the transmission signal (a) is "L", whereas Do connexion transistor Q 1 and the output is "H" of the IN31 is turned off, the output of the aND gate 32 "H" turned into the transistor Q 2 reduces on and summer Te primary voltage (c) to the voltage V l.
このため、トランジスタQ1,Q2の相補的なオン,オフに
より、VB−Vd≒Vd−Vlとなる関係にR1〜R4の抵抗値を定
めれば、1次電圧(c)の分圧電圧Vdを基準とした正負
双方向変化の平均値がほぼ零となり、これに応じた波形
が2次巻線NSへ誘起され、これがPS14による直流電圧へ
重畳するため、コンデンサCPに充放電が生ぜず、直流電
圧が変化しないものとなる。Therefore, if the resistance values of R 1 to R 4 are set so that V B −V d ≈V d −V l is established by the complementary turning on and off of the transistors Q 1 and Q 2 , the primary voltage ( The average value of the positive and negative bidirectional changes based on the divided voltage V d of c) becomes almost zero, and a waveform corresponding to this is induced in the secondary winding N S , and this is superimposed on the DC voltage by PS14. The capacitor C P is neither charged nor discharged, and the DC voltage does not change.
なお、トランジスタQ1,Q2による駆動回路は、オン時の
出力インピーダンスが低く、分布容量等を有する各線3,
4に対し、変成器T3を介して十分な励振を行なうことが
できるため好適である。In addition, the drive circuit including the transistors Q 1 and Q 2 has a low output impedance at the time of turning on, and each line 3, which has a distributed capacitance,
4 is preferable because sufficient excitation can be performed via the transformer T 3 .
このほか、送信データ信号(a)は、“H"と“L"との期
間が必ずしも全般的に見て同一ではなく、状況に応じ、
1次電圧可能の正負平均値がほぼ零となる状態に抵抗器
R1〜R4の値を定めればよい。Besides, in the transmission data signal (a), the periods of “H” and “L” are not always the same in general, and depending on the situation,
Resistor in a state where the positive and negative average value of the primary voltage is almost zero
The values of R 1 to R 4 may be set.
一方、受信時に2次巻線となる1次巻線NPの他端には、
抵抗器R8を介し差動増幅器を用いた比較器(以下、CP)
33の非反転入力が比較入力として接続されていると共
に、これの反転入力を用いた基準入力には、基準電圧供
給回路を構成するアナログスイツチ(以下、AS)36,37
を介し、基準電圧VS1,VS2が選択的に与えられるものと
なつており、CP33の両入力間に対しては、雑音除去用の
コンデンサC2が接続されている。On the other hand, at the other end of the primary winding N P , which becomes the secondary winding when receiving,
Comparator using a differential amplifier via resistor R 8 (hereinafter CP)
The non-inverting input of 33 is connected as a comparison input, and the analog input (hereinafter referred to as AS) 36, 37 that constitutes the reference voltage supply circuit is connected to the reference input using this inverting input.
The via, reference voltage V S1, V S2 has summer as selectively provided, for between the input of the CP33, the capacitor C 2 for noise removal is connected.
また、CP33の出力は、プルアップ用の抵抗器R9を介して
電源VBが印加され、比較入力の電圧変化に応じて“H",
“L"の2値を呈するものとなつており、これがIN34を介
し、コンデンサC3により更に雑音除去を受けた後、受信
データ信号DRとして送出されると共に、IN35を介してAS
36を駆動し、かつ、直接AS37を駆動するものとなつてい
る。The output of CP33 is power VB is applied through a resistor R 9 of the pull-up in accordance with the voltage change of the comparator input "H",
"L" and summer as exhibiting binary, which through IN34, after receiving the further noise removed by the capacitor C 3, while being sent as a received data signal D R, AS through IN35
It is supposed to drive 36 and directly drive AS 37.
このため、第3図(B)の(d)〜(f)に示すとお
り、常時は1次電圧(d)が分圧電圧Vdのため、比較出
力(f)が“L"であり、AS36がオンとなつて基準入力
(e)はVS1の状態により平衡しているが、変成器T3を
介する受信データ信号(d)が正方向へ変化し、基準電
圧VS1を超えると比較出力(f)が“H"へ転じ、AS36が
オフになると共にAS37がオンとなり、基準入力(e)へ
VS2が与えられ、受信信号(d)の電圧がこれ以上の期
間比較出力(f)は“H"を保ち、受信信号(d)の電圧
が基準電圧VS2以下へ低下すれば、比較出力(f)は
“L"となり、これに応じて再びAS36がオン、AS37がオフ
の状態へ復し、基準入力(e)へVS1を与えるものとな
り、受信信号(d)の電圧が基準電圧VS1以下の期間比
較出力(f)を“L"へ維持し、受信信号(f)の変化に
したがい以上の動作を反復する。Therefore, as shown in the third view of (B) (d) ~ ( f), since normally the primary voltage (d) is a divided voltage V d, a comparison output (f) is "L", When AS36 is turned on and the reference input (e) is balanced by the state of VS 1 , the received data signal (d) through the transformer T 3 changes in the positive direction and exceeds the reference voltage V S1. Output (f) turns to "H", AS36 turns off, AS37 turns on, and reference input (e)
If V S2 is given, the comparison output (f) keeps “H” during the voltage of the received signal (d) is longer than this, and the voltage of the received signal (d) drops to the reference voltage V S 2 or less, the comparison The output (f) becomes "L", and in response to this, AS36 turns on again, AS37 returns to the off state, and V S1 is applied to the reference input (e), and the voltage of the received signal (d) becomes the reference. The comparison output (f) is maintained at "L" for a period of voltage V S1 or less, and the above operation is repeated according to the change of the received signal (f).
したがつて、信号線3および変成器T1,T3を介する伝送
により波形歪が生じていても、確実に“H",“L"の2値
とした比較出力(f)が得られると共に、比較出力
(f)の出力レベルに応じて基準電圧が最適値として選
択され、受信信号(d)に雑音等による波形変化Dを生
じても、これが比較出力(f)に影響を与えないものと
なる。Therefore, even if the waveform distortion occurs due to the transmission through the signal line 3 and the transformers T 1 and T 3 , the binary comparison output (f) of “H” and “L” is surely obtained and The reference voltage is selected as an optimum value according to the output level of the comparison output (f), and even if a waveform change D due to noise or the like occurs in the received signal (d), this does not affect the comparison output (f). Becomes
また、第4図(B)のとおり、データ信号Sdの波高値が
変化しても、基準電圧の選択により検出状況が確実とな
る。Further, as shown in FIG. 4 (B), even if the peak value of the data signal S d changes, the detection situation becomes reliable by selecting the reference voltage.
このため、比較出力(f)をIN34により反転のうえ受信
信号DRとして送出し、図上省略した制御部へ与えれば、
受信データ信号(d)の受信が確実に行なわれる。Therefore, if the comparison output (f) is inverted by IN34 and sent out as the reception signal D R , and given to the control unit not shown in the figure,
The reception data signal (d) is surely received.
なお、送信信号DSの送信中は、制御部が受信信号DRの受
付を停止するものとしてもよいが、送信中にも受信信号
DRを監視し、送信信号DSとの一致により送信状態を確認
するものとしてもよく、KSU1のSR12も第1図と同様の構
成とすればよい。Note that the control unit may stop accepting the reception signal D R during transmission of the transmission signal D S , but during reception of the reception signal D S
The transmission state may be confirmed by monitoring D R and checking the coincidence with the transmission signal D S, and SR12 of KSU1 may have the same configuration as that in FIG.
したがつて、KSU1から供給する直流電圧がデータ信号に
より変化せず、ST2に対し一定な電圧として供給できる
と共に、受信側においては、データ信号の波高値変化、
波形変化、波形歪等に影響されず、データ信号の安定か
つ確実な受信が行なわれる。Therefore, the DC voltage supplied from KSU1 does not change due to the data signal and can be supplied as a constant voltage to ST2, and at the receiving side, the peak value change of the data signal,
Stable and reliable reception of data signals is performed without being affected by waveform changes, waveform distortion, and the like.
ただし、第2図において、KSU1からの電源供給を信号線
3のみにより行なうものとし、これに応じてPS14および
REG23の接続状況を定めてもよく、SR12を各ST毎に設け
ても同様であり、第1図においては、分圧電圧Vdと各基
準電圧VS1,VS2とを別個の回路により生ずるものとして
もよく、トランジスタQ1,Q2に同極性のものを用い、駆
動状況を相補的としても同様であり、AS36,37の代りに
セレクタ等を用いてもよい。However, in FIG. 2, it is assumed that the power supply from the KSU1 is performed only by the signal line 3, and accordingly PS14 and
The connection status of REG23 may be determined and SR12 may be provided for each ST in the same manner. In FIG. 1, the divided voltage V d and the reference voltages V S1 and V S2 are generated by separate circuits. Alternatively, transistors Q 1 and Q 2 having the same polarity may be used, and the driving situation may be complementary, and a selector or the like may be used instead of AS 36 and 37.
また、必ずしも、第1図の送信回路と受信回路との双方
を用いず、いずれか一方のみを用い、他方に従来の回路
を適用してもほぼ同等の結果が得られると共に、ボタン
電話装置のみならず、同様のデータ信号を用いる各種の
伝送系へ適用することができる。Further, it is not always necessary to use both the transmitting circuit and the receiving circuit in FIG. 1, but to use only one of them and to apply the conventional circuit to the other, almost the same result is obtained, and only the button telephone device is provided. Instead, it can be applied to various transmission systems using the same data signal.
このほか、データ信号の波形は、パルス状のみならず、
正負両方向へ変化するものであれば、各種の波形を条件
に応じて選定することができる等、種々の変形が自在で
ある。In addition, the waveform of the data signal is not only pulse-shaped,
As long as it changes in both the positive and negative directions, various waveforms can be selected according to the conditions, and various modifications are possible.
以上の説明により明らかなとおり本考案によれば、直流
電圧に対し正負方向へ変化するデータ信号を重畳して送
信する場合、電源電圧をデータ信号の正負双方向変化の
平均値が零となるように分圧して変成器の一端に印加す
ると共に、電源と1次巻線の他端との間へコレクタ・エ
ミッタ間が接続された第1のトランジスタおよび1次巻
線の他端と共通回路との間へコレクタ・エミッタ間が接
続された第2のトランジスタの相補的なオン,オフによ
り上記データ信号を送信しかつ非送信時には各トランジ
スタをオフするようにしたので、データ信号の波形が直
流電圧を中心として正負両方向へ変化した場合、これの
平均値が零となり、この結果、例えば主装置側から子機
側へデータ送信する場合に子機側のコンデンサが充放電
を生ぜず、直流電圧に変動が生じなくなり、各種のデー
タ信号送信において多大な効果が得られる。As is clear from the above description, according to the present invention, when a data signal that changes in the positive and negative directions with respect to a DC voltage is superimposed and transmitted, the power supply voltage is set so that the average value of the positive and negative bidirectional changes of the data signal becomes zero. Voltage is applied to one end of the transformer, and the first transistor whose collector and emitter are connected between the power supply and the other end of the primary winding and the other end of the primary winding and the common circuit Since the above-mentioned data signal is transmitted by complementary ON / OFF of the second transistor whose collector and emitter are connected to each other, and each transistor is turned off when not transmitting, the waveform of the data signal is a DC voltage. , The average value becomes zero, and as a result, for example, when data is transmitted from the main unit side to the slave unit, the capacitor on the slave unit side does not generate charge and discharge, and Variations no longer occur, significant effects in various data signals transmitted are obtained.
また、変成器の1次巻線の一端と他端との間にはインピ
ーダンス整合用として抵抗器が接続されるため、例えば
データ信号の送信が終了して各トランジスタが共にオフ
した時には1次巻線の他端の電位は直ちに上記分圧電圧
と等しくなり、この結果、安定かつ正確にデータ信号を
送信することができる。Further, since a resistor is connected between one end and the other end of the primary winding of the transformer for impedance matching, for example, when the transmission of the data signal is completed and each transistor is turned off, the primary winding is The potential of the other end of the line immediately becomes equal to the divided voltage, and as a result, the data signal can be transmitted stably and accurately.
図は本考案の実施例を示し、第1図はデータ送受信部の
回路図、第2図はボタン電話装置のブロツク図、第3図
は第1図における各部の波形図、第4図は従来例を示す
波形図である。 3……信号線、14……PS(電源部)、12,21……SR(デ
ータ送受信部)、31,34,35……IN(インバータ)、32…
…ANDゲート、33……CP(比較器)、36,37……AS(アナ
ログスイツチ)、T1〜T4……変成器、Q1,Q2……トラン
ジスタ、R1〜R9……抵抗器、VB……電源、Vd……分圧電
圧、VS1,VS2……基準電圧、DS……送信信号、DC……制
御信号、DR……受信信号。FIG. 1 shows an embodiment of the present invention. FIG. 1 is a circuit diagram of a data transmitting / receiving unit, FIG. 2 is a block diagram of a button telephone device, FIG. 3 is a waveform diagram of each unit in FIG. 1, and FIG. It is a wave form diagram which shows an example. 3 ... Signal line, 14 ... PS (power supply), 12,21 ... SR (data transceiver), 31,34,35 ... IN (inverter), 32 ...
… AND gate, 33 …… CP (comparator), 36,37 …… AS (analog switch), T 1 to T 4 …… Transformer, Q 1 , Q 2 …… Transistor, R 1 to R 9 …… Resistor, VB ... power supply, V d ... divided voltage, V S1 , V S2 ... reference voltage, D S ... transmission signal, D C ... control signal, D R ... reception signal.
Claims (1)
正負方向へ変化するデータ信号を変成器を介し重畳のう
え送信する回路において、電源電圧を前記データ信号の
正負双方向変化の平均値が零となるように分圧し該分圧
電圧を前記変成器の1次巻線の一端へ印加する分圧回路
と、前記変成器の1次巻線の一端と他端との間に接続さ
れた抵抗器と、前記電源と前記1次巻線の他端との間へ
コレクタ・エミッタ間が接続された第1のトランジスタ
および前記1次巻線の他端と共通回路との間へコレクタ
・エミッタ間が接続された第2のトランジスタからなり
前記データ信号に応じて前記第1および第2のトランジ
スタが相補的にオン,オフを行いかつ非送信時には前記
各トランジスタが双方共オフとなる駆動回路とを備えた
ことを特徴とするデータ送信回路。1. A circuit for transmitting a data signal, which changes in a positive or negative direction with respect to a DC voltage applied to a pair of signal lines, after being superimposed through a transformer, and transmits a power supply voltage as an average of positive and negative bidirectional changes of the data signal. Connected between a voltage dividing circuit that divides the voltage so that the value becomes zero and applies the divided voltage to one end of the primary winding of the transformer, and one end and the other end of the primary winding of the transformer. And a first transistor having a collector and an emitter connected between the power supply and the other end of the primary winding, and a collector between the other end of the primary winding and the common circuit. Driving in which the first and second transistors are complementarily turned on and off in response to the data signal and each of the transistors is turned off when not transmitting, the second transistor having emitters connected to each other And a circuit. Over data transmission circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2051885U JPH0646117Y2 (en) | 1985-02-18 | 1985-02-18 | Data transmission circuit |
US06/828,284 US4754477A (en) | 1985-02-18 | 1986-02-11 | Key telephone system |
CA000501533A CA1247764A (en) | 1985-02-18 | 1986-02-11 | Key telephone system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2051885U JPH0646117Y2 (en) | 1985-02-18 | 1985-02-18 | Data transmission circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61139049U JPS61139049U (en) | 1986-08-28 |
JPH0646117Y2 true JPH0646117Y2 (en) | 1994-11-24 |
Family
ID=30511079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2051885U Expired - Lifetime JPH0646117Y2 (en) | 1985-02-18 | 1985-02-18 | Data transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0646117Y2 (en) |
-
1985
- 1985-02-18 JP JP2051885U patent/JPH0646117Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61139049U (en) | 1986-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60134651A (en) | Differential signal driver | |
JPH03296359A (en) | Isdn interface circuit | |
JPH04219035A (en) | Communication equipment | |
US4716358A (en) | Constant current circuits | |
JPH0646117Y2 (en) | Data transmission circuit | |
US4615039A (en) | Data network driver | |
JPH0741232Y2 (en) | Asynchronous binary data communication circuit | |
JPH098624A (en) | Signal transmitter | |
US3970868A (en) | Phase comparator | |
JPH0735474Y2 (en) | Data receiving circuit | |
EP0436771B1 (en) | Unbalanced transmitter and receiver for bipolar signals | |
US4297531A (en) | Circuit for suppressing noise influences in the evaluation of signal states on transmission lines | |
US4689605A (en) | Powering device for transmitters and receivers of a signal transmission system | |
JPH01147943A (en) | Data reception circuit | |
JP2647212B2 (en) | Line receiver | |
JPH01221044A (en) | Signal transmission equipment | |
JPS6247019B2 (en) | ||
JPH0614528Y2 (en) | ECL output signal transmission circuit | |
JP2568677B2 (en) | Unbalanced transmitter | |
JPH0224278Y2 (en) | ||
JPH0753318Y2 (en) | Driver / receiver circuit | |
JP2540553Y2 (en) | LCD filter disconnection detector | |
KR900007550Y1 (en) | Apparatus for data transmitting with different ground | |
JPS5844716Y2 (en) | protection circuit | |
JPH0263212A (en) | Line driver circuit |