JPH0642679B2 - Continuous bypass controller - Google Patents

Continuous bypass controller

Info

Publication number
JPH0642679B2
JPH0642679B2 JP8577187A JP8577187A JPH0642679B2 JP H0642679 B2 JPH0642679 B2 JP H0642679B2 JP 8577187 A JP8577187 A JP 8577187A JP 8577187 A JP8577187 A JP 8577187A JP H0642679 B2 JPH0642679 B2 JP H0642679B2
Authority
JP
Japan
Prior art keywords
flag pattern
delay
switching
bypass
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8577187A
Other languages
Japanese (ja)
Other versions
JPS63252042A (en
Inventor
幸洋 尾山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8577187A priority Critical patent/JPH0642679B2/en
Publication of JPS63252042A publication Critical patent/JPS63252042A/en
Publication of JPH0642679B2 publication Critical patent/JPH0642679B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信制御に係わり、特にリング形バスのバイパ
ス制御を行なう連続形バイパス制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to communication control, and more particularly to a continuous bypass control device for performing bypass control of a ring bus.

〔従来の技術〕[Conventional technology]

従来、この種のバイパス制御装置は2種類存在してい
た。すなわち物理的にメインルートからバイパスルー
トへ切り換えを行ない、データの連続性を保証しない構
成となっているか、または連続性を保証するためにメ
インルートと同等の遅延を持たせ連続的に切り換えるか
のいずれかの方式が採られていた。
Conventionally, there have been two types of bypass control devices of this type. That is, whether the data is physically switched from the main route to the bypass route and the continuity of data is not guaranteed, or whether the switching is continuously performed with a delay equivalent to that of the main route to guarantee continuity. Either method was adopted.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来のバイパス制御装置のうち物理的な切り
換えを行なう装置では、データの不連続性が発生し、シ
ステム的に対処することが必要となった。また、のデ
ータの連続性を保証した後者の装置では、メインルート
の遅延分だけバイパス時にも遅延が必要となり、接続数
が多いシステムではバイパス時にも遅延が大きいシステ
ムとなり、システムのスループットを低下させる欠点が
あった。
Among the above-mentioned conventional bypass control devices, a device that physically switches, causes data discontinuity, and requires systematic measures. Also, in the latter device that guarantees the continuity of the data, the delay is required for the bypass as much as the delay of the main route, and the system with a large number of connections has a large delay even when the bypass is performed, which lowers the system throughput. There was a flaw.

そこで本発明の目的は、バイパス時の遅延を最終的に1
フラグパターン分に集約することができ、システムにお
けるスループットの向上も図れるようにした連続形バイ
パス制御装置を提供することにある。
Therefore, an object of the present invention is to finally set the delay at the time of bypass to 1
It is an object of the present invention to provide a continuous bypass control device that can be integrated into flag patterns and can also improve throughput in the system.

〔問題点を解決するための手段〕[Means for solving problems]

本発明では、(i)リング形バスにアクセスを行いデー
タの送受信制御を行う際に使用するメインルートと、
(ii)このメインルートの出力側に接続された切換送出
部と、(iii)メインルートを信号が通過する際に生ず
る遅延時間分の遅延をもちその出力側を切換送出部に接
続した第1のバイパスルートと、(iv)フラグパターン
検出機能付きの遅延回路を前記した遅延時間分に相当す
る数だけ直列に接続してなり、これら各遅延回路の出力
側を切換送出部にそれぞれ接続した第2のバイパスルー
トと、(v)この第2のバイパスルートの入力側に向か
って前記した遅延回路が複数個連続した形でフラグパタ
ーンの検出を行ったとき最終のフラグパターンの検出に
係わる遅延回路の出力端より供給されるデータを基にし
て切換送出部に切り換えの指示を行うフラグパターン連
続監視部とを具備する。
In the present invention, (i) a main route used when accessing a ring-type bus and controlling transmission / reception of data;
(Ii) a switching transmission unit connected to the output side of the main route, and (iii) a first transmission line connected to the switching transmission unit, the output side of which has a delay corresponding to a delay time that occurs when a signal passes through the main route. The bypass route of (4) and (iv) the delay circuit with the flag pattern detection function are connected in series by the number corresponding to the delay time described above, and the output side of each of these delay circuits is connected to the switching transmission section. 2 bypass routes, and (v) a delay circuit relating to the detection of the final flag pattern when the detection of the flag pattern is performed in a form in which a plurality of the delay circuits described above are connected toward the input side of the second bypass route. And a flag pattern continuous monitoring unit for instructing the switching transmission unit to perform switching based on the data supplied from the output terminal of the.

フラグパターン連続監視部は遅延回路が連続したフラグ
パターンを検出するたびにその最終のフラグパターンの
先頭ビットからデータの送出を行うように切換検出部の
切換制御を行うので、これが順次行われることで最終的
に1フラグパターンの遅延に集約されることができる。
The flag pattern continuous monitoring unit performs the switching control of the switching detection unit so that data is transmitted from the first bit of the final flag pattern each time the delay circuit detects a continuous flag pattern. Can be aggregated into one flag pattern delay.

従って、メインルートの接続数が多いシステムでも、バ
イパスルート使用時の遅延を小さく抑えることができシ
ステムのスループットを向上させることができる。
Therefore, even in a system having a large number of main route connections, it is possible to suppress the delay when using the bypass route and improve the system throughput.

〔実施例〕〔Example〕

以下実施例につき本発明を詳細に説明する。 The present invention will be described in detail below with reference to examples.

第1図は本発明による連続形バイパス制御装置の一実施
例を示している。同図においてメインルート1は、リン
グ形バスに該当装置がアクセスを行ない、データの送受
信制御を行なう時に使用する通常ルートである。第1の
バイパスルート2はリング形バスから該当装置を切り離
した状態とするためのルートで、データの連続性を保証
して切り換えるためにメインルート1と同じ構成を持っ
たバイパスルートである。また、第2のバイパスルート
3はフラグパターン検出機能付遅延回路4をメインルー
ト遅延相当分だけ、すなわちN個だけ直列接続してなる
ものである。
FIG. 1 shows an embodiment of a continuous bypass control device according to the present invention. In the figure, a main route 1 is a normal route used when a corresponding device accesses a ring-type bus and controls transmission / reception of data. The first bypass route 2 is a route for disconnecting the relevant device from the ring bus, and is a bypass route having the same configuration as the main route 1 in order to ensure continuity of data and switch. The second bypass route 3 is formed by connecting delay circuits 4 with a flag pattern detecting function in series by the amount corresponding to the delay of the main route, that is, by N pieces.

ここでフラグパターン検出機能付遅延回路4〜4
は、データの遅延動作を行なうと同時に、フラグパタ
ーンの比較を行ない、フラグパターンとの一致を検出し
たときにそれをフラグパターン連続監視部5へ通知する
機能を持つものである。フラグパターン連続監視部5
は、切換送出部5へそれぞれ出力を供給する遅延回路4
〜4を含めて第2のバイパスルート3を入力端側に
向かって2以上のフラグパターンを連続して検出したと
きには、最終のフラグパターン検出に係わるフラグパタ
ーン検出機能付遅延回路4の出力端より切換送出部6へ
出力を送出するように監視および指示を行なう監視制御
部である。また、切換送出部6は、フラグパターン連続
監視部5からの指示により前述した最終のフラグパター
ン検出に係わるフラグパターン検出機能付遅延回路4の
出力を順次入力すべく切り換えを行ない出力するもので
ある。
Here, delay circuits with flag pattern detection functions 4 1 to 4
N has a function of performing a delay operation of data, simultaneously comparing flag patterns, and notifying the flag pattern continuous monitoring unit 5 of that when a match with a flag pattern is detected. Flag pattern continuous monitoring unit 5
Is a delay circuit 4 which supplies an output to the switching transmission section 5, respectively.
When 2 or more flag patterns including 1 to 4 N are continuously detected toward the input end side, the output of the delay circuit 4 with the flag pattern detection function relating to the final flag pattern detection This is a monitoring control unit that monitors and gives an instruction to send an output from the end to the switching sending unit 6. Further, the switching transmission unit 6 performs switching so as to sequentially input the outputs of the delay circuit 4 with the flag pattern detection function relating to the final flag pattern detection described above in response to an instruction from the flag pattern continuous monitoring unit 5. .

例えば、フラグパターン連続監視部5が3つの遅延回路
〜4の通知によりフラグパターンの連続を検出す
ると、切換送出部6へ指示を行なってこのうちの最終の
フラグパターン検出に係わる遅延回路4の出力端より
切換送出部6へ供給される出力を入力すべく切り換えを
行なうようになっている。
For example, when the flag pattern continuity monitoring unit 5 detects the continuity of the flag patterns by the notification of the three delay circuits 4 1 to 4 3 , it issues an instruction to the switching transmission unit 6 to delay the final flag pattern detection. 4 and performs switching so as to input the output supplied from the third output terminal to the switching delivery unit 6.

以下、動作について第2図〜第5図を用いて説明する。The operation will be described below with reference to FIGS.

第2図は通常のメインルート1を選択している場合の動
作を示す。データDおよびフラグFからなる受信データ
10はメインルート1に入り、処理を受けずに切換通知
部6を介してそのまま送信データ11として送出され
る。
FIG. 2 shows the operation when the normal main route 1 is selected. The reception data 10 including the data D and the flag F enters the main route 1 and is directly transmitted as the transmission data 11 via the switching notifying unit 6 without being processed.

第3図はバイパス状態で第1のバイパスルート2を選択
している場合の動作をしめす。受信データ10は処理を
受けずに遅延して送出される。
FIG. 3 shows the operation when the first bypass route 2 is selected in the bypass state. The reception data 10 is delayed without being processed and is transmitted.

次にバイパス状態でフラグパターン検出機能付遅延回路
を用いた第2のバイパスルートを選択している場合の動
作について、第4図を用いて説明する。
Next, the operation when the second bypass route using the delay circuit with the flag pattern detection function is selected in the bypass state will be described with reference to FIG.

この場合、受信データ10は遅延回路4に入力され、
順次シフトされて遅延回路3から切換送出部6に供給
される。送出部6に入力されたデータは送信データ11
として出力される。
In this case, the received data 10 is input to the delay circuit 4 N ,
It is sequentially shifted and supplied to the switching換送out section 6 from the delay circuit 3 1. The data input to the transmission unit 6 is the transmission data 11
Is output as.

しかし、第2のバイパスルート3において、受信データ
10中にフラグパターンを検出し、第2のバイパスルー
ト3の出力端側から入力端側に向かって遅延回路4
とが連続してフラグパターンを検出したことをフラ
グパターン連続監視部4、5が遅延回路4、4から
の通知により知ると、フラグパターン連続監視部5は切
換送出部6へ指示(通知)を出して最終のフラグパター
ン検出に係わる遅延回路4の出力端からの出力を入力
すべく切り換えを行なう。これにより、この第4図に示
すごとく遅延回路4からの最終のフラグパターンの先
頭ビットより順に受信データは、切り替え送出部5へと
送出される。
However, in the second bypass route 3, a flag pattern is detected in the received data 10, and the delay circuits 4 1 and 4 2 continue from the output end side of the second bypass route 3 toward the input end side. the flag pattern continuous monitoring unit 4,5 of the detection of the flag pattern is learned by the notification from the delay circuit 4 1, 4 2, the flag pattern continuous monitoring unit 5 issues an instruction (notification) to the switching換送out section 6 final of performing switching so as to input the output from the flag pattern according to the detection delay circuit 4 and second output terminals. Thus, the received data from the first bit in the order of the final flag pattern from the delay circuit 4 2 As shown in Fig. 4, is sent to the switching delivery unit 5.

この場合、第2のバイパスルート3は遅延回路4〜4
からなり、遅延回路4の分だけ第2のバイパスルー
トが短くなる。そして送出データには図示のごとくフラ
グパターンが1パターン削除されたことになる。
In this case, the second bypass route 3 delay circuit 4 2-4
It consists N, amount corresponding second bypass route of the delay circuit 4 1 is shortened. Then, one flag pattern is deleted from the transmitted data as shown in the figure.

第5図はバイパス状態で、第2のバイパスルートを使用
して何回かの処理を経て最終的に最後のルートに切り換
えられた状態を示している。例えば簡単な例でいえば第
4図の状態で処理をしているうちに、さらに遅延回路4
〜4(ここで仮に、第5図の受信データ例を考慮し
てN=4とする。)までが連続して受信データ10中の
フラグパターンを検出したとする。この場合、フラグパ
ターン連続監視部5は切換送出部6へ指示を出して遅延
回路4の出力端からの出力を入力すべく切り換えを行
なうことになり、これにより第5図に示した状態とな
る。従って同図に示す受信データ列中の1番目、2番目
のデータD、Dは遅延回路4より切換送出部6へ出力
され、次に第5番のデータFは遅延回路4より切換送
出部6へ出力され、第6番目のデータDも遅延回路4
より切換送出部6へ出力される。その結果として、切換
送出部6から送出データ11として第5図に示すごとき
データ列が得られる。
FIG. 5 shows a state in which the route is finally switched to the last route after several processes using the second bypass route in the bypass state. For example, in a simple example, while the processing in the state of FIG.
It is assumed that the flag patterns in the received data 10 are continuously detected up to 2 to 4 N (here, N = 4 in consideration of the received data example of FIG. 5). In this case, the flag pattern continuous monitoring section 5 issues an instruction to the switching transmission section 6 to perform switching so as to input the output from the output terminal of the delay circuit 4 N , which causes the state shown in FIG. Become. Thus the first in the received data sequence shown in the figure, the second data D, D is output to the switching sending unit 6 from the delay circuit 4 2, then the data F of No. 5 is switched sent from the delay circuit 4 N The sixth data D, which is output to the unit 6, also receives the delay circuit 4 N
Is output to the switching output unit 6. As a result, a data string as shown in FIG. 5 is obtained as the transmission data 11 from the switching transmission unit 6.

第5図の状態では、第2のバイパスルート3による遅延
は遅延回路4分による1フラグパターン分に短縮され
たことになる。
In the state of FIG. 5, the delay due to the second bypass route 3 has been shortened to one flag pattern due to the delay circuit 4 N.

いずれにしても最終的にはこのような1フラグパターン
の遅延に集約することができる。従ってメインルート接
続数が多いシステムでもバイパス時の遅延が小さいシス
テムにすることができ、システムのスループットの向上
が図られる。
In any case, it is possible to finally concentrate on such a delay of one flag pattern. Therefore, even a system with a large number of main route connections can be a system with a small bypass delay, and the system throughput can be improved.

〔発明の効果〕〔The invention's effect〕

上述したように本発明を用いれば、第2のバイパスルー
トによるバイパス状態では、第2のバイパスルートの出
力端側のフラグパターン検出機能付遅延回路から切換送
出部へのデータ送出処理を行ない、複数個の連続したフ
ラグパターンを検出する毎に、切換送出部へのデータ送
出処理を行なうフラグパターン検出機能付遅延回路がそ
の最終のフラグパターン検出に係わるフラグパターン検
出機能付遅延回路へと切り換わっていき、最終的には第
2のバイパスルートの入力端側のフラグパターン検出機
能付遅延回路から切換送出部へデータ送出処理が行なわ
れることになり、1フラグパターンの遅延に集約するこ
とができる。
As described above, according to the present invention, in the bypass state by the second bypass route, data transmission processing is performed from the delay circuit with the flag pattern detection function on the output end side of the second bypass route to the switching transmission unit, Each time a continuous flag pattern is detected, the delay circuit with the flag pattern detection function, which performs data transmission processing to the switching transmission unit, switches to the delay circuit with the flag pattern detection function related to the final flag pattern detection. Eventually, the data transmission process is performed from the delay circuit with the flag pattern detection function on the input end side of the second bypass route to the switching transmission unit, which can be summarized as a delay of one flag pattern.

従って、さらに本発明によればメインルート接続数の多
いシステムでもバイパス時の遅延が小さいシステムにす
ることができ、システムのスループットの向上がはから
れるなどの効果を奏する。
Therefore, according to the present invention, even a system with a large number of main route connections can be a system with a small delay in bypassing, and the system throughput can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロック図、第2図〜
第5図は第1図の動作説明図である。 1……メインルート、 2……第1のバイパスルート、 3……第2のバイパスルート、 4〜4……フラグパターン検出機能付遅延回路、 5……フラグパターン連続監視部、 6……切換送出部。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS.
FIG. 5 is a diagram for explaining the operation of FIG. 1 ... Main route, 2 ... First bypass route, 3 ... Second bypass route, 4 1 to 4 N ... Delay circuit with flag pattern detection function, 5 ... Flag pattern continuous monitoring unit, 6 ... ... Switching and sending unit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】リング形バスにアクセスを行いデータの送
受信制御を行う際に使用するメインルートと、このメイ
ンルートの出力側に接続された切換送出部と、前記メイ
ンルートを信号が通過する際に生ずる遅延時間分の遅延
をもちその出力側を前記切換送出部に接続した第1のバ
イパスルートと、フラグパターン検出機能付きの遅延回
路を前記遅延時間分に相当する数だけ直列に接続してな
り、これら各遅延回路の出力側を前記切換送出部にそれ
ぞれ接続した第2のバイパスルートと、この第2のバイ
パスルートの入力側に向かって前記遅延回路が複数個連
続した形でフラグパターンの検出を行ったとき最終のフ
ラグパターンの検出に係わる遅延回路の出力端より供給
されるデータを基にして前記切換送出部に切り換えの指
示を行うフラグパターン連続監視部とを具備し、フラグ
パターン連続監視部は前記遅延回路が連続したフラグパ
ターンを検出するたびにその最終のフラグパターンの先
頭ビットからデータの送出を行うように切換送出部の切
換制御を行い、これを順次行って最終的に1フラグパタ
ーンの遅延に集約させることを特徴とする連続形バイパ
ス制御装置。
1. A main route used when accessing a ring-shaped bus to control transmission / reception of data, a switching transmission unit connected to an output side of the main route, and a signal passing through the main route. A first bypass route having a delay corresponding to the delay time that occurs at the output side connected to the switching transmission section, and a delay circuit having a flag pattern detection function are connected in series by the number corresponding to the delay time. And a second bypass route connecting the output side of each of these delay circuits to the switching transmission section, and a flag pattern in a form in which a plurality of the delay circuits are continuous toward the input side of the second bypass route. When the detection is performed, a flag pattern for instructing the switching transmission section to perform switching based on the data supplied from the output terminal of the delay circuit related to the detection of the final flag pattern. And a continuous pattern monitoring section, and the flag pattern continuous monitoring section performs switching control of the switching transmission section so that data is transmitted from the first bit of the final flag pattern each time the delay circuit detects a continuous flag pattern. The continuous bypass control device is characterized by performing the above, and sequentially performing the above, and finally consolidating into a delay of one flag pattern.
JP8577187A 1987-04-09 1987-04-09 Continuous bypass controller Expired - Lifetime JPH0642679B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8577187A JPH0642679B2 (en) 1987-04-09 1987-04-09 Continuous bypass controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8577187A JPH0642679B2 (en) 1987-04-09 1987-04-09 Continuous bypass controller

Publications (2)

Publication Number Publication Date
JPS63252042A JPS63252042A (en) 1988-10-19
JPH0642679B2 true JPH0642679B2 (en) 1994-06-01

Family

ID=13868137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8577187A Expired - Lifetime JPH0642679B2 (en) 1987-04-09 1987-04-09 Continuous bypass controller

Country Status (1)

Country Link
JP (1) JPH0642679B2 (en)

Also Published As

Publication number Publication date
JPS63252042A (en) 1988-10-19

Similar Documents

Publication Publication Date Title
US5086384A (en) Master-slave-type control system with stand-by suspending control station
JPS63175913A (en) Clock supplying system
JPH0642679B2 (en) Continuous bypass controller
JPH02149040A (en) Data transmitting system
JP2520113B2 (en) Track abnormality monitoring system
JP2818002B2 (en) Channel switch control method
JP2705150B2 (en) Optical loop type local area network connection device
JPH02122730A (en) Signal line terminating system
JPS6343558Y2 (en)
JPH02148931A (en) Automatic data communication system
JPH0687563B2 (en) Bypass device
JPH05316209A (en) Speech path device
JPS62140155A (en) Automatic switching circuit for data bus of device
JPH05197662A (en) Information processor
JPS61224757A (en) Switching control system for communication controller
JPS6043550B2 (en) Communication line control device
JPH06120855A (en) Automatic signal switching method
JPH04168823A (en) Selective switching device for redundancy system
JPS6223651A (en) Data transmission equipment
JPH04213942A (en) Line concentrator for dual loop local area network
JPS5961249A (en) Loop type data transmission system
JPS59200352A (en) System switching controller
JPH01264334A (en) Transmission path controller
JPS6189755A (en) Data processing terminal equipment
JPH033461A (en) Communication controller