JPH0632523B2 - Signal processor - Google Patents

Signal processor

Info

Publication number
JPH0632523B2
JPH0632523B2 JP58089996A JP8999683A JPH0632523B2 JP H0632523 B2 JPH0632523 B2 JP H0632523B2 JP 58089996 A JP58089996 A JP 58089996A JP 8999683 A JP8999683 A JP 8999683A JP H0632523 B2 JPH0632523 B2 JP H0632523B2
Authority
JP
Japan
Prior art keywords
signal processing
signal
highway
control circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58089996A
Other languages
Japanese (ja)
Other versions
JPS59216392A (en
Inventor
昭 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58089996A priority Critical patent/JPH0632523B2/en
Publication of JPS59216392A publication Critical patent/JPS59216392A/en
Publication of JPH0632523B2 publication Critical patent/JPH0632523B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 本発明は、時分割交換機の信号処理装置の構成に関す
る。
The present invention relates to the configuration of a signal processing device of a time division switch.

従来、時分割交換機に入出力するPCMハイウエイ上の
データを処理するための信号処理装置は、取扱う信号の
種類ごとに専用に、例えば多周波信号送信器,多周波信
号受信器,PB(プツシユボタン)信号受信器,会議通
話信号処理装置等をそれぞれ個別に備えている。各種類
ごとの装置数は、それぞれその種類の信号処理のピーク
時に必要となる最大設備数が必要である。従つて、分割
損のため全体の設備数が大となる。また、信号種類ごと
に装置の大きさや回線とのインタフエースが異なるた
め、ある種類の信号処理装置を実装するためのスペース
には、他の種類の信号処理装置を実装することができな
い。さらに、新しい機能の追加や、新しい装置と交換す
ることは極めて困難であり融通性に欠ける。
2. Description of the Related Art Conventionally, a signal processing device for processing data on a PCM highway input / output to / from a time division exchange is dedicated to each type of signal to be handled, for example, a multi-frequency signal transmitter, a multi-frequency signal receiver, a PB (push button). A signal receiver, conference call signal processing device, etc. are provided separately. The number of devices for each type requires the maximum number of equipment required at the peak of signal processing of that type. Therefore, the total number of facilities is large due to the division loss. Further, since the size of the device and the interface with the line are different for each signal type, it is not possible to mount another type of signal processing device in the space for mounting a certain type of signal processing device. Furthermore, it is extremely difficult and inflexible to add a new function or replace a new device.

この欠点を補うために、装置の大きさや回線とのインタ
フエースを同一構成とした信号処理用のマイクロプロセ
ツサを用いてプログラムによつて信号処理する構想が提
案されている(昭和56年度 電子通信学会総合全国大
会 S−15−6“デジタル信号処理装置の進歩と電子
交換機への応用”参照)。この方法によれば、新機能の
追加等が比較的容易であり、また、異なる種類の信号処
理装置でも、回線とのインタフエースや装置の大きさが
同じであるから、種類ごとに実装スペースを区分する必
要はない。しかし、1つの処理装置で取扱う信号の種類
と回線数は固定であり、同一種類ごとに同時動作に必要
な最大処理要量の装置数が必要であることは前述と同様
である。
In order to make up for this drawback, a concept has been proposed in which signal processing is performed by a program using a microprocessor for signal processing, which has the same size of device and interface with a line (electronic communication in 1981). National Conference of Japan, S-15-6 "Advancement of Digital Signal Processors and Application to Electronic Exchanges"). According to this method, it is relatively easy to add new functions, etc. Also, even if different types of signal processing devices have the same interface with the line and the size of the device, the mounting space for each type can be reduced. No need to divide. However, the type of signals handled by one processing device and the number of lines are fixed, and the same number of devices as the maximum processing required for simultaneous operation are required for each type.

本発明の目的は、上述の従来の欠点を解決し、制御信号
によつて取扱う信号種類を変更することが可能な信号処
理プロセツサを、全体としての同時動作数を扱うに足る
容量分だけ備えて、信号処理プロセツサの全体の個数を
減少した信号処理装置を提供することにある。
An object of the present invention is to provide a signal processing processor capable of solving the above-mentioned conventional drawbacks and changing the type of signal to be handled by a control signal, by a capacity sufficient to handle the number of simultaneous operations as a whole. The object of the present invention is to provide a signal processing device in which the total number of signal processing processors is reduced.

本発明の信号処理装置は、入力ハイウエイおよび又は出
力ハイウエイに接続され後記制御回路から与えられるマ
イクロプログラム選択命令によつて複数のマイクロプロ
グラムのうち1つのマイクロプログラムを選択し該プロ
グラムによつて入,出力信号の処理を行なう同一構成の
複数の信号処理プロセツサと、前記信号処理プロセツサ
にマイクロプログラム選択命令を送出し同時に該信号処
理プロセツサに入,出力させるハイウエイのタイムスロ
ツト番号を後記ハイウエイ制御回路に与える制御回路
と、該制御回路の出力するタイムスロツト番号を入,出
力タイミング信号に変換して前記信号処理プロセツサに
供給するハイウエイ制御回路とを備えて、前記制御回路
の指示によつて各信号処理プロセツサの信号処理機能の
変更を可能としたことを特徴とする。
The signal processing apparatus of the present invention selects one microprogram from among a plurality of microprograms by a microprogram selection command which is connected to an input highway and / or an output highway and is given from a control circuit described later, and the microprogram is input by the program. A plurality of signal processing processors having the same configuration for processing output signals and a highway control circuit which gives a time slot number of a highway for sending a microprogram selection command to the signal processing processor and simultaneously inputting and outputting to the signal processing processor. The control circuit and a highway control circuit for inputting a time slot number output from the control circuit, converting the time slot number into an output timing signal and supplying the output timing signal to the signal processing processor, each signal processing processor according to an instruction from the control circuit. The signal processing function of The features.

次に、本発明について、図面を参照して詳細に説明す
る。
Next, the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例を示すブロツク図である。
すなわち、信号処理プロセツサ6a,6b,6cは、い
ずれも同一構成であり、入力ハイウエイ1および出力ハ
イウエイ2とのインタフエースも同じである。各信号処
理プロセツサ6a,6b,6cはいずれも各種信号処理
を行なうための複数のマイクロプログラムが内蔵メモリ
(または共用メモリ)に格納されていて、制御回路8か
らバス3を介して与えられるマイクロプログラム選択命
令により、指定された種類の信号を処理するためのマイ
クロプログラムを選択する。信号処理プロセッサ6a,
6b,6cは、制御回路8がそのインタフェースを介し
てバスに出力したマイクロプログラム選択命令をインタ
フェースを介して読み込み、そのマイクロプログラム選
択命令で指定されるマイクロプログラムを内蔵メモリあ
るいは共用メモリから読み出してセットし、一つの信号
処理機能を実行する。いま制御回路8からのマイクロプ
ログラム選択命令により選択したマイクロプログラムに
よって、信号処理プロセッサ6aはPB信号処理機能
を、信号処理プロセッサ6bはMF信号処理機能を、信
号処理プロセッサ6cは会議電話通話信号処理機能を持
つものとする。
FIG. 1 is a block diagram showing an embodiment of the present invention.
That is, the signal processing processors 6a, 6b, 6c have the same configuration, and have the same interface with the input highway 1 and the output highway 2. Each of the signal processing processors 6a, 6b, 6c has a plurality of microprograms for performing various signal processings stored in a built-in memory (or a shared memory), and is supplied from the control circuit 8 via the bus 3. The select instruction selects a microprogram for processing the specified type of signal. Signal processor 6a,
6b and 6c are set by reading the microprogram selection instruction output by the control circuit 8 to the bus through the interface through the interface, reading the microprogram specified by the microprogram selection instruction from the internal memory or the shared memory. Then, one signal processing function is executed. The signal processor 6a has a PB signal processing function, the signal processor 6b has an MF signal processing function, and the signal processor 6c has a conference call signal processing function according to the micro program selected by the micro program selection command from the control circuit 8. Shall have.

制御回路8は、上述のプログラム選択命令を各信号処理
プロセッサ6a,6b,6cにバス3を介して与えると
ともに、この信号処理プロセツサ6a,6b,6cが処
理するそれぞれの信号種類に対応するハイウエイ上のタ
イムスロット(チャネル)番号をバス3を介してハイウ
エイ制御回路7に通知する。ハイウエイ制御回路7は、
上記タイムスロット番号により例えばタイミング信号に
変換して制御信号線4a,4b,4cおよび5a,5
b,5cを介して信号処理プロセッサ6a,6b,6c
に与える。
The control circuit 8 gives the above-mentioned program selection instruction to each of the signal processors 6a, 6b, 6c via the bus 3 and, on the highway corresponding to each signal type processed by the signal processor 6a, 6b, 6c. The highway control circuit 7 is notified of the time slot (channel) number of the above via the bus 3. The highway control circuit 7
The control signal lines 4a, 4b, 4c and 5a, 5 are converted into, for example, timing signals by the time slot number.
signal processor 6a, 6b, 6c via b, 5c
Give to.

また信号処理プロセッサ6a,6b,6cの信号処理機
能を変更するときは、制御回路8から信号処理機能を変
更する信号処理プロセッサに対して、新たなマイクロプ
ログラム選択命令を出力し、その信号処理機能が変更さ
れた信号処理プロセッサが処理する信号のタイムスロッ
ト番号をハイウエイ制御回路7に通知し、ハイウエイ制
御回路7がタイムスロット番号に対応して各信号処理プ
ロセッサ6a,6b,6cに出力するタイミング信号を
変更する。第2図は、制御信号4a,4b,4c,5
a,5b,5c上のタイミング信号の一例を示すタイム
チヤートである。入力ハイウエイ1のタイムスロツト#
0,#1のPB受信信号PBR,PBR′は信号処理プ
ロセツサ6aに入力され、タイムスロツト#2のMF受
信信号MFRは信号処理プロセツサ6bに入力され、タ
イムスロツト#3〜6会議電話信号CFC−A,CFC
−B,CFC−C,CFC−Dは、信号処理プロセツサ
6cに入力される。また、信号処理プロセツサ6bの出
力するMF送信信号MFSは出力ハイウエイ2のタイム
スロツト#10に送出され、信号処理プロセツサ6cの
出力する会議電話の通話信号CFC−A′,CFC−
B′,CFC−C′,CFC−D′は出力ハイウエイ2
のタイムスロツト#3〜#6に送出される。
When changing the signal processing function of the signal processing processors 6a, 6b, 6c, the control circuit 8 outputs a new microprogram selection command to the signal processing processor which changes the signal processing function, and the signal processing function is changed. The timing signal which notifies the highway control circuit 7 of the time slot number of the signal processed by the signal processor whose number has been changed, and which the highway control circuit 7 outputs to each signal processor 6a, 6b, 6c corresponding to the time slot number. To change. FIG. 2 shows control signals 4a, 4b, 4c, 5
3 is a time chart showing an example of timing signals on a, 5b, and 5c. Input highway 1 time slot #
The PB reception signals PBR and PBR 'of 0 and # 1 are input to the signal processing processor 6a, the MF reception signal MFR of time slot # 2 is input to the signal processing processor 6b, and the conference telephone signals CFC- of time slots # 3 to 6 are input. A, CFC
-B, CFC-C, CFC-D are input to the signal processing processor 6c. Further, the MF transmission signal MFS output from the signal processing processor 6b is sent to the time slot # 10 of the output highway 2 and the call signals CFC-A ', CFC- of the conference telephone output from the signal processing processor 6c.
B ', CFC-C', and CFC-D 'are output highways 2
Are sent to the time slots # 3 to # 6.

信号処理プロセツサ6aは、入力ハイウエイ1のタイム
スロツト#0および#1からPB受信信号PBR,PB
R′を受信し、受信信号の解読等の処理を行ない、交換
処理に必要な宛先情報等をバス3を介して制御回路8お
よび図示されない中央処理装置等へ通知する。同様に、
タイムスロツト#2の多周波信号の受信信号MFRは信
号処理プロセツサ6bに入力され解読等の処理が行なわ
れる。出力ハイウエイ2のタイムスロツト#10に送出
される多周波信号の送信信号は、信号処理プロセツサ6
bから送出される。
The signal processing processor 6a receives the PB reception signals PBR and PB from the time slots # 0 and # 1 of the input highway 1.
When R'is received, the received signal is decoded and the like, and the destination information and the like necessary for the exchange processing is notified to the control circuit 8 and a central processing unit (not shown) via the bus 3. Similarly,
The received signal MFR of the multi-frequency signal of time slot # 2 is input to the signal processing processor 6b and subjected to processing such as decoding. The transmission signal of the multi-frequency signal transmitted to the time slot # 10 of the output highway 2 is the signal processing processor 6
b.

信号処理プロセツサ6cは、入力ハイウエイ1のタイム
スロツト#3〜#6の会議電話の送話信号を入力し、選
択処理等の処理を行ない出力ハイウエイ2のタイムスロ
ツト#3〜#6に送出する。入,出力ハイウエイ1,2
は例えば対になつた4線回線の伝送路であり、タイムス
ロツト#3〜#6はそれぞれ加入者A,B,C,Dの送
話および受話チヤネルである。今、例えば加入者Aが発
言したときは、入力ハイウエイ1のタイムスロツト#3
の信号CFC−Aが一番通話レベルが高い。信号処理プ
ロセツサ6cは、タイムスロツト#3〜#6のレベル比
較等により発言者を選択し、前記出力ハイウエイ2のタ
イムスロツト#4,#5,#6に送出する信号CFC−
B′,CFC−C′,CFC−D′をすべてCFC−A
とする。タイムスロツト#3には信号を送出する必要は
ない。すなわち、加入者Aの発言は、入力ハイウエイ1
のタイムスロツト#3から信号処理プロセツサ6cに入
力し、出力ハイウエイ2のタイムスロツト#4,#5,
#6に送出されて、加入者B,C,Dに伝達される。次
に、加入者Bが発言したときは、同様に信号処理プロセ
ツサ6cで処理され、出力ハイウエイ2のタイムスロツ
ト#3,#5,#6に送出されて加入者A,C,Dに伝
達される。
The signal processing processor 6c inputs the transmission signals of the conference telephones of the time slots # 3 to # 6 of the input highway 1, performs processing such as selection processing, and sends them to the time slots # 3 to # 6 of the output highway 2. Input and output highways 1, 2
Is, for example, a transmission line of a paired 4-wire line, and time slots # 3 to # 6 are transmission and reception channels of subscribers A, B, C, and D, respectively. Now, for example, when subscriber A speaks, time slot # 3 of input highway 1
Signal CFC-A has the highest call level. The signal processing processor 6c selects a speaker by comparing the levels of the time slots # 3 to # 6, etc., and sends the signal CFC- to the time slots # 4, # 5, # 6 of the output highway 2.
B ', CFC-C', CFC-D 'are all CFC-A
And It is not necessary to send a signal to time slot # 3. That is, the speech of subscriber A is input highway 1
From the time slot # 3 of the signal processing processor 6c, and the time slots # 4, # 5 of the output highway 2 are input.
It is sent to # 6 and transmitted to the subscribers B, C and D. Next, when the subscriber B speaks, it is similarly processed by the signal processing processor 6c, sent to the time slots # 3, # 5, # 6 of the output highway 2 and transmitted to the subscribers A, C, D. It

信号処理プロセツサ6a,6b,6cは、前述の通り固
定機能ではない、従つて、例えば会議電話が行なわれて
いないときは、信号処理プロセツサ6cに多周波信号の
送受信機能を持たせることが可能である。従つて、各信
号処理プロセツサの合計容量が、PB信号処理,MF信
号処理および会議電話の通話信号処理を同時に行なうた
めに必要な処理容量を持つていれば足りる。すなわち、
従来のように、信号種類別にそれぞれの専用装置で処理
するために生ずる分割損を無くし、信号処理プロセツサ
の合計容量を小さくすることが可能となる。また、新し
い機能の追加は、プログラムの変更によつて容易に行な
うことができる。なお、入出力ハイウエイ1,2は前述
のように4線回線の対を構成するものでなく、全く別の
回線であつても同様な構成により同様な効果を得ること
ができる。また、ハイウエイ制御回路7で信号処理プロ
セツサの入出力タイムスロツトを変えることにより時分
割スイツチの機能を併せ持つている。
The signal processing processors 6a, 6b, 6c are not fixed functions as described above. Therefore, for example, when the conference call is not made, the signal processing processor 6c can be provided with a transmitting / receiving function of a multi-frequency signal. is there. Therefore, it suffices that the total capacity of each signal processing processor has a processing capacity necessary for simultaneously performing PB signal processing, MF signal processing, and call signal processing of a conference call. That is,
As in the prior art, it is possible to eliminate the division loss caused by processing in each dedicated device for each signal type and reduce the total capacity of the signal processing processor. Also, new functions can be easily added by changing the program. It should be noted that the input / output highways 1 and 2 do not form a pair of 4-wire lines as described above, and even if they are completely different lines, the same effect can be obtained by the same configuration. The highway control circuit 7 also has a function of a time division switch by changing the input / output time slot of the signal processing processor.

以上のように、本発明においては、信号処理プロセツサ
を多機能に構成し、どの種類の信号処理を行なうかは、
制御装置から与えられるマイクロプログラム選択命令に
よつて変更可能とし、ハイウエイ制御回路から与えられ
る制御信号によつて対応するタイムスロツトの信号を入
力し、また指定されたタイムスロツトに送出する。従つ
て、各信号処理プロセツサは、ある種類の信号処理を行
なわないときは、他の種類の信号処理を行なうことが可
能であり、全体としての処理容量を、各種類の信号処理
を同時に行なうに必要な容量まで減少させることができ
る効果がある。すなわち、従来、信号の種類ごとに専用
の信号処理装置を用いたために発生した分割損を無くす
るという効果がある。また、各種信号処理が同一構成の
信号処理プロセツサで行なわれるから、回線とのインタ
フエースが同一となり、増設や新機能の追加が容易であ
る。
As described above, in the present invention, the signal processing processor is configured to have multiple functions, and what kind of signal processing is performed is
The change is made possible by a micro program selection command given from the control device, and the signal of the corresponding time slot is inputted by the control signal given from the highway control circuit, and is sent to the designated time slot. Therefore, each signal processing processor can perform another type of signal processing when it does not perform one type of signal processing. There is an effect that it can be reduced to the required capacity. That is, there is an effect of eliminating the division loss that has conventionally occurred because a dedicated signal processing device is used for each type of signal. Further, since various signal processings are performed by the signal processing processor having the same configuration, the interface with the line becomes the same, and it is easy to add or add new functions.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロツク図、第2図は
上記実施例における各部信号の一例を示すタイムチヤー
トである。 図において、1……入力ハイウエイ、2……出力ハイウ
エイ、3……バス、4a,4b,4c,5a,5b,5
c……制御信号線、6a,6b,6c……信号処理プロ
セツサ、7……ハイウエイ制御回路、8……制御回路。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a time chart showing an example of each part signal in the above embodiment. In the figure, 1 ... Input highway, 2 ... Output highway, 3 ... Bus, 4a, 4b, 4c, 5a, 5b, 5
c ... Control signal line, 6a, 6b, 6c ... Signal processing processor, 7 ... Highway control circuit, 8 ... Control circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力ハイウエイまたは出力ハイウエイに接
続され入力信号または出力信号の処理を行う複数の同一
構成の信号処理プロセッサを備えた信号処理装置であっ
て、 前記信号処理プロセッサにバスにより接続されこの信号
処理装置の制御を行う制御回路および上記入力ハイウエ
イおよび出力ハイウエイのタイムスロット番号に対応す
る入出力タイミング信号を出力するハイウエイ制御回路
を備え、 前記各信号処理プロセッサはあらかじめ信号処理機能の
異なる複数のマイクロプログラムを有し、前記制御回路
から与えられるマイクロプログラム選択命令にしたがっ
て複数のマイクロプログラムの一つを選択して実行し上
記信号処理を行う手段を含み、 前記制御回路は、前記信号処理プロセッサに対して前記
マイクロプログラム選択命令を与えるとともにその信号
処理プロセッサに接続されたハイウエイのタイムスロッ
ト番号を前記ハイウエイ制御回路に与える制御手段を含
み、 前記ハイウエイ制御回路は前記制御回路から受けたタイ
ムスロット番号を前記入出力タイミング信号に変換して
対応する信号処理プロセッサに供給する回路手段を含
み、 一つの信号処理機能が選択された前記各信号処理プロセ
ッサに対して、前記入力ハイウエイまたは出力ハイウエ
イ上の、前記選択された信号処理機能により処理すべき
信号が存在すべきタイムスロットに対応して前記入出力
タイミング信号を供給して前記各信号処理プロセッサに
信号処理を行なわせるよう構成したことを特徴とする信
号処理装置。
1. A signal processing apparatus comprising a plurality of signal processing processors of the same configuration, which are connected to an input highway or an output highway and process an input signal or an output signal, the signal processing apparatus being connected to the signal processing processor by a bus. A control circuit for controlling the signal processing device and a highway control circuit for outputting input / output timing signals corresponding to the time slot numbers of the input highway and the output highway, each signal processor having a plurality of different signal processing functions in advance. A microprogram, including means for selecting and executing one of a plurality of microprograms in accordance with a microprogram selection command given from the control circuit to perform the signal processing, wherein the control circuit causes the signal processor to On the other hand, the microprogram selection command And a control means for giving a highway time slot number connected to the signal processor to the highway control circuit, the highway control circuit converting the time slot number received from the control circuit into the input / output timing signal. Circuit means for supplying to the corresponding signal processing processor, one signal processing function is selected for each signal processing processor, by the selected signal processing function on the input highway or output highway A signal processing apparatus configured to supply the input / output timing signal corresponding to a time slot in which a signal to be processed should exist to cause each of the signal processing processors to perform signal processing.
JP58089996A 1983-05-24 1983-05-24 Signal processor Expired - Lifetime JPH0632523B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58089996A JPH0632523B2 (en) 1983-05-24 1983-05-24 Signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58089996A JPH0632523B2 (en) 1983-05-24 1983-05-24 Signal processor

Publications (2)

Publication Number Publication Date
JPS59216392A JPS59216392A (en) 1984-12-06
JPH0632523B2 true JPH0632523B2 (en) 1994-04-27

Family

ID=13986211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58089996A Expired - Lifetime JPH0632523B2 (en) 1983-05-24 1983-05-24 Signal processor

Country Status (1)

Country Link
JP (1) JPH0632523B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064719A (en) * 2016-12-06 2018-06-15 롯데푸드 주식회사 Method for manufacturing soft food using pulsed electric field

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563194A (en) * 1978-11-06 1980-05-13 Nippon Telegr & Teleph Corp <Ntt> Conflict preventing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064719A (en) * 2016-12-06 2018-06-15 롯데푸드 주식회사 Method for manufacturing soft food using pulsed electric field

Also Published As

Publication number Publication date
JPS59216392A (en) 1984-12-06

Similar Documents

Publication Publication Date Title
JP4008941B2 (en) Broadcast communication system for distributed switching networks.
US4890282A (en) Mixed mode compression for data transmission
RU2113764C1 (en) Method and device for transmission of data between peripheral devices and central processing unit
US4558180A (en) Programmable audio mixer
JPS6038999A (en) Exchange control system
EP0261352A2 (en) Cross point switch architecture for a micro-PBX
JPS5932943B2 (en) Signal control method
JPS5854540B2 (en) Conference system with broadcasting capabilities
JPH0632523B2 (en) Signal processor
JPS61100046A (en) Loop transmission method
JP3293305B2 (en) Digital radio telephone equipment
JPS6041387A (en) Signal processing device
JPS6041386A (en) Signal processing device
JPS6030143B2 (en) Call route system in distributed control exchange
JP2614346B2 (en) Communication terminal device
JP3032055B2 (en) Cordless telephone device and its channel scanning method
JP2524996B2 (en) Conference Trunk Control Method in Digital Network
CN117555839A (en) Signal transmission method, signal transmission device, programmable logic device and signal processing system
JP2547437B2 (en) Demand assign subscriber wireless system
JP2586444B2 (en) Time-division switching equipment
JPS59186464A (en) Facsimile multiple address communication device
KR950004748B1 (en) Channel scan method of the private mobile phone
JPS585635B2 (en) Broadcast communication system in time division switch
JPS63199599A (en) Data transmission/reception system for digital exchange
JPH10215359A (en) Facsimile equipment