JPH0632337B2 - Method for manufacturing semiconductor laser - Google Patents

Method for manufacturing semiconductor laser

Info

Publication number
JPH0632337B2
JPH0632337B2 JP59220807A JP22080784A JPH0632337B2 JP H0632337 B2 JPH0632337 B2 JP H0632337B2 JP 59220807 A JP59220807 A JP 59220807A JP 22080784 A JP22080784 A JP 22080784A JP H0632337 B2 JPH0632337 B2 JP H0632337B2
Authority
JP
Japan
Prior art keywords
layer
mesa stripe
block layer
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59220807A
Other languages
Japanese (ja)
Other versions
JPS6199396A (en
Inventor
慶一 吉年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP59220807A priority Critical patent/JPH0632337B2/en
Publication of JPS6199396A publication Critical patent/JPS6199396A/en
Publication of JPH0632337B2 publication Critical patent/JPH0632337B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体レーザの製造方法に関する。The present invention relates to a method for manufacturing a semiconductor laser.

(ロ)従来の技術 近年、半導体レーザにおいて、多くのストライプ構造の
レーザが開発されている。その中で代表的なものは、第
2図に示すインナーストライプ構造のレーザである(例
えば、Appl.phys.Lett.40(5)、 1 March 1982.第372
頁乃至第374頁)。同図にて(1)はP型基板、(2)は該
基板表面に形成された逆メサストライプ、(3)は該スト
ライプの両側に形成されたN型ブロック層、(4)〜(7)は
夫々、ストライプ(2)及びブロック層(3)上に順次積層さ
れたP型第1クラッド層、活性層、N型第2クラッド層
及びキャップ層、(8)(9)は夫々P側電極及びN側電極で
ある。
(B) Conventional Technology In recent years, many semiconductor lasers having a stripe structure have been developed. A typical one is a laser having an inner stripe structure shown in FIG. 2 (for example, Appl.phys.Lett.40 (5), 1 March 1982. 372).
Pages to page 374). In the figure, (1) is a P-type substrate, (2) is an inverted mesa stripe formed on the surface of the substrate, (3) is an N-type block layer formed on both sides of the stripe, and (4) to (7) ) Are the P-type first clad layer, the active layer, the N-type second clad layer and the cap layer, which are sequentially laminated on the stripe (2) and the block layer (3) respectively, and (8) and (9) are the P side, respectively. An electrode and an N-side electrode.

上記ブロック層(3)は電流狭窄層として作用するもので
あり、そのためには活性層(5)で発生し、ブロック層(3)
に入射したフオトンによりブロック層内で生じる少数キ
ヤリアをブロック層(3)内で確実に再結合消滅させる必
要がある。従つて、ブロック層(3)は、少なくとも少数
キャリアの拡散距離より大なる厚みをもたねばならな
い。
The block layer (3) acts as a current constriction layer, for which purpose it occurs in the active layer (5) and the block layer (3)
It is necessary to ensure that the minority carriers generated in the block layer due to the photons incident on the recombination disappear in the block layer (3). Therefore, the blocking layer (3) must have a thickness that is at least greater than the diffusion length of minority carriers.

上記構造において、ブロック層(3)の厚みを大にするこ
とは容易でない。なぜなら、この場合、ブロック層形成
後にエッチングにより作成される逆メサストライプ(2)
の深さに大になさねばならないが、その様な深いエッチ
ング工程では、サイドエッチの量が大となる。その結
果、ストライプ(2)の開口幅が不所望に大きくなつてし
まい、所定モードのレーザビームが得られない。
In the above structure, it is not easy to increase the thickness of the block layer (3). Because in this case, the inverted mesa stripe (2) created by etching after forming the block layer
However, in such a deep etching process, the amount of side etching becomes large. As a result, the aperture width of the stripe (2) undesirably increases, and a laser beam in a predetermined mode cannot be obtained.

一方、ブロック層の不純物濃度を大にすることにより少
数キヤリアの拡散距離を短くできるが、その様な高不純
物濃度層を液相エピタキシヤル成長により形成する際、
その成長層の平坦性に問題が生じる。
On the other hand, the diffusion distance of a few carriers can be shortened by increasing the impurity concentration of the block layer, but when such a high impurity concentration layer is formed by liquid phase epitaxial growth,
There is a problem with the flatness of the grown layer.

従つて、上記従来の構造では、ブロック層の厚みは0.
6〜1.0μm、キヤリア濃度は2〜6×1018cm-3に夫
々設定されるが、この様な薄いブロック層をウエハ−基
板上のほゞ全面に均一に成長させることは困難であり、
又この様な高濃度は上記の平坦性の問題を含んでいる。
Therefore, in the above conventional structure, the thickness of the block layer is 0.
The carrier concentration is set to 6 to 1.0 μm and the carrier concentration is set to 2 to 6 × 10 18 cm −3 , respectively. However, it is difficult to uniformly grow such a thin block layer on the entire surface of the wafer-substrate. ,
Further, such a high density includes the above-mentioned problem of flatness.

(ハ)発明が解決しようとする問題点 本発明は、十分大なる厚みのブロック層をもつた半導体
レーザを容易に製造し得る方法を提供するものである。
(C) Problems to be Solved by the Invention The present invention provides a method for easily manufacturing a semiconductor laser having a block layer having a sufficiently large thickness.

(ニ)問題点を解決するための手段 本発明方法は、第1導伝型の半導体基板の表面にメサス
トライプを形成する工程と、上記メサストライプを形成
した基板表面に該メサストライプ上では薄く且つ該メサ
ストライプ上以外の基板表面では厚く第2導伝型のブロ
ック層を液相エピタキシャル成長法で形成する工程と、
上記メサストライプ上に形成された薄いブロック層の中
央部のみエッチングにより除去し、上記メサストライプ
に達する溝を形成する工程と、上記ブロック層及び上記
溝上に第1クラッド層、活性層、及び第2クラッド層を
この順序で形成する工程と、を含むことを特徴とする。
(D) Means for Solving the Problems The method of the present invention comprises a step of forming a mesa stripe on the surface of a first conductive type semiconductor substrate, and a thin mesa stripe on the surface of the substrate on which the mesa stripe is formed. And forming a second conductive type block layer thick on the surface of the substrate other than on the mesa stripe by a liquid phase epitaxial growth method,
A step of forming a groove reaching the mesa stripe by removing only a central portion of the thin block layer formed on the mesa stripe by etching; and a first clad layer, an active layer, and a second layer on the block layer and the groove. Forming a clad layer in this order.

(ホ)作 用 本発明によれば、堆積されるブロック層は、メサストラ
イプ上では薄く、それ以外では厚くなるので、メサスト
ライプの高さを適宜決定することにより、必要なだけ十
分な厚みの電流狭窄用としてのブロック層が得られ、か
つメサストライプ上には十分狭い開口幅の溝を容易に形
成できる。
(E) Operation According to the present invention, the block layer to be deposited is thin on the mesa stripes and thicker in other areas. Therefore, by appropriately determining the height of the mesa stripes, it is possible to obtain a sufficient thickness. A block layer for current confinement can be obtained, and a groove having a sufficiently narrow opening width can be easily formed on the mesa stripe.

(ヘ)実施例 第1図A乃至Eは本実施例方法を工程順に示すものであ
る。尚、同図では1チップ分のみ示されているが、実際
には、単一ウェハ−基板に多数のチップが同時作成され
る。
(F) Example FIGS. 1A to 1E show the method of this example in the order of steps. Although only one chip is shown in the same drawing, in reality, many chips are simultaneously formed on a single wafer-substrate.

第1図Aに示す第1工程において、Znがドープされた1
×1019cm-3のキヤリア濃度を有するP型GaAs基板(10)が
準備される。第1図Bに示す第2工程において、選択エ
ッチングよりメサストライプ(11)が基板(10)の表面
に形成される。このメサストライプの高さhは1.7μ
m、下幅w1は10μm、上幅w2は5μmである。
In the first step shown in FIG. 1A, Zn-doped 1
A P-type GaAs substrate (10) having a carrier concentration of × 10 19 cm -3 is prepared. In the second step shown in FIG. 1B, the mesa stripes (11) are formed on the surface of the substrate (10) by selective etching. The height h of this mesa stripe is 1.7μ
m, the lower width w 1 is 10 μm, and the upper width w 2 is 5 μm.

第1図Cに示す第3工程において、基板(10)表面にN型
のGaAsブロック層(12)が液相エピタキシヤル成長法によ
り形成される。このときのドーパントはTe、その濃度1
×1017〜1×1018cm-3である。形成されたブロック層(1
2)の厚みは、メサストライプ(11)上では薄く、それ以外
の基板表面では厚く(本実施例では2μm)なる。
In the third step shown in FIG. 1C, an N-type GaAs block layer (12) is formed on the surface of the substrate (10) by a liquid phase epitaxial growth method. At this time, the dopant is Te and its concentration is 1
It is × 10 17 to 1 × 10 18 cm -3 . Block layer formed (1
The thickness of 2) is thin on the mesa stripe 11 and thick on the other substrate surface (2 μm in this embodiment).

第1図Dに示す第4工程において、メサストライプ(11)
上に堆積されたブロック層の中央部のみ除去されて、メ
サストライプ(11)に達する溝(13)が形成される。溝(13)
の断面は逆メサ形であり、その上部開口幅w3は3〜4μ
m、又溝深さは0.8μmである。尚、溝(13)の断面
は、その他V字形であつてもよい。溝(13)はエッチング
により形成されるのであるが、メサストライプ(11)上の
ブロック層の厚みは薄いので、サイドエッチの影響もな
く、正確な開口幅の溝が得られる。
In the fourth step shown in FIG. 1D, the mesa stripe (11)
Only the central portion of the block layer deposited above is removed to form a groove (13) reaching the mesa stripe (11). Groove (13)
Has an inverted mesa shape and its upper opening width w 3 is 3 to 4μ.
m, and the groove depth is 0.8 μm. The groove 13 may have a V-shaped cross section. Although the groove (13) is formed by etching, since the thickness of the block layer on the mesa stripe (11) is thin, there is no influence of side etching and a groove having an accurate opening width can be obtained.

第1図Eに示す最終工程において、ブロック層(12)及び
溝(13)上にP型第クラッド層(14)、活性層(15)、N型第
2クラッド層(16)、N型キヤップ層(17)が順次液相エピ
タキシヤル成長法により形成され、最後に、P側電極(1
8)及びN側電極(19)が夫々形成される。この最終工程自
体は周知の手法により行なわれるものであるが、第1ク
ラッド層(14)は1×1017〜1×1018cm-3ZnドープのGa
0.5Al0.5Asからなり、溝(13)上部において1.0〜1.
3μm、それ以外の平坦部において0.2〜0.5μm
の厚みをもち、活性層(15)は、ノンドープのGa0.85Al0.
15Asからなり、0.1μmの厚みをもち、第2クラッド
層(16)は1×1017〜1×1018cm-3TeドープのGa0.5Al0.5
Asからなり、1〜2μmの厚みを有し、キヤップ層(17)
は1×1018cm-3TeドープのGaAsからなり1〜3μmの厚
みを有するのが適当である。
In the final step shown in FIG. 1E, the P-type clad layer (14), the active layer (15), the N-type second clad layer (16) and the N-type cap are formed on the block layer (12) and the groove (13). The layers (17) are sequentially formed by the liquid phase epitaxial growth method, and finally, the P-side electrode (1
8) and the N-side electrode (19) are formed respectively. This final step itself is carried out by a well-known method, but the first cladding layer (14) is 1 × 10 17 to 1 × 10 18 cm −3 Zn-doped Ga.
It is made of 0.5Al0.5As and is 1.0-1.
3 μm, 0.2 to 0.5 μm in other flat parts
The thickness of the active layer (15) is undoped Ga0.85Al0.
The second cladding layer (16) is composed of 15 As and has a thickness of 0.1 μm, and the second cladding layer (16) is 1 × 10 17 to 1 × 10 18 cm −3 Te-doped Ga0.5Al0.5.
Cap layer consisting of As and having a thickness of 1-2 μm (17)
Is made of 1 × 10 18 cm −3 Te-doped GaAs and has a thickness of 1 to 3 μm.

上記実施例方法によれば、ブロック層(12)の厚みを十分
大になすことができるので、ブロック層の電流狭窄作用
を均一に確実に得ることができる。具体的には、上記実
施例方法により作成されたレーザは、しきい値電流が2
0〜30mAで、単一ウエーハから作り出される全チッ
プ数のうち92%がこの範囲に入り、第2図に示す従来
法の70%に比べ歩留りが22%上昇した。又、溝(13)
の開口幅も精度よく設定されるので所望のレーザビーム
モードを歩留りよく得ることができる。
According to the method of the embodiment described above, the thickness of the block layer (12) can be made sufficiently large, so that the current constricting action of the block layer can be uniformly and surely obtained. Specifically, the laser produced by the method of the above embodiment has a threshold current of 2
At 0 to 30 mA, 92% of the total number of chips produced from a single wafer was in this range, and the yield was increased by 22% compared to 70% of the conventional method shown in FIG. Also, groove (13)
Since the aperture width of is also accurately set, a desired laser beam mode can be obtained with high yield.

尚、本発明方法は、上記実施例の材料以外のものにも適
用され、又、実施例の基板(10)やその他の各層の導伝型
を夫々逆にすることも可能である。
The method of the present invention can be applied to materials other than the materials of the above embodiment, and the conductivity types of the substrate (10) and other layers of the embodiment can be reversed.

(ト)発明の効果 本発明によれば、第1導伝型の半導体基板の表面にメサ
ストライプを形成する工程と、上記メサストライプを形
成した基板表面に該メサストライプ上では薄く且つ該メ
サストライプ以外の基板表面では厚い第2導伝型のブロ
ック層を液相エピタキシャル成長法で形成する工程と、
上記メサストライプ上に形成された薄いブロック層の中
央部のみエッチングにより除去し、上記メサストライプ
に達する溝を形成する工程と、上記ブロック層及び上記
溝上に第1クラッド層、活性層、及び第2クラッド層を
この順序で形成する工程と、を含むことを特徴とするの
で、十分に大なる厚みのブロック層をもつ半導体レーザ
を支障なく容易に製造することができ、製造歩留まりが
大幅に向上する。また、溝の開口幅を所定モードのレー
ザビームが得られる所望の値に高精度にできると共に、
電流通路幅はメサストライプ上面での溝幅となり十分に
電流が狭窄可能となります。
(G) Effect of the Invention According to the present invention, a step of forming a mesa stripe on the surface of a first conductive type semiconductor substrate, and a thin mesa stripe on the surface of the substrate on which the mesa stripe is formed and the mesa stripe And a step of forming a thick second conductive type block layer on the surface of the substrate other than by a liquid phase epitaxial growth method,
A step of forming a groove reaching the mesa stripe by removing only a central portion of the thin block layer formed on the mesa stripe by etching; and a first clad layer, an active layer, and a second layer on the block layer and the groove. Since the step of forming the clad layer in this order is included, a semiconductor laser having a block layer having a sufficiently large thickness can be easily manufactured without any trouble, and the manufacturing yield is significantly improved. . In addition, the opening width of the groove can be set to a desired value with which a laser beam in a predetermined mode can be obtained with high accuracy, and
The width of the current path is the groove width on the top surface of the mesa stripe, and the current can be sufficiently narrowed.

【図面の簡単な説明】[Brief description of drawings]

第1図A乃至Eは本発明の実施例を示す工程別側面図、
第2図は従来例を示す側面図である。 (10)……基板、(11)……メサストライプ、(12)……ブロ
ック層、(13)……溝。
1A to 1E are side views by process showing an embodiment of the present invention.
FIG. 2 is a side view showing a conventional example. (10) …… Substrate, (11) …… Mesa stripe, (12) …… Block layer, (13) …… Groove.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1導伝型の半導体基板の表面にメサスト
ライプを形成する工程と、上記メサストライプを形成し
た基板表面に該メサストライプ上では薄く且つ該メサス
トライプ上以外の基板表面では厚く第2導伝型のブロッ
ク層を液相エピタキシャル成長法で形成する工程と、上
記メサストライプ上に形成された薄いブロック層の中央
部のみエッチングにより除去し、上記メサストライプに
達する溝を形成する工程と、上記ブロック層及び上記溝
上に第1クラッド層、活性層、及び第2クラッド層をこ
の順序で形成する工程と、を含むことを特徴とする半導
体レーザの製造方法。
1. A step of forming a mesa stripe on the surface of a first conductive type semiconductor substrate, and a step of forming thin on the mesa stripe on the surface of the substrate on which the mesa stripe is formed and thick on the surface of the substrate other than the mesa stripe. A step of forming a second conductive type block layer by a liquid phase epitaxial growth method, and a step of removing only a central portion of the thin block layer formed on the mesa stripe by etching to form a groove reaching the mesa stripe. And a step of forming a first clad layer, an active layer, and a second clad layer on the block layer and the groove in this order, a method of manufacturing a semiconductor laser.
JP59220807A 1984-10-19 1984-10-19 Method for manufacturing semiconductor laser Expired - Lifetime JPH0632337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59220807A JPH0632337B2 (en) 1984-10-19 1984-10-19 Method for manufacturing semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59220807A JPH0632337B2 (en) 1984-10-19 1984-10-19 Method for manufacturing semiconductor laser

Publications (2)

Publication Number Publication Date
JPS6199396A JPS6199396A (en) 1986-05-17
JPH0632337B2 true JPH0632337B2 (en) 1994-04-27

Family

ID=16756867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59220807A Expired - Lifetime JPH0632337B2 (en) 1984-10-19 1984-10-19 Method for manufacturing semiconductor laser

Country Status (1)

Country Link
JP (1) JPH0632337B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102385A (en) * 1986-10-20 1988-05-07 Sanyo Electric Co Ltd Manufacture of self-oscillation type semiconductor laser

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166788A (en) * 1982-03-26 1983-10-01 Nec Corp Manufacture of semiconductor laser

Also Published As

Publication number Publication date
JPS6199396A (en) 1986-05-17

Similar Documents

Publication Publication Date Title
DE69504276T2 (en) Light-emitting device and method for its manufacture
US4675058A (en) Method of manufacturing a high-bandwidth, high radiance, surface emitting LED
CA1152623A (en) Semiconductor laser device
JPH07107949B2 (en) Phased array semiconductor laser
US5886370A (en) Edge-emitting semiconductor lasers
US3961996A (en) Process of producing semiconductor laser device
US5291033A (en) Semiconductor light-emitting device having substantially planar surfaces
US5173913A (en) Semiconductor laser
EP0915542A2 (en) Semiconductor laser having improved current blocking layers and method of forming the same
JPH0632337B2 (en) Method for manufacturing semiconductor laser
US4759030A (en) Semiconductor laser
JPS59181084A (en) Semiconductor laser device
JPH0712103B2 (en) Semiconductor laser device
KR100289728B1 (en) Semiconductor laser device and manufacturing method thereof
JPS62279688A (en) Manufacture of semiconductor laser element
KR100287205B1 (en) Semiconductor laser device and manufacturing method thereof
KR100278630B1 (en) Semiconductor laser diode and manufacturing method thereof
JPS61247084A (en) Embedded hetero-structure semiconductor laser
KR940011276B1 (en) Laser diode and manufacturing method the same
JPS63169086A (en) Manufacture of buried semiconductor laser
KR100259006B1 (en) Manufacturing method of semiconductor laser device
KR100234349B1 (en) Method of manufacturing laser diode
JPS6318875B2 (en)
KR100287206B1 (en) Semiconductor laser device and manufacturing method thereof
KR100278629B1 (en) Semiconductor laser diode and manufacturing method thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term