JPH06319063A - Picture contour emphasizing circuit - Google Patents

Picture contour emphasizing circuit

Info

Publication number
JPH06319063A
JPH06319063A JP5105419A JP10541993A JPH06319063A JP H06319063 A JPH06319063 A JP H06319063A JP 5105419 A JP5105419 A JP 5105419A JP 10541993 A JP10541993 A JP 10541993A JP H06319063 A JPH06319063 A JP H06319063A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
adder
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5105419A
Other languages
Japanese (ja)
Inventor
Yasuhiro Enomoto
康浩 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5105419A priority Critical patent/JPH06319063A/en
Publication of JPH06319063A publication Critical patent/JPH06319063A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To clear the contour of a picture displayed on a screen by properly emphasizing front and rear edges in each step edge of a luminance signal. CONSTITUTION:A luminance signal (a) is inputted to a front edge emphasizing circuit 21 and a rear edge emphasizing circuit 22 in parallel. A front edge emphasizing signal (e) outputted from the circuit 21 provided with an inverter 5 and the 1st high pass filter 6 and a rear edge emphasizing signal (c) outputted from the circuit 22 provided with the 1st delay circuit 3 and the 2nd high pass filter 4 are synthesized by the 1st adder 7 to generate an edge emphasizing signal (f). A gain controlling amplifier (GCA) 8 applies an output (g) obtained by amplifying the signal (f) to the 2nd adder 9. The signal (a) is inputted also to the 2nd delay circuit 2 and delayed so as to compensate the delay of the output (g) of the GCA 8 from the signal (a) and the delayed signal is applied to the 2nd adder 9. The 2nd adder 9 generates an output signal (i) by synthesizing the two inputs.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像の輪郭をはっきり
させるための画像輪郭強調回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image contour emphasizing circuit for sharpening an image contour.

【0002】[0002]

【従来の技術】近年、画像輪郭強調回路が映像信号処理
に応用されるようになってきた。
2. Description of the Related Art Recently, an image contour emphasizing circuit has been applied to video signal processing.

【0003】図4に示す従来の画像輪郭強調回路の構成
について説明する。図4において、11は輝度信号の入
力端、12は遅延回路、13,14は第1及び第2のハ
イパスフィルタ(高域通過フィルタ,HPF)、15は
利得調整増幅器(GCA)、16はインバータ、17は
加算器、18は出力端である。
The configuration of the conventional image contour emphasizing circuit shown in FIG. 4 will be described. In FIG. 4, 11 is a luminance signal input terminal, 12 is a delay circuit, 13 and 14 are first and second high-pass filters (high-pass filters, HPF), 15 is a gain adjustment amplifier (GCA), and 16 is an inverter. , 17 are adders, and 18 is an output terminal.

【0004】以上の構成を備えた画像輪郭強調回路の入
力端11に輝度信号jを入力する。入力された輝度信号
jは2系統の信号処理回路で処理される。すなわち、一
方の信号処理回路を構成する第1の経路では、エッジ強
調信号lをつくるため2段のハイパスフィルタ13,1
4を通し、GCA15により利得調整を行なって、その
信号をインバータ16で反転させ、その出力を加算器1
7に入力する。他方の信号処理回路を構成する第2の経
路では、第1の経路における信号の時間遅れを予め計算
し、遅延回路12によりその分だけ輝度信号jを遅延さ
せて加算器17に入力する。次に加算器17により、そ
れぞれの信号を合成して出力信号pを出力端18から出
力する。図4中の各部j〜pの波形を図5に示す。
The luminance signal j is input to the input terminal 11 of the image contour emphasizing circuit having the above configuration. The input luminance signal j is processed by the two signal processing circuits. That is, in the first path that constitutes one of the signal processing circuits, the two stages of high-pass filters 13 and 1 are used to generate the edge emphasis signal l.
4, the gain is adjusted by the GCA 15, the signal is inverted by the inverter 16, and the output is added by the adder 1
Type in 7. In the second path that constitutes the other signal processing circuit, the time delay of the signal in the first path is calculated in advance, and the luminance signal j is delayed by that amount by the delay circuit 12 and input to the adder 17. Next, the adder 17 combines the respective signals and outputs the output signal p from the output end 18. Waveforms of the respective parts j to p in FIG. 4 are shown in FIG.

【0005】[0005]

【発明が解決しようとする課題】上記従来の画像輪郭強
調回路は、図5中の出力信号pの波形に示すように、前
エッジFは強調できるが、後ろエッジRはあまり強調で
きないという欠点を有していた。
The above-mentioned conventional image contour emphasizing circuit has a drawback that the front edge F can be emphasized but the rear edge R cannot be embossed so much as shown in the waveform of the output signal p in FIG. Had.

【0006】この点について、図6に示す2段ハイパス
フィルタのステップ応答を参照しながら説明する。ここ
で、各ハイパスフィルタ13,14は抵抗及びコンデン
サにより構成される1次のフィルタであり、その伝達関
数は各々H(s)=s/(s+1/RC)で表わされる
ものとする。輝度信号jのステップ入力(図6中のj)
に対して第1のハイパスフィルタ13の出力kはV1
(t)=EXP(−t/CR)で表わされ、その波形は
図6中のkのようになる。次に第2のハイパスフィルタ
14の出力すなわちエッジ強調信号lのステップ応答は
V2(t)=(1−t/CR)*EXP(−t/CR)
で表わされ、その波形は図6中のlのようになる。この
エッジ強調信号lの波形を見ると、前エッジFと後ろエ
ッジRとの振幅比が約7:1と大きく異なることがわか
る。これらにより上記の欠点が説明できる。
This point will be described with reference to the step response of the two-stage high-pass filter shown in FIG. Here, each of the high-pass filters 13 and 14 is a first-order filter composed of a resistor and a capacitor, and its transfer function is represented by H (s) = s / (s + 1 / RC). Step input of luminance signal j (j in FIG. 6)
In contrast, the output k of the first high-pass filter 13 is V1
It is represented by (t) = EXP (-t / CR), and its waveform is like k in FIG. Next, the output of the second high-pass filter 14, that is, the step response of the edge emphasis signal 1 is V2 (t) = (1-t / CR) * EXP (-t / CR)
The waveform is represented by l in FIG. Looking at the waveform of the edge enhancement signal l, it can be seen that the amplitude ratio between the front edge F and the rear edge R is significantly different, about 7: 1. These can explain the above drawbacks.

【0007】本発明は上記問題点を解決するものであっ
て、輝度信号のステップエッジについて、前エッジ及び
後ろエッジの両方を適度に強調することのできる画像輪
郭強調回路を提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide an image contour enhancement circuit capable of appropriately enhancing both the front edge and the rear edge of the step edge of the luminance signal. To do.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、従来は互いに直列に接続されていた2つのハイパス
フィルタを、本発明では並列に配置することとした。
In order to achieve the above object, two high-pass filters, which are conventionally connected in series with each other, are arranged in parallel in the present invention.

【0009】具体的に説明すると、本発明に係る画像輪
郭強調回路では、図1に示すように、輝度信号aを前エ
ッジ強調回路21及び後ろエッジ強調回路22に並列に
入力する。インバータ5と第1のハイパスフィルタ6と
を備えた前エッジ強調回路21は、輝度信号aから前エ
ッジ強調信号eをつくる。第1の遅延回路3と第2のハ
イパスフィルタ4とを備えた後ろエッジ強調回路22
は、輝度信号aから後ろエッジ強調信号cをつくる。第
1の加算器7は、前エッジ強調信号eと後ろエッジ強調
信号cとを合成したエッジ強調信号fをつくる。利得調
整増幅器(GCA)8は、エッジ強調信号fを増幅した
出力gを第2の加算器9に与える。輝度信号aは、第2
の遅延回路2にも入力され、輝度信号aに対するGCA
8の出力gの遅れを補正するように遅延させられたう
え、第2の加算器9に与えられる。第2の加算器9は、
2つの入力を合成した出力信号iをつくる。
More specifically, in the image contour emphasizing circuit according to the present invention, as shown in FIG. 1, the luminance signal a is inputted in parallel to the front edge emphasizing circuit 21 and the rear edge emphasizing circuit 22. The front edge emphasis circuit 21 including the inverter 5 and the first high-pass filter 6 produces a front edge emphasis signal e from the luminance signal a. Rear edge enhancement circuit 22 including first delay circuit 3 and second high-pass filter 4
Produces a rear edge enhancement signal c from the luminance signal a. The first adder 7 produces an edge emphasis signal f which is a combination of the front edge emphasis signal e and the rear edge emphasis signal c. The gain adjustment amplifier (GCA) 8 gives an output g obtained by amplifying the edge emphasis signal f to the second adder 9. The luminance signal a is the second
Is also input to the delay circuit 2 of GCA for the luminance signal a.
It is delayed so as to correct the delay of the output g of 8 and is given to the second adder 9. The second adder 9 is
An output signal i is created by combining the two inputs.

【0010】[0010]

【作用】本発明によれば、前エッジ強調処理と後ろエッ
ジ強調処理とが並列に実行される結果、エッジ強調信号
fにおいて前エッジと後ろエッジとの振幅比がほぼ等し
くなる。これにより、輝度信号aの各ステップエッジに
ついて、前エッジ及び後ろエッジの両方が適度に強調さ
れる。
According to the present invention, as a result of the front edge enhancement processing and the rear edge enhancement processing being executed in parallel, the amplitude ratios of the front edge and the rear edge in the edge enhancement signal f become substantially equal. Thereby, for each step edge of the luminance signal a, both the front edge and the rear edge are appropriately emphasized.

【0011】[0011]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0012】図1は、本発明の実施例に係る画像輪郭強
調回路の構成図である。図1において、1は輝度信号の
入力端、3,2は第1及び第2の遅延回路、6,4は第
1及び第2のハイパスフィルタ、5はインバータ、7,
9は第1及び第2の加算器、8は利得調整増幅器(GC
A)、10は出力端である。このうち、インバータ5及
び第1のハイパスフィルタ6は前エッジ強調回路21
を、第1の遅延回路3及び第2のハイパスフィルタ4は
後ろエッジ強調回路22を各々構成するものである。
FIG. 1 is a block diagram of an image contour emphasizing circuit according to an embodiment of the present invention. In FIG. 1, 1 is an input terminal of a luminance signal, 3 and 2 are first and second delay circuits, 6 and 4 are first and second high-pass filters, 5 is an inverter, 7,
Reference numeral 9 is a first and second adder, and 8 is a gain adjustment amplifier (GC
A) and 10 are output terminals. Among them, the inverter 5 and the first high-pass filter 6 are the front edge emphasizing circuit 21.
The first delay circuit 3 and the second high-pass filter 4 constitute the rear edge enhancement circuit 22, respectively.

【0013】図1中の各部a〜fのステップ応答を図2
に示す。図2を用いて、前エッジ強調回路21と後ろエ
ッジ強調回路22との2系統の信号処理回路のステップ
応答を説明する。
FIG. 2 shows step responses of the respective parts a to f in FIG.
Shown in. The step response of the two signal processing circuits, that is, the leading edge enhancing circuit 21 and the trailing edge enhancing circuit 22, will be described with reference to FIG.

【0014】後ろエッジ強調回路22では、輝度信号a
のステップ入力(図2中のa)を第1の遅延回路3によ
り遅延させた後(図2中のb)、第2のハイパスフィル
タ4を通して図2中のcのような波形の後ろエッジ強調
のための信号を得る。図2に示す例では、第1の遅延回
路3の遅延時間を200nsとしている。一方、前エッ
ジ強調回路21では、輝度信号aのステップ入力をイン
バータ5で反転させた後(図2中のd)、第1のハイパ
スフィルタ6を通して図2中のeのような波形の前エッ
ジ強調のための信号を得る。第1の加算器7は、第1及
び第2のハイパスフィルタ6,4の出力e,cを加え合
わせることにより、図2中のfのような波形の信号を出
力する。ここで、各ハイパスフィルタ6,4を構成する
抵抗及びコンデンサをR=5kΩ、C=14pFとす
る。各ハイパスフィルタ6,4の出力式はV(t)=E
XP(−t/CR)であるから、第1の加算器7の出力
fにおける前エッジFと後ろエッジRとの振幅比は1:
0.94となり、前述の従来回路の欠点を改善できるこ
とがわかる。
In the rear edge enhancement circuit 22, the luminance signal a
2 (a in FIG. 2) is delayed by the first delay circuit 3 (b in FIG. 2), and then the rear edge enhancement of the waveform like c in FIG. 2 is performed through the second high-pass filter 4. Get the signal for. In the example shown in FIG. 2, the delay time of the first delay circuit 3 is 200 ns. On the other hand, in the front edge emphasizing circuit 21, after the step input of the luminance signal a is inverted by the inverter 5 (d in FIG. 2), the front edge of the waveform like e in FIG. 2 is passed through the first high-pass filter 6. Get signal for emphasis. The first adder 7 outputs a signal having a waveform like f in FIG. 2 by adding the outputs e and c of the first and second high pass filters 6 and 4. Here, it is assumed that the resistors and capacitors forming the high-pass filters 6 and 4 are R = 5 kΩ and C = 14 pF. The output formula of each high-pass filter 6 and 4 is V (t) = E
Since it is XP (-t / CR), the amplitude ratio of the front edge F and the rear edge R in the output f of the first adder 7 is 1:
This is 0.94, and it can be understood that the above-mentioned drawbacks of the conventional circuit can be improved.

【0015】以下、図1のように構成された本実施例の
画像輪郭強調回路全体の動作を説明する。図1中の各部
a〜iの波形を図3に示す。
The operation of the entire image contour emphasizing circuit of the present embodiment configured as shown in FIG. 1 will be described below. FIG. 3 shows the waveform of each part a to i in FIG.

【0016】まず、入力端1から輝度信号aが第1の遅
延回路3、第2の遅延回路2及びインバータ5にそれぞ
れ入力される。第1の遅延回路3の出力bは第2のハイ
パスフィルタ4に入力される。第2のハイパスフィルタ
4の出力は図3中のcのような波形の後ろエッジ強調信
号cとなり、第1の加算器7に入力される。一方、イン
バータ5の出力dは第1のハイパスフィルタ6に入力さ
れる。第1のハイパスフィルタ6の出力は図3中のeの
ような波形の前エッジ強調信号eとなり、第1の加算器
7に入力される。第1の加算器7は、後ろエッジ強調信
号c及び前エッジ強調信号eを合成することにより、図
3中のfのような波形の両エッジに関するエッジ強調信
号fをつくる。このエッジ強調信号fは、GCA8によ
り利得調整が行なわれたうえ(図3中のg)、第2の加
算器9に入力される。
First, the luminance signal a is input from the input terminal 1 to the first delay circuit 3, the second delay circuit 2 and the inverter 5, respectively. The output b of the first delay circuit 3 is input to the second high pass filter 4. The output of the second high-pass filter 4 becomes the trailing edge enhancement signal c having a waveform like c in FIG. 3, and is input to the first adder 7. On the other hand, the output d of the inverter 5 is input to the first high pass filter 6. The output of the first high-pass filter 6 becomes a front edge emphasis signal e having a waveform like e in FIG. 3 and is input to the first adder 7. The first adder 7 synthesizes the rear edge emphasis signal c and the front edge emphasis signal e to generate an edge emphasis signal f for both edges of a waveform such as f in FIG. The edge emphasis signal f is gain-adjusted by the GCA 8 (g in FIG. 3) and then input to the second adder 9.

【0017】一方、以上の信号処理における時間遅れ
は、第2の遅延回路2により補正される。すなわち、第
2の遅延回路2により時間を合わせた輝度信号hと前述
の処理を行なったGCA8の出力gとを第2の加算器9
で合成することにより、図3中のiのような波形の出力
信号iを得る。出力端10から出力される出力信号iの
波形は、輝度信号aの各ステップエッジに対して前エッ
ジF、後ろエッジRをともに強調したものとなる。
On the other hand, the time delay in the above signal processing is corrected by the second delay circuit 2. That is, the luminance signal h whose time is adjusted by the second delay circuit 2 and the output g of the GCA 8 that has been subjected to the above-described processing are added to the second adder 9
The output signal i having a waveform like i in FIG. The waveform of the output signal i output from the output terminal 10 is such that both the front edge F and the rear edge R are emphasized with respect to each step edge of the luminance signal a.

【0018】以上のように本実施例によれば、前エッジ
強調回路21と後ろエッジ強調回路22との2系統の信
号処理回路を設けることにより、輝度信号aの各ステッ
プにおいて前エッジ、後ろエッジの両方を強調すること
ができる。
As described above, according to this embodiment, by providing two systems of signal processing circuits, the front edge enhancing circuit 21 and the rear edge enhancing circuit 22, the front edge and the rear edge are provided at each step of the luminance signal a. Both can be emphasized.

【0019】[0019]

【発明の効果】以上のように本発明によれば、前エッジ
強調処理と後ろエッジ強調処理とを並列に実行する構成
を採用したので、入力輝度信号の各ステップエッジにつ
いて前エッジ及び後ろエッジの両方が適度に強調され
る。これにより、輪郭が強調された鮮明な画質を実現す
ることができる。
As described above, according to the present invention, since the front edge enhancement processing and the rear edge enhancement processing are executed in parallel, the front edge and the rear edge of each step edge of the input luminance signal are Both are moderately emphasized. As a result, it is possible to realize a clear image quality in which the contour is emphasized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る画像輪郭強調回路の構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an image contour enhancement circuit according to an embodiment of the present invention.

【図2】図1中の各部のステップ応答を示す波形図であ
る。
FIG. 2 is a waveform diagram showing a step response of each part in FIG.

【図3】図1の画像輪郭強調回路に輝度信号を入力した
場合の各部の波形図である。
3 is a waveform diagram of each part when a luminance signal is input to the image contour enhancement circuit of FIG.

【図4】従来の画像輪郭強調回路の構成を示すブロック
図である。
FIG. 4 is a block diagram showing a configuration of a conventional image contour enhancement circuit.

【図5】図4の画像輪郭強調回路に輝度信号を入力した
場合の各部の波形図である。
5 is a waveform diagram of each part when a luminance signal is input to the image contour enhancement circuit of FIG.

【図6】図4中の各部のステップ応答を示す波形図であ
る。
FIG. 6 is a waveform diagram showing the step response of each part in FIG.

【符号の説明】[Explanation of symbols]

1,11 入力端 2,3,12 遅延回路 4,6,13,14 ハイパスフィルタ(HPF) 5,16 インバータ 7,9,17 加算器 8,15 利得調整増幅器(GCA) 10,18 出力端 21 前エッジ強調回路 22 後ろエッジ強調回路 a,j 輝度信号 c 後ろエッジ強調信号 e 前エッジ強調信号 f,l エッジ強調信号 i,p 出力信号 F 前エッジ R 後ろエッジ 1,11 Input terminal 2,3,12 Delay circuit 4,6,13,14 High pass filter (HPF) 5,16 Inverter 7,9,17 Adder 8,15 Gain adjustment amplifier (GCA) 10,18 Output terminal 21 Front edge enhancement circuit 22 Rear edge enhancement circuit a, j Luminance signal c Rear edge enhancement signal e Front edge enhancement signal f, l Edge enhancement signal i, p Output signal F Front edge R Rear edge

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力された輝度信号を反転させるための
インバータと、 前記インバータの出力から前エッジ強調信号をつくるた
めの第1のハイパスフィルタと、 前記輝度信号を遅延させるための第1の遅延回路と、 前記第1の遅延回路の出力から後ろエッジ強調信号をつ
くるための第2のハイパスフィルタと、 前記第1のハイパスフィルタから出力される前エッジ強
調信号と前記第2のハイパスフィルタから出力される後
ろエッジ強調信号とを合成することによりエッジ強調信
号をつくるための第1の加算器と、 前記第1の加算器から出力されるエッジ強調信号を増幅
するための利得調整増幅器と、 前記輝度信号に対する前記利得調整増幅器の出力の遅れ
を補正するように、前記輝度信号を遅延させるための第
2の遅延回路と、 前記第2の遅延回路の出力と前記利得調整増幅器の出力
とを合成することにより出力信号をつくるための第2の
加算器とを備えたことを特徴とする画像輪郭強調回路。
1. An inverter for inverting an input luminance signal, a first high-pass filter for generating a front edge emphasis signal from the output of the inverter, and a first delay for delaying the luminance signal. A circuit, a second high-pass filter for generating a rear edge enhancement signal from the output of the first delay circuit, a front edge enhancement signal output from the first high pass filter, and a second high pass filter A first adder for producing an edge emphasis signal by synthesizing the rear edge emphasis signal with the gain adjustment amplifier for amplifying the edge emphasis signal output from the first adder; A second delay circuit for delaying the luminance signal so as to correct the delay of the output of the gain adjustment amplifier with respect to the luminance signal; Image edge enhancement circuit characterized by comprising a second adder for producing an output signal by combining the output of said the output of the delay circuit gain adjustment amplifier.
JP5105419A 1993-05-06 1993-05-06 Picture contour emphasizing circuit Withdrawn JPH06319063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5105419A JPH06319063A (en) 1993-05-06 1993-05-06 Picture contour emphasizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5105419A JPH06319063A (en) 1993-05-06 1993-05-06 Picture contour emphasizing circuit

Publications (1)

Publication Number Publication Date
JPH06319063A true JPH06319063A (en) 1994-11-15

Family

ID=14407089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5105419A Withdrawn JPH06319063A (en) 1993-05-06 1993-05-06 Picture contour emphasizing circuit

Country Status (1)

Country Link
JP (1) JPH06319063A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003052043A (en) * 2001-08-07 2003-02-21 Canon Inc Data processor, image pickup device, data processing system, data processing method, storage medium, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003052043A (en) * 2001-08-07 2003-02-21 Canon Inc Data processor, image pickup device, data processing system, data processing method, storage medium, and program

Similar Documents

Publication Publication Date Title
JPH02168776A (en) Contour correction circuit
JPH0946796A (en) Audio emphasis circuit
JPH07177386A (en) Image control emphasizing device
JPH08111792A (en) Image contour emphasis device
JP3343405B2 (en) Image contour enhancer
JPH06319063A (en) Picture contour emphasizing circuit
JPH05344386A (en) Image contour emphasizing device
JP2551205B2 (en) Contour correction circuit
JP3011413B2 (en) Outline enhancement amount adjustment circuit and television receiver
JP3281493B2 (en) Image contour enhancer
JP3454990B2 (en) Signal processing circuit
JP3427441B2 (en) Horizontal contour correction circuit
JPH06253179A (en) Contour correction circuit
JP3233331B2 (en) Contour correction circuit
JPH05344385A (en) Image contour emphasizing circuit
JP3349550B2 (en) Filter circuit
JP3062516B2 (en) Picture quality adjustment circuit for television
JPS58136176A (en) Profile correcting circuit
JPH073732Y2 (en) Video signal contour compensation circuit
JPH0236678A (en) Contour emphasis circuit
JPS5824536Y2 (en) Horizontal aperture correction circuit
JPH0522632A (en) Contour correction circuit
JPH04973A (en) Video signal processor
JPH04340870A (en) Contour correction circuit
JPS6312615Y2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801