JPH06318843A - Gm-c filter - Google Patents

Gm-c filter

Info

Publication number
JPH06318843A
JPH06318843A JP10222493A JP10222493A JPH06318843A JP H06318843 A JPH06318843 A JP H06318843A JP 10222493 A JP10222493 A JP 10222493A JP 10222493 A JP10222493 A JP 10222493A JP H06318843 A JPH06318843 A JP H06318843A
Authority
JP
Japan
Prior art keywords
amplifier
input
voltage
mosfet
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10222493A
Other languages
Japanese (ja)
Other versions
JP3305407B2 (en
Inventor
Toshio Adachi
敏男 安達
Koji Tomioka
幸治 富岡
Susumu Hara
進 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP10222493A priority Critical patent/JP3305407B2/en
Publication of JPH06318843A publication Critical patent/JPH06318843A/en
Application granted granted Critical
Publication of JP3305407B2 publication Critical patent/JP3305407B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To avoid production of leakage by providing the Gm-C filter with a linear characteristic having a small input voltage dependency to an in-phase level control cascode amplifier thereby setting an input of an in-phase signal within an appropriate range having a small error. CONSTITUTION:When an input voltage Vin is applied to input terminals In1, In2 as an initial value, it is supposed that its output level is equaled to a voltage VB11 applied to a vias terminal B11. In the case of the in-phase voltage applied to the input terminals In1, In2 to be increasing, the output level is going to be decreased more than the voltage VB11. Moreover, a voltage expressed in equation I is outputted from an output terminal B12 of an in-phase level control amplifier CMC. Thus, the voltage at the output terminal B12 is decreased more than the initial value level and the output voltage is going to increase again. When the gain of the control amplifier CMC is sufficiently higher than the gain Gm1, an output level (Vout11+Vout12)/2 is always equal to the voltage VB11. As a result, the Gm2 of the Gm amplifier of a next stage is controlled by the voltage VB11 applied to a 3rd input terminal of the control amplifier CMC.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、良好な線形性能を有し
て低消費電流動作が可能な、Gm−Cフィルタに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Gm-C filter having good linear performance and capable of low current consumption operation.

【0002】[0002]

【従来の技術】近年、Gm−CフィルタはLSI化可能
・高速動作可能であって、かつ時間連続系の特徴を生か
したフィルタとして注目を浴びている。このGm−Cフ
ィルタは、Gmアンプと、容量と、Gm値をコントロー
ルするための回路とから構成されている。
2. Description of the Related Art In recent years, a Gm-C filter has attracted attention as a filter that can be integrated into an LSI and can operate at high speed, and that makes use of the characteristics of a time-continuous system. The Gm-C filter includes a Gm amplifier, a capacitor, and a circuit for controlling the Gm value.

【0003】図10は、従来から知られているGm−C
フィルタの構成を示す。図示したGmアンプ(トランス
コンダクタンス・アンプ)Gm1 〜Gm4 のGm値は、
図7に示すようなGmアンプを用いたとき、次の(1)
式に示すように入力電圧Vinによって変動する。
FIG. 10 shows a conventionally known Gm-C.
The structure of a filter is shown. The Gm values of the illustrated Gm amplifiers (transconductance amplifiers) Gm 1 to Gm 4 are
When the Gm amplifier as shown in FIG. 7 is used, the following (1)
As shown in the equation, it varies depending on the input voltage V in .

【0004】[0004]

【数1】 [Equation 1]

【0005】[0005]

【数2】 K=(W/L)・(μCOX/2) …(2) ここで、W:MOSFETのチャネル幅。[Number 2] K = (W / L) · (μC OX / 2) ... (2) where, W: MOSFET of channel width.

【0006】L:MOSFETのチャネル長。L: MOSFET channel length.

【0007】μ:キャリアの移動度。Μ: Mobility of carrier.

【0008】COX:ゲートの単位容量。C OX : Unit capacitance of the gate

【0009】I:一方の入力MOSFETに流れるソー
ス・ドレイン電流。
I: Source / drain current flowing in one input MOSFET.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、(1)
式に示したGm値は入力電圧Vinに依存して変化するこ
とから、このGmアンプを用いてフィルタを構成する
と、入力電圧によって周波数特性が変動するという欠点
があった。
[Problems to be Solved by the Invention] However, (1)
Since the Gm value shown in the equation changes depending on the input voltage V in, when a filter is configured by using this Gm amplifier, there is a drawback that the frequency characteristic varies depending on the input voltage.

【0011】また、バイアス電圧を不要としたGmアン
プとして、図8に示す回路構成が知られている。この図
に示したアンプのGm値は、次の(3)式に示すよう
に、入力電圧Vinによっては変動することがない(IE
EE 1991、CICC,9.2.1、M.SNEL
GROVE)
As a Gm amplifier that does not require a bias voltage, the circuit configuration shown in FIG. 8 is known. Gm value of the amplifier shown in this figure, as shown in the following equation (3), never varies depending on the input voltage V in (IE
EE 1991, CICC, 9.2.1, M.I. SNEL
(GROVE)

【0012】[0012]

【数3】 Gm(Vin)=2K(Vcm−Vth) …(3) ここで、Vcm:コモン電圧であり、差動入力電圧Vd
零のときには、ゲート・ソース間の電圧に相当する。
[Number 3] Gm (V in) = 2K ( V cm -V th) ... (3) here, V cm: a common voltage, when the differential input voltage V d is zero, the voltage between the gate and source Equivalent to.

【0013】Vth:MOSFET M1 ,M2 のしきい
値電圧。
V th : Threshold voltage of MOSFETs M 1 and M 2 .

【0014】そして、図8に示したGmアンプを用いて
フィルタを構成する場合には、図10に示したような回
路となる。
When a filter is constructed by using the Gm amplifier shown in FIG. 8, the circuit is as shown in FIG.

【0015】ところが(3)式に示されているように、
このGmアンプのGm値は(Vcm−Vth)で決まること
から、前段のGmアンプの出力動作点レベルでGm値が
一義的に決まってしまうことになる。
However, as shown in equation (3),
Since the Gm value of this Gm amplifier is determined by (V cm −V th ), the Gm value is uniquely determined by the output operating point level of the preceding Gm amplifier.

【0016】そこで、Gm値制御のためには図9に示す
ように、抵抗R1 ,R2 を用いて入力動作点を制御する
という方法が知られているが、抵抗が用いられているこ
とに起因して、前段のGmアンプおよび静電容量によっ
て形成される積分器にはリークが生じて(より具体的に
は、コンデンサの電荷が抵抗を介して放電されるので)
周波数特性の劣化が招来されるという欠点があった。
Therefore, for controlling the Gm value, there is known a method of controlling the input operating point by using the resistors R 1 and R 2 as shown in FIG. 9, but the resistors are used. Due to, leakage occurs in the integrator formed by the Gm amplifier and the electrostatic capacitance in the previous stage (more specifically, the charge of the capacitor is discharged through the resistor).
There is a drawback that the frequency characteristics are deteriorated.

【0017】よって本発明の目的は、入力電圧依存性が
少なく、かつアンプの出力側に抵抗を接続する必要がな
いGm−Cフィルタを提供することにある。
Therefore, an object of the present invention is to provide a Gm-C filter which has little dependence on the input voltage and which does not require a resistor to be connected to the output side of the amplifier.

【0018】[0018]

【課題を解決するための手段】かかる目的を達成するた
めに、本発明に係るGm−Cフィルタは差動入力型MO
SFET対と、同相レベル制御用のゲート入力端を有す
るMOSFET対が直列に接続され、一対の差動出力端
から出力電流を供給する第1のGmアンプと、前記一対
の差動出力端に接続された第2のGmアンプと、3個の
入力端を有し、第1および第2の入力端については前記
第1のGmアンプの一対の差動出力端に接続され、第3
の入力端については、前記第2のGmアンプのGm値を
制御するためのバイアス電圧源に接続され、前記第1の
Gmアンプに含まれる前記同相レベル制御用のゲート入
力端に制御電圧を印加する出力端を有する同相レベル制
御用アンプとを具備したものである。
In order to achieve such an object, a Gm-C filter according to the present invention is a differential input type MO.
A SFET pair and a MOSFET pair having a gate input end for common-mode level control are connected in series, and are connected to a first Gm amplifier that supplies an output current from a pair of differential output ends, and the pair of differential output ends. Has a second Gm amplifier and three input terminals, and the first and second input terminals are connected to a pair of differential output terminals of the first Gm amplifier, and
Is connected to a bias voltage source for controlling the Gm value of the second Gm amplifier, and a control voltage is applied to the common-mode level control gate input terminal included in the first Gm amplifier. And an in-phase level control amplifier having an output terminal for

【0019】ここで、前記同相レベル制御用アンプは、
入力部と出力部が並列に接続された折り返しカスコード
型とされており、前記入力部の入力MOSFETの極性
が前記第1のGmアンプの入力MOSFET対と反対の
極性であり、かつ、前記出力部のロード用MOSFET
の極性が前記第1のGmアンプの同相レベル制御用MO
SFETの極性と同一である。また、前記同相レベル制
御用アンプの入力MOSFETの(Vgs−Vth)値
が一定で、かつ前記ロード用MOSFETの電流値が前
記第1のGmアンプの差動入力型MOSFET対を流れ
る電流値に比例するのが好適である。
Here, the common-mode level control amplifier is
It is of a folded cascode type in which an input section and an output section are connected in parallel, the polarity of the input MOSFET of the input section is opposite to the polarity of the input MOSFET pair of the first Gm amplifier, and the output section. Load MOSFET
The polarity of the first Gm amplifier is for the in-phase level control MO
It has the same polarity as the SFET. Further, the (Vgs-Vth) value of the input MOSFET of the common-mode level control amplifier is constant, and the current value of the loading MOSFET is proportional to the current value flowing through the differential input type MOSFET pair of the first Gm amplifier. Is preferred.

【0020】[0020]

【作用】本発明の上記構成によれば、第2のGmアンプ
におけるGm値は、同相レベル制御用アンプの第3の入
力端に印加されるバイアス電圧によって制御される。
According to the above configuration of the present invention, the Gm value in the second Gm amplifier is controlled by the bias voltage applied to the third input terminal of the common mode level control amplifier.

【0021】[0021]

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0022】図1は本発明を適用したGm−Cフィルタ
に含まれるGmアンプおよびその制御回路を示す。本図
において、M1 ,M2 は入力用MOSFETである。M
3 ,M4 は同相レベル制御用のMOSFETである。M
5 ,M6 はDCゲインを増加させるためのカスコード用
MOSFETである。このように第一のGmアンプGm
1 はM1 〜M6 で示す6個のMOSFETから構成され
ている。
FIG. 1 shows a Gm amplifier included in a Gm-C filter to which the present invention is applied and its control circuit. In the figure, M 1 and M 2 are input MOSFETs. M
3 and M 4 are MOSFETs for controlling the common mode level. M
5 , M 6 are cascode MOSFETs for increasing the DC gain. Thus, the first Gm amplifier Gm
1 is composed of six MOSFET shown in M 1 ~M 6.

【0023】また、CMCは同相レベル制御用アンプ、
11は同相レベルを決めるための基準電圧入力端子、B
12は同相レベルを制御するMOSFET M3 ,M4
入力端子、B13はカスコード用MOSFETのバイアス
端子である。さらにGm2 は第二のGmアンプであり、
その回路構成はGm1 と同一である。
CMC is an in-phase level control amplifier,
B 11 is a reference voltage input terminal for determining the common mode level, B 11
Reference numeral 12 is an input terminal of the MOSFETs M 3 and M 4 controlling the common mode level, and B 13 is a bias terminal of the cascode MOSFET. Furthermore, Gm 2 is the second Gm amplifier,
The circuit configuration is the same as Gm 1 .

【0024】次に、図1に示した回路の動作を説明す
る。
Next, the operation of the circuit shown in FIG. 1 will be described.

【0025】まず、初期値として入力端子In1,In2
入力電圧Vinが印加されているとき、その出力レベルが
バイアス端子B11に印加されている電圧値VB11 に一致
していると仮定する。ここで入力端In1,In2に印加す
る同相電圧が上昇する場合を考える。
First, when the input voltage V in is applied to the input terminals I n1 and I n2 as an initial value, the output level thereof agrees with the voltage value V B11 applied to the bias terminal B 11 . I assume. Here, consider a case where the common-mode voltage applied to the input terminals I n1 and I n2 rises.

【0026】このとき出力レベルはインバータ動作によ
り上記VB11 より下がろうとする。また、同相レベル制
御用アンプCMCの出力端子B12からは、次の(4)式
に示す電圧が出力される。
At this time, the output level tends to fall below V B11 by the inverter operation. Further, the voltage shown in the following expression (4) is output from the output terminal B 12 of the common-mode level control amplifier CMC.

【0027】[0027]

【数4】 [Equation 4]

【0028】これにより、端子B12の電圧は初期値レベ
ルより下がることになり、出力電圧は再び上がろうとす
る。そして、制御用アンプCMCのゲインがGm1 のゲ
インに比べて十分高いときには、出力レベル(Vout11
+Vout12 )/2は常にVB11と等しくなる。
As a result, the voltage of the terminal B 12 falls below the initial value level, and the output voltage tries to rise again. When the gain of the control amplifier CMC is sufficiently higher than the gain of Gm 1 , the output level (V out11
+ V out12 ) / 2 is always equal to V B11 .

【0029】この結果として、次段のGmアンプである
Gm2 のGm値は制御用アンプCMCの第3の入力端子
に印加された電圧VB11 によって制御されることにな
る。
As a result, the Gm value of Gm 2 which is the Gm amplifier of the next stage is controlled by the voltage V B11 applied to the third input terminal of the control amplifier CMC.

【0030】図2は、GmアンプGm1 の同相ゲインを
計算するための等価回路を示している。ここでA1 はG
1 の入力端子から出力端子に至るゲイン値(M1 ,M
2 に対応する)、A2 はGm1 のロードトランジスタの
入力端子から出力端子に至るゲイン値(M3 ,M4 に対
応する)、A3 は同相レベル制御用アンプCMCのゲイ
ン値を示す。
FIG. 2 shows an equivalent circuit for calculating the common mode gain of the Gm amplifier Gm 1 . Where A 1 is G
Gain value from the input terminal of m 1 to the output terminal (M 1 , M
2 corresponds to 2 ), A 2 indicates a gain value (corresponding to M 3 and M 4 ) from the input terminal to the output terminal of the load transistor of Gm 1 , and A 3 indicates a gain value of the common-mode level control amplifier CMC.

【0031】この図2に基づいて端子N1 ,N2 につい
ての電圧の式を導くと、次の式(5),(6)式が得ら
れる。
The following formulas (5) and (6) are obtained by deriving the voltage formulas for the terminals N 1 and N 2 based on FIG.

【0032】[0032]

【数5】 Vout =−A1 ・Vin−A2 ・VB12 …(5)[Equation 5] V out = -A 1 · V in −A 2 · V B12 (5)

【0033】[0033]

【数6】 VB12 =A3 ・Vout …(6) 上記(5),(6)式よりVout を求めると、次の
(7)式が得られる。
[Equation 6] V B12 = A 3 · V out (6) When V out is obtained from the above equations (5) and (6), the following equation (7) is obtained.

【0034】[0034]

【数7】 [Equation 7]

【0035】一般に上記A1 ,A2 は殆ど同じ値である
ので、A3 の値が十分大きければVout は小さくなり、
その結果として出力同相レベルは入力信号に関係なく常
に同一レベルを保つことができ、次段のGmアンプであ
るGm2 のGm値を決定できる。
Generally, the above A 1 and A 2 are almost the same value, so if the value of A 3 is sufficiently large, V out becomes small,
As a result, the output common-mode level can always be maintained at the same level regardless of the input signal, and the Gm value of the Gm 2 of the next-stage Gm amplifier can be determined.

【0036】図3は、図1に示した回路を含んだGm−
Cフィルタの回路構成例である。本図においては、破線
で囲んだ部分が、図1の回路に相当する。
FIG. 3 shows Gm- which includes the circuit shown in FIG.
It is a circuit configuration example of a C filter. In this figure, the part surrounded by the broken line corresponds to the circuit of FIG.

【0037】図3に示したGm−Cフィルタの回路で
は、3個のGmアンプGm1 ,Gm3,Gm4 の出力端
子がVout 端子に接続されている。
In the circuit of the Gm-C filter shown in FIG. 3, the output terminals of the three Gm amplifiers Gm 1 , Gm 3 and Gm 4 are connected to the V out terminal.

【0038】そして、Vout 端子に対する出力動作点を
決める同相レベル制御用アンプCMC2は本図に示すよ
うに共通にすることができる。ここでBGはバイアス発
生器である。
The common-mode level control amplifier CMC2 for determining the output operating point for the V out terminal can be shared as shown in the figure. Here, BG is a bias generator.

【0039】なお、これまで説明してきた実施例では、
入力MOSFETとしてNMOSを用いたが、PMOS
を用いても良いし、またGmアンプの構成として、折り
返し型カスコード構成としても良い。
In the embodiment described above,
Although NMOS was used as the input MOSFET,
May be used, or the Gm amplifier may have a folded cascode configuration.

【0040】図4は、本発明の一実施例に用いられてい
る同相レベル制御用アンプCMCの一例を示している。
本図において、M41〜M44は入力用MOSFETで
ある。M51,M52はロード用MOSFETである。
M45〜M48は電流源用MOSFETである。M4
9,M50はカスコード用MOSFETである。また、
B41およびB42はバイアス電流を決めるためのバイ
アス電圧を与える端子、B43はカスコードMOSFE
Tにバイアス電圧を与えるための端子である。IN1+
およびIN2+は非反転入力端子、IN3−は反転入力
端子、OUTは出力端子である。
FIG. 4 shows an example of an in-phase level control amplifier CMC used in an embodiment of the present invention.
In the figure, M41 to M44 are input MOSFETs. M51 and M52 are load MOSFETs.
M45 to M48 are current source MOSFETs. M4
9, M50 are cascode MOSFETs. Also,
B41 and B42 are terminals for applying a bias voltage for determining the bias current, and B43 is a cascode MOSFE.
This is a terminal for applying a bias voltage to T. IN1 +
IN2 + is a non-inverting input terminal, IN3- is an inverting input terminal, and OUT is an output terminal.

【0041】図1に示した回路において、出力信号の範
囲はVth+Vonを中心として信号が出力されるので、V
th値の大小にもよるがVss近傍付近で動作することにな
る。
In the circuit shown in FIG. 1, since the output signal is centered around V th + V on , the output signal is V
Although it depends on the magnitude of the th value, it operates near V ss .

【0042】従って、同相レベル制御用アンプとして、
図4に示したようにGmアンプの入力MOSFETの極
性がNMOSの場合には、逆極性のPMOSを用いると
ss近傍の信号を確実に受けることができるという利点
がある。
Therefore, as an in-phase level control amplifier,
When the polarity of the input MOSFET of the Gm amplifier is NMOS as shown in FIG. 4, there is an advantage that a signal in the vicinity of V ss can be surely received by using a PMOS of opposite polarity.

【0043】さらに、折り返し構造とすることで出力は
PMOSのカレントミラー回路に用いている動作点レベ
ルとほぼ同じになり、Gmアンプの同相レベル制御用の
MOSFETのゲート入力にとって極めて適正なレベル
を与えることができる。その結果として、オフセット電
圧を小さくできること、さらにはカスコード構造により
DCゲインが向上して同相誤差を小さくしていることな
どから、図4に示した回路は本実施例のGmアンプにと
って極めて最適な制御用回路といえる。
Further, the folded structure causes the output to be substantially the same as the operating point level used in the PMOS current mirror circuit, and provides an extremely appropriate level for the gate input of the MOSFET for controlling the common mode level of the Gm amplifier. be able to. As a result, the offset voltage can be reduced, and the DC gain is improved by the cascode structure to reduce the common-mode error. Therefore, the circuit shown in FIG. 4 is an extremely optimum control for the Gm amplifier of this embodiment. It can be said to be a circuit.

【0044】また、同相レベル制御用アンプの入力電圧
範囲については、Gmアンプの出力信号を確実に受ける
必要があるため、入力MOSFETのVgs−Vth(以
下、Vonという)を十分大きくしなければならない。現
実的な観点からすると、プロセスによる変動電源電圧お
よび温度などによる影響に起因して、通常の設計手法に
よればVon値は大きく変動する。すなわち、Von値を最
低1Vにしようとすれば最大値は3V前後になり、もは
や正常に動作できなくなったり、また消費電流値が非常
に大きくなる、という問題がある。
Regarding the input voltage range of the common-mode level control amplifier, it is necessary to reliably receive the output signal of the Gm amplifier. Therefore, V gs -V th (hereinafter referred to as V on ) of the input MOSFET should be set sufficiently large. There must be. From a practical point of view, the Von value fluctuates greatly according to the usual design method due to the influence of the process-dependent power supply voltage and temperature. That is, if the V on value is made to be at least 1 V, the maximum value becomes around 3 V, and there is a problem that normal operation is no longer possible and the current consumption value becomes very large.

【0045】一方、同相レベル制御用アンプのロードM
OSFETに流れる電流値は、Gmアンプの入力MOS
FETに流れる電流値に比例することが好ましい。もし
比例しない場合には、同相レベル制御用ロードMOSF
ETとGmアンプの同相制御MOSFETがカレントミ
ラー回路をなしていることから、同相レベル制御用アン
プ内でオフセット誤差を生ずることになる。そして、こ
のオフセット誤差がGmアンプの出力動作点誤差を誘引
し、結局、次段GmアンプのGm値を本来必要なGm値
から外れた値にしてしまう。
On the other hand, the load M of the common-mode level control amplifier
The current value flowing in the OSFET is the input MOS of the Gm amplifier.
It is preferably proportional to the value of the current flowing through the FET. If not proportional, in-phase level control load MOSF
Since the common mode control MOSFETs of the ET and Gm amplifiers form a current mirror circuit, an offset error occurs in the common mode level control amplifier. Then, this offset error induces an output operating point error of the Gm amplifier, and eventually causes the Gm value of the next-stage Gm amplifier to deviate from the originally required Gm value.

【0046】このような問題を解決するために、本同相
レベル制御用アンプでは、その入力MOSFETのVon
値が一定で、かつ、ロードMOSFETに流れる電流値
がGmアンプの入力MOSFETに流れる電流に比例す
るように設定する。このようにすることにより、あらゆ
るプロセス変動および環境変動に対してオフセット誤差
が生じず、かつ十分な同相入力信号レベルを確保できる
ようになる。
In order to solve such a problem, in this common mode level control amplifier, V on of the input MOSFET is turned on.
The value is constant, and the current value flowing in the load MOSFET is set to be proportional to the current flowing in the input MOSFET of the Gm amplifier. By doing so, an offset error does not occur with respect to all process fluctuations and environmental fluctuations, and a sufficient common-mode input signal level can be secured.

【0047】図5は、図4に示した回路にオフセット誤
差を生じさせず、かつ十分な同相入力信号レベルを確保
させるためのバイアス回路を示す。ここで、同図(A)
はバイアス端子B41に与えるバイアス電圧を発生する
バイアス回路、また同図(B)はバイアス端子B42に
与えるバイアス電圧を発生するバイアス回路である。さ
らに同図(A)において、IgmはGmアンプの入力MO
SFETに流れる電流に比例した電流を流す電流源、I
VON は同相制御用アンプの入力MOSFETのVon値を
一定に設定するための電流値である。
FIG. 5 shows a bias circuit which does not cause an offset error in the circuit shown in FIG. 4 and ensures a sufficient in-phase input signal level. Here, the same figure (A)
Is a bias circuit for generating a bias voltage applied to the bias terminal B41, and FIG. 6B is a bias circuit for generating a bias voltage applied to the bias terminal B42. Further, in the same figure (A), I gm is the input MO of the Gm amplifier.
A current source that flows a current proportional to the current flowing in the SFET, I
VON is a current value for setting the Von value of the input MOSFET of the common-mode control amplifier constant.

【0048】次に、図5に示したバイアス回路を図4の
バイアス回路として用いたときの動作について説明す
る。
Next, the operation when the bias circuit shown in FIG. 5 is used as the bias circuit of FIG. 4 will be described.

【0049】図4のM45,M46に流れる電流は図5
(B)の回路とカレントミラーの関係になっているの
で、IVON に比例している。従って、M41〜M44に
流れる電流もIVON に比例する。
The current flowing through M45 and M46 in FIG. 4 is as shown in FIG.
Since it has a current mirror relationship with the circuit of (B), it is proportional to I VON . Therefore, the current flowing through M41 to M44 is also proportional to I VON .

【0050】またM47,M48に流れる電流は図5
(A)の回路とカレントミラーの関係になっているの
で、(IVON +Igm)に比例している。M51,M52
に流れる電流はM47,M48に流れる電流からM4
5,M46に流れる電流を引いた値であるので、バイア
ス電圧印加端子B41,B42に印加された電圧に係る
カレントミラー比が両方とも同じならば、M45,M4
6に流れる電流はIgmに比例することになる。
The current flowing through M47 and M48 is shown in FIG.
Since the circuit (A) and the current mirror have a relationship, they are proportional to ( IVON + Igm ). M51, M52
The current flowing in M4 is calculated from the current flowing in M47 and M48.
5, it is a value obtained by subtracting the current flowing through M46. Therefore, if the current mirror ratios relating to the voltages applied to the bias voltage applying terminals B41, B42 are the same, M45, M4
The current flowing through 6 is proportional to I gm .

【0051】すなわち図5に示したバイアス回路を用い
ることにより、同相レベル制御用アンプのロードMOS
FET M51,M52に流れる電流値をGmアンプの
入力MOSFET M1,M2(図1参照)に流れる電
流値に比例させ、かつ同相レベル制御用アンプの入力M
OSFET M21〜M24にはVonが一定になるよう
な電流を流すことができる。
That is, by using the bias circuit shown in FIG. 5, the load MOS of the common-mode level control amplifier is
The current value flowing in the FETs M51, M52 is made proportional to the current value flowing in the input MOSFETs M1, M2 (see FIG. 1) of the Gm amplifier, and the input M of the common-mode level control amplifier.
A current such that V on becomes constant can be applied to the OSFETs M21 to M24.

【0052】図6は、図5(A),(B)に用いている
電流源(IVON )の詳細な回路構成を示す。ここでMO
SFET M63は図4のM45,M46に対応させる
ことができる。図6においてM62の(Vgs−Vth)が
ほぼ零になるようにするため電流を絞っておく。M64
に流れる電流はカレントミラー回路の動作の働きで電流
源電流値I0 と等しくなり、バイアス電圧印加端子B6
2の印加電圧はA点より(I0 ×R)だけ低くなる。こ
れにより、M63のゲート電圧はVdd−(I0×R)、
on値は(I0 ×R)となる。
FIG. 6 shows a detailed circuit configuration of the current source ( IVON ) used in FIGS. 5A and 5B. MO here
The SFET M63 can correspond to M45 and M46 in FIG. In FIG. 6, the current is narrowed down so that (V gs −V th ) of M62 becomes almost zero. M64
The current flowing through is equal to the current source current value I 0 due to the action of the current mirror circuit, and the bias voltage applying terminal B6
The applied voltage of 2 is lower than the point A by (I 0 × R). Accordingly, the gate voltage of M63 is V dd- (I 0 × R),
The V on value is (I 0 × R).

【0053】このようなバイアス回路を用いると、図4
に示したMOSFET M45,M46のVonが(I0
×R)に比例し、同様に図4に示したMOSFET M
41〜M44のVonも(I0 ×R)に比例して、所望の
動作が達成される。
When such a bias circuit is used, as shown in FIG.
The V on of the MOSFET M45, M46 shown in (I 0
XR), and similarly MOSFET M shown in FIG.
The desired operation is achieved in proportion to V on of 41 to M44 in proportion to (I 0 × R).

【0054】また図5の(A)に用いている電流源(I
gm)は、本フィルタ回路の特性が自動チューニング回路
で制御される場合、あるいはフィルタ特性が外部からの
信号で制御される場合でも、Igm信号発生回路から直接
に、または、カレントミラー回路を介して生成すること
ができる。
In addition, the current source (I
gm ) directly from the I gm signal generation circuit or via a current mirror circuit even when the characteristics of the filter circuit are controlled by the automatic tuning circuit or when the filter characteristics are controlled by an external signal. Can be generated.

【0055】[0055]

【発明の効果】以上説明したとおり本発明によれば、入
力電圧依存性が少ない線形特性のGm−Cフィルタを提
供すると共に、Gmアンプの入力動作点を決めるために
同相制御用アンプを用いているので、リークのない性能
の優れたGm−Cフィルタを提供することができる。
As described above, according to the present invention, a Gm-C filter having a linear characteristic with little input voltage dependency is provided, and an in-phase control amplifier is used to determine the input operating point of the Gm amplifier. Therefore, it is possible to provide a Gm-C filter having no leakage and excellent performance.

【0056】さらに、本発明の同相レベル制御用アンプ
に対してカスコード型アンプを用いることで、誤差の小
さい適正な同相信号入力範囲を有し、かつ、適当なレベ
ルの出力を生成できるという効果を得ることができる。
Further, by using a cascode type amplifier for the common mode level control amplifier of the present invention, it is possible to have an appropriate common mode signal input range with a small error and to generate an output of an appropriate level. Can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるGm−Cフィルタの
一部を示す回路図である。
FIG. 1 is a circuit diagram showing a part of a Gm-C filter according to an embodiment of the present invention.

【図2】図1の動作を示す等価回路図である。FIG. 2 is an equivalent circuit diagram showing the operation of FIG.

【図3】本発明の一実施例におけるGm−Cフィルタを
示す回路図である。
FIG. 3 is a circuit diagram showing a Gm-C filter according to an embodiment of the present invention.

【図4】本発明の一実施例における同相レベル制御用ア
ンプの一例を示す回路図である。
FIG. 4 is a circuit diagram showing an example of an in-phase level control amplifier according to an embodiment of the present invention.

【図5】本発明の一実施例における同相レベル制御用ア
ンプに用いられるバイアス回路の一例を示す図である。
FIG. 5 is a diagram showing an example of a bias circuit used in an in-phase level control amplifier according to an embodiment of the present invention.

【図6】本発明の一実施例における同相レベル制御用ア
ンプに用いられるバイアス回路を一例を示す図である。
FIG. 6 is a diagram showing an example of a bias circuit used in an in-phase level control amplifier according to an embodiment of the present invention.

【図7】従来から知られているGmアンプの一例を示す
回路図である。
FIG. 7 is a circuit diagram showing an example of a conventionally known Gm amplifier.

【図8】従来から知られているGmアンプの一例を示す
回路図である。
FIG. 8 is a circuit diagram showing an example of a conventionally known Gm amplifier.

【図9】GmアンプのGm値を制御するための回路構成
図である。
FIG. 9 is a circuit configuration diagram for controlling a Gm value of a Gm amplifier.

【図10】従来から知られているGm−Cフィルタの一
例を示す回路図である。
FIG. 10 is a circuit diagram showing an example of a conventionally known Gm-C filter.

【符号の説明】[Explanation of symbols]

Gm1 ,Gm2 Gmアンプ(トランスコンダクタン
ス) CMC 同相レベル制御用アンプ
Gm 1 , Gm 2 Gm amplifier (transconductance) CMC common mode level control amplifier

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 差動入力型MOSFET対と、同相レベ
ル制御用のゲート入力端を有するMOSFET対が直列
に接続され、一対の差動出力端から出力電流を供給する
第1のGmアンプと、 前記一対の差動出力端に接続された第2のGmアンプ
と、 3個の入力端を有し、第1および第2の入力端について
は前記第1のGmアンプの一対の差動出力端に接続さ
れ、第3の入力端については、前記第2のGmアンプの
Gm値を制御するためのバイアス電圧源に接続され、前
記第1のGmアンプに含まれる前記同相レベル制御用の
ゲート入力端に制御電圧を印加する出力端を有する同相
レベル制御用アンプとを具備したことを特徴とするGm
−Cフィルタ。
1. A first Gm amplifier in which a differential input type MOSFET pair and a MOSFET pair having a gate input end for common-mode level control are connected in series, and which supplies an output current from a pair of differential output ends, A second Gm amplifier connected to the pair of differential output terminals, and three input terminals, and a pair of differential output terminals of the first Gm amplifier for the first and second input terminals. The third input terminal is connected to a bias voltage source for controlling the Gm value of the second Gm amplifier, and the gate input for the common-mode level control is included in the first Gm amplifier. And a common-mode level control amplifier having an output end for applying a control voltage to the end.
-C filter.
【請求項2】 請求項1において、前記同相レベル制御
用アンプは、入力部と出力部が並列に接続された折り返
しカスコード型とされており、前記入力部の入力MOS
FETの極性が前記第1のGmアンプの入力MOSFE
T対と反対の極性であり、かつ、前記出力部のロード用
MOSFETの極性が前記第1のGmアンプの同相レベ
ル制御用MOSFETの極性と同一であることを特徴と
するGm−Cフィルタ。
2. The in-phase level control amplifier according to claim 1, which is of a folded cascode type in which an input section and an output section are connected in parallel, and an input MOS of the input section is provided.
The polarity of the FET is the input MOSFET of the first Gm amplifier.
A Gm-C filter having a polarity opposite to that of the T pair, and the polarity of the load MOSFET of the output section being the same as the polarity of the common-mode level control MOSFET of the first Gm amplifier.
【請求項3】 請求項2において、前記同相レベル制御
用アンプの入力MOSFETの(Vgs−Vth)値が
一定で、かつ前記ロード用MOSFETの電流値が前記
第1のGmアンプの差動入力型MOSFET対を流れる
電流値に比例することを特徴とするGm−Cフィルタ。
3. The differential input type amplifier according to claim 2, wherein the input MOSFET of the common mode level control amplifier has a constant (Vgs-Vth) value and the load MOSFET has a current value of the first Gm amplifier. A Gm-C filter characterized by being proportional to a current value flowing through a MOSFET pair.
JP10222493A 1993-04-28 1993-04-28 Gm-C filter Expired - Lifetime JP3305407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10222493A JP3305407B2 (en) 1993-04-28 1993-04-28 Gm-C filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10222493A JP3305407B2 (en) 1993-04-28 1993-04-28 Gm-C filter

Publications (2)

Publication Number Publication Date
JPH06318843A true JPH06318843A (en) 1994-11-15
JP3305407B2 JP3305407B2 (en) 2002-07-22

Family

ID=14321695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10222493A Expired - Lifetime JP3305407B2 (en) 1993-04-28 1993-04-28 Gm-C filter

Country Status (1)

Country Link
JP (1) JP3305407B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330058A (en) * 2001-04-26 2002-11-15 Asahi Kasei Microsystems Kk Gm-C FILTER

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330058A (en) * 2001-04-26 2002-11-15 Asahi Kasei Microsystems Kk Gm-C FILTER
JP4647823B2 (en) * 2001-04-26 2011-03-09 旭化成エレクトロニクス株式会社 Gm-C filter

Also Published As

Publication number Publication date
JP3305407B2 (en) 2002-07-22

Similar Documents

Publication Publication Date Title
US6392490B1 (en) High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers
KR100299740B1 (en) Filter circuit
JP2000315939A (en) Voltage controlled oscillator
JPH07162240A (en) Gain improvement method improved for operational amplifier
US4598215A (en) Wide common mode range analog CMOS voltage comparator
JP2000244259A (en) High-speed current mirror circuit and method
Akbari et al. 0.4-V tail-less quasi-two-stage OTA using a novel self-biasing transconductance cell
US7068090B2 (en) Amplifier circuit
EP1376860A1 (en) Asymmetrical differential amplifier
US7167049B2 (en) OP-amplifier with an offset voltage cancellation circuit
JPH11272786A (en) Differential amplifier circuit
JP3613232B2 (en) Amplifier circuit
Hatim et al. Novel 0.064 us settling time CMOS OP-AMP with 0.62 mw power consumption
JPH06318843A (en) Gm-c filter
US7411459B2 (en) Current mode transconductor tuning device
Kinget et al. Ultra-low voltage analog design techniques for nanoscale CMOS technologies
US20020070789A1 (en) Field effect transistor square multiplier
US10812029B2 (en) Operational amplifier
JP2550871B2 (en) CMOS constant current source circuit
JP3113420B2 (en) Gm-C filter
JP4819583B2 (en) OTA circuit
JPH10276053A (en) Variable gain amplifier
KR100658922B1 (en) Output impedance-enhanced Cascode Stage and Cascode Amplifier
JPH0618306B2 (en) Operational amplifier circuit
US11025213B2 (en) Output pole-compensated operational amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020329

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

EXPY Cancellation because of completion of term