JPH0627950A - Acoustic signal generating circuit - Google Patents
Acoustic signal generating circuitInfo
- Publication number
- JPH0627950A JPH0627950A JP4063481A JP6348192A JPH0627950A JP H0627950 A JPH0627950 A JP H0627950A JP 4063481 A JP4063481 A JP 4063481A JP 6348192 A JP6348192 A JP 6348192A JP H0627950 A JPH0627950 A JP H0627950A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pitch
- pulse
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、音響信号発生回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an acoustic signal generating circuit.
【0002】[0002]
【従来の技術】従来、自然音により近い音を電子的に発
生させるために、所望の音の高さに対応した周波数信号
と、この周波数信号より周波数が少しずれた信号とをミ
キシングしてうなり成分をもたせることが行なわれてい
た。2. Description of the Related Art Conventionally, in order to electronically generate a sound closer to a natural sound, a beat signal is mixed by mixing a frequency signal corresponding to a desired pitch and a signal whose frequency is slightly deviated from the frequency signal. Ingredients were given.
【0003】[0003]
【発明が解決しようとする課題】上記のような方法でう
なりの音色を発生させるものでは、高さの異なる複数の
音を選択的に発生しようとすると、各音の周波数信号そ
れぞれに対して周波数が少しずれた信号を発生させなけ
ればならず、そのための回路構成が複雑になるものであ
った。In the method of generating a beating tone by the above method, when a plurality of sounds having different pitches are to be selectively generated, a frequency is generated for each frequency signal of each sound. Had to generate a signal with a slight deviation, and the circuit configuration for that was complicated.
【0004】本発明の目的は、簡単な構成で音色に自然
音のような深みや重厚さを与えることである。An object of the present invention is to provide a tone color with depth and solidness like natural sounds with a simple structure.
【0005】[0005]
【課題を解決するための手段】本発明では、音の高さに
対応した周波数信号の周波数に応じて、充放電回路から
発生するうなり成分を含むエンベロープ信号のうなり成
分を調整する制御回路と、音の高さに対応した周波数信
号と上記エンベロープ信号を合成して音響信号を生じる
合成回路とを設けることにより上記目的を達成してい
る。According to the present invention, a control circuit for adjusting a beat component of an envelope signal including a beat component generated from a charge / discharge circuit according to a frequency of a frequency signal corresponding to a pitch of a sound, The above object is achieved by providing a synthesis circuit that synthesizes a frequency signal corresponding to the pitch of the sound and the envelope signal to generate an acoustic signal.
【0006】[0006]
【実施例】以下、本発明を図面に示す一実施例に基づい
て具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below based on an embodiment shown in the drawings.
【0007】図1において、1は基本周波数発生回路
で、水晶発振器、分周器等からなり、基本周波数信号F
0 を発生する。2は信号発生回路で、可変分周器などか
らなり、入力する音高制御信号Fに応じて基本周波数信
号F0 を適宜分周して音高信号F1 を出力する。3は充
放電回路で、コンデンサ4、スイッチング回路5,6,
7および抵抗8,9,10などからなり、端子Cからう
なり成分を含むエンベロープ信号を発生する。なお、本
例では抵抗8,9および10の抵抗値を、抵抗8>抵抗
9>抵抗10となるように設定する。11は制御回路
で、分周器12,13、フリップフロップ回路14、イ
ンバータ15,16およびゲート回路17,18,19
からなり、音高信号F1 の周波数に応じて、スイッチン
グ回路5および6の動作を制御する。In FIG. 1, reference numeral 1 is a basic frequency generating circuit, which comprises a crystal oscillator, a frequency divider, etc.
Generates 0 . Reference numeral 2 denotes a signal generating circuit, which is composed of a variable frequency divider or the like, and appropriately divides the fundamental frequency signal F 0 according to the input pitch control signal F to output a pitch signal F 1 . A charging / discharging circuit 3 includes a capacitor 4, switching circuits 5, 6,
7 and resistors 8, 9, 10, etc., and an envelope signal including a beat component is generated from a terminal C. In this example, the resistance values of the resistors 8, 9 and 10 are set so that resistance 8> resistance 9> resistance 10. A control circuit 11 includes frequency dividers 12, 13, a flip-flop circuit 14, inverters 15, 16 and gate circuits 17, 18, 19
And controls the operations of the switching circuits 5 and 6 in accordance with the frequency of the pitch signal F 1 .
【0008】分周器12は、本例では2段のフリップフ
ロップ回路を用い、基本周波数信号F0 を1/4に分周
する。分周器13は、本例では3段のフリップフロップ
回路を用い、入力信号を1/8に分周する。20は合成
回路を構成する乗算回路で、信号発生回路2から発生す
る音高信号F1 と充放電回路3の端子Cから出力される
エンベロープ信号とを合成して音響信号を生じる。21
は増幅器、22は発音体であり、本例ではスピーカを用
いる。The frequency divider 12 uses a two-stage flip-flop circuit in this example, and divides the fundamental frequency signal F 0 into ¼. The frequency divider 13 uses a three-stage flip-flop circuit in this example, and divides the input signal into 1/8. Reference numeral 20 denotes a multiplication circuit that constitutes a synthesis circuit, and synthesizes the pitch signal F 1 generated from the signal generation circuit 2 and the envelope signal output from the terminal C of the charge / discharge circuit 3 to generate an acoustic signal. 21
Is an amplifier and 22 is a sounding body, and a speaker is used in this example.
【0009】つぎに図2を参照して動作を説明する。Next, the operation will be described with reference to FIG.
【0010】基本周波数発生回路1から基本周波数信号
F0 が図2に示すように出力されているとする。It is assumed that the fundamental frequency signal F 0 is output from the fundamental frequency generating circuit 1 as shown in FIG.
【0011】端子Aに図2AのごとくスタートパルスP
1が入力すると、信号発生回路2、分周器12および分
周器13がリセットされる。Start pulse P is applied to terminal A as shown in FIG. 2A.
When 1 is input, the signal generation circuit 2, the frequency divider 12, and the frequency divider 13 are reset.
【0012】すると、信号発生回路2は音高制御信号F
から分周比を読み取り、読み取った分周比に設定する。Then, the signal generation circuit 2 causes the pitch control signal F
Read the division ratio from and set it to the read division ratio.
【0013】いまの場合、信号発生回路2の分周比が1
/16に設定されたとする。In the present case, the frequency division ratio of the signal generating circuit 2 is 1
It is assumed that it is set to / 16.
【0014】続いて、端子Bに図2BのごとくパルスP
2が入力すると、スイッチング回路7がオンになり、抵
抗10を介してコンデンサ4に電荷が急速充電され端子
Cの電位は図2Cのごとく高くなる。Then, a pulse P is applied to the terminal B as shown in FIG. 2B.
When 2 is input, the switching circuit 7 is turned on, the capacitor 4 is rapidly charged via the resistor 10, and the potential of the terminal C becomes high as shown in FIG. 2C.
【0015】本実施例ではこの端子Cの電位の変化によ
り、うなり成分を含むエンベロープ信号を発生するもの
である。In this embodiment, an envelope signal containing a beat component is generated by changing the potential of the terminal C.
【0016】信号発生回路2からは、音高信号として図
2F1 に示した基本周波数信号F0を1/16に分周し
たパルスP3が発生する。From the signal generating circuit 2, a pulse P3 is generated as a pitch signal by dividing the fundamental frequency signal F 0 shown in FIG. 2F 1 by 1/16.
【0017】フリップフロップ回路14はインバータ1
5の出力が“1”のとき、すなわち信号発生回路2のF
1 入力信号が“0”のときリセットされる。The flip-flop circuit 14 is an inverter 1
When the output of 5 is "1", that is, F of the signal generating circuit 2
1 Reset when the input signal is "0".
【0018】信号発生回路2からパルスP3が発生する
と、フリップフロップ回路14のリセットが解除され、
出力が“1”になるのでゲート回路17が開く。When the pulse P3 is generated from the signal generating circuit 2, the reset of the flip-flop circuit 14 is released,
Since the output becomes "1", the gate circuit 17 opens.
【0019】そして、分周器12から図2F2 のごとく
パルスP4が発生すると、図2F3のごとくゲート回路
17をパルスP5が通過する。When the pulse P4 is generated from the frequency divider 12 as shown in FIG. 2F 2 , the pulse P5 passes through the gate circuit 17 as shown in FIG. 2F 3 .
【0020】いま、分周器13からの出力は図2F4 で
示すように“0”なので、ゲート回路18は閉じている
が、ゲート回路19はインバータ16を介することで開
いており、パルスP5は図2S6のようにゲート回路1
9を通過しスイッチング回路6をオンする。Since the output from the frequency divider 13 is "0" as shown in FIG. 2F 4 , the gate circuit 18 is closed, but the gate circuit 19 is opened by way of the inverter 16, and the pulse P5 is generated. Is a gate circuit 1 as shown in FIG. 2S6.
After passing through 9, the switching circuit 6 is turned on.
【0021】スイッチング回路6がオンすると、コンデ
ンサ4に充電されていた電荷が抵抗9を介して放電さ
れ、図2Cのごとく端子Cの電位が低くなる。When the switching circuit 6 is turned on, the electric charge charged in the capacitor 4 is discharged through the resistor 9, and the potential of the terminal C becomes low as shown in FIG. 2C.
【0022】パルスP5の発生が終了すると、スイッチ
ング回路6はオフになりコンデンサ4の放電が終了し端
子Cの電位は図2Cに示すように一定の値に保持され
る。When the generation of the pulse P5 is completed, the switching circuit 6 is turned off, the discharge of the capacitor 4 is completed, and the potential of the terminal C is held at a constant value as shown in FIG. 2C.
【0023】続いて、フリップフロップ回路14は、パ
ルスP5の立下がりでトリガされ、D入力端子から
“1”を読み取り、読み取った入力信号を反転した
“0”を出力する。Then, the flip-flop circuit 14 is triggered by the falling edge of the pulse P5, reads "1" from the D input terminal, and outputs "0" which is the inverted read input signal.
【0024】フリップフロップ回路14の出力が“0”
になることによりゲート回路17は閉じ、分周器12か
らパルスP6が発生してもこのパルスP6はゲート回路
17を通過できないのでスイッチング回路5,13はオ
ンされず、コンデンサ4の充放電は行なわれない。The output of the flip-flop circuit 14 is "0".
As a result, the gate circuit 17 is closed, and even if a pulse P6 is generated from the frequency divider 12, this pulse P6 cannot pass through the gate circuit 17, so that the switching circuits 5 and 13 are not turned on and the capacitor 4 is charged and discharged. I can't.
【0025】つまり、信号発生回路2から発生する音高
信号1パルスにつき1回コンデンサ4を充電または放電
することになる。That is, the capacitor 4 is charged or discharged once for each pulse of the pitch signal generated from the signal generation circuit 2.
【0026】そして、パルスP3の出力が終了すると、
フリップフロップ回路14がリセット状態になり、その
出力は再び“1”となる。When the output of the pulse P3 is completed,
The flip-flop circuit 14 is reset, and its output becomes "1" again.
【0027】つぎに、信号発生回路2から図2F1 のご
とくパルスP7,P8,P9が発生すると上記と同様の
動作を行ない、端子Cの電位は図2Cのように音高信号
が1パルス発生するごとに段階的に低くなる。Next, when the pulses P7, P8, P9 are generated from the signal generating circuit 2 as shown in FIG. 2F 1 , the same operation as described above is performed, and the potential at the terminal C is 1 pulse of the pitch signal as shown in FIG. 2C. It will gradually decrease as you do.
【0028】信号発生回路2からパルスP9が発生して
いる間に、ゲート回路17から図2F3 に示すようにパ
ルスP10が発生すると、分周器13はこのパルスP1
0の立下がりでトリガされ、出力が“0”から“1”に
反転する。When the pulse P10 is generated from the gate circuit 17 as shown in FIG. 2F 3 while the pulse P9 is generated from the signal generation circuit 2, the frequency divider 13 causes the frequency divider 13 to generate the pulse P1.
Triggered on the falling edge of 0, the output inverts from "0" to "1".
【0029】続いて、信号発生回路2から図2F1 のご
とくパルスP11が発生すると、上記と同様にゲート回
路17をパルスP12が通過するが、いま、分周器13
の出力は図2F4 に示したように“1”なので、ゲート
回路18は開いているが、ゲート回路19はインバータ
16を介することで閉じており、パルスP12はゲート
回路18を通過しスイッチング回路5をオンする。Then, when the pulse P11 is generated from the signal generating circuit 2 as shown in FIG. 2F 1 , the pulse P12 passes through the gate circuit 17 in the same manner as described above.
Since the output of is 1 as shown in FIG. 2F 4 , the gate circuit 18 is open, but the gate circuit 19 is closed through the inverter 16, and the pulse P12 passes through the gate circuit 18 and the switching circuit. Turn on 5.
【0030】スイッチング回路5がオンすることで、抵
抗8を介してコンデンサ4が充電され、端子Cの電位は
図2Cのごとく高くなる。When the switching circuit 5 is turned on, the capacitor 4 is charged through the resistor 8 and the potential at the terminal C becomes high as shown in FIG. 2C.
【0031】以下、信号発生回路2から図2F1 で示す
ようにパルスP13,14,15が発生する場合も上記
と同様な動作を行ない、その都度スイッチング回路5が
オンしてコンデンサ4が充電され、端子Cの電位は図2
Cのごとく音高信号が1パルス発生するごとに段階的に
高くなる。Thereafter, the same operation as described above is performed when the signal generating circuit 2 generates pulses P13, 14, 15 as shown in FIG. 2F 1 , and the switching circuit 5 is turned on each time to charge the capacitor 4. , The potential of terminal C is shown in FIG.
As in the case of C, the pitch signal increases stepwise every time one pulse is generated.
【0032】そして、信号発生回路2からパルスP15
が発生している間に、ゲート回路17から図2F3 に示
すようにパルスP16が発生すると、分周器13はパル
スP16の立下がりでトリガされ、出力が“1”から
“0”に変化する。Then, the pulse P15 is output from the signal generating circuit 2.
During There occurring, when the pulse P16 shown in FIG. 2F 3 from the gate circuit 17 is generated, the frequency divider 13 is triggered on the falling edge of the pulse P16, change from "0" to output "1" To do.
【0033】以下、信号発生回路2から音高信号が発生
するごとに上記と同様な動作を行ない、コンデンサ4の
充放電を行なう。Thereafter, every time a pitch signal is generated from the signal generating circuit 2, the same operation as described above is performed to charge and discharge the capacitor 4.
【0034】つまり、分周器13の出力が“0”のとき
コンデンサ4は放電可能状態になり、出力が“1”のと
き充電可能状態になる。That is, when the output of the frequency divider 13 is "0", the capacitor 4 is in a dischargeable state, and when the output is "1", it is in a chargeable state.
【0035】但し、抵抗8は抵抗9よりも大きな抵抗値
に設定してあるため、スイッチング回路6がオンになる
ことにより放電する電荷よりスイッチング回路5がオン
になることにより充電される電荷のほうが少なく、端子
Cの電位は上昇下降が繰り返しながら徐々に減衰してい
く。これがうなり成分を含んだエンベロープ信号とな
る。However, since the resistance 8 is set to a resistance value larger than that of the resistance 9, the electric charge charged when the switching circuit 5 is turned on is larger than the electric charge discharged when the switching circuit 6 is turned on. The electric potential of the terminal C is gradually attenuated while repeatedly rising and falling. This becomes an envelope signal containing a beat component.
【0036】上記のように音声発生回路2から音高信号
F1 が、端子Cからエンベロープ信号がそれぞれ発生す
ると、乗算回路20は上記2つの信号を合成した音響信
号を発生する。When the pitch signal F 1 is generated from the voice generation circuit 2 and the envelope signal is generated from the terminal C as described above, the multiplication circuit 20 generates an acoustic signal which is a combination of the above two signals.
【0037】この音響信号は、うなり成分をもつ減衰す
る音響信号となり、増幅器21で増幅され、スピーカ2
2から報音される。This acoustic signal becomes an attenuating acoustic signal having a beat component, is amplified by the amplifier 21, and is transmitted to the speaker 2
Sounded from 2.
【0038】つぎに、信号発生回路2から発生する音高
信号が上記の音高より1オクターブ上に変化した場合の
例を図3を参照して説明する。Next, an example in which the pitch signal generated by the signal generating circuit 2 changes by one octave above the pitch will be described with reference to FIG.
【0039】上記と同様に端子AおよびBにパルスが入
力することで、信号発生回路2、分周器12、7がリセ
ットされ、スイッチング回路7がオンになりコンデンサ
4が充電され端子Cの電位は図3Cのようになる。By inputting a pulse to the terminals A and B in the same manner as described above, the signal generating circuit 2 and the frequency dividers 12 and 7 are reset, the switching circuit 7 is turned on, the capacitor 4 is charged, and the potential of the terminal C is changed. Becomes as shown in FIG. 3C.
【0040】このとき、信号発生回路2には音高制御信
号Fにより入力信号を1/8に分周、すなわち、上記の
音高信号より1オクターブ上の音高信号を発生するよう
に設定される。At this time, the signal generation circuit 2 is set by the pitch control signal F to divide the input signal into ⅛, that is, to generate a pitch signal one octave higher than the above pitch signal. It
【0041】信号発生回路2からは、図3F1 のごとく
図2F1 の2分の1の周期のパルスP17が発生する。The signal generating circuit 2 generates a pulse P17 having a cycle of half that in FIG. 2F 1 as shown in FIG. 3F 1 .
【0042】また、分周器12からは図3F2 に示すよ
うな出力信号が発生し、フリップフロップ回路4は上記
と同様な動作を行ない、図3F4 で示すような出力信号
を発生する。An output signal as shown in FIG. 3F 2 is generated from the frequency divider 12, and the flip-flop circuit 4 performs the same operation as described above to generate an output signal as shown in FIG. 3F 4 .
【0043】いま、分周器13の出力が“0”なので、
ゲート回路18は閉じているが、ゲート回路19は開い
ている。Since the output of the frequency divider 13 is "0",
The gate circuit 18 is closed, but the gate circuit 19 is open.
【0044】そして、分周器12から図3F2 のごとく
パルスP18が発生すると、ゲート回路17から、図3
F3 のようにパルスP19が発生し、このパルスP19
はゲート回路19を通過し、スイッチング回路6をオン
させてコンデンサ4から電荷を放電し、端子Cの電位を
図3Cのごとく低くする。[0044] Then, when the pulse P18 as the frequency divider 12 of Figure 3F 2 is generated from the gate circuit 17, FIG. 3
A pulse P19 is generated like F 3 , and this pulse P19
Passes through the gate circuit 19, turns on the switching circuit 6 to discharge the electric charge from the capacitor 4, and lowers the potential of the terminal C as shown in FIG. 3C.
【0045】なお、放電時間は上記と同様である。The discharge time is the same as above.
【0046】そして、パルスP19の立下がりでフリッ
プフロップ回路14はトリガされ出力が“0”に変わる
が、パルスP17の出力が終了するとリセットされ再び
“1”に戻る。The flip-flop circuit 14 is triggered by the trailing edge of the pulse P19 and the output changes to "0", but when the output of the pulse P17 ends, the flip-flop circuit 14 is reset and returns to "1" again.
【0047】以下、信号発生回路2から図3F1 に示す
ように音高信号であるパルスP20,P21,P22が
発生するごとに上記と同様の動作を行ない、コンデンサ
4は図3Cに示すように放電を行なう。Thereafter, the same operation as described above is performed every time the pulse P20, P21, P22, which is a pitch signal, is generated from the signal generating circuit 2 as shown in FIG. 3F 1 , and the capacitor 4 is operated as shown in FIG. 3C. Discharge.
【0048】そして、ゲート回路17から図3F3 のご
とくパルスP23が発生すると、上記と同様に分周器1
3はこのパルスP23の立下がりでトリガされ出力が
“0”から“1”に変わる。When the pulse P23 is generated from the gate circuit 17 as shown in FIG. 3F 3 , the frequency divider 1 is operated in the same manner as above.
3 is triggered by the falling edge of this pulse P23, and the output changes from "0" to "1".
【0049】信号発生回路2から図3F1 のように音高
信号であるパルスP24,P25,P26,P27が発
生している間、ゲート回路18は開いており(このとき
ゲート回路19は閉じている。)、スイッチング回路5
がオンしてコンデンサ4の充電を行ない端子Cの電位は
図3Cのように段階的に高くなる。While the signal generating circuit 2 is generating the pitch signals P24, P25, P26, P27 as shown in FIG. 3F 1 , the gate circuit 18 is open (at this time, the gate circuit 19 is closed. Switching circuit 5
Is turned on to charge the capacitor 4, and the potential of the terminal C gradually increases as shown in FIG. 3C.
【0050】以下、分周器13の出力に応じてコンデン
サ4は充電と放電を繰り返し、端子Cの電位を変化させ
てうなり成分を含むエンベロープ信号を発生する。Thereafter, the capacitor 4 repeats charging and discharging according to the output of the frequency divider 13 to change the potential of the terminal C and generate an envelope signal containing a beat component.
【0051】上記のように音声発生回路2から音高信号
F1 が、端子Cからエンベロープ信号がそれぞれ発生す
ると、上記と同様に乗算回路20は上記2つの信号を合
成した音響信号を発生し、増幅器21で増幅され、スピ
ーカ22から報音される。When the pitch signal F 1 is generated from the voice generation circuit 2 and the envelope signal is generated from the terminal C as described above, the multiplication circuit 20 generates an acoustic signal obtained by combining the two signals in the same manner as described above. The signal is amplified by the amplifier 21 and sounded by the speaker 22.
【0052】この音響信号は上記のように合成されるの
で、音の高さに対応したうなり成分を有する音響信号と
なり自然音のような深みや重厚さを持つ音響信号とな
る。Since this acoustic signal is synthesized as described above, it becomes an acoustic signal having a beat component corresponding to the pitch of the sound, and an acoustic signal having depth and solidness like natural sound.
【0053】つまり、図2Cと図3Cを比較してわかる
ように、音高信号F1 の周期が長く(音が低く)なると
エンベロープ信号のうなり成分の周期もそれに応じて長
くなり、音の高さに対応したうなり成分を有する音響信
号を発生するものである。That is, as can be seen by comparing FIG. 2C and FIG. 3C, when the period of the pitch signal F 1 becomes longer (the tone becomes lower), the period of the beat component of the envelope signal also becomes longer accordingly, and the pitch of the tone becomes high. The acoustic signal having a beat component corresponding to the height is generated.
【0054】上記の実施例では、抵抗8,9,10の抵
抗値を、抵抗8>抵抗9>抵抗10としたが、抵抗10
の抵抗値を抵抗8,9より小さくすることにより、端子
Aに入力するパルスのパルス幅を必要以上に長くせず
に、コンデンサ4を急速に充電でき、端子Cの電位を急
速に高くすることができる。In the above embodiment, the resistance values of the resistors 8, 9 and 10 are set as resistance 8> resistance 9> resistance 10;
By making the resistance value of 2 smaller than that of the resistors 8 and 9, the capacitor 4 can be rapidly charged without increasing the pulse width of the pulse input to the terminal A more than necessary, and the potential of the terminal C can be rapidly increased. You can
【0055】そして、抵抗8の抵抗値を抵抗9の抵抗値
より大きくすることで、スイッチング回路5,6に入力
するパルス幅を変えることなく、端子Cの電位の変化に
より減衰するエンベロープ信号を発生させることができ
る。By making the resistance value of the resistor 8 larger than the resistance value of the resistor 9, an envelope signal attenuated by the change of the potential of the terminal C is generated without changing the pulse width input to the switching circuits 5 and 6. Can be made.
【0056】また、抵抗8と抵抗9の抵抗値を上記の設
定条件のもので適宜変更することにより、減衰の速さを
変えることが可能である。Further, by appropriately changing the resistance values of the resistors 8 and 9 under the above-mentioned setting conditions, the speed of attenuation can be changed.
【0057】[0057]
【発明の効果】本発明は、音の高さに対応した周波数信
号の周波数に応じて、充放電回路から発生するうなり成
分を含むエンベロープ信号のうなり成分を調整する制御
回路と、音の高さに対応した周波数信号と上記エンベロ
ープ信号を合成して音響信号を生じる合成回路とを設け
ることにより、音の高さに対応したうなり成分を有する
音響信号を簡単な回路構成で発生させることができるの
で、自然音に近い深みや重厚さをもつ良質な音が安価に
得られる。According to the present invention, a control circuit for adjusting a beat component of an envelope signal including a beat component generated from a charging / discharging circuit according to the frequency of a frequency signal corresponding to the pitch of the tone, and the pitch of the tone. By providing a synthesizing circuit for synthesizing the frequency signal corresponding to the above and the envelope signal to generate an acoustic signal, an acoustic signal having a beat component corresponding to the pitch of the sound can be generated with a simple circuit configuration. , It is possible to obtain a good quality sound that has a depth and solidness close to natural sound at a low cost.
【図1】本発明の一実施例を示したブロック回路図。FIG. 1 is a block circuit diagram showing an embodiment of the present invention.
【図2】図1の動作説明のためのタイミングチャート。FIG. 2 is a timing chart for explaining the operation of FIG.
【図3】図1の動作説明のためのタイミングチャート。FIG. 3 is a timing chart for explaining the operation of FIG.
2 信号発生回路 3 充放電回路 11 制御回路 20 合成回路 2 signal generation circuit 3 charging / discharging circuit 11 control circuit 20 synthesis circuit
Claims (1)
る信号発生回路と、 うなり成分を含むエンベロープ信号を発生する充放電回
路と、 上記うなり成分を上記周波数信号の周波数に応じて調整
する制御回路と、 上記周波数信号と上記エンベロープ信号とを合成して音
響信号を生じる合成回路とを具備したことを特徴とする
音響信号発生回路。1. A signal generating circuit for generating a frequency signal corresponding to a pitch of a sound, a charging / discharging circuit for generating an envelope signal containing a beat component, and the beat component being adjusted according to the frequency of the frequency signal. An acoustic signal generation circuit comprising: a control circuit; and a synthesis circuit that synthesizes the frequency signal and the envelope signal to generate an acoustic signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4063481A JPH0627950A (en) | 1992-03-19 | 1992-03-19 | Acoustic signal generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4063481A JPH0627950A (en) | 1992-03-19 | 1992-03-19 | Acoustic signal generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0627950A true JPH0627950A (en) | 1994-02-04 |
Family
ID=13230477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4063481A Pending JPH0627950A (en) | 1992-03-19 | 1992-03-19 | Acoustic signal generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0627950A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5511243A (en) * | 1978-07-11 | 1980-01-26 | Suwa Seikosha Kk | Electronic sound producer |
JPS6321200A (en) * | 1986-07-14 | 1988-01-28 | 筒中プラスチツク工業株式会社 | Manufacture of patterned synthetic resin material |
-
1992
- 1992-03-19 JP JP4063481A patent/JPH0627950A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5511243A (en) * | 1978-07-11 | 1980-01-26 | Suwa Seikosha Kk | Electronic sound producer |
JPS6321200A (en) * | 1986-07-14 | 1988-01-28 | 筒中プラスチツク工業株式会社 | Manufacture of patterned synthetic resin material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4273019A (en) | Electronic tone generator | |
GB1439957A (en) | Electronic music system | |
US4104946A (en) | Voicing system for electronic organ | |
US4365533A (en) | Musical instrument | |
US4419919A (en) | Electronic musical instrument | |
US4677890A (en) | Sound interface circuit | |
JPH0693189B2 (en) | Electronic musical instrument | |
US4236437A (en) | Organ brass pulse keyer | |
JPH0627950A (en) | Acoustic signal generating circuit | |
US4641563A (en) | Electronic musical instrument | |
US5521325A (en) | Device for synthesizing a musical tone employing random modulation of a wave form signal | |
US4154132A (en) | Rhythm pattern variation device | |
JPH0254960B2 (en) | ||
US4934239A (en) | One memory multi-tone generator | |
JPS6115438B2 (en) | ||
JPS5840196B2 (en) | Waveform signal generator | |
JPH0131638B2 (en) | ||
JPS592034B2 (en) | electronic musical instruments | |
US4233875A (en) | Electronic musical instrument with automatic trill performance function | |
JP2789981B2 (en) | Music synthesizer | |
JPS5815984Y2 (en) | Musical tone conversion device | |
JP2768064B2 (en) | Music synthesizer | |
US4062264A (en) | Polyphonic musical instrument simulator | |
US5179239A (en) | Sound generating device for outputting sound signals having a sound waveform and an envelope waveform | |
SU1095228A1 (en) | Device for harmonic synthesis of timbre |