JPH06276098A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH06276098A
JPH06276098A JP6390993A JP6390993A JPH06276098A JP H06276098 A JPH06276098 A JP H06276098A JP 6390993 A JP6390993 A JP 6390993A JP 6390993 A JP6390993 A JP 6390993A JP H06276098 A JPH06276098 A JP H06276098A
Authority
JP
Japan
Prior art keywords
voltage
converter
comparators
voltage dividing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6390993A
Other languages
Japanese (ja)
Inventor
Masashi Yonemaru
政司 米丸
Toshibumi Nakai
俊文 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6390993A priority Critical patent/JPH06276098A/en
Publication of JPH06276098A publication Critical patent/JPH06276098A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily vary conversion characteristics by providing the number of voltage divider resistors more than resolution and optionally selecting a voltage division output to be connected to a comparator. CONSTITUTION:This A/D converter is equipped with 10-bit voltage-division output terminals for the digital output of an 8-bit encoder 4 and voltage division output terminals to be connected to comparators C1-C255 which compare measured voltages inputted from an input terminal 6 with a reference voltage are selected by selection switches S1-S255 of a wiring pattern formed in a single wiring layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、アナログ入力信号を
ディジタル信号に変換するフラッシュ型A/D変換器に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash type A / D converter for converting an analog input signal into a digital signal.

【0002】[0002]

【従来の技術】従来のフラッシュ型A/D変換器は図3
に示すように、上点基準電圧端子35と下点基準電圧端
子36との間にラダー抵抗R1〜i(i=2n )を直列
に接続し、各抵抗間の分圧出力端子をコンパレータ32
に接続する。このコンパレータ32においてアナログ入
力端子37から入力された測定電圧を、各分圧出力端子
から入力される分圧出力と比較する。このコンパレータ
32の出力はエンコーダ33に入力され、nビットのデ
ィジタル信号として出力端子34から出力される。
2. Description of the Related Art A conventional flash type A / D converter is shown in FIG.
As shown in, the ladder resistors R1 to i (i = 2 n ) are connected in series between the upper reference voltage terminal 35 and the lower reference voltage terminal 36, and the voltage dividing output terminal between the resistors is connected to the comparator 32.
Connect to. In the comparator 32, the measured voltage input from the analog input terminal 37 is compared with the divided voltage output input from each divided voltage output terminal. The output of the comparator 32 is input to the encoder 33 and is output from the output terminal 34 as an n-bit digital signal.

【0003】また、上記の構成においてラダー抵抗の抵
抗比を所定の非線形特性とすれば、図4(A),(B)
に示すように、A/D変換器12の前段または後段に非
線形の電圧特性を持つアナログ増幅器11や線型の変換
演算を行うディジタル回路22を備えることなく非線形
のA/D変換を行うことができる。例えば、映像信号処
理に用いられる撮像装置のγ補正は、図3に示すA/D
変換器のラダー抵抗R1〜Riに、
If the resistance ratio of the ladder resistance is set to have a predetermined non-linear characteristic in the above structure, then FIGS.
As shown in FIG. 5, non-linear A / D conversion can be performed without including the analog amplifier 11 having a non-linear voltage characteristic or the digital circuit 22 for performing a linear conversion operation in the preceding stage or the subsequent stage of the A / D converter 12. . For example, γ correction of an image pickup apparatus used for video signal processing is performed by A / D shown in FIG.
For the ladder resistors R1 to Ri of the converter,

【0004】[0004]

【数1】 [Equation 1]

【0005】の特性を与えることにより実現できる。It can be realized by giving the characteristics of.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のフラッシュ型A/D変換器では、線型、非線形に拘
らず、各コンパレータに接続される分圧出力端子は一義
的に定められており、各コンパレータは測定電圧を一定
値に固定された分圧出力と比較していた。このため、A
/D変換器の変換範囲を任意に設定することができない
ため、変換精度の補正を容易に行うことができず、一部
の電圧範囲でのみA/D変換が必要な場合であっても、
システム全体の電圧範囲で変換しなければならない問題
があった。
However, in the above-mentioned conventional flash type A / D converter, the voltage dividing output terminal connected to each comparator is uniquely determined regardless of linear type or non-linear type. The comparator was comparing the measured voltage with a fixed voltage divided output. Therefore, A
Since the conversion range of the A / D converter cannot be arbitrarily set, the conversion accuracy cannot be easily corrected, and even when A / D conversion is necessary only in a part of the voltage range,
There was a problem that conversion had to be performed within the voltage range of the entire system.

【0007】また、線形のA/D変換器では、最も高い
分解能が要求される部分と同一の精度で電圧範囲の全域
についてA/D変換を行わなければならず、システム全
体のコストの上昇を招く問題があった。さらに、上述の
非線形のA/D変換を行うもののように、特殊な変換処
理が要求される場合には汎用のA/D変換器を用いるこ
とかできず、設計の煩雑化及びコストの著しい上昇を招
く問題があった。
Further, in the linear A / D converter, A / D conversion must be performed over the entire voltage range with the same accuracy as that of the portion requiring the highest resolution, which increases the cost of the entire system. There was a problem to invite. Further, when a special conversion process is required such as the above-mentioned nonlinear A / D conversion, a general-purpose A / D converter cannot be used, which complicates the design and significantly increases the cost. There was a problem inviting.

【0008】この発明の目的は、予めディジタル出力信
号の分解能以上の数の分圧抵抗を備えておき、比較器に
接続される分圧出力を容易に変更できるようにすること
により、A/D変換器の変換範囲及び変換精度を任意に
変更できにようにし、特殊な変換特性による使用にも適
用することができるとともに、変換精度の補正を容易に
でき、さらに生産段階における歩留りの向上を図ること
ができるA/D変換器を提供することにある。
An object of the present invention is to provide in advance a number of voltage dividing resistors whose resolution is equal to or higher than the resolution of a digital output signal so that the voltage dividing output connected to a comparator can be easily changed. The conversion range and conversion accuracy of the converter can be changed arbitrarily, and it can be applied to use with a special conversion characteristic, the conversion accuracy can be easily corrected, and the yield in the production stage can be improved. It is to provide an A / D converter capable of performing the above.

【0009】[0009]

【課題を解決するための手段】この発明のA/D変換器
は、基準電圧間に直列接続された複数の分圧抵抗と、ア
ナログ入力電圧を各分圧抵抗の分圧出力と比較する複数
の比較器と、を備え、アナログ入力電圧をディジタル出
力信号に変換するA/D変換器において、ディジタル出
力信号の分解能以上の数の分圧抵抗を備え、前記複数の
比較器のそれぞれに接続する分圧出力を選択する分圧選
択手段を設けたことを特徴とする。
The A / D converter of the present invention comprises a plurality of voltage dividing resistors connected in series between reference voltages and a plurality of voltage dividing resistors for comparing an analog input voltage with a voltage dividing output of each voltage dividing resistor. An A / D converter for converting an analog input voltage into a digital output signal, which has a number of voltage dividing resistors equal to or higher than the resolution of the digital output signal, and is connected to each of the plurality of comparators. It is characterized in that a partial pressure selecting means for selecting a partial pressure output is provided.

【0010】前記分圧選択手段は、前記複数の分圧抵抗
と複数の比較器との間に交換自在に配置される配線層と
することができる。
The voltage division selecting means may be a wiring layer which is arranged exchangeably between the plurality of voltage dividing resistors and the plurality of comparators.

【0011】また、前記分圧選択手段は、前記複数の比
較器のそれぞれに入力すべき分圧抵抗値を書換自在に記
憶する抵抗値記憶手段と、抵抗値記憶手段の記憶内容に
基づいて各比較器に接続する分圧出力端子を選択するセ
レクタと、から構成してもよい。
Further, the voltage dividing selection means is based on the resistance value storage means for rewritably storing the voltage division resistance value to be input to each of the plurality of comparators, and the contents stored in the resistance value storage means. It may be configured by a selector that selects a divided voltage output terminal connected to the comparator.

【0012】[0012]

【作用】この発明においては、分圧選択手段により比較
器のそれぞれに接続する分圧出力を選択することができ
る。比較器に接続する分圧出力を変えると、比較器に入
力される分圧出力値が変わり、変換特性が変わる。
In the present invention, the voltage division output connected to each of the comparators can be selected by the voltage division selection means. When the divided voltage output connected to the comparator is changed, the divided output value input to the comparator changes, and the conversion characteristic also changes.

【0013】また、分圧選択手段を比較器のそれぞれを
所定の分圧出力に接続する単一の配線層によって構成す
ることにより、配線層における配線パターンの構成を変
えるだけで変換特性が変わる。
Further, by forming the voltage division selecting means by a single wiring layer for connecting each of the comparators to a predetermined voltage division output, the conversion characteristic changes only by changing the configuration of the wiring pattern in the wiring layer.

【0014】さらに、分圧選択手段を、比較器のそれぞ
れに接続すべき分圧出力を書換自在に記憶する抵抗値記
憶手段と、この抵抗値記憶手段の記憶内容に基づいて各
比較器に接続する分圧出力端子を選択するセレクタと、
から構成することにより、抵抗値記憶手段の記憶内容を
書き換えることによって変換特性が変わる。
Further, the voltage division selection means is connected to each comparator based on the resistance value storage means for rewritably storing the voltage division output to be connected to each of the comparators and the stored contents of the resistance value storage means. Selector to select the voltage division output terminal to
With this configuration, the conversion characteristics are changed by rewriting the stored contents of the resistance value storage means.

【0015】[0015]

【実施例】図1は、この発明の実施例であるA/D変換
器の構成を示す図である。本実施例は、請求項2に記載
した発明に係る非線形A/D変換器の実施例であり、8
ビットのディジタル信号を出力する。A/D変換器1
は、基準電圧上点2および基準電圧下点3の間にラダー
抵抗R1 〜R1025を直列に接続し、各抵抗の間から分圧
出力端子T1 〜T1024を引き出している。この分圧出力
端子T1 〜T1024は、一方の端子にアナログ入力端子6
から測定電圧が入力されるコンパレータC1 〜C255
下方の端子に選択的に接続される。コンパレータC1
255 の出力はエンコーダ4に入力される。エンコーダ
4はコンパレータC1 〜C255 の出力に応じて8ビット
のディジタル信号を出力端子5から出力する。
1 is a diagram showing the configuration of an A / D converter according to an embodiment of the present invention. This embodiment is an embodiment of the nonlinear A / D converter according to the invention described in claim 2, and
Outputs a bit digital signal. A / D converter 1
Connects the ladder resistors R 1 to R 1025 in series between the reference voltage upper point 2 and the reference voltage lower point 3 and draws the divided voltage output terminals T 1 to T 1024 from between the resistors. The divided voltage output terminals T 1 to T 1024 have an analog input terminal 6 at one terminal.
It is selectively connected to the lower terminals of the comparators C 1 to C 255 to which the measured voltage is input from. Comparator C 1 ~
The output of C 255 is input to the encoder 4. The encoder 4 outputs an 8-bit digital signal from the output terminal 5 according to the outputs of the comparators C 1 to C 255 .

【0016】上記分圧出力端子T1 〜 T1024とコンパ
レータC1 〜C255 との間には、選択スイッチS1 〜S
255 からなる抵抗選択部7が設けられている。この抵抗
選択部7は基準電圧選択スイッチS1 〜S255 を一層の
配線層にパターン形成したものである。本実施例では、
最終的な8ビットの出力信号に対して10ビット分の分
圧出力端子T1 〜T1024を備えており、抵抗選択部7を
構成する基準電圧選択スイッチS1 〜S255 のそれぞれ
は、コンパレータC1 〜C255 のそれぞれに接続すべき
分圧出力端子を固定的に選択する。
Selection switches S 1 to S are provided between the voltage dividing output terminals T 1 to T 1024 and the comparators C 1 to C 255.
A resistance selection unit 7 consisting of 255 is provided. The resistance selection unit 7 is formed by patterning the reference voltage selection switches S 1 to S 255 on one wiring layer. In this embodiment,
The final 8-bit output signal is provided with voltage-dividing output terminals T 1 to T 1024 for 10 bits, and each of the reference voltage selection switches S 1 to S 255 constituting the resistance selection unit 7 is a comparator. the divided output terminal to be connected to each of the C 1 -C 255 fixedly selects.

【0017】以上のように構成されたA/D変換器1を
映像信号処理におけるγ補正に適合した特性を与える場
合には、抵抗R1 〜R1025のそれぞれの抵抗値が1オー
ムであるとすると、前述の数1においてRT は1025
Ωとなり、γ=0.45として各分圧出力端子T1 〜T
1024の基準電圧下点3からの合成抵抗値Ri を数1より
求めると、 Ri T=(i/256)0.45・1025 となる。これを用いて各コンパレータC1 〜C255 に接
続すべき分圧出力端子を選択する。すなわち、i=1の
とき、 R1 T=(1/256)0・45・1025=84 となり、コンパレータC1 を 分圧出力端子T84に接続
する。同様にして、i=2及びi=255の時は、R2T
=115及びR255T=1023となり、コンパレータC
2 及びC255 を分圧出力端子T115 及びT1023のそれぞ
れに接続する。
When the A / D converter 1 configured as described above is provided with a characteristic suitable for γ correction in the video signal processing, each resistance value of the resistors R 1 to R 1025 is 1 ohm. Then, in the above formula 1, R T is 1025.
Becomes Ω, and γ = 0.45, and each of the divided voltage output terminals T 1 to T
When the combined resistance value R i from the lower point 3 of the reference voltage of 1024 is calculated from the equation 1, R i T = (i / 256) 0.45 · 1025. Selecting a divided voltage output terminal to be connected to the respective comparators C 1 -C 255 using this. That is, when i = 1, R 1 T = (1/256) 0 · 45 · 1025 = 84, and the comparator C 1 is connected to the voltage dividing output terminal T 84 . Similarly, when i = 2 and i = 255, R 2T
= 115 and R 255T = 1023, and the comparator C
2 and C 255 are connected to the divided voltage output terminals T 115 and T 1023 , respectively.

【0018】実際には、フォトリソグラフィにより配線
層7を作成する際に、上述のようにして求めた接続すべ
き分圧出力端子をコンパレータC1 〜C255 のそれぞれ
に接続する配線パターンを作成する。
Actually, when the wiring layer 7 is formed by photolithography, a wiring pattern for connecting the divided voltage output terminals to be connected, which are obtained as described above, to the respective comparators C 1 to C 255 is formed. .

【0019】以上のようにして、所望する非線形特性に
応じた分圧出力端子を選択的にコンパレータC1 〜C
255 のそれぞれに接続することにより、測定電圧を非線
形のA/D変換したディジタル信号が出力端子5から出
力される。前述のように、基準電圧選択スイッチS1
255 は、単一の配線層に配線パターンとしてフォトリ
ソグラフィにより作成されるため、このフォトリソグラ
フィにおける単一のマスクパターンを変更することのみ
によって異なる非線形の変換特性のA/D変換器を容易
に作成することができる。
As described above, the voltage dividing output terminals corresponding to the desired non-linear characteristics are selectively selected by the comparators C 1 to C.
By connecting to each of the 255, a non-linear A / D converted digital signal of the measured voltage is output from the output terminal 5. As described above, the reference voltage selection switches S 1 to
Since S 255 is created by photolithography as a wiring pattern in a single wiring layer, an A / D converter having different nonlinear conversion characteristics can be easily obtained only by changing a single mask pattern in this photolithography. Can be created.

【0020】なお、基準電圧上点2と基準電圧下点3と
の間に直列接続する抵抗の数は、エンコーダ4の出力信
号のビット数より大きければよく、本実施例の10ビッ
トに限るものではない。
The number of resistors connected in series between the reference voltage upper point 2 and the reference voltage lower point 3 may be larger than the number of bits of the output signal of the encoder 4, and is limited to 10 bits in this embodiment. is not.

【0021】図2は、請求項3に記載した発明に係るA
/D変換器の構成を示す図である。
FIG. 2 shows A according to the invention described in claim 3.
It is a figure which shows the structure of a / D converter.

【0022】A/D変換器11は、基準電圧端子12を
直列接続したラダー抵抗R0 〜Rn を介して接地し、各
抵抗間に分圧出力端子T0 〜Tn を設け、エンコーダ1
4から出力されるディジタル出力信号のビット数に応じ
た数のコンパレータC0 〜Cm(m<n)を備えてい
る。このコンパレータC0 〜Cm の一方の入力端子に
は、アナログ入力端子16から測定電圧が入力され、他
方の入力端子には分圧出力端子T0 〜Tn が選択的に接
続される。コンパレータC0 〜Cm のそれぞれにはセレ
クタS0 〜Sm が設けられている。
In the A / D converter 11, the reference voltage terminal 12 is grounded via the ladder resistors R 0 to R n connected in series, the voltage dividing output terminals T 0 to T n are provided between the resistors, and the encoder 1 is used.
4 is provided with comparators C 0 to C m (m <n) according to the number of bits of the digital output signal. The measured voltage is input from the analog input terminal 16 to one input terminal of each of the comparators C 0 to C m, and the voltage dividing output terminals T 0 to T n are selectively connected to the other input terminal. Selectors S 0 to S m are provided for the comparators C 0 to C m , respectively.

【0023】このセレクタS0 〜Sm のそれぞれには、
分圧出力端子T0 〜Tn のうち、そのセレクタが対応す
るコンパレータに接続することができる複数の分圧出力
端子が接続されており、この複数の分圧出力端子から単
一の分圧出力端子を選択してコンパレータに接続する。
また、セレクタS0 〜Sm のそれぞれにはメモリ19か
ら選択データが供給される。セレクタS0 〜Sm のそれ
ぞれにはデコーダが設けられており、セレクタS0 〜S
m のそれぞれはこの選択データの内容に従ってコンパレ
ータC0 〜Cm に接続すべき分圧出力端子を選択する。
メモリ18は、たとえばEEPROMなどの書換可能な
不揮発性メモリであり、セレクタS0 〜Sm のそれぞれ
に供給する選択データを記憶する。
Each of the selectors S 0 to S m includes
Of the voltage division output terminals T 0 to T n, a plurality of voltage division output terminals that can be connected to the comparator to which the selector corresponds are connected, and a single voltage division output is output from the plurality of voltage division output terminals. Select the pin and connect it to the comparator.
Further, selection data is supplied from the memory 19 to each of the selectors S 0 to S m . Each of the selectors S 0 to S m is the decoder is provided, the selector S 0 to S
Each of m selects the voltage division output terminal to be connected to the comparators C 0 to C m according to the contents of this selection data.
The memory 18 is a rewritable nonvolatile memory such as an EEPROM, and stores selection data supplied to each of the selectors S 0 to S m .

【0024】以上の構成において、A/D変換器11は
単一のLSIに一体に構成することができる。この場合
に、ラダー抵抗R0 〜Rn は、メタル抵抗、拡散抵抗、
ポリシリコン抵抗またはトランジスタ抵抗等の公知の構
造を用いて作成することができる。このラダー抵抗の一
部において分割数を多くすれば、部分的に分解能の高い
A/D変換を行うことができる。また、基準電圧端子1
2はLSIの電源と接続することができる。
In the above structure, the A / D converter 11 can be integrally formed in a single LSI. In this case, the ladder resistors R 0 to R n are metal resistors, diffusion resistors,
It can be formed using a known structure such as a polysilicon resistor or a transistor resistor. If the number of divisions is increased in a part of the ladder resistance, it is possible to partially perform A / D conversion with high resolution. Also, the reference voltage terminal 1
2 can be connected to the power supply of the LSI.

【0025】以上の構成により、メモリ18が記憶する
選択データに応じてコンパレータC0 〜Cm に接続され
る分圧出力端子が選択され、コンパレータC0 〜Cm
それぞれにおいて測定電圧と比較される分圧出力値が決
定される。したがって、メモリ18の記憶内容を書き換
えることによりコンパレータC0 〜Cm のそれぞれにお
いて測定電圧と比較される分圧出力値を変更することが
でき、製造後における分解能の変更や変換特性の補正等
を容易に行うことかできる。
With the above configuration, the voltage division output terminals connected to the comparators C 0 to C m are selected according to the selection data stored in the memory 18, and are compared with the measured voltage in each of the comparators C 0 to C m. The partial pressure output value is determined. Therefore, by rewriting the stored contents of the memory 18, it is possible to change the divided voltage output value to be compared with the measured voltage in each of the comparators C 0 to C m , and to change the resolution after manufacture or to correct the conversion characteristic. It can be done easily.

【0026】また、コンパレータCの総数mを8ビット
精度分(m=255)とし、ラダー抵抗Rの総数nを1
0ビットの抵抗分割(n=1023)とすることによ
り、部分的に10ビットの分解能を持つA/D変換器と
することができる。このように構成すると、一般的にA
/D変換用LSIはコンパレータのチップ占有率が高
く、チップサイズおよび消費電力はコンパレータの総数
によって略決定されることから、同様の分解能を持つ従
来のA/D変換用LSIに比較してチップコストおよび
消費電力を略1/4にすることができる。
Further, the total number m of the comparators C is set to an 8-bit precision (m = 255), and the total number n of the ladder resistors R is 1.
By using 0-bit resistance division (n = 1023), an A / D converter partially having 10-bit resolution can be obtained. With this configuration, A
Since the A / D conversion LSI has a high chip occupancy rate of the comparator and the chip size and power consumption are substantially determined by the total number of comparators, the chip cost is higher than that of the conventional A / D conversion LSI having the same resolution. And the power consumption can be reduced to about 1/4.

【0027】なお、上記の構成はフラッシュ型A/D変
換器だけでなく、逐次比較型やその他の基準電圧発生回
路を有するA/D変換器にも実施できる。
The above structure can be implemented not only in the flash type A / D converter but also in the successive approximation type and other A / D converters having a reference voltage generating circuit.

【0028】[0028]

【発明の効果】この発明によれば、比較器においてアナ
ログ入力電圧と比較される電圧値を所望の変換特性に応
じて複数の分圧出力から選択することができ、分圧抵抗
及び比較器等の構成を変えることなく任意の変換特性に
対応ができる利点がある。
According to the present invention, the voltage value to be compared with the analog input voltage in the comparator can be selected from a plurality of voltage-divided outputs according to the desired conversion characteristic, and the voltage-dividing resistor and the comparator can be selected. There is an advantage that any conversion characteristics can be dealt with without changing the configuration of.

【0029】また、分圧出力端子と比較器との間の接続
状態を決定する分圧選択手段を単一の配線層において構
成することにより、任意の変換特性に適合するA/D変
換器を容易に作成することができる。
Further, an A / D converter suitable for arbitrary conversion characteristics can be obtained by forming the voltage dividing selection means for determining the connection state between the voltage dividing output terminal and the comparator in a single wiring layer. Can be easily created.

【0030】さらに、各比較器に接続すべき分圧出力端
子を書換可能な抵抗値記憶手段に記憶し、この抵抗値記
憶手段の記憶内容に基づいて各比較器に接続する分圧出
力端子を選択するセレクタを設けることにより、抵抗値
記憶手段の記憶内容を書き換えることによってA/D変
換器の製造後においてもその変換特性を容易に変更でき
る利点がある。
Further, the voltage division output terminals to be connected to the respective comparators are stored in the rewritable resistance value storage means, and the voltage division output terminals connected to the respective comparators are stored based on the stored contents of the resistance value storage means. By providing the selector for selecting, there is an advantage that the conversion characteristic can be easily changed even after the A / D converter is manufactured by rewriting the stored contents of the resistance value storage means.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1に記載した発明の実施例であるA/D
変換器の構成を示す図である。
1 is an A / D that is an embodiment of the invention described in claim 1;
It is a figure which shows the structure of a converter.

【図2】請求項2に記載した発明の実施例であるA/D
変換器の構成を示す図である。
FIG. 2 is an A / D that is an embodiment of the invention described in claim 2;
It is a figure which shows the structure of a converter.

【図3】従来のA/D変換器の構成を示す図である。FIG. 3 is a diagram showing a configuration of a conventional A / D converter.

【図4】従来の線形A/D変換器を用いて非線形のA/
D変換を行う場合の構成を示す図である。
FIG. 4 shows a nonlinear A / D conversion using a conventional linear A / D converter.
It is a figure which shows the structure at the time of performing D conversion.

【符号の説明】[Explanation of symbols]

1,11−A/D変換器 2,12−基準電圧 3,13−基準電圧 4,14−エンコーダ 5,15−出力端子 6,16−入力端子 7−配線層 18−メモリ R−抵抗 T−分圧出力端子 C−コンパレータ S−セレクタ 1, 11-A / D converter 2, 12-reference voltage 3,13-reference voltage 4,14-encoder 5,15-output terminal 6,16-input terminal 7-wiring layer 18-memory R-resistance T- Voltage division output terminal C-Comparator S-Selector

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基準電圧間に直列接続された複数の分圧抵
抗と、アナログ入力電圧を各分圧抵抗間の分圧出力と比
較する複数の比較器と、を備え、アナログ入力電圧をデ
ィジタル信号に変換して出力するA/D変換器におい
て、 ディジタル出力信号の分解能以上の数の分圧抵抗を備
え、前記複数の比較器のそれぞれに接続する分圧出力を
選択する分圧選択手段を設けたことを特徴とするA/D
変換器。
1. A digital input device for analog input voltage, comprising: a plurality of voltage dividing resistors connected in series between reference voltages; and a plurality of comparators for comparing an analog input voltage with a voltage dividing output between the voltage dividing resistors. An A / D converter for converting into a signal and outputting the signal is provided with a voltage dividing resistor having a number equal to or higher than the resolution of the digital output signal, and a voltage dividing selecting means for selecting a voltage dividing output connected to each of the plurality of comparators. A / D characterized by being provided
converter.
【請求項2】前記分圧選択手段が、前記複数の分圧抵抗
と複数の比較器との間に交換自在に配置される配線層で
ある請求項1に記載のA/D変換器。
2. The A / D converter according to claim 1, wherein the voltage dividing selection means is a wiring layer which is arranged so as to be exchangeable between the plurality of voltage dividing resistors and the plurality of comparators.
【請求項3】前記分圧選択手段が、前記複数の比較器の
それぞれに入力すべき分圧抵抗値を書換自在に記憶する
抵抗値記憶手段と、抵抗値記憶手段の記憶内容に基づい
て各比較器に接続する分圧出力端子を選択するセレクタ
と、からなる請求項1に記載のA/D変換器。
3. The resistance division memory means rewritably stores the division resistance value to be inputted to each of the plurality of comparators, and each of the resistance division memory means based on the contents stored in the resistance value storage means. The A / D converter according to claim 1, further comprising a selector that selects a divided voltage output terminal connected to the comparator.
JP6390993A 1993-03-23 1993-03-23 A/d converter Pending JPH06276098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6390993A JPH06276098A (en) 1993-03-23 1993-03-23 A/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6390993A JPH06276098A (en) 1993-03-23 1993-03-23 A/d converter

Publications (1)

Publication Number Publication Date
JPH06276098A true JPH06276098A (en) 1994-09-30

Family

ID=13242938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6390993A Pending JPH06276098A (en) 1993-03-23 1993-03-23 A/d converter

Country Status (1)

Country Link
JP (1) JPH06276098A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270726A (en) * 2005-03-25 2006-10-05 Toshiba Corp Analog/digital conversion circuit
JP2008118464A (en) * 2006-11-06 2008-05-22 Ricoh Co Ltd Ad converter and its adjusting method
JP2010062995A (en) * 2008-09-05 2010-03-18 Yokogawa Electric Corp A/d converter
JP2013081227A (en) * 2010-03-16 2013-05-02 Nec Corp Digital receiver and optical communication system using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270726A (en) * 2005-03-25 2006-10-05 Toshiba Corp Analog/digital conversion circuit
US7265701B2 (en) 2005-03-25 2007-09-04 Kabushiki Kaisha Toshiba Analog to digital conversion circuit
JP4607636B2 (en) * 2005-03-25 2011-01-05 株式会社東芝 Analog / digital conversion circuit
JP2008118464A (en) * 2006-11-06 2008-05-22 Ricoh Co Ltd Ad converter and its adjusting method
JP2010062995A (en) * 2008-09-05 2010-03-18 Yokogawa Electric Corp A/d converter
JP2013081227A (en) * 2010-03-16 2013-05-02 Nec Corp Digital receiver and optical communication system using the same
US8681027B2 (en) 2010-03-16 2014-03-25 Nec Corporation Digital receiver and optical communication system that uses same
JP5527832B2 (en) 2010-03-16 2014-06-25 日本電気株式会社 Digital receiver and optical communication system using the same

Similar Documents

Publication Publication Date Title
US6897794B2 (en) All-analog calibration of sting-DAC linearity: application to high voltage processes
CN105208303B (en) A/d conversion device, solid state image pickup device and imaging system
US9438260B1 (en) Semiconductor apparatus and calibration method for analog to digital converter
US6720896B2 (en) Analog/digital or digital/analog converter having internal reference voltage selection
US7295142B2 (en) Digital-to-analog converter with short integration time constant
JPH06276098A (en) A/d converter
US6304203B1 (en) Successive approximation AD converter and microcomputer incorporating the same
JP4097796B2 (en) DA converter and successive approximation AD converter using the DA converter
JP2001168713A (en) Ad converter circuit
JP3130007B2 (en) Successive approximation type A / D converter circuit
JPH04314210A (en) A/d converter
JP2002319863A (en) Analog/digital converter
KR101085915B1 (en) Analog to digital converter and error compensation method thereof
JPS58136134A (en) Digital-analog converter
JPH118557A (en) A/d converter
JP3499674B2 (en) Method for measuring characteristics of D / A converter and unit for measuring characteristics of D / A converter
JP4317725B2 (en) DA converter
GB2042838A (en) Analogue to digital conversion
JP3125116B2 (en) AD converter
JP2005218044A (en) A/d converter
JPH05152953A (en) A/d converter
JPS6057734B2 (en) AD conversion circuit device
JP2003179491A (en) A/d converter
JP4116190B2 (en) DA converter and AD converter
JP3518514B6 (en) Logarithmic A / D converter, logarithmic A / D conversion method, and logarithmic D / A converter,