JPH0627140A

JPH0627140A - サンプリング・プローブ装置

Info

Publication number: JPH0627140A
Application number: JP4291933A
Authority: JP
Inventors: Jiee Dobosu Rasuro; ラスロ・ジェー・ドボス; Jiee Metsutsu Aasaa; アーサー・ジェー・メッツ
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1991-10-07
Filing date: 1992-10-07
Publication date: 1994-02-04
Also published as: US5225776A

Abstract

(57)【要約】【目的】極めて広帯域で、極めて入力静電容量が低く、
損傷しにくく、低アベレーションであり、信号源に対す
る影響が極めて少ないサンプリング・プローブ装置を提
供すること。【構成】入力信号を受けるプローブ・チップ３１２と、
プローブ・チップからの入力信号の振幅及び直流レベル
を調整する入力緩衝増幅手段３０と、ストローブ信号に
応じて第１の時間間隔中、入力信号を蓄積する第１（高
速）トラック・ホールド回路４０と、上記ストローブ信
号に応じて上記第１の時間間隔より長い第２の時間間隔
を発生するタイミング発生回路８０と、第２の時間間隔
中に第１トラック・ホールド回路４０の出力信号を蓄積
する第２（低速）トラック・ホールド回路５０とを備え
るサンプリング・プローブ装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オシロスコープ等の測
定に好適なサンプリング・プローブ装置に関する。

【０００２】

【従来技術】図１２において、従来のデジタル・オシロ
スコープ１０は、入力電気信号を表すデジタル的に再生
した波形１２を表示している。この入力電気信号は、被
測定装置１４からプローブ１６及びケーブル１８を介し
てデジタル・オシロスコープ１０に取り込まれたもので
ある。デジタル・オシロスコープ１０は、一様な時間間
隔で入力信号のサンプルを取り込み、これらのサンプル
をアナログ・デジタル変換器によって量子化サンプルに
変換し、波形メモリに記憶し、そのデータを読出して波
形１２を再生表示する。

【０００３】アンドリュースの米国特許第４４９５５８
６号（対応出願：特公平４−４７２６９号）に開示され
たオシロスコープは、高周波の電気信号を取り込み、複
数の量子化信号サンプルを波形メモリに記憶し、その波
形を読み出して表示することが出来る。このデジタル・
オシロスコープは、入力信号の各繰り返し毎に複数のサ
ンプルを取り込み、サンプルを量子化して波形メモリの
所定のアドレス位置に記憶する。時間間隔測定ユニット
及びプリセット可能カウンタにより、各信号サンプルが
量子化された時点に対応するメモリ内の正しいアドレス
位置が決定される。このように入力信号の繰り返し毎に
反復実行するこの動作は、等価時間サンプリング動作と
して知られている。このデジタル・オシロスコープにお
いては、オシロスコープから離れた位置でプローブによ
り信号を捕らえ、ケーブルを介してオシロスコープに信
号が伝達される。オシロスコープの内部回路により、こ
の入力信号が増幅され、サンプリングされ、量子化され
る。

【０００４】

【発明が解決しようとする課題】このデジタル・オシロ
スコープ１０の設計者は、極めて高周波の入力信号のサ
ンプルを再生した表示波形１２の忠実度を改善する方法
を長い間模索してきた。再生波形の忠実度は、サンプリ
ング及び量子化に用いる種々の回路の速度と精度との関
数である。高周波の信号は、単位時間当たり高速に電圧
が変化するエッジを含んでいる。このような信号の電圧
を正確に所定の瞬時値で捕らえる為には、それに対応す
る狭いサンプリング期間中に信号のサンプルを取り込ま
なければならない。更に、これらの取り込んだサンプル
の量子化が完了するまでそれらのサンプル値を安定的に
保持することも要する。信号サンプリングの精度及び安
定性は、各サンプルを取り込むサンプリング期間に依存
している。

【０００５】緩衝増幅器及びサンプラを分離してプロー
ブ内に設け、プローブからケーブルを介してオシロスコ
ープのような測定機器に接続するリモート・サンプリン
グ・ヘッド装置や測定方法は、従来から既知である。オ
レゴン州ビーバートンのテクトロニクス社は、１９６０
年代に５８５型オシロスコープのアクセサリとして、そ
のような低静電容量型の能動プローブの製造を開始し
た。その後、テクトロニクス社を含む種々の製造業者か
らＦＥＴプローブが入手できるようになった。しかし、
これらの装置では、大振幅の信号又は直流成分の大きな
信号を正確に取り込む為には比較的高い電圧で動作させ
る必要があった。

【０００６】テクトロニクス社製のＳ−３型のような従
来の信号サンプリング・プローブでは、１ＧＨｚのサン
プリング帯域幅と僅か２ｐＦの入力静電容量を達成して
いる。しかし、このような信号サンプリング・プローブ
では、オシロスコープが発生したサンプリング・ストロ
ーブ信号は、差動的に駆動される同軸ケーブルを介して
サンプリング・ヘッドに伝達される。サンプリング・ス
トローブ信号がサンプリング・ヘッドに供給されると、
信号源に望ましくない信号成分が注入され、サンプリン
グされた信号が乱れる所謂アベレーションが生じる。リ
モート・サンプリング・ヘッド装置においてケーブルを
曲げたり動かしたりすると、直流オフセットが変化した
り、サンプリング遅延時間が変化したりする原因とな
る。リモート・サンプリング・ヘッド装置は、損傷し易
く、サービス・コスト及び製造コストが比較的高い。

【０００７】本発明の目的は、広範囲の電圧、周波数及
びインピーダンスのパラメータを持つ入力信号に対して
高速且つ正確なサンプリング性能を達成可能なサンプリ
ング・プローブ装置を提供することである。

【０００８】本発明の他の目的は、極めて広帯域で、極
めて入力静電容量が低く、損傷しにくく、低アベレーシ
ョンであり、信号源に対する影響が極めて少ないサンプ
リング・プローブ装置を提供することである。

【０００９】本発明の更に別の目的は、低電圧で駆動可
能であり、ケーブルの曲がりや動きによって影響を受け
ないサンプリング・プローブ装置を提供することであ
る。

【００１０】

【課題を解決する為の手段】本発明のサンプリング・プ
ローブ装置は、電気信号に接触するプローブ手段と、こ
のプローブ手段からの入力信号の振幅及び直流レベルを
調整する入力緩衝増幅手段と、ストローブ信号に応じて
第１の時間間隔中、上記入力緩衝増幅手段の出力信号を
蓄積する第１トラック・ホールド手段と、ストローブ信
号に応じて上記第１の時間間隔より長い第２の時間間隔
を発生するタイミング発生手段と、第２の時間間隔中に
上記第１トラック・ホールド手段の出力信号を蓄積する
第２トラック・ホールド手段とを備えている。

【００１１】

【実施例】図２は、本発明のプローブ装置の上端面図を
示している。この装置では、アナログＡＳＩＣ（Applic
ation Specific Integrated Circuit）２０と厚膜ハイ
ブリッド回路２２をプローブ２４内に設け、信号取り込
みプローブ・システムを実現している。

【００１２】図１は、本発明のプローブ装置の回路構成
を示すブロック図である。入力緩衝増幅器３０は、低消
費電力で動作可能な分流帰還型の回路構成であり、入力
信号の大きな直流成分を相殺できるリモート・オフセッ
ト機能を有し、動作点の条件が略一定であり、バイアス
電流の補償機能を有し、損傷の原因となる過渡電圧に対
して抵抗器を接続して広帯域を実現するように入力静電
容量を極めて低く構成している。

【００１３】１対の差動サンプリング・ブリッジの組み
合わせで構成された高速トラック・ホールド回路段４０
の後に低速トラック・ホールド回路段５０が接続されて
いる。高速トラック・ホールド回路段４０は、ショット
キー・ダイオードのスイッチング・ブリッジ４２Ａ及び
４２Ｂと、高速トラッキングの為の低容量の蓄積コンデ
ンサ４４Ａ及び４４Ｂとを有する。低速トラック・ホー
ルド回路段５０は、信号漏れの少ないダイオード接続の
トランジスタ・ブリッジ５２Ａ及び５２Ｂと、ＦＥＴ緩
衝段（後述）と、大容量の蓄積コンデンサ５４Ａ及び５
４Ｂとを有し、高速トラック・ホールド回路段４０の出
力を取り込み、量子化するのに十分な取り込み時間を与
える。高速トラック・ホールド回路段４０の出力と低速
トラック・ホールド回路段５０の出力は、夫々利得１の
差動緩衝増幅器６０及び７０を駆動する。緩衝増幅器７
０は、同軸ケーブル７２に好適な低インピーダンスのシ
ングル・エンド出力信号を発生する。

【００１４】オシロスコープは、ケーブル７２を介して
第１段のストローブ信号をタイミング発生器８０に供給
する。この第１段のストローブ信号は、同時に、高速ト
ラック・ホールド回路段４０に入力信号をサンプリング
させ、更に、タイミング発生器８０に第２段のストロー
ブ信号を発生させ、この第２段のストローブ信号により
低速トラック・ホールド回路段５０に高速トラック・ホ
ールド回路段４０の出力をサンプリングさせ、更に長い
期間にわたりそのサンプル値を保持させる。このよう
に、高速トラック・ホールド回路段４０の広帯域特性
は、低速トラック・ホールド回路段５０の高精度特性と
組み合わせが実現出来る。

【００１５】図１、図２及び図３を参照して説明する。
入力緩衝増幅器３０は、図２のＩＣ（集積回路）２０上
に形成された信号増幅器３０２とバイアス補償増幅器３
０４とを含んでいる。このＩＣ２０は、テクトロニクス
社の「ＱＵＩＣＫＣＨＩＰ」（登録商標）と呼ばれるア
ナログＡＳＩＣプロセス技術により製造しても良い。必
要な性能に応じて、ＩＣ２０をテクトロニクス社のフル
・カスタム又はセミ・カスタムのプロセス技術で形成し
ても良い。あるいは、ユーザーの要求を満たせば、分離
した別々の回路素子を組み合わせて構成しても良い。

【００１６】信号増幅器３０２の入力回路網は、１００
ＫΩの入力抵抗器３０６、減衰抵抗器３０８、入力ピー
キング・コンデンサ３１０を含む。図２及び図３には、
この入力回路網の好適な構成状態を示している。入力抵
抗器３０６は、ハイブリッド回路２２の上端面に形成さ
れ、その一端がプローブ・チップ３１２の極めて近傍に
位置している。入力抵抗器３０６の他端は、ピーキング
・コンデンサ３１０の一方のプレートを形成している。
減衰抵抗器３０８及びピーキング・コンデンサ３１０の
他方のプレートは、ハイブリッド回路２２の底面に形成
され、上端面の一方のプレートに対応するように配置さ
れている。入力抵抗器３０６及び減衰抵抗器３０８は、
周知の手段によるレーザー・トリミングで正確な抵抗値
に調整されている。ピーキング・コンデンサ３１０の容
量は、図３のコンデンサ３１０の底面プレートを形成す
るフィンガ部分を離間させることにより、調整される。

【００１７】信号増幅器３０２は、１０ＫΩの帰還抵抗
器３１４及び帰還コンデンサ３１６を含む帰還回路網も
有する。入力回路網の構成要素と帰還回路網の構成要素
とが加算接続点３１８で加算されて信号増幅器３０２の
分流帰還回路が構成される。加算接続点３１８は、仮想
接地点であり、寄生容量は極めて小さい。この結果、信
号増幅器３０２のプローブ入力容量は、およそ０．２５
ｐＦとなる。この好適実施例では、信号増幅器３０２の
帰還回路網により減衰比を１０：１に設定している。

【００１８】ケーブル７２は、デジタル・オシロスコー
プ１０の如き外部信号源から供給されるオフセット電圧
も伝達する。このオフセット電圧は、オフセット抵抗器
３２０を介して加算接続点３１８に印加される。オフセ
ット電圧は、デジタル・オシロスコープ１０のオペレー
タにより入力信号の直流成分を補償するように手動調整
される。信号増幅器３０２のこれらの信号減衰機能及び
オフセット機能による信号の調整を「信号コンディショ
ニング」と呼ぶことにする。

【００１９】図１において、バイアス補償増幅器３０４
は、自身の入力段を信号増幅器３０２の入力段と熱的及
び回路構成上で整合するように設計されている。バイア
ス補償増幅器３０４は、信号増幅器３０２の帰還抵抗器
３１４に整合させた１０ＫΩの帰還抵抗器３２２とバイ
アス補償増幅器３０４を安定化させるのに十分な程度の
容量を持ったバイパス・コンデンサ３２４とから成る帰
還回路網を有する。バイアス補償増幅器３０４の出力
は、帰還抵抗器３１４に整合させた補償抵抗器３２６を
介して信号増幅器３０２の加算接続点３１８に供給され
る。バイアス補償増幅器３０４は、信号増幅器３０２か
ら加算接続点３１８に出力されるバイアス電流に起因す
る直流電圧シフトを相殺する。

【００２０】図４は、信号増幅器３０２及びバイアス補
償増幅器３０４の詳細な回路構成を示す回路図である。
信号増幅器３０２の差動入力段は、１対の複合バイポー
ラ・トランジスタ３２８Ａ、３２８Ｂ及び３２８Ｃ並び
に３３０Ａ、３３０Ｂ及び３３０Ｃ（各々まとめてトラ
ンジスタ３２８及びトランジスタ３３０と記す。）によ
り構成されている。同様に、バイアス補償増幅器３０４
は、同様の１対の複合トランジスタ３３２Ａ、３３２Ｂ
及び３３２Ｃ並びに３３４Ａ、３３４Ｂ及び３３４Ｃ
（まとめて夫々トランジスタ３３２及び３３４と記
す。）により構成された差動入力段を有する。トランジ
スタ３２８、３３０、３３２及び３３４の複合回路構成
により、各々のトランジスタのβ（電流増幅率）を乗算
した実効βを実現している。この回路は、開ループ利得
により増幅器の帯域幅も増加している。この開ループ利
得は比較的低いので、電流源３３６及び３３７は、夫々
の負荷抵抗器３３８及び３４０に要する電流に正確に追
従した出力を発生することが出来る。よって、電流源３
３６の発生する電流は、電圧Ｖcc−ＶBE350A−ＶBE350B
に追従すべきである。

【００２１】図５は、総てＮＰＮトランジスタ構成のト
ラッキング電流源３３６及び３３７を示す回路図であ
る。抵抗器３４２Ａ、３４２Ｂ、３４２Ｃ及び３４２Ｄ
は、実質的に同一の抵抗値を有する。帰還により、トラ
ンジスタ３４４のエミッタと電源ＶEE間の電圧は、電圧
源ＶCCに正確に追従させられる。よって、電流基準抵抗
器ＲREF、トランジスタ３４８、抵抗器３５０で構成さ
れた回路網の両端間の電圧は、ＶCC−０に等しくなる。
従って、抵抗器ＲREFの両端間電圧と抵抗器Ｒ350の両端
間電圧との和は、所望値ＶCC−２ＶBEに等しくなる。

【００２２】図６は、βが１０を超えるＰＮＰトランジ
スタの場合に使用可能なＰＮＰトランジスタ構成のより
簡単なトラッキング電流源３３６及び３３７の構成を示
す回路図である。電圧源ＶCCは、抵抗器ＲREF並びに１
対のトランジスタ３５２及び３５４で形成された回路網
の両端間に印加される。抵抗器ＲREFの両端間電圧は、
ＶCC−ＶBE352−ＶBE354に等しくなり、所望の基準電流
が流れる。

【００２３】図４において、負荷抵抗器３３８の両端間
の信号は、複合トランジスタのエミッタ・フォロワ回路
を構成しているトランジスタ３５０Ａ、３５０Ｂ及び３
５０Ｃの出力段に供給される。増幅器の出力３５２は、
トランジスタ３５０Ｃのエミッタから出力される。増幅
器の出力３５２は、接地端を基準とするシングル・エン
ド出力である。他の実施例として、差動出力構成にする
ことも可能である。

【００２４】入力緩衝増幅器３０の別の実施例として、
バイポーラとＦＥＴの組み合わせ（「バイＦＥＴ」と略
す）の集積回路プロセスを採用し、入力容量の増加を僅
かに抑制しつつ入力抵抗を更に高めるようにしても良
い。このバイＦＥＴプロセスによれば、補償増幅器３０
４を省略出来る。この入力抵抗の増加により、入力抵抗
器３０６の抵抗値を増加することが出来る。関連する入
力回路網及び帰還回路網の要素の値を調整して信号に対
するプローブの負荷特性を極めて低くすることが出来
る。入力緩衝増幅器３０の更に別の実施例は、損傷もな
く、性能を犠牲にすることなく、２４Ｖより低い電源電
圧で動作させることが出来る。好適実施例の回路は、性
能を低下させずに±５Ｖの電源から動作する。

【００２５】図１において、信号増幅器の出力３５２
は、スイッチング・ブリッジ４２Ａの入力端に接続され
ている。スイッチング・ブリッジ４２Ｂの入力端は接地
されている。本発明によれば、図７に関して後述する４
つの同様のスイッチング・ブリッジを含んでいる。この
代表として、スイッチング・ブリッジ４２Ａ及び４２Ｂ
（まとめてスイッチング・ブリッジ４２と記す。）を図
示している。スイッチング・ブリッジ４２は、４個１組
のショットキー・スイッチング・ダイオード４２０Ａ、
４２０Ｂ、４２０Ｃ及び４２０Ｄから構成される。スイ
ッチング・ブリッジ４２の入力端は、ダイオード４２０
Ａ及び４２０Ｂの接続点に形成される。スイッチング・
ブリッジ４２の出力端は、ダイオード４２０Ｃ及び４２
０Ｄの接続点に形成され、蓄積コンデンサ４４に接続さ
れる。スイッチング・ブリッジ４２は、ダイオード４２
０Ａ、４２０Ｂ、４２０Ｃ及び４２０Ｄに順方向に電流
が流れる時にオン状態となり、ダイオード４２０Ａ、４
２０Ｂ、４２０Ｃ及び４２０Ｄが逆バイアスになり、こ
れらのダイオードに電流が流れなくなる時にオフ状態と
なる。

【００２６】動作を説明する。スイッチング・ブリッジ
４２を流れる電流の制御は以下のように行われる。１対
の電流源４２２Ａ及び４２２Ｂの各々は、差動スイッチ
ング・トランジスタ対４２４Ａ／４２４Ｂ及び４２６Ａ
／４２６Ｂのエミッタに夫々別々に接続されている。一
方のスイッチング・トランジスタ対のコレクタが他方の
スイッチング・トランジスタ対のコレクタに交差接続さ
れ、電流スイッチ回路が形成されている。トランジスタ
４２４Ａのベースは、このスイッチ回路の正入力端４２
８を形成し、トランジスタ４２６Ｂのベースは、同スイ
ッチ回路の負入力端を形成している。電流源４２２Ａ及
び４２２Ｂの出力電流は、正入力端４２８及び負入力端
４３０に供給される信号の制御に基づき、スイッチ回路
のノード４３２Ａ及び４３２Ｂの何れか一方に流れる電
流を発生する。ノード４３２Ａ及び４３２Ｂは、１対の
カスコード接続されたトランジスタ４３２Ａ及び４３２
Ｂによりスイッチング・ブリッジ４２から緩衝されてい
る。１対のクランプ・ダイオード４３６Ａ及び４３６Ｂ
は、スイッチング・ブリッジ４２に印加される逆バイア
ス電圧を制限する。この制限された逆バイアス電圧によ
り、ダイオード４２０Ａ、４２０Ｂ、４２０Ｃ及び４２
０Ｄの蓄積電荷及び漏れ電流が低減し、スイッチング時
間が短くなって高速動作し、電圧の誤差を低減する。

【００２７】実施例によれば、スイッチング・ブリッジ
４２がオフ状態の時、電圧源ＶCCから抵抗器４３８Ｂを
介してトランジスタ４３４Ｂのコレクタに電流が流れ
る。また、スイッチング・ブリッジ４２がオフ状態の
時、トランジスタ４３４Ａのコレクタに電流が流れない
ので、電圧源ＶCCから抵抗器４３８Ａ及びクランプ・ダ
イオード４３６Ａを介して電流が流れる。トランジスタ
４３４Ｂのコレクタ電圧は、クランプ・ダイオード４３
６Ｂの導通により、クランプ電圧から１個のダイオード
の順方向電圧降下した電圧にクランプされる。トランジ
スタ４３４Ａのコレクタ電圧は、クランプ・ダイオード
４３６Ａの導通により、クランプ電圧から１個のダイオ
ードの順方向電圧分だけ高い電圧にクランプされる。ス
イッチング・ブリッジ４２の両端間の逆バイアス電圧
は、クランプ・ダイオード４３６Ａ及び４３６Ｂが導通
した時、これらのダイオードの両端間の順方向電圧降下
により与えられる。ダイオード４２０Ａ、４２０Ｂ、４
２０Ｃ及び４２０Ｄが逆バイアスの時、これらのダイオ
ードは導通が阻止され、高抵抗状態によりブリッジ入力
を蓄積コンデンサ４４から効果的に絶縁する。

【００２８】スイッチング・ブリッジ４２をオン状態に
する為に、正入力端４２８を正方向に負入力端４３０を
負方向に駆動し、上述のスイッチ回路によりトランジス
タ４３４Ｂからトランジスタ４３４Ａにスイッチング電
流を流す。この瞬間、電圧源ＶCCから抵抗器４３８Ａを
介してトランジスタ４３４Ａのコレクタに電流が流れ
る。しかし、電圧源ＶCCから抵抗器４３８Ｂ並びにダイ
オード４２０Ａ、４２０Ｂ、４２０Ｃ及び４２０Ｄを介
してトランジスタ４３４Ａのコレクタにも電流が流れ、
スイッチング・ブリッジ４２がオン状態となる。ダイオ
ード４２０Ａ、４２０Ｂ、４２０Ｃ及び４２０Ｄが導通
すると、低抵抗状態となり、ブリッジは蓄積コンデンサ
４４に有効に接続される。

【００２９】本発明では、スイッチング・ブリッジ４２
としては、高速のトラック・ホールド回路構成が用いら
れ、蓄積コンデンサ４４の好適容量値は、０．２ｐＦで
あり、この容量は、浮遊容量とスイッチング・ブリッジ
４２の出力端子の金属導体とで与えられる。蓄積コンデ
ンサ４４に蓄積された電荷の漏れを最少にして、広帯域
信号路を維持する為に、高インピーダンスの緩衝段が複
合接続したトランジスタ４３０Ａ、４３０Ｂ及び４３０
Ｃにより形成されている。この緩衝段は、トランジスタ
４３０Ｂ及び４３０Ｃのエミッタに出力を発生する。こ
の結果、高速のトラック・ホールド段４０は、非常に広
いトラッキング帯域幅を有するが、出力４３２の電圧の
大きな低下の原因となる蓄積コンデンサ４４の電荷の漏
れの発生する前の電荷保持時間が比較的短くなる。

【００３０】スイッチング・ブリッジ４２の別の構成
が、図１の低速トラック・ホールド段５０に用いられ
る。スイッチング・ブリッジ５２Ａ及び５２Ｂは、ショ
ットキー・ダイオードよりスイッチングが低速だがオフ
状態の漏れ電流が少ないダイオード接続のバイポーラ・
トランジスタで構成されている。蓄積コンデンサ４４及
びトランジスタ４３０は、図８の回路により置換され
る。図１の蓄積コンデンサ５４Ａ及び５４Ｂを約１．５
ｐＦの容量の蓄積コンデンサ４４で表している。蓄積コ
ンデンサ５４からの漏れ電流を更に低減する為に、図７
のトランジスタ４３０で構成された緩衝段をＦＥＴ段５
４０で置換する。この結果、低速のトラック・ホールド
段５０は、必要なサンプリング性能に応じて、スイッチ
や非ブリッジ構成その他形式の回路により中位の速度の
信号取り込み時間を実現出来る。

【００３１】図１において、高速トラック・ホールド段
４０の出力が、利得１の差動緩衝増幅器６０を介して低
速トラック・ホールド段５０の入力に供給される。利得
１の差動緩衝増幅器７０は、低速トラック・ホールド段
５０の出力をケーブル７２に出力する。緩衝増幅器６０
及び７０は、高い同相分除去比を有し、蓄積コンデンサ
４４Ａ及び４４Ｂ並びに５４Ａ及び５４Ｂに生じるスイ
ッチング時の「ステップ現象」の発生を低減する。同様
に、蓄積コンデンサ４４Ａ及び４４Ｂと５４Ａ及び５４
Ｂに共通の電圧降下誤差も緩衝増幅器６０及び７０によ
り相殺されよう。

【００３２】図９は、利得１の差動緩衝増幅器６０の好
適実施例の構成を示す回路図である。入力段は、カスコ
ード接続された差動増幅器、トランジスタ６０２Ａ、６
０２Ｂ、６０４Ａ及び６０４Ｂにより構成される。エミ
ッタ抵抗器６０６Ａ及び６０６Ｂは、負荷抵抗器６０８
Ａ及び６０８Ｂに整合しており、利得１の平衡差動入力
段を構成している。電流源６１０によってエミッタ電流
が供給される。トラン６１２Ａ、６１２Ｂ、６１４及び
６１６並びに抵抗器６１８Ａ、６１８Ｂ及び６２０で構
成された電流ミラー回路によりコレクタ電流が流れる。
バイアス電流は、抵抗器６２２とダイオード接続のトラ
ンジスタ６２３Ａ、６２３Ｂ及び６２３Ｃとの直列回路
に流れる。抵抗器６０８Ａ及び６０８Ｂの両端の緩衝増
幅器の電圧は、ダーリントン接続のエミッタ・フォロワ
段６２４Ａ及び６２４Ｂにより緩衝され、差動出力信号
が発生する。この出力信号は、利得１の差動緩衝増幅器
６０の場合のように、差動的に接続しても良い。

【００３３】図１に示したシステムの信号取り込み及び
サンプリングの性能は、高速トラック・ホールド段４０
と低速トラック・ホールド段５０とのタイミングに依存
している。動作中、ケーブル７２は、１５ｎｓ（ナノ
秒）のストローブ信号をブリッジ・ドライバの入力端４
２８Ａ、４３０Ａ、４２８Ｂ及び４３０Ｂに供給すると
共に、タイミング発生器８０の正入力端７０２及び負入
力端７０４にも供給する。

【００３４】図１及び図１０を参照して説明する。タイ
ミング発生器８０は、第１段のストローブ信号の前縁に
よってトリガされ、４ｎｓのストローブ信号をブリッジ
・ドライバ入力端４２８Ｃ、４３０Ｃ、４２８Ｄ及び４
３０Ｄに供給する。蓄積コンデンサ４４Ａ及び４４Ｂに
保持された信号は、１５ｎｓ以内では殆ど減衰しないの
で、低速トラック・ホールド段５０は、第２段のストロ
ーブ信号により与えられた４ｎｓの期間中に、高速トラ
ック・ホールド段４０の出力を正確に取り込んで保持す
ることが出来る。低速トラック・ホールド段５０から緩
衝段を経た出力は、ストローブ信号の比較的低い周波数
に対しても安定出力を維持する。ストローブ信号の最小
繰り返し期間は、約５０ｎｓであり、これは、次の第１
段のストローブ信号の前にサンプリング回路とスイッチ
ング回路の為に３５ｎｓのセトリング・タイム（整定時
間）を与える。上述のタイミングの設定により、２０Ｍ
Ｈｚまでの信号サンプリング周波数を実現出来る。要求
性能の異なる応用例によっては、他のタイミング周期を
採用することも出来る。

【００３５】図１１は、タイミング発生器８０の好適実
施例の構成を示す回路図である。増幅器／スイッチ段７
０６は、エミッタ結合トランジスタ対７０６Ａ及び７０
６Ｂの周囲に形成されている。比較段７０８は、エミッ
タ結合トランジスタ７０８Ａ及び７０８Ｂの周囲に形成
され、差動ＡＮＤゲート７１０は、トランジスタ７１、
７１０Ｂ、７１１Ａ及び７１１Ｂの周囲に形成され、出
力段７１２は、トランジスタ７１２Ａ、７１２Ｂ、７１
４Ａ及び７１４Ｂの周囲に形成されている。

【００３６】増幅器／スイッチ段７０６は、第１段のス
トローブ信号を正入力端７０２及び負入力端７０４に受
ける。基準電圧ＶREFがトランジスタ７１６により出力
され、トランジスタ７０６のコレクタ電圧を、１対のク
ランプ・ダイオード７１８Ａ及び７１８ＢによりＶREF
からダイオード１個の順方向バイアス電圧だけ低い最小
値にクランプする。第１段のストローブ信号が現れない
時、トランジスタ７０６Ａが導通し、トランジスタ７０
６Ｂは導通しない。これにより、トランジスタ７２０
は、放電電流制限抵抗器７２４を介してコンデンサ７２
２を放電する。ストローブ信号が供給されると、トラン
ジスタ７０６Ａは非導通となり、トランジスタ７０６Ｂ
が導通するので、トランジスタ７２０は、逆方向にバイ
アスされる。コンデンサ７２２は、その後電流源７２６
により充電し得る。

【００３７】比較段７０８は、コンデンサ７２２の減衰
電圧による電荷の蓄積による電圧とＶREFとの間の電位
差を検出する。第１段のストローブ信号を受けてから４
ｎｓ後に、比較段７０８は、コンデンサ７２２上の傾斜
電圧が基準電圧ＶREFより低くなったことを検出し、ト
ランジスタ７０８Ｂが導通し、トランジスタ７０８Ａが
非導通となる。この結果、１対の負荷抵抗器７２８Ａ及
び７２８Ｂの両端間に電位差が発生し、この電圧が１対
のエミッタ・フォロワ７３０Ａ及び７３０Ｂを介してト
ランジスタ７１０に供給される。このようにして、第１
段のストローブ信号から４ｎｓ遅延した信号が差動ＡＮ
Ｄゲート段７１０に供給される。

【００３８】差動ＡＮＤゲート段７１０は、第１段のス
トローブ信号をトランジスタ７１１Ａ及び７１１Ｂを介
して受ける。この第１段のストローブ信号と、エミッタ
・フォロワ７３０Ａ及び７３０Ｂから受けた４ｎｓの信
号との論理積をとり、その出力が１対の負荷抵抗器７３
４Ａ及び７３４Ｂの両端に得られる。出力段７１２は、
トランジスタ７１２Ａ及び７１２ＢにこのＡＮＤ信号を
受け、レベル・シフトとクランプ動作をダイオード７３
６Ａ、７３６Ｂ、７３６Ｃ及び７３６Ｄにより実行し、
トランジスタ７１４Ａ及び７１４Ｂのエミッタに第２段
のストローブ信号を発生する。

【００３９】上述のように、本発明のプローブ装置は、
正確に且つ安定的に高速信号をサンプリングすることが
可能であり、広範囲の電圧及び周波数の入力信号を検出
可能である。このプローブ装置は、広帯域特性を備え、
入力静電容量が低く、損傷しにくく、信号のアベレーシ
ョンも少ない。更に、低電圧で動作可能であり、ケーブ
ルの捩れや曲がりに対しても影響を受けない。

【００４０】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。

【００４１】

【発明の効果】本発明によれば、入力信号の振幅及び直
流レベルを調整する入力緩衝増幅手段を設け、更に、高
速トラック・ホールド手段で捕らえたサンプルを低速ト
ラック・ホールド手段で更に長時間保持するように構成
したので、高速性と正確性を両立させると共に、トラッ
ク・ホールド手段の損傷を防止し、入力静電容量を低く
できるので被測定系に悪影響を与えることがなく、広帯
域特性の劣化も防止できる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す回路図である。

【図２】本発明の一実施例の部品構成を示す平面図であ
る。

【図３】図２の装置の一部分の底面図である。

【図４】図１の入力緩衝増幅器の一実施例を示す回路図
である。

【図５】図４のトラッキング電流源の一実施例を示す回
路図である。

【図６】図４のトラッキング電流源の他の実施例を示す
回路図である。

【図７】本発明に係るトラック・ホールド回路内のサン
プリング・ブリッジ、ブリッジ・ドライバ及び緩衝増幅
器の一実施例を示す回路図である。

【図８】図７の緩衝増幅器の別の実施例の回路図であ
る。

【図９】利得１の緩衝増幅器の実施例を示す回路図であ
る。

【図１０】本発明の一実施例の動作を説明する為のタイ
ミング波形図である。

【図１１】本発明に係るタイミング発生器の一実施例を
示す回路図である。

【図１２】従来のプローブ装置及び測定器のシステムの
一例を示す斜視図である。

【符号の説明】

３１２プローブ・チップ３０入力緩衝増幅器４０第１（高速）トラック・ホールド回路５０第２（低速）トラック・ホールド回路８０タイミング発生器

Claims

【特許請求の範囲】

【請求項１】電気信号に接触するプローブ手段と、該プローブ手段からの入力信号の振幅及び直流レベルを
調整する入力緩衝増幅手段と、ストローブ信号に応じて第１の時間間隔中、上記入力信
号調整手段の出力信号を蓄積する第１トラック・ホール
ド手段と、上記ストローブ信号に応じて上記第１の時間間隔より長
い第２の時間間隔を発生するタイミング発生手段と、上記第２の時間間隔中に上記第１トラック・ホールド手
段の出力信号を蓄積する第２トラック・ホールド手段と
を備えることを特徴とするサンプリング・プローブ装
置。