JPH06268454A - Operational amplifier output circuit - Google Patents

Operational amplifier output circuit

Info

Publication number
JPH06268454A
JPH06268454A JP4886793A JP4886793A JPH06268454A JP H06268454 A JPH06268454 A JP H06268454A JP 4886793 A JP4886793 A JP 4886793A JP 4886793 A JP4886793 A JP 4886793A JP H06268454 A JPH06268454 A JP H06268454A
Authority
JP
Japan
Prior art keywords
terminal
collector
transistor
current
pnp transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4886793A
Other languages
Japanese (ja)
Inventor
Seiichiro Kikuyama
誠一郎 菊山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4886793A priority Critical patent/JPH06268454A/en
Publication of JPH06268454A publication Critical patent/JPH06268454A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To extend the operation voltage range of an operational amplifier output circuit by minimum element addition and the change of layout. CONSTITUTION:A PNP transistor 2 constituted of two terminal collector output for which a second collector area is arranged so as to surround the outer side of a first collector area is provided. The second collector 63 of the PNP transistor 2 is connected to an output terminal 200, a first collector 62 is connected to an NPN transistor 5, an emitter is connected to a constant current source and a base is connected to the constant current source 50.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、バイポーラ型半導体
集積回路で構成した演算増幅器の出力回路に関し、特に
広範囲電圧出力が可能な演算増幅器出力回路に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier output circuit composed of a bipolar semiconductor integrated circuit, and more particularly to an operational amplifier output circuit capable of outputting a wide range voltage.

【0002】[0002]

【従来の技術】従来の演算増幅器における一般的な出力
回路例を図3に示す。図において、1,4,及び22は
PNPトランジスタ、3及び5はNPNトランジスタ、
50は定電流源、100は電源、200は出力端子、3
00は接地、400は入力端子である。
2. Description of the Related Art An example of a general output circuit in a conventional operational amplifier is shown in FIG. In the figure, 1, 4, and 22 are PNP transistors, 3 and 5 are NPN transistors,
50 is a constant current source, 100 is a power source, 200 is an output terminal, 3
00 is a ground and 400 is an input terminal.

【0003】次に、動作について説明する。図3に示す
従来の出力回路は一般的にAB級出力段と呼ばれる回路
で、通常、入力端子400から差動増幅回路による信号
が入力され、この入力信号はNPNトランジスタ5によ
って電圧増幅され、NPNトランジスタ3、及びPNP
トランジスタ4のベース電圧として供給される。この回
路は通常、エミッタフォロア回路で構成されており、電
流増幅のみをする回路で、出力端子200に電流を供給
したり、出力端子200から電流を引き込んだりする。
また、電圧的にはNPNトランジスタ5で増幅された入
力信号と同じ電圧値信号が出力端子200から出力され
る。定電流源50及びPNPトランジスタ1,22は、
NPNトランジスタ3のバイアス電流を供給するための
定電流回路を形成している。
Next, the operation will be described. The conventional output circuit shown in FIG. 3 is a circuit generally called a class AB output stage. Usually, a signal from a differential amplifier circuit is input from an input terminal 400, and this input signal is voltage-amplified by an NPN transistor 5 to generate an NPN signal. Transistor 3 and PNP
It is supplied as the base voltage of the transistor 4. This circuit is usually composed of an emitter follower circuit, and is a circuit that only performs current amplification and supplies a current to the output terminal 200 or draws a current from the output terminal 200.
In terms of voltage, the same voltage value signal as the input signal amplified by the NPN transistor 5 is output from the output terminal 200. The constant current source 50 and the PNP transistors 1 and 22 are
A constant current circuit for supplying the bias current of the NPN transistor 3 is formed.

【0004】[0004]

【発明が解決しようとする課題】しかし、このような従
来の演算増幅器出力回路においては、その回路構成から
明らかなように、出力電圧Vout は、 Vcc−Vbe3 −Vce22≧Vout ≧Vbe4 +Vce5 …(1) の範囲内の電圧しか出力できない。ただし、Vccは電源
電圧、Vbe3 はNPNトランジスタ3のベース・エミッ
タ間電圧、Vce22はPNPトランジスタ22のコレクタ
・エミッタ間電圧、Vbe4 はPNPトランジスタ4のベ
ース・エミッタ間電圧、Vce5 はNPNトランジスタ5
のコレクタ・エミッタ間電圧とする。
However, in such a conventional operational amplifier output circuit, as is apparent from the circuit configuration, the output voltage Vout is Vcc-Vbe3-Vce22≥Vout≥Vbe4 + Vce5 (1) Only the voltage within the range can be output. Where Vcc is the power supply voltage, Vbe3 is the base-emitter voltage of the NPN transistor 3, Vce22 is the collector-emitter voltage of the PNP transistor 22, Vbe4 is the base-emitter voltage of the PNP transistor 4, and Vce5 is the NPN transistor 5
Is the collector-emitter voltage of.

【0005】この発明は上記のような問題点を解決する
ためになされたもので、出力電圧を可能な限り広範囲と
することのできる演算増幅器出力回路を提供することを
目的としている。
The present invention has been made to solve the above problems, and an object of the present invention is to provide an operational amplifier output circuit capable of making the output voltage as wide as possible.

【0006】[0006]

【課題を解決するための手段】この発明の請求項1に係
る演算増幅器出力回路は、一方の端子を第2の電位に接
続した第1の電流供給手段と、エミッタ端子を第1の電
位に、コレクタ端子とベース端子を第1の電流供給手段
の他方の端子に接続した第1のPNPトランジスタと、
第1のコレクタの外側に該第1のコレクタを囲むように
第2のコレクタを配置してなる2端子コレクタ出力構成
を有し、第2のコレクタを上記出力端子に、ベース端子
を上記第1のPNPトランジスタのベース端子に、エミ
ッタ端子を上記第1の電位に接続した第2のPNPトラ
ンジスタと、コレクタ端子を上記第1の電位に、ベース
端子を上記第2のPNPトランジスタの第1のコレクタ
に、エミッタ端子を上記出力端子に接続した第3のNP
Nトランジスタと、ベース端子を上記入力端子に、エミ
ッタ端子を上記第2の電位に、コレクタ端子を上記第3
のNPNトランジスタのベース端子に接続した第5のN
PNトランジスタとを備えたものである。
According to a first aspect of the present invention, there is provided an operational amplifier output circuit in which first current supply means having one terminal connected to a second potential and emitter terminal at a first potential. A first PNP transistor having a collector terminal and a base terminal connected to the other terminal of the first current supply means,
It has a two-terminal collector output configuration in which a second collector is arranged outside the first collector so as to surround the first collector, the second collector being the output terminal, and the base terminal being the first terminal. Second PNP transistor having an emitter terminal connected to the first potential, a collector terminal at the first potential, and a base terminal at the first collector of the second PNP transistor. And a third NP with the emitter terminal connected to the output terminal
The N-transistor, the base terminal to the input terminal, the emitter terminal to the second potential, and the collector terminal to the third potential.
The fifth N connected to the base terminal of the NPN transistor of
And a PN transistor.

【0007】また、この発明の請求項2に係る演算増幅
器出力回路は、一方の端子を第2の電位に接続した第1
の電流供給手段と、エミッタ端子を第1の電位に、コレ
クタ端子とベース端子を第1の電流供給手段の他方の端
子に接続した第1のPNPトランジスタと、ベース端子
を第1のPNPトランジスタのベース端子に、エミッタ
端子を第1の電位に接続した第2のPNPトランジスタ
と、コレクタ端子を上記第1の電位に、ベース端子を上
記第2のPNPトランジスタの第1のコレクタ端子に、
エミッタ端子を上記出力端子に接続した第3のNPNト
ランジスタと、ベース端子を上記入力端子に、エミッタ
端子を上記第2の電位に、コレクタ端子を上記第3のN
PNトランジスタのベース端子に接続した第5のNPN
トランジスタと、エミッタ端子を上記出力端子に、ベー
ス端子を上記第5のNPNトランジスタのコレクタ端子
に、コレクタ端子を上記第2の電位に接続した第4のP
NPトランジスタと、エミッタ端子を上記第5のPNP
トランジスタのベース端子に、ベース端子を上記第5の
NPNトランジスタのコレクタに接続した第6のPNP
トランジスタと、一方の端子を該第6のPNPトランジ
スタのコレクタ端子に、他方の端子を第2の電位に接続
した第1の抵抗と、エミッタ端子を上記第6のPNPト
ランジスタのコレクタ端子に、ベース端子とコレクタ端
子をそれぞれ互いに接続した第7のNPNトランジスタ
と、該第7のNPNトランジスタのコレクタ端子と第1
の電位との間に接続された第2の電流供給手段と、ベー
ス端子を上記第7のNPNトランジスタのベース端子
に、コレクタ端子を出力端子に接続した第8のNPNト
ランジスタと、一方の端子を上記第8のNPNトランジ
スタのエミッタ端子に、他方の端子を第2の電位に接続
した第2の抵抗とを備えたものである。
According to a second aspect of the present invention, in the operational amplifier output circuit, the first terminal has one terminal connected to the second potential.
Current supply means, a first PNP transistor having an emitter terminal connected to a first potential and a collector terminal and a base terminal connected to the other terminal of the first current supply means, and a base terminal of the first PNP transistor. A second PNP transistor having a base terminal, an emitter terminal connected to a first potential, a collector terminal at the first potential, a base terminal at a first collector terminal of the second PNP transistor,
A third NPN transistor having an emitter terminal connected to the output terminal, a base terminal at the input terminal, an emitter terminal at the second potential, and a collector terminal at the third NPN transistor.
Fifth NPN connected to base terminal of PN transistor
A fourth P-channel transistor and an emitter terminal connected to the output terminal, a base terminal connected to the collector terminal of the fifth NPN transistor, and a collector terminal connected to the second potential.
The NP transistor and the emitter terminal are connected to the fifth PNP.
A sixth PNP having a base terminal of the transistor connected to the collector of the fifth NPN transistor.
A transistor, one terminal connected to the collector terminal of the sixth PNP transistor, the other terminal connected to the second potential, and the emitter terminal to the collector terminal of the sixth PNP transistor, and the base to the base. A seventh NPN transistor having a terminal and a collector terminal connected to each other, a collector terminal of the seventh NPN transistor and a first NPN transistor
The second current supply means connected between the second current supply means and the potential of the second NPN transistor, the base terminal of which is connected to the base terminal of the seventh NPN transistor, and the collector terminal of which is connected to the output terminal of the eighth NPN transistor. The emitter terminal of the eighth NPN transistor is provided with a second resistor having the other terminal connected to the second potential.

【0008】また、この発明の請求項3に係る演算増幅
器出力回路は、請求項2の演算増幅器出力回路におい
て、第4のPNPトランジスタと、第5のNPNトラン
ジスタと、第6のPNPトランジスタと、第1の抵抗と
を同一のエピタキシャル島上に形成したものである。
An operational amplifier output circuit according to a third aspect of the present invention is the operational amplifier output circuit according to the second aspect, wherein a fourth PNP transistor, a fifth NPN transistor, and a sixth PNP transistor are included. The first resistor and the first resistor are formed on the same epitaxial island.

【0009】また、この発明の請求項4に係る演算増幅
器出力回路は、請求項1の演算増幅器出力回路におい
て、上記第2のPNPトランジスタの第2のコレクタと
出力端子との間に電流増幅手段を接続したものである。
Further, an operational amplifier output circuit according to a fourth aspect of the present invention is the operational amplifier output circuit according to the first aspect, wherein current amplifying means is provided between the second collector and the output terminal of the second PNP transistor. Is connected.

【0010】また、この発明の請求項5に係る演算増幅
器出力回路は、請求項1の演算増幅器出力回路におい
て、上記第2のPNPトランジスタの第2のコレクタを
直接出力端子に接続せず、第2のPNPトランジスタの
第2のコレクタに接続し、その第2のコレクタの電流を
検出する第1の電流検出手段と、出力端子に電流を供給
する第3の電流供給手段とをさらに備え、第1の電流検
出手段からの信号により、第3の電流供給手段の出力電
流をスイッチングするようにしたものである。
The operational amplifier output circuit according to a fifth aspect of the present invention is the operational amplifier output circuit according to the first aspect, wherein the second collector of the second PNP transistor is not directly connected to the output terminal. A second current collector connected to the second collector of the second PNP transistor to detect the current of the second collector; and a third current supply means for supplying a current to the output terminal. The output current of the third current supply means is switched by the signal from the first current detection means.

【0011】[0011]

【作用】この発明においては、2端子コレクタ出力構成
としたトランジスタを備え、第1のコレクタが飽和した
際に、第2のコレクタから電流が出力端子へ流れる構成
としたことにより、従来の演算増幅器出力回路の電圧動
作範囲を越えた電圧に対しても動作が可能な演算増幅器
出力回路を得ることができる。
According to the present invention, a transistor having a two-terminal collector output structure is provided, and when the first collector is saturated, a current flows from the second collector to the output terminal. It is possible to obtain an operational amplifier output circuit that can operate even with a voltage exceeding the voltage operation range of the output circuit.

【0012】また、この発明においては、出力電圧が通
常電圧範囲より低下して正規出力回路が作動しなくなっ
た場合には、出力端子から電流を引き込む回路構成とし
たことにより、従来の演算増幅器出力回路の電圧動作範
囲より低い電圧でも動作ができる演算増幅器出力回路を
得ることができる。
Further, according to the present invention, when the output voltage falls below the normal voltage range and the normal output circuit does not operate, the circuit configuration is such that current is drawn from the output terminal. It is possible to obtain an operational amplifier output circuit that can operate even at a voltage lower than the voltage operation range of the circuit.

【0013】また、この発明においては、請求項2の演
算増幅器出力回路において、第4のPNPトランジスタ
と、第5のNPNトランジスタと、第6のPNPトラン
ジスタと、第1の抵抗とを同一のエピタキシャル島上に
形成したことにより、大幅なレイアウト面積の削減を行
うことができる。
Further, in the present invention, in the operational amplifier output circuit according to claim 2, the fourth PNP transistor, the fifth NPN transistor, the sixth PNP transistor, and the first resistor are made the same epitaxial. By forming it on the island, it is possible to significantly reduce the layout area.

【0014】また、この発明においては、2端子コレク
タ出力構成としたトランジスタを備え、該トランジスタ
の第2のコレクタに電流増幅手段を接続したことによ
り、出力電流の増幅が可能な演算増幅器出力回路を得る
ことができる。
Further, according to the present invention, an operational amplifier output circuit capable of amplifying an output current is provided by providing a transistor having a two-terminal collector output configuration and connecting a current amplifying means to the second collector of the transistor. Obtainable.

【0015】また、この発明においては、第1の電流検
出手段と、第3の電流供給手段とを備え、第1の電流検
出手段により第3の電流供給手段をスイッチングするよ
うにしたことにより、必要に応じて出力への定電流の供
給を行うことができる演算増幅器出力回路を得ることが
できる。
Further, according to the present invention, the first current detecting means and the third current supplying means are provided, and the third current supplying means is switched by the first current detecting means. It is possible to obtain an operational amplifier output circuit capable of supplying a constant current to the output as needed.

【0016】[0016]

【実施例】実施例1.図1は、本発明の第1の実施例に
よる演算増幅器出力回路を示す回路図である。図におい
て、1及び4はPNPトランジスタ、2はマルチコレク
タ出力タイプのPNPトランジスタ、62はPNPトラ
ンジスタ2の第1のコレクタ、63はPNPトランジス
タの第2のコレクタ、3及び5はNPNトランジスタ、
50は定電流源、100は電源、200は出力端子、3
00は接地、400は入力端子を示す。PNPトランジ
スタ2において、第1のコレクタはNPNトランジスタ
3のベースに接続されており、第2のコレクタは、NP
Nトランジスタ3のエミッタに接続されている。
EXAMPLES Example 1. 1 is a circuit diagram showing an operational amplifier output circuit according to a first embodiment of the present invention. In the figure, 1 and 4 are PNP transistors, 2 is a multi-collector output type PNP transistor, 62 is the first collector of the PNP transistor 2, 63 is the second collector of the PNP transistor, and 3 and 5 are NPN transistors,
50 is a constant current source, 100 is a power source, 200 is an output terminal, 3
00 is a ground and 400 is an input terminal. In the PNP transistor 2, the first collector is connected to the base of the NPN transistor 3, and the second collector is NP.
It is connected to the emitter of the N-transistor 3.

【0017】図2(a) は、本発明の実施例1において使
用している上記マルチコレクタ出力タイプのPNPトラ
ンジスタ2の半導体集積回路における平面図である。図
において、60はN型エピタキシャル領域で、通常、
「島」と呼ばれている。61はP型領域で、エミッタ、
62はP型領域で、第1のコレクタ、63はP型領域
で、第2のコレクタ、64はN型領域で、ベースを形成
している。また、65〜68は、それぞれベース64、
第1のコレクタ62、エミッタ61、第2のコレクタ6
3に対応したコンタクトであり、69〜72は、それぞ
れベース64、第1のコレクタ62、エミッタ61、第
2のコレクタ63に対応した金属配線である。
FIG. 2A is a plan view of a semiconductor integrated circuit of the multi-collector output type PNP transistor 2 used in the first embodiment of the present invention. In the figure, 60 is an N type epitaxial region, which is usually
It is called "island". 61 is a P-type region for the emitter,
62 is a P-type region, a first collector, 63 is a P-type region, and a second collector is 64, and an N-type region is forming a base. Further, 65 to 68 are base 64,
First collector 62, emitter 61, second collector 6
The contacts 69 and 72 are metal wirings corresponding to the base 64, the first collector 62, the emitter 61, and the second collector 63, respectively.

【0018】図2(b) は図2(a) のA−B間での断面を
示す図であり、図において、図2(a) と同一の符号は、
同一または相当する部分を示し、73はフローティング
コレクタである。
FIG. 2 (b) is a view showing a cross section taken along the line AB of FIG. 2 (a). In the figure, the same reference numerals as those in FIG. 2 (a) are used.
The same or corresponding portion is shown, and 73 is a floating collector.

【0019】本実施例の構造は、エミッタ61を第1の
コレクタ62が囲んでおり、さらにその外側を第2のコ
レクタ63が囲んでいる,基本的にはラテラルPNPト
ランジスタのマルチコレクタ構造である。
The structure of this embodiment is basically a multi-collector structure of a lateral PNP transistor in which the first collector 62 surrounds the emitter 61 and the second collector 63 surrounds the outside thereof. .

【0020】次に、動作を図1,図2(b) について説明
する。従来の演算増幅器回路のように、出力電圧Vout
が、 Vcc−Vbe3 −Vce2 ≧ Vout ≧ Vbe4 +Vce5 …(1) の範囲の場合、本実施例回路の動作は従来回路の動作と
同様であり、以下のようになる。なお、ここで、Vccは
電源電圧、Vbe3 はNPNトランジスタ3のベース,エ
ミッタ間電圧、Vce2 はPNPトランジスタ2の第1の
コレクタ,エミッタ間電圧、Vbe4 はPNPトランジス
タ4のベース,エミッタ間電圧、Vce5 はNPNトラン
ジスタ5のコレクタ,エミッタ間電圧である。
Next, the operation will be described with reference to FIGS. 1 and 2 (b). Like the conventional operational amplifier circuit, the output voltage Vout
However, if Vcc-Vbe3 -Vce2 ≥ Vout ≥ Vbe4 + Vce5 (1), the operation of the circuit of this embodiment is similar to that of the conventional circuit, and is as follows. Here, Vcc is the power supply voltage, Vbe3 is the base-emitter voltage of the NPN transistor 3, Vce2 is the first collector-emitter voltage of the PNP transistor 2, Vbe4 is the base-emitter voltage of the PNP transistor 4, and Vce5. Is the collector-emitter voltage of the NPN transistor 5.

【0021】通常、入力端子400から差動増幅回路に
よる信号が入力され、この入力信号はNPNトランジス
タ5によって電圧増幅され、NPNトランジスタ3およ
びPNPトランジスタ4のベース電圧として供給され
る。本回路は、エミッタフォロア回路で構成されてお
り、電流増幅のみを行う回路で、出力端子200へ電流
を供給したり、出力端子200から電流を引き込んだり
するものであり、電圧的には、NPNトランジスタ5で
増幅された入力信号と同じ電圧値信号が、出力端子20
0から出力される。定電流源50及びPNPトランジス
タ1,2はNPNトランジスタ5のバイアス電流を供給
するための定電流回路を形成している。ただし、上記出
力電圧Vout の範囲でのマルチコレクタ型のPNPトラ
ンジスタ2の動作は、該マルチコレクタ型のPNPトラ
ンジスタ2は図2(b) に示すように構成されているた
め、エミッタ61より注入されたホールは、エミッタに
近い第1のコレクタ62に集中し、エミッタ61から注
入された電流の大半が第1のコレクタ62に流れ、第2
のコレクタ63にはほとんど電流が流れない状態となっ
ている。
Normally, a signal from the differential amplifier circuit is input from the input terminal 400, this input signal is voltage-amplified by the NPN transistor 5 and supplied as the base voltage of the NPN transistor 3 and the PNP transistor 4. This circuit is composed of an emitter follower circuit, which is a circuit that only performs current amplification, supplies current to the output terminal 200, and draws current from the output terminal 200. The same voltage value signal as the input signal amplified by the transistor 5 is output to the output terminal 20.
It is output from 0. The constant current source 50 and the PNP transistors 1 and 2 form a constant current circuit for supplying the bias current of the NPN transistor 5. However, the operation of the multi-collector type PNP transistor 2 within the range of the output voltage Vout is as follows. Since the multi-collector type PNP transistor 2 is configured as shown in FIG. The holes are concentrated in the first collector 62 near the emitter, and most of the current injected from the emitter 61 flows into the first collector 62,
The collector 63 is in a state in which almost no current flows.

【0022】次に、出力電圧Vout が、 Vcc5 −Vbe3 −Vce2 <Vout ≦Vcc−Vce'2 …(2) となる場合の本実施例の動作を説明する。なお、Vce'2
は、PNPトランジスタ2のエミッタ,第2のコレクタ
間の電圧である。図1において、入力信号400が電圧
的に低くなり、NPNトランジスタ5のベース電流が小
さくなると、NPNトランジスタ5のコレクタ電流が小
さくなり、従ってNPNトランジスタ5のコレクタ電
位、すなわち、PNPトランジスタ2の第1のコレクタ
電位が上昇する。このため、マルチコレクタ型のPNP
トランジスタ2の第1のコレクタ62の電位が飽和電圧
以上に上昇するため、第1のコレクタ62に電流が流れ
なくなり、NPNトランジスタ3が遮断状態となり、出
力200に電流を供給できなくなる。しかし、本回路に
おいては、マルチコレクタ型のPNPトランジスタ2
が、図2(b) に示すように構成されているため、第1の
コレクタ62が飽和すると、ホールは第1のコレクタへ
は流れなくなり、第2のコレクタ63へ流れ込むように
なる。すなわち、第1のコレクタ62で吸収できなかっ
たエミッタ注入電流は、第2のコレクタ63に流れ込む
ことになる。したがって、第2のコレクタ63を通して
出力端子200に電流が供給され、 Vout ≒Vcc−Vce'2 まで上昇可能となり、いわゆるA級出力段として動作す
る。
Next, the operation of this embodiment when the output voltage Vout is Vcc5-Vbe3-Vce2 <Vout≤Vcc-Vce'2 (2) will be described. In addition, Vce'2
Is a voltage between the emitter and the second collector of the PNP transistor 2. In FIG. 1, when the input signal 400 becomes lower in voltage and the base current of the NPN transistor 5 becomes smaller, the collector current of the NPN transistor 5 becomes smaller, so that the collector potential of the NPN transistor 5, that is, the first of the PNP transistor 2 becomes smaller. Collector potential rises. Therefore, the multi-collector type PNP
Since the potential of the first collector 62 of the transistor 2 rises above the saturation voltage, no current flows through the first collector 62, the NPN transistor 3 is cut off, and no current can be supplied to the output 200. However, in this circuit, the multi-collector PNP transistor 2
However, since the structure is as shown in FIG. 2B, when the first collector 62 is saturated, the holes do not flow to the first collector and flow to the second collector 63. That is, the emitter injection current that could not be absorbed by the first collector 62 flows into the second collector 63. Therefore, current is supplied to the output terminal 200 through the second collector 63, and the current can be increased to Vout.apprxeq.Vcc-Vce'2, which operates as a so-called class A output stage.

【0023】以上のように、本実施例1においては、2
端子コレクタ出力構成としたトランジスタ2を備え、第
1のコレクタ62が飽和した際に、第2のコレクタ63
から電流が出力端子200へ流れる構成としたことによ
り、従来の演算増幅器出力回路の電圧動作範囲を越えた
電圧に対しても動作が可能な演算増幅器出力回路を得る
ことができる。
As described above, in the first embodiment, 2
The second collector 63 is provided with the transistor 2 having a terminal collector output configuration, and when the first collector 62 is saturated.
With the configuration in which the current flows from the output terminal 200 to the output terminal 200, it is possible to obtain an operational amplifier output circuit that can operate even with a voltage exceeding the voltage operation range of the conventional operational amplifier output circuit.

【0024】実施例2.図4は本発明の第2の実施例に
よる演算増幅器出力回路を示す回路図である。図におい
て、1,4,6及び22はPNPトランジスタ、3,
5,7及び8はNPNトランジスタ、50,51は定電
流源、9,10は抵抗、100は電源、200は出力端
子、300は接地、400は入力端子を示す。
Example 2. FIG. 4 is a circuit diagram showing an operational amplifier output circuit according to the second embodiment of the present invention. In the figure, 1, 4, 6 and 22 are PNP transistors, and 3,
Reference numerals 5, 7 and 8 are NPN transistors, 50 and 51 are constant current sources, 9 and 10 are resistors, 100 is a power supply, 200 is an output terminal, 300 is a ground, and 400 is an input terminal.

【0025】次に、本実施例2の動作を図4について説
明する。従来の演算増幅器回路のように、出力電圧Vou
t が、 Vcc−Vbe3 −Vce22≧Vout ≧Vbe4 +Vce5 …(1) の範囲の場合、本実施例回路の動作は従来回路の動作と
同様であり、以下のようになる。入力端子400から差
動増幅回路による信号が入力されると、この信号はNP
Nトランジスタ5によって電圧増幅され、NPNトラン
ジスタ3及びPNPトランジスタ4のベース電圧として
供給される。この回路は、通常エミッタフォロア回路で
構成されており、電流増幅のみを行う回路で、出力端子
200へ電流を供給したり出力端子200から電流を引
き込んだりするものである。また、電圧的にはNPNト
ランジスタ5で増幅された入力信号と同じ電圧信号とし
て出力端子20から出力される回路である。定電流源5
0およびPNPトランジスタ1,22は、NPNトラン
ジスタ3のバイアス電流を供給するための定電流回路を
形成している。また、PNPトランジスタ6は、そのエ
ミッタ端子がNPNトランジスタ5のベース端子に接続
され、そのベース端子がNPNトランジスタ5のコレク
タ端子に接続されているため、上記出力電圧範囲ではN
PNトランジスタ5のコレクタ,ベース間は逆バイアス
(コレクタ電圧>ベース電圧)されていることとなり、
またPNPトランジスタ6のベース,エミッタ間も逆バ
イアス(ベース電圧>エミッタ電圧)されていることと
なり、ともに、遮断状態になっている。
Next, the operation of the second embodiment will be described with reference to FIG. Like the conventional operational amplifier circuit, the output voltage Vou
When t is in the range of Vcc-Vbe3 -Vce22≥Vout≥Vbe4 + Vce5 (1), the operation of the circuit of this embodiment is similar to that of the conventional circuit, and is as follows. When a signal from the differential amplifier circuit is input from the input terminal 400, this signal is NP
The voltage is amplified by the N transistor 5 and supplied as the base voltage of the NPN transistor 3 and the PNP transistor 4. This circuit is usually composed of an emitter follower circuit, and is a circuit that performs only current amplification and supplies current to the output terminal 200 and draws current from the output terminal 200. Further, in terms of voltage, the circuit is output from the output terminal 20 as the same voltage signal as the input signal amplified by the NPN transistor 5. Constant current source 5
0 and PNP transistors 1 and 22 form a constant current circuit for supplying the bias current of the NPN transistor 3. Further, since the emitter terminal of the PNP transistor 6 is connected to the base terminal of the NPN transistor 5 and the base terminal thereof is connected to the collector terminal of the NPN transistor 5, the PNP transistor 6 has N in the output voltage range.
Since the collector and base of the PN transistor 5 are reverse biased (collector voltage> base voltage),
Further, the base and emitter of the PNP transistor 6 are also reverse biased (base voltage> emitter voltage), and both are in the cutoff state.

【0026】この状態では、NPNトランジスタ7及び
NPNトランジスタ8と、それぞれのエミッタ端子に接
続された抵抗9および10とで、いわゆるカレントミラ
ー回路を構成しているため、定電流源51からの電流
と、NPNトランジスタ8のコレクタ電流の間には以下
のような関係が成り立つ。 kT/q*ln(Ic7/Ic8)+Ic7*R9 −Ic8*R10=0 …(3) ただし、NPNトランジスタは全て同一サイズとし、ベ
ース電流は無視する。ここで、 k:ボルツマン定数 T:絶対温度 q:電荷 Ic7,8 :NPNトランジスタ7,8のコレクタ電流 R9 ,R10:抵抗9,10の抵抗値 例えば、R9 =R10の場合、I51を定電流源51からの
電流とすると、Ic7=I51であるから、Ic8=Ic7=I
51(定電流源出力電流)となり、出力端子200からN
PNトランジスタ8のコレクタ電流Ic8としてこの電流
を引き込むことになる。
In this state, the NPN transistor 7 and the NPN transistor 8 and the resistors 9 and 10 connected to the respective emitter terminals form a so-called current mirror circuit. , And the collector current of the NPN transistor 8 has the following relationship. kT / q * ln (Ic7 / Ic8) + Ic7 * R9-Ic8 * R10 = 0 (3) However, all NPN transistors have the same size and the base current is ignored. Here, k: Boltzmann constant T: absolute temperature q: charge Ic7,8: collector current of NPN transistors 7 and 8 R9, R10: resistance value of resistors 9 and 10, for example, when R9 = R10, I51 is a constant current source If the current is 51, then Ic7 = I51, so Ic8 = Ic7 = I
51 (constant current source output current), output terminal 200 to N
This current is drawn as the collector current Ic8 of the PN transistor 8.

【0027】次に、出力電圧Vout が、 Vce5 ≦Vout <Vbe4 +Vce5 …(4) となる領域での動作について説明する。入力信号400
の電圧が上昇し、NPNトランジスタ5のベース電流を
充分に供給している状態において、NPNトランジスタ
5のコレクタ電圧が充分に低くなって、エミッタ電圧と
等しくなると、いわゆる飽和状態となる。この状態で
は、ベース電圧がコレクタ電圧より高くなり、該ベース
・コレクタ間が順バイアス状態、即ちベースからコレク
タに電流が流れる状態となる。従って、PNPトランジ
スタ6のベース・エミッタ間も順バイアス状態となり、
エミッタからベースへ電流が流れ、さらにコレクタに電
流が流れることとなる。この電流をIc6とすれば、
(3)式より、 kT/q*ln(Ic7/Ic8) +(Ic7+Ic6)*R9 −Ic8*R10=0 …(5) の関係となる。これにより、Ic6の増加した分だけ抵抗
9における電圧降下分が増大し、抵抗9の電圧が大きく
なるため、カレントミラー回路動作から、抵抗10を流
れる電流Ic8は大きくなる。
Next, the operation in the region where the output voltage Vout is Vce5≤Vout <Vbe4 + Vce5 (4) will be described. Input signal 400
When the collector voltage of the NPN transistor 5 becomes sufficiently low and becomes equal to the emitter voltage in a state where the voltage rises and the base current of the NPN transistor 5 is sufficiently supplied, a so-called saturated state is reached. In this state, the base voltage becomes higher than the collector voltage, and the base-collector is in the forward bias state, that is, the current flows from the base to the collector. Therefore, the base-emitter of the PNP transistor 6 is also in the forward bias state,
A current flows from the emitter to the base, and further a current flows to the collector. If this current is Ic6,
From the equation (3), there is a relation of kT / q * ln (Ic7 / Ic8) + (Ic7 + Ic6) * R9-Ic8 * R10 = 0 (5). As a result, the voltage drop in the resistor 9 increases by the amount of increase in Ic6 and the voltage of the resistor 9 increases, so that the current Ic8 flowing through the resistor 10 increases due to the current mirror circuit operation.

【0028】以上のことから、出力電圧が通常電圧範囲
内にある場合には、電流Ic8は、通常のバイアス電流源
として微少な電流を供給しているが、出力電圧が通常電
圧範囲よりも低下して、正規の出力回路であるPNPト
ランジスタ4およびNPNトランジスタ5が動作しなく
なると、上記の動作により、電流Ic8が大きいバイアス
電流源となり、A級動作が可能となる。
From the above, when the output voltage is within the normal voltage range, the current Ic8 supplies a minute current as a normal bias current source, but the output voltage is lower than the normal voltage range. Then, when the PNP transistor 4 and the NPN transistor 5, which are the normal output circuits, do not operate, the above operation makes the current Ic8 a large bias current source, and the class A operation becomes possible.

【0029】このように本実施例2では、出力電圧が通
常電圧範囲より低下して正規出力回路が作動しなくなっ
た場合には、出力端子200から電流を引き込む回路構
成としたことにより、従来の演算増幅器出力回路の電圧
動作範囲より低い電圧でも動作を行うことができる演算
増幅器出力回路を得ることができる。
As described above, according to the second embodiment, when the output voltage falls below the normal voltage range and the normal output circuit does not operate, the circuit configuration is such that the current is drawn from the output terminal 200. It is possible to obtain an operational amplifier output circuit that can operate even at a voltage lower than the voltage operation range of the operational amplifier output circuit.

【0030】実施例3.図8は本発明の第3の実施例に
よる演算増幅器出力回路の主要部を示すレイアウト図で
ある。図において5はNPNトランジスタで、コレクタ
領域503,コレクタコンタクト504,ベース用配線
505,ベースコンタクト506,ベース領域507,
エミッタ領域508,エミッタコンタクト509,エミ
ッタ配線510を有している。4はPNPトランジスタ
で、ベース領域512,ベースコンタクト513,コレ
クタ領域514,エミッタ領域515,エミッタコンタ
クト516,コレクタコンタクト517,コレクタ配線
518,エミッタ配線519を有している。6はPNP
トランジスタで、ベース領域521,ベースコンタクト
522,コレクタ領域524,エミッタ領域525,エ
ミッタコンタクト526,コレクタコンタクト527,
コレクタ配線528,エミッタ配線529を有してい
る。501は分離領域、523はNPNトランジスタ5
のコレクタとPNPトランジスタ4及び6のベース配
線,530は共通エピタキシャル領域である。
Example 3. FIG. 8 is a layout diagram showing a main part of an operational amplifier output circuit according to the third embodiment of the present invention. In the figure, 5 is an NPN transistor, which includes a collector region 503, a collector contact 504, a base wiring 505, a base contact 506, a base region 507,
It has an emitter region 508, an emitter contact 509, and an emitter wiring 510. A PNP transistor 4 has a base region 512, a base contact 513, a collector region 514, an emitter region 515, an emitter contact 516, a collector contact 517, a collector wiring 518, and an emitter wiring 519. 6 is PNP
In the transistor, base region 521, base contact 522, collector region 524, emitter region 525, emitter contact 526, collector contact 527,
It has a collector wiring 528 and an emitter wiring 529. 501 is an isolation region, 523 is an NPN transistor 5
, The base wiring of PNP transistors 4 and 6, and 530 are common epitaxial regions.

【0031】図7は上記実施例2における演算増幅器出
力回路の主要部を示すレイアウト図である。図におい
て、図8と同一符号は、同一又は相当する部分を示して
おり、502はNPNトランジスタ5のエピタキシャル
領域,511はPNPトランジスタ4のエピタキシャル
領域,520はPNPトランジスタ6のエピタキシャル
領域である。
FIG. 7 is a layout diagram showing a main part of the operational amplifier output circuit according to the second embodiment. In the figure, the same reference numerals as those in FIG. 8 indicate the same or corresponding portions, 502 is an epitaxial region of the NPN transistor 5, 511 is an epitaxial region of the PNP transistor 4, and 520 is an epitaxial region of the PNP transistor 6.

【0032】本実施例3は上記実施例2におけるPNP
トランジスタ4、NPNトランジスタ5、PNPトラン
ジスタ6を同一エピタキシャル島(領域)530上に形
成したものである。
The third embodiment is the PNP in the second embodiment.
The transistor 4, the NPN transistor 5, and the PNP transistor 6 are formed on the same epitaxial island (region) 530.

【0033】本実施例3においては、図7,図8を比較
すると明らかなように、上記実施例2におけるPNPト
ランジスタ4,NPNトランジスタ5,PNPトランジ
スタ6を、同一エピタキシャル島(領域)上に形成する
ことにより、大幅なレイアウト面積の削減を行うことが
できる。
In the third embodiment, as is clear from comparing FIGS. 7 and 8, the PNP transistor 4, the NPN transistor 5, and the PNP transistor 6 in the second embodiment are formed on the same epitaxial island (region). By doing so, the layout area can be significantly reduced.

【0034】実施例4.図5は本発明の第4の実施例に
よる演算増幅器出力回路を示す回路図である。図におい
て、1,4,13及び14はPNPトランジスタ、2は
マルチコレクタ出力タイプのPNPトランジスタ、3,
5,11及び12はNPNトランジスタ、50は定電流
源、100は電源、200は出力端子、300は接地、
400は入力端子を示す。
Example 4. FIG. 5 is a circuit diagram showing an operational amplifier output circuit according to the fourth embodiment of the present invention. In the figure, 1, 4, 13 and 14 are PNP transistors, 2 is a multi-collector output type PNP transistor, 3,
5, 11 and 12 are NPN transistors, 50 is a constant current source, 100 is a power supply, 200 is an output terminal, 300 is ground,
400 indicates an input terminal.

【0035】次に、動作について説明する。基本的な動
作は上記実施例1と同様であり、異なる点は、PNPト
ランジスタ2の第2のコレクタ63からの電流が、その
まま出力電流として供給されるのではなく、NPNトラ
ンジスタ11,12及びPNPトランジスタ13,14
により構成されるいわゆるカレントミラー回路を通し、
電流を増幅してから出力端子200に供給する点であ
る。
Next, the operation will be described. The basic operation is the same as that of the first embodiment, except that the current from the second collector 63 of the PNP transistor 2 is not supplied as it is as the output current, but the NPN transistors 11, 12 and PNP. Transistors 13 and 14
Through a so-called current mirror circuit composed of
The point is that the current is amplified and then supplied to the output terminal 200.

【0036】PNPトランジスタ2の第2のコレクタ端
子電流をI'c2 とすると、第2のコレクタ端子電流I'c
2 は、数1に示すように、NPNトランジスタ11と1
2で構成されるカレントミラー回路により、NPNトラ
ンジスタ11と12のエミッタ面積比倍され、電流Ic1
2 として、NPNトランジスタ12のコレクタに流れ
る。
Assuming that the second collector terminal current of the PNP transistor 2 is I'c2, the second collector terminal current I'c
2 is the NPN transistor 11 and 1 as shown in the equation 1.
The current mirror circuit composed of 2 multiplies the emitter area ratio of the NPN transistors 11 and 12 by the current Ic1.
2 flows to the collector of the NPN transistor 12.

【0037】[0037]

【数1】 [Equation 1]

【0038】さらに、NPNトランジスタ12のコレク
タ電流Ic12 は、PNPトランジスタ13と14とで電
流増幅される。
Further, the collector current Ic12 of the NPN transistor 12 is amplified by the PNP transistors 13 and 14.

【0039】[0039]

【数2】 [Equation 2]

【0040】ただし、数1,数2において、nはトラン
ジスタ11とトランジスタ12との面積比SE12 /SE1
1 、mはトランジスタ13とトランジスタ14との面積
比SE14 /SE13 である。このように、トランジスタ1
1〜14により、実施例1におけるPNPトランジスタ
2の第2のコレクタ電流I'c2 をm・n倍の電流に増幅
することによって、出力電圧Vout が Vout >Vcc−Vbe3 −Vce2 の範囲である場合の出力負荷駆動電流の増幅を可能とす
ることができる。なお、出力電圧Vout の範囲が上記範
囲以外である場合は、本発明の第1の実施例と同様の動
作となる。
However, in the equations 1 and 2, n is the area ratio SE12 / SE1 between the transistor 11 and the transistor 12.
1 and m are the area ratios SE14 / SE13 of the transistors 13 and 14. Thus, the transistor 1
1 to 14, by amplifying the second collector current I′c2 of the PNP transistor 2 in the first embodiment to a current m × n times, the output voltage Vout is in the range of Vout> Vcc−Vbe3−Vce2. The output load drive current can be amplified. If the range of the output voltage Vout is outside the above range, the operation is the same as that of the first embodiment of the present invention.

【0041】また、PNPトランジスタ2の第2のコレ
クタ電流が流れない場合は、以上のことから、I'c2 =
0で、Ic14 =0となり、トランジスタ14からは出力
端子200に電流が供給されない状態となる。
When the second collector current of the PNP transistor 2 does not flow, I'c2 =
At 0, Ic14 = 0, so that no current is supplied from the transistor 14 to the output terminal 200.

【0042】このような本実施例4の演算増幅器出力回
路では、2端子コレクタ出力構成としたトランジスタ2
を備え、該トランジスタ2の第2のコレクタ63に電流
増幅手段であるカレントミラー回路を接続したことによ
り、出力電流の増幅が可能な演算増幅器出力回路を得る
ことができるものである。
In the operational amplifier output circuit according to the fourth embodiment, the transistor 2 having a two-terminal collector output configuration is used.
By connecting a current mirror circuit which is a current amplification means to the second collector 63 of the transistor 2, an operational amplifier output circuit capable of amplifying the output current can be obtained.

【0043】実施例5.図6は、本発明の第5の実施例
による演算増幅器出力回路を示す回路図である。図にお
いて、1, 4,19および20はPNPトランジスタ、
2はマルチコレクタ出力タイプのPNPトランジスタ、
3,5,15,16,17および18はNPNトランジ
スタ、21は抵抗、50,52および53は定電流源、
100は電源、200は出力端子、300は接地、40
0は入力端子を示す。
Example 5. FIG. 6 is a circuit diagram showing an operational amplifier output circuit according to the fifth embodiment of the present invention. In the figure, 1, 4, 19 and 20 are PNP transistors,
2 is a multi-collector output type PNP transistor,
3, 5, 15, 16, 17 and 18 are NPN transistors, 21 is a resistor, 50, 52 and 53 are constant current sources,
100 is a power supply, 200 is an output terminal, 300 is a ground, 40
0 indicates an input terminal.

【0044】次に、動作について説明する。本実施例5
の基本的な動作は上記実施例1のそれと同じであるが、
異なる点としては、PNPトランジスタ2の第2のコレ
クタ63から電流をそのまま出力電流として供給するの
ではなく、まず抵抗21を通してPNPトランジスタ1
5のベース電流とすることで、PNPトランジスタ2の
第1のコレクタ62が飽和した時にNPNトランジスタ
15を導通状態(ON状態)とし、非飽和時に非導通状
態(OFF状態)とする。次に、NPNトランジスタ1
5のこのON/OFF信号を、定電流源52とNPNト
ランジスタ16とで反転し、定電流源53とNPNトラ
ンジスタ17,18からなるカレントミラー回路、及び
これにさらにPNPトランジスタ19,20からなるカ
レントミラー回路を加えて構成した出力電流供給源60
0をON/OFFさせる。このように、PNPトランジ
スタ2の第1のコレクタ62が飽和し、NPNトランジ
スタ3が出力200に電流を供給できなくなった場合、
本実施例5においては、第2のコレクタ63からの電流
をそのまま出力電流として供給せずに、上記出力電流供
給源600を介してPNPトランジスタ20から出力2
00に定電流を供給することで、いわゆるA級動作を可
能とし、また、PNPトランジスタ2が非飽和の時に
は、該定電流のPNPトランジスタ20を通しての供給
をカットし、通常のAB級動作をさせることができるも
のである。
Next, the operation will be described. Example 5
Is the same as that of the first embodiment,
The difference is that the current is not directly supplied from the second collector 63 of the PNP transistor 2 as an output current, but the PNP transistor 1 is first passed through the resistor 21.
The base current of 5 makes the NPN transistor 15 conductive (ON state) when the first collector 62 of the PNP transistor 2 is saturated, and makes it non-conductive (OFF state) when it is not saturated. Next, the NPN transistor 1
This ON / OFF signal of 5 is inverted by the constant current source 52 and the NPN transistor 16, and the current mirror circuit composed of the constant current source 53 and the NPN transistors 17 and 18, and the current composed of the PNP transistors 19 and 20. Output current supply source 60 configured by adding a mirror circuit
Turn 0 ON / OFF. In this way, when the first collector 62 of the PNP transistor 2 is saturated and the NPN transistor 3 cannot supply current to the output 200,
In the fifth embodiment, the current from the second collector 63 is not directly supplied as the output current, but the output 2 is output from the PNP transistor 20 via the output current supply source 600.
By supplying a constant current to 00, a so-called class A operation is enabled, and when the PNP transistor 2 is not saturated, the supply of the constant current through the PNP transistor 20 is cut off to perform a normal class AB operation. Is something that can be done.

【0045】[0045]

【発明の効果】以上のように、この発明によれば、2端
子コレクタ出力構成としたトランジスタを設け、第1の
コレクタが飽和した際に、第2のコレクタから電流が出
力端子へ流れる構成としたことにより、従来の演算増幅
器出力回路の構成を大幅に変更することなく、一部の回
路追加やレイアウトの変更をおこなうのみで、従来の演
算増幅器出力回路の電圧動作範囲を越えた電圧に対して
も動作が可能な演算増幅器出力回路が得られる効果があ
る。
As described above, according to the present invention, a transistor having a two-terminal collector output configuration is provided, and when the first collector is saturated, a current flows from the second collector to the output terminal. As a result, the voltage exceeding the voltage operating range of the conventional operational amplifier output circuit can be achieved by only adding some circuits or changing the layout without significantly changing the configuration of the conventional operational amplifier output circuit. However, there is an effect that an operational amplifier output circuit capable of operating can be obtained.

【0046】また、この発明によれば、出力端子から電
流を引き込むことが可能な回路構成としたことにより、
従来の演算増幅器出力回路の構成を大幅に変更すること
なく、一部の回路追加やレイアウトの変更をおこなうの
みで、出力電圧が通常電圧範囲よりも低下して正規の出
力回路が作動しなくなった場合においても、A級動作を
可能とできる効果がある。
Further, according to the present invention, by adopting the circuit configuration capable of drawing the current from the output terminal,
The output voltage dropped below the normal voltage range and the normal output circuit stopped working, only by adding some circuits or changing the layout without significantly changing the configuration of the conventional operational amplifier output circuit. Even in the case, there is an effect that the class A operation can be performed.

【0047】また、この発明によれば、請求項2の演算
増幅器出力回路において、第4のPNPトランジスタ,
第5のNPNトランジスタ,第6のPNPトランジスタ
を同一エピタキシャル島上に形成したことにより、レイ
アウト面積の削減を行うことが可能となる。
According to the invention, in the operational amplifier output circuit according to claim 2, the fourth PNP transistor,
By forming the fifth NPN transistor and the sixth PNP transistor on the same epitaxial island, it is possible to reduce the layout area.

【0048】また、この発明によれば、請求項1の演算
増幅器出力回路において、2端子コレクタ出力構成とし
た第2のPNPトランジスタの第2のコレクタに電流増
幅手段を接続したことにより、従来の演算増幅器出力回
路の構成を大幅に変更することなく、一部の回路追加や
レイアウトの変更をおこなうのみで、出力負荷駆動電流
の増幅が可能な演算増幅器出力回路を得られる効果があ
る。
According to the present invention, in the operational amplifier output circuit according to the first aspect, the current amplifying means is connected to the second collector of the second PNP transistor having the two-terminal collector output configuration. There is an effect that an operational amplifier output circuit capable of amplifying an output load drive current can be obtained by only adding some circuits or changing the layout without significantly changing the configuration of the operational amplifier output circuit.

【0049】また、この発明によれば、請求項1の演算
増幅器出力回路において、第2のPNPトランジスタの
第2のコレクタの電流を検出する第1の電流検出手段
と、出力端子に電流を供給する第3の電流供給手段とを
さらに備え、第1の電流検出手段で第3の電流供給手段
をスイッチングするようにしたので、従来の演算増幅器
出力回路の構成を大幅に変更することなく、一部の回路
追加やレイアウトの変更をおこなうのみで、必要に応じ
て出力への定電流の供給を行ってA級動作を可能とし、
また、定電流の供給をカットして通常のAB級動作をさ
せることができる演算増幅器出力回路が得られる効果が
ある。
According to the present invention, in the operational amplifier output circuit according to the first aspect, the first current detecting means for detecting the current of the second collector of the second PNP transistor and the current are supplied to the output terminal. The third current supply means is further provided, and the third current supply means is switched by the first current detection means, so that the configuration of the conventional operational amplifier output circuit is not significantly changed, and Only by adding the circuit of the part and changing the layout, a constant current is supplied to the output as needed to enable class A operation,
Further, there is an effect that an operational amplifier output circuit capable of cutting the supply of the constant current and performing a normal class AB operation can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1の実施例による演算増幅器出力
回路を示す回路図である。
FIG. 1 is a circuit diagram showing an operational amplifier output circuit according to a first embodiment of the present invention.

【図2】この発明の第1の実施例に示す2端子コレクタ
構成のPNPトランジスタを示す平面図(図2(a)),お
よびレイアウト図(図2(b))である。
FIG. 2 is a plan view (FIG. 2 (a)) and a layout view (FIG. 2 (b)) showing a PNP transistor having a two-terminal collector configuration according to the first embodiment of the present invention.

【図3】従来の演算増幅器出力回路を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a conventional operational amplifier output circuit.

【図4】この発明の第2の実施例による演算増幅器出力
回路を示す回路図である。
FIG. 4 is a circuit diagram showing an operational amplifier output circuit according to a second embodiment of the present invention.

【図5】この発明の第4の実施例による演算増幅器出力
回路を示す回路図である。
FIG. 5 is a circuit diagram showing an operational amplifier output circuit according to a fourth embodiment of the present invention.

【図6】この発明の第5の実施例による演算増幅器出力
回路を示す回路図である。
FIG. 6 is a circuit diagram showing an operational amplifier output circuit according to a fifth embodiment of the present invention.

【図7】この発明の第2の実施例による演算増幅器出力
回路のPNPトランジスタ4,NPNトランジスタ5,
NPNトランジスタ6を示すレイアウト図である。
FIG. 7 is a PNP transistor 4, an NPN transistor 5, of an operational amplifier output circuit according to a second embodiment of the present invention.
6 is a layout diagram showing an NPN transistor 6. FIG.

【図8】この発明の第3の実施例による演算増幅器出力
回路のPNPトランジスタ4,NPNトランジスタ5,
NPNトランジスタ6を示すレイアウト図である。
FIG. 8 is a PNP transistor 4, an NPN transistor 5, of an operational amplifier output circuit according to a third embodiment of the present invention.
6 is a layout diagram showing an NPN transistor 6. FIG.

【符号の説明】[Explanation of symbols]

1 PNPトランジスタ 2 2端子コレクタ構成のPNPトランジスタ 3 NPNトランジスタ 4 PNPトランジスタ 5 NPNトランジスタ 6 PNPトランジスタ 7 NPNトランジスタ 8 NPNトランジスタ 9,10 抵抗 11,12 NPNトランジスタ 13,14 PNPトランジスタ 15〜18 NPNトランジスタ 19,20 PNPトランジスタ 21 抵抗 22 PNPトランジスタ 50〜53 定電流源 60 エピタキシャル層 61 P型拡散領域(エミッタ) 62 第1のコレクタであるP型拡散領域 63 第2のコレクタであるP型拡散領域 64 N型拡散領域(ベース) 65〜68 コンタクト領域 69〜72 金属配線領域 100 電源端子 200 出力端子 300 接地端子 400 入力端子 501 分離領域 502 NPNトランジスタ5のエピタキシャル領
域 503 NPNトランジスタ5のコレクタ領域 504 NPNトランジスタ5のコレクタコンタク
ト 505 NPNトランジスタ5のベース用配線 506 NPNトランジスタ5のベースコンタクト 507 NPNトランジスタ5のベース領域 508 NPNトランジスタ5のエミッタ領域 509 NPNトランジスタ5のエミッタコンタク
ト 510 NPNトランジスタ5のエミッタ配線 511 PNPトランジスタ4のエピタキシャル領
域 512 PNPトランジスタ4のベース領域 513 PNPトランジスタ4のベースコンタクト 514 PNPトランジスタ4のコレクタ領域 515 PNPトランジスタ4のエミッタ領域 516 PNPトランジスタ4のエミッタコンタク
ト 517 PNPトランジスタ4のコレクタコンタク
ト 518 PNPトランジスタ4のコレクタ配線 519 PNPトランジスタ4のエミッタ配線 520 PNPトランジスタ6のエピタキシャル領
域 521 PNPトランジスタ6のベース領域 522 PNPトランジスタ6のベースコンタクト 523 NPNトランジスタ5のコレクタとPNP
トランジスタ4,6のベース配線 524 PNPトランジスタ6のコレクタ領域 525 PNPトランジスタ6のエミッタ領域 526 PNPトランジスタ6のエミッタコンタク
ト 527 PNPトランジスタ6のコレクタコンタク
ト 528 PNPトランジスタ6のコレクタ配線 529 PNPトランジスタ6のエミッタ配線 530 共通エピタキシャル領域
DESCRIPTION OF SYMBOLS 1 PNP transistor 2 PNP transistor of 2 terminal collector structure 3 NPN transistor 4 PNP transistor 5 NPN transistor 6 PNP transistor 7 NPN transistor 8 NPN transistor 9,10 resistor 11,12 NPN transistor 13,14 PNP transistor 15-18 NPN transistor 19, 20 PNP transistor 21 resistor 22 PNP transistor 50 to 53 constant current source 60 epitaxial layer 61 P type diffusion region (emitter) 62 P type diffusion region as the first collector 63 P type diffusion region as the second collector 64 N type Diffusion area (base) 65-68 Contact area 69-72 Metal wiring area 100 Power supply terminal 200 Output terminal 300 Ground terminal 400 Input terminal 501 Separation area 502 NPN transistor Epitaxial region of transistor 503 collector region of NPN transistor 5 504 collector contact of NPN transistor 5 505 wiring for base of NPN transistor 5 506 base contact of NPN transistor 507 base region of NPN transistor 5 508 emitter region of NPN transistor 5 509 NPN Emitter contact of transistor 5 510 NPN transistor 5 emitter wiring 511 PNP transistor 4 epitaxial region 512 PNP transistor 4 base region 513 PNP transistor 4 base contact 514 PNP transistor 4 collector region 515 PNP transistor 4 emitter region 516 PNP transistor 4 emitter contact 517 PNP transistor 4 Collector contact 518 of the base contact 523 NPN transistor 5 of the base region 522 PNP transistor 6 of the epitaxial region 521 PNP transistor 6 of the emitter wiring 520 PNP transistor 6 of the collector wiring 519 PNP transistor 4 of the PNP transistor 4 collector and PNP
Base wiring of transistors 4 and 6 524 PNP transistor 6 collector area 525 PNP transistor 6 emitter area 526 PNP transistor 6 emitter contact 527 PNP transistor 6 collector contact 528 PNP transistor 6 collector wiring 529 PNP transistor 6 emitter wiring 530 Common epitaxial region

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年8月17日[Submission date] August 17, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項2[Name of item to be corrected] Claim 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を電流増幅し、出力する演算増
幅器出力回路において、 その一方の端子を第2の電位に接続した第1の電流供給
手段と、 そのエミッタ端子を第1の電位に,そのコレクタ端子と
ベース端子を上記第1の電流供給手段の他方の端子に接
続した第1のPNPトランジスタと、 第1のコレクタと,その外側に該第1のコレクタを囲む
ように配置した第2のコレクタを有する2端子コレクタ
出力構成を有し,その第2のコレクタを上記出力端子
に、そのベース端子を上記第1のPNPトランジスタの
ベース端子に、そのエミッタ端子を上記第1の電位に接
続した第2のPNPトランジスタと、 そのコレクタ端子を上記第1の電位に、そのベース端子
を上記第2のPNPトランジスタの第1のコレクタに、
そのエミッタ端子を上記出力端子に接続した第3のNP
Nトランジスタと、 そのベース端子を上記入力端子に、そのエミッタ端子を
上記第2の電位に、そのコレクタ端子を上記第3のNP
Nトランジスタのベース端子に接続した第5のNPNト
ランジスタと、 そのエミッタ端子を上記出力端子に、そのベース端子を
上記第5のNPNトランジスタのコレクタ端子に、その
コレクタ端子を上記第2の電位に接続した第4のPNP
トランジスタとを備えたことを特徴とする演算増幅器出
力回路。
1. An operational amplifier output circuit for current-amplifying and outputting an input signal, wherein a first current supply means having one terminal connected to a second potential, and an emitter terminal thereof set to a first potential, A first PNP transistor having its collector terminal and base terminal connected to the other terminal of the first current supply means, a first collector, and a second PNP transistor arranged outside the first PNP transistor so as to surround the first collector. A two-terminal collector output configuration having a collector of, the second collector of which is connected to the output terminal, the base terminal of which is connected to the base terminal of the first PNP transistor, and the emitter terminal of which is connected to the first potential. The second PNP transistor described above, its collector terminal at the first potential, and its base terminal at the first collector of the second PNP transistor,
A third NP having its emitter terminal connected to the output terminal
An N-transistor, a base terminal of which is the input terminal, an emitter terminal of which is the second potential, and a collector terminal of which is the third NP.
A fifth NPN transistor connected to the base terminal of the N transistor, its emitter terminal connected to the output terminal, its base terminal connected to the collector terminal of the fifth NPN transistor, and its collector terminal connected to the second potential. 4th PNP
An operational amplifier output circuit comprising a transistor.
【請求項2】 入力信号を電流増幅し、出力する演算増
幅器出力回路において、 一方の端子を第2の電位に接続した第1の電流供給手段
と、 そのエミッタ端子を第1の電位に、そのコレクタ端子と
ベース端子を上記第1の電流供給手段の他方の端子に接
続した第1のPNPトランジスタと、 そのベース端子を上記第1のPNPトランジスタのベー
ス端子に、そのエミッタ端子を上記第1の電位に接続し
た第2のPNPトランジスタと、 そのコレクタ端子を上記第1の電位に、そのベース端子
を上記第2のPNPトランジスタの第1のコレクタ端子
に、そのエミッタ端子を上記出力端子に接続した第3の
NPNトランジスタと、 そのベース端子を上記入力端子に、そのエミッタ端子を
上記第2の電位に、そのコレクタ端子を上記第3のNP
Nトランジスタのベース端子に接続した第5のNPNト
ランジスタと、 そのエミッタ端子を上記出力端子に、そのベース端子を
上記第5のNPNトランジスタのコレクタ端子に、その
コレクタ端子を上記第2の電位に接続した第4のPNP
トランジスタと、 そのエミッタ端子を上記第5のPNPトランジスタのベ
ース端子に、そのベース端子を上記第5のNPNトラン
ジスタのコレクタに接続した第6のPNPトランジスタ
と、 その一方の端子を上記第6のPNPトランジスタのコレ
クタ端子に、その他方の端子を第2の電位に接続した第
1の抵抗と、 そのエミッタ端子を上記第6のPNPトランジスタのコ
レクタ端子に、そのベース端子とコレクタ端子をそれぞ
れ互いに接続した第7のNPNトランジスタと、 該第7のNPNトランジスタのコレクタ端子と第1の電
位との間に接続された第2の電流供給手段と、 そのベース端子を上記第7のNPNトランジスタのベー
ス端子に、そのコレクタ端子を出力端子に接続した第8
のNPNトランジスタと、 その一方の端子を上記第8のNPNトランジスタのエミ
ッタ端子に、その他方の端子を第2の電位に接続した第
2の抵抗とを備えたことを特徴とする演算増幅器出力回
路。
2. An operational amplifier output circuit for current-amplifying an input signal and outputting the amplified current, the first current supply means having one terminal connected to a second potential, and the emitter terminal thereof set to a first potential. A first PNP transistor having a collector terminal and a base terminal connected to the other terminal of the first current supply means, a base terminal of which is the base terminal of the first PNP transistor, and an emitter terminal of which is the first PNP transistor. A second PNP transistor connected to a potential and its collector terminal connected to the first potential, its base terminal connected to the first collector terminal of the second PNP transistor, and its emitter terminal connected to the output terminal. A third NPN transistor having its base terminal at the input terminal, its emitter terminal at the second potential, and its collector terminal at the third NP;
A fifth NPN transistor connected to the base terminal of the N transistor, its emitter terminal connected to the output terminal, its base terminal connected to the collector terminal of the fifth NPN transistor, and its collector terminal connected to the second potential. 4th PNP
A transistor, a sixth PNP transistor whose emitter terminal is connected to the base terminal of the fifth PNP transistor, whose base terminal is connected to the collector of the fifth NPN transistor, and one terminal of which is the sixth PNP transistor. A first resistor having the collector terminal of the transistor connected to the second potential of the other terminal, an emitter terminal thereof connected to the collector terminal of the sixth PNP transistor, and a base terminal and a collector terminal thereof connected to each other, respectively. A seventh NPN transistor, a second current supply means connected between the collector terminal of the seventh NPN transistor and the first potential, and its base terminal as the base terminal of the seventh NPN transistor. 8th with its collector terminal connected to the output terminal
Operational amplifier output circuit, comprising: .
【請求項3】 請求項2記載の演算増幅器出力回路にお
いて、 上記第4のPNPトランジスタ,第5のNPNトランジ
スタ,第6のPNPトランジスタ,及び第1の抵抗を、
同一のエピタキシャル島上に形成したことを特徴とする
演算増幅器出力回路。
3. The operational amplifier output circuit according to claim 2, wherein the fourth PNP transistor, the fifth NPN transistor, the sixth PNP transistor, and the first resistor are:
An operational amplifier output circuit, which is formed on the same epitaxial island.
【請求項4】 請求項1記載の演算増幅器出力回路にお
いて、 上記第2のPNPトランジスタの第2のコレクタと出力
端子との間に、電流増幅手段を備えたことを特徴とする
演算増幅器出力回路。
4. The operational amplifier output circuit according to claim 1, further comprising a current amplifying means between the second collector and the output terminal of the second PNP transistor. .
【請求項5】 請求項1記載の演算増幅器出力回路にお
いて、 上記第2のPNPトランジスタの第2のコレクタは、上
記出力端子に接続されておらず、 第2のPNPトランジスタの第2のコレクタに接続さ
れ、該第2のコレクタ電流を検出する第1の電流検出手
段と、 該第1の電流検出手段と接続され、出力端子へ電流を供
給する第3の電流供給手段とを、さらに備え、 上記第1の電流検出手段からの信号により第3の電流供
給手段の出力電流をスイッチングすることを特徴とする
演算増幅器出力回路。
5. The operational amplifier output circuit according to claim 1, wherein the second collector of the second PNP transistor is not connected to the output terminal, and is connected to the second collector of the second PNP transistor. Further comprising first current detection means connected to detect the second collector current, and third current supply means connected to the first current detection means to supply current to the output terminal, An operational amplifier output circuit, wherein the output current of the third current supply means is switched by a signal from the first current detection means.
JP4886793A 1993-03-10 1993-03-10 Operational amplifier output circuit Pending JPH06268454A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4886793A JPH06268454A (en) 1993-03-10 1993-03-10 Operational amplifier output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4886793A JPH06268454A (en) 1993-03-10 1993-03-10 Operational amplifier output circuit

Publications (1)

Publication Number Publication Date
JPH06268454A true JPH06268454A (en) 1994-09-22

Family

ID=12815243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4886793A Pending JPH06268454A (en) 1993-03-10 1993-03-10 Operational amplifier output circuit

Country Status (1)

Country Link
JP (1) JPH06268454A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124284A (en) * 2005-10-28 2007-05-17 Denso Corp Output circuit and constant current source circuit used therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007124284A (en) * 2005-10-28 2007-05-17 Denso Corp Output circuit and constant current source circuit used therefor
JP4508081B2 (en) * 2005-10-28 2010-07-21 株式会社デンソー Output circuit and constant current source circuit used therefor

Similar Documents

Publication Publication Date Title
EP0067447A2 (en) Current mirror circuit
US4059808A (en) Differential amplifier
JP2005101734A (en) High output amplifier circuit
JPS6211529B2 (en)
US4163908A (en) Bias circuit for complementary transistors
EP0790703B1 (en) Quiescent current control for the output stage of an amplifier
US4607172A (en) Bipolar strobed transistor latch for a high gain comparator
JPH06268454A (en) Operational amplifier output circuit
KR20020053031A (en) Overvoltage protection
US4994694A (en) Complementary composite PNP transistor
JP2805198B2 (en) Power supply circuit and semiconductor integrated circuit device for the power supply circuit
JPH05218799A (en) Impedance multiplier
US5091689A (en) Constant current circuit and integrated circuit having said circuit
EP0110720B1 (en) Current mirror circuit
US6339319B1 (en) Cascoded current mirror circuit
US5124575A (en) Circuit array for setting the operating point of a transistor
JPH0418459B2 (en)
JP2776318B2 (en) Operational amplifier circuit
KR900008754B1 (en) Differential amplifier
US5278516A (en) Buffer circuit
JP3349334B2 (en) Differential amplifier
JP3309629B2 (en) Push-pull output circuit
JP2722762B2 (en) Differential amplifier
JPH0212049B2 (en)
JPS596081B2 (en) power amplifier