JPH06252769A - Interpolation noise shaping quantizer and oversampling d/a converter circuit - Google Patents
Interpolation noise shaping quantizer and oversampling d/a converter circuitInfo
- Publication number
- JPH06252769A JPH06252769A JP4014093A JP4014093A JPH06252769A JP H06252769 A JPH06252769 A JP H06252769A JP 4014093 A JP4014093 A JP 4014093A JP 4014093 A JP4014093 A JP 4014093A JP H06252769 A JPH06252769 A JP H06252769A
- Authority
- JP
- Japan
- Prior art keywords
- output
- adder
- input
- latch
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、補間型ノイズシェーピ
ング量子化器と、それを備えたオーバーサンプリングＤ
−Ａ変換回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interpolation type noise shaping quantizer and an oversampling D having the same.
The present invention relates to a -A conversion circuit.
【０００２】[0002]
【従来の技術】周知のように、デジタルデータをアナロ
グデータに変換する手段として、オーバーサンプリング
Ｄ−Ａ変換回路が知られている。例えば、「ラジオ技
術」（１９８９年 ７月号 ３９ｐ〜 ）などに記載さ
れているように、オーバーサンプリングＤ−Ａ変換回路
は、入力デジタルデータのサンプリングレートを、デジ
タルフィルタと補間フィルタとを用いて折り返し雑音を
抑制しながら、オーバーサンプリングするためのサンプ
リングレートまで高め、そのオーバーサンプリングされ
た信号を１ビットあるいは低分解能のビットの量子化器
に入力し、この量子化器から出力されたデジタルデータ
を低次のアナログローパスフィルタでアナログデータに
変換するものである。2. Description of the Related Art As is well known, an oversampling DA conversion circuit is known as a means for converting digital data into analog data. For example, as described in "Radio Technology" (July 1989, 39p-), an oversampling DA conversion circuit uses a sampling rate of input digital data by using a digital filter and an interpolation filter. While suppressing aliasing noise, increase the sampling rate for oversampling, input the oversampled signal to a 1-bit or low-resolution bit quantizer, and output the digital data output from this quantizer. It is converted into analog data by a low-order analog low-pass filter.
【０００３】このＤ−Ａ変換の原理について図６を用い
て説明する。なお図６において、縦軸はスペクトル強
度、横軸は周波数、ｆOSはオーバーサンプリング周波数
である。図６の（ａ）に示すように、デジタル入力信号
すなわち原信号のサンプリング周波数をｆs とすると、
原信号の周波数スペクトルはｆs ／２で折り返されて高
調波を生じている。先ずこの原信号に０挿入を行ない、
原信号のサンプリングレートを若干高くする。０挿入と
は、原信号のサンプリングレートを高めるに際して、本
来原信号になかった次系列に０データを挿入してサンプ
リングレートを高める方法である。この方法で例えばサ
ンプリングレートを３倍に高め、その後、高次のバンド
パスフィルタに原信号を通したとすると、その信号のス
ペクトルは図６の（ａ）のように、デジタルフィルタに
よって原信号の高調波が取り除かれたスペクトルにな
る。しかしこの段階では、ｆs ，２ｆs の付近に生じる
高調波は取り除けるものの、３ｆs の付近に生じる高調
波は、高次のデジタルバンドパスフィルタの特性もｆs
×３／２で折り返すために取り除けない。そこでこの信
号を、原信号のサンプリングレートよりも数十から数百
倍高いオーバーサンプリングレートの補間フィルタを通
すことにより、原信号の高調波を完全に抑制し、量子化
器に入力できるようにする。補間フィルタの特性として
は、通常、入力信号の線形補間を行うフィルタが用いら
れる。図６の（ｂ）に示すように、線形補間フィルタの
周波数特性は３ｆs に零点を持つ。従って３ｆs 付近に
ある原信号の高調波は取り除かれる。このように、高調
波を取り除いた信号を量子化器に入力すると、量子化器
の出力のスペクトルは、図６の（ｃ）に示すように、量
子化雑音が原信号に付加された形になる。そこでこの量
子化雑音を、図６の（ｄ）に示すように、アナログロー
パスフィルタを通すことにより取り除き、アナログ出力
信号すなわちアナログ化された原信号を得ることができ
る。The principle of this DA conversion will be described with reference to FIG. In FIG. 6, the vertical axis represents the spectrum intensity, the horizontal axis represents the frequency, and f OS represents the oversampling frequency. As shown in FIG. 6A, when the sampling frequency of the digital input signal, that is, the original signal is f s ,
The frequency spectrum of the original signal is folded back at f s / 2 to generate harmonics. First, insert 0 into this original signal,
Increase the sampling rate of the original signal slightly. The 0 insertion is a method of increasing the sampling rate of the original signal by inserting 0 data into the next series which originally did not exist in the original signal. If, for example, the sampling rate is tripled by this method and then the original signal is passed through a high-order bandpass filter, the spectrum of the signal is as shown in (a) of FIG. It becomes a spectrum with harmonics removed. However at this stage, f s, although harmonics Torinozokeru occurring near the 2f s, 3f harmonics occurring in the vicinity of the s are characteristic of higher order digital bandpass filter also f s
It cannot be removed because it folds back at × 3/2. Therefore, this signal is passed through an interpolation filter with an oversampling rate that is several tens to several hundred times higher than the sampling rate of the original signal, so that harmonics of the original signal are completely suppressed and can be input to the quantizer. . As a characteristic of the interpolation filter, a filter that linearly interpolates an input signal is usually used. As shown in FIG. 6B, the frequency characteristic of the linear interpolation filter has a zero point at 3f s . Therefore, the harmonics of the original signal in the vicinity of 3f s are removed. In this way, when the signal from which the harmonics have been removed is input to the quantizer, the spectrum of the output of the quantizer becomes a form in which quantization noise is added to the original signal, as shown in (c) of FIG. Become. Therefore, this quantization noise can be removed by passing it through an analog low-pass filter, as shown in FIG. 6 (d), to obtain an analog output signal, that is, an analogized original signal.
【０００４】このような従来のオーバーサンプリングＤ
−Ａ変換回路は、回路の一部にデルタ−シグマ型量子化
器を用いて実現されることが多かった。このデルタ−シ
グマ型量子化器のうち、２次のデルタ−シグマ型量子化
器は、図７にように、加算器３１ａ〜３１ｉと、１クロ
ックの遅延回路３２ａ〜３２ｅと、量子化器３３ａ〜３
３ｄと、スイッチコントロール回路３４ａ〜３４ｄと、
アナログ加算器３５とを備えていた。Such conventional oversampling D
The -A conversion circuit is often realized by using a delta-sigma quantizer as a part of the circuit. Among the delta-sigma type quantizers, the second-order delta-sigma type quantizer has adders 31a to 31i, 1-clock delay circuits 32a to 32e, and a quantizer 33a as shown in FIG. ~ 3
3d, switch control circuits 34a to 34d,
And an analog adder 35.
【０００５】この従来の２次のデルタ−シグマ型量子化
器において、入力信号をＸ（ｚ）、各量子化器３３ａ〜
３３ｄにより付加される量子化雑音をＱ1 （ｚ）〜Ｑ4
（ｚ）とすると、図７のＡ点〜Ｄ点の出力は下記数１の
ようになる。In this conventional second-order delta-sigma quantizer, the input signal is X (z) and each quantizer 33a ...
The quantization noise added by 33d is Q 1 (z) to Q 4
Assuming that (z), the outputs from points A to D in FIG.
【０００６】[0006]
【数１】 [Equation 1]
【０００７】この各出力にアナログ加算器３５を用いて
それぞれに重み付けをして加算すると、下記数２のよう
になる。When these analog outputs are weighted and added to the respective outputs using the analog adder 35, the following expression 2 is obtained.
【０００８】[0008]
【数２】 [Equation 2]
【０００９】ここで、Ｑ1 （ｚ）＝２Ｑ2 （ｚ）＝４Ｑ
3 （ｚ）＝８Ｑ4 （ｚ）であるので、伝達関数は、規格
化すれば下記数３のようになる。Here, Q 1 (z) = 2Q 2 (z) = 4Q
Since 3 (z) = 8Q 4 (z), the transfer function becomes the following Expression 3 when standardized.
【００１０】[0010]
【数３】 [Equation 3]
【００１１】すなわち、２次のデルタ−シグマ量子化特
性を得ることができる。しかし、この場合、アナログ加
算器３５として、図８に示すように、複数のアナログス
イッチ３７と複数のキャパシタ３８とオペアンプ３９と
からなるスイッチトキャパシタ積分器を用いるため、キ
ャパシタ３８の容量の比がＤ−Ａ特性に影響してしま
う。さらに、２次のデルタ−シグマ型量子化器では、付
加される量子化雑音が（１−ｚ-1）2 になり、オーバー
サンプリング周波数の１／６で振幅特性が１となるた
め、量子化雑音のスペクトルがオーバーサンプリング周
波数の１／６の付近からかなり急峻に大きくなる。従っ
て、この量子化雑音を除去するため、低い遮断周波数を
もつ高次のローパスアナログフィルタを用いる必要があ
ることから、オーバーサンプリングＤ−Ａ変換回路をＬ
ＳＩなどに組み込む際に、上記のアナログ的要素が特性
を左右することになり、ＬＳＩ化に不利であるという問
題があった。That is, the second-order delta-sigma quantization characteristic can be obtained. However, in this case, as the analog adder 35, as shown in FIG. 8, a switched capacitor integrator including a plurality of analog switches 37, a plurality of capacitors 38, and an operational amplifier 39 is used, so that the capacitance ratio of the capacitors 38 is D. -A characteristic is affected. Furthermore, in the second-order delta-sigma quantizer, the added quantization noise is (1-z -1 ) 2 and the amplitude characteristic is 1 at 1/6 of the oversampling frequency, so the quantization is The noise spectrum increases considerably sharply from around 1/6 of the oversampling frequency. Therefore, in order to remove this quantization noise, it is necessary to use a high-order low-pass analog filter having a low cutoff frequency.
When incorporated into SI or the like, the above-mentioned analog elements influence the characteristics, and there is a problem that it is unfavorable for LSI implementation.
【００１２】そこで、例えば「日経エレクトロニクス」
（1988.8.8 no453 219p ）に記載されているように、デ
ルタ−シグマ型量子化器の代わりに補間型ノイズシェー
ピング量子化器を採用することが提案されている。この
従来の補間型ノイズシェーピング量子化器は、図９のよ
うに、第１の加算器４１と、第２の加算器４２と、第１
のラッチ４３と、第２のラッチ４４と、第３のラッチ４
５と、量子化器４６と、アナログ積分器４７とを備えて
いた。この補間型ノイズシェーピング量子化器は、デル
タ−シグマ型量子化器に比べて、量子化の際に付加され
る量子化雑音を初めから小さくできるという利点があ
り、その付加される量子化雑音の最小値は入力信号の最
大周波数で決定される。また、出力特性が信号の微分特
性になるため、出力信号を、図１０に示すような、複数
のアナログスイッチ４９と複数のキャパシタ５０とオペ
アンプ５１とからなるアナログ積分器に通さなければな
らないが、出力値は１ビットですむため、多値出力にな
るデルタ−シグマ量子化器のようにキャパシタの容量比
精度といったアナログ的要素でＳＮ特性を左右されない
という性質がある。Therefore, for example, "Nikkei Electronics"
(1988.8.8 no453 219p), it has been proposed to employ an interpolating noise shaping quantizer instead of a delta-sigma quantizer. This conventional interpolation type noise shaping quantizer has a first adder 41, a second adder 42, a first adder 42 and a first adder 42 as shown in FIG.
Latch 43, second latch 44, and third latch 4
5, the quantizer 46, and the analog integrator 47. This interpolation type noise shaping quantizer has an advantage that the quantization noise added at the time of quantization can be reduced from the beginning as compared with the delta-sigma type quantizer, and the added quantization noise The minimum value is determined by the maximum frequency of the input signal. Further, since the output characteristic is the differential characteristic of the signal, the output signal must be passed through an analog integrator including a plurality of analog switches 49, a plurality of capacitors 50 and an operational amplifier 51 as shown in FIG. Since the output value is only 1 bit, there is a property that the SN characteristic is not influenced by analog elements such as the capacitance ratio precision of the capacitor like the delta-sigma quantizer which becomes a multi-value output.
【００１３】従来このようなオーバーサンプリングＤ−
Ａ変換回路は、デジタル通信用の音声コーディング回路
に幅広く用いられており、その満たさなければならない
規格はＣＣＩＴＴ勧告Ｇ．７２１において詳しく決めら
れている。特に近年携帯通信用端末装置に用いられるよ
うになってきているため、できるだけ少ない消費電力で
オーバーサンプリングＤ−Ａ変換回路を動作させる必要
が生じており、オーバーサンプリングＤ−Ａ変換回路の
オーバーサンプリングレートを１００倍以下とすること
が、低消費電力化のために望まれている。Conventionally, such oversampling D-
The A conversion circuit is widely used in a voice coding circuit for digital communication, and the standard that must be satisfied is CCITT Recommendation G.264. 721 in detail. In particular, since it has come to be used in a terminal device for mobile communication in recent years, it is necessary to operate the oversampling D / A conversion circuit with the least power consumption, and the oversampling rate of the oversampling D / A conversion circuit is required. Is desired to be 100 times or less in order to reduce power consumption.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら上記従来
のアナログ回路構成の簡単な１次補間型ノイズシェーピ
ング量子化器を用いたオーバーサンプリングＤ−Ａ変換
回路では、オーバーサンプリングレートが低いため、Ｃ
ＣＩＴＴ勧告Ｇ．７２１の規格を充分に満たさないとう
問題があった。However, since the oversampling DA conversion circuit using the above-described simple linear interpolation type noise shaping quantizer of the conventional analog circuit configuration has a low oversampling rate, C
CITT Recommendation G. There is a problem that the standard of 721 is not sufficiently satisfied.
【００１５】本発明はかかる事情に鑑みて成されたもの
であり、ＳＮ対入力信号特性がアナログ回路の特性に依
存しないのでＬＳＩ化し易く、しかも特性の優れたオー
バーサンプリングＤ−Ａ変換回路と、それを実現する補
間型ノイズシェーピング量子化器とを提供することを目
的とする。The present invention has been made in view of such circumstances, and since the SN vs. input signal characteristic does not depend on the characteristic of the analog circuit, it can be easily integrated into an LSI, and an oversampling D / A conversion circuit having excellent characteristics is provided. It is an object of the present invention to provide an interpolation type noise shaping quantizer which realizes the above.
【００１６】[0016]
【課題を解決するための手段】請求項１の発明は、第１
の入力端にデジタルの入力信号が入力される第１の加算
器と、この第１の加算器の出力が第１の入力端に入力さ
れる第２の加算器と、前記第１の加算器の出力が入力さ
れる第１のラッチと、前記第２の加算器の出力が入力さ
れる量子化器と、この量子化器の出力が入力されるアナ
ログ積分器および第２のラッチと、前記第１のラッチの
出力が第１の入力端に入力され、前記第２のラッチの出
力の反転信号が第２の入力端に入力される第３の加算器
と、この第３の加算器の出力が入力される第１および第
２のデジタルフィルタと、前記第２のラッチの出力が第
１の入力端に入力される第４の加算器と、前記第４の加
算器の出力が入力される第３のラッチと、を備え、前記
第３のラッチの出力を前記第４の加算器の第２の入力端
に供給し、前記第４の加算器の出力の反転信号を前記第
１の加算器の第２の入力端に供給し、前記第１のデジタ
ルフィルタの出力を前記第１の加算器の第３の入力端に
供給し、前記第２のデジタルフィルタの出力を前記第２
の加算器の第２の入力端に供給し、前記アナログ積分器
の出力端から出力信号を取り出す構成としたことを特徴
としている。The invention according to claim 1 is the first
A first adder to which a digital input signal is input to an input terminal of the second adder, a second adder to which an output of the first adder is input to a first input terminal, and the first adder A first latch to which the output of the second adder is input, a quantizer to which the output of the second adder is input, an analog integrator and a second latch to which the output of the quantizer is input, An output of the first latch is input to the first input terminal, and an inverted signal of the output of the second latch is input to the second input terminal, and a third adder of the third adder. The first and second digital filters to which outputs are input, the fourth adder to which the output of the second latch is input to the first input terminal, and the output of the fourth adder are input. And a third latch for supplying the output of the third latch to the second input terminal of the fourth adder. The inverted signal of the output of the adder is supplied to the second input terminal of the first adder, and the output of the first digital filter is supplied to the third input terminal of the first adder, The output of the second digital filter is output to the second
Is added to the second input terminal of the adder and the output signal is taken out from the output terminal of the analog integrator.
【００１７】請求項２の発明は、第１のデジタルフィル
タが、第３の加算器の出力をそのまま第１の加算器の第
３の入力端に供給し、第２のデジタルフィルタが、右１
ビットシフタにより実現されている構成としたことを特
徴としている。請求項３の発明は、デジタルの音声信号
を補間する０挿入器と、この０挿入器の出力の折り返し
雑音を除去するデジタルフィルタと、このデジタルフィ
ルタの出力のサンプリングレートを高める補間フィルタ
と、この補間フィルタの出力を量子化するオーバーサン
プリングＤ−Ａ量子化器と、前記オーバーサンプリング
Ｄ−Ａ量子化器の出力をアナログ化するアナログポスト
フィルタと、を設け、前記オーバーサンプリングＤ−Ａ
量子化器として、第１の入力端にデジタルの入力信号が
入力される第１の加算器と、この第１の加算器の出力が
第１の入力端に入力される第２の加算器と、前記第１の
加算器の出力が入力される第１のラッチと、前記第２の
加算器の出力が入力される量子化器と、この量子化器の
出力が入力されるアナログ積分器および第２のラッチ
と、前記第１のラッチの出力が第１の入力端に入力さ
れ、前記第２のラッチの出力の反転信号が第２の入力端
に入力される第３の加算器と、この第３の加算器の出力
が入力される第１および第２のデジタルフィルタと、前
記第２のラッチの出力が第１の入力端に入力される第４
の加算器と、この第４の加算器の出力が入力される第３
のラッチと、を備え、前記第３のラッチの出力を前記第
４の加算器の第２の入力端に供給し、前記第４の加算器
の出力の反転信号を前記第１の加算器の第２の入力端に
供給し、前記第１のデジタルフィルタの出力を前記第１
の加算器の第３の入力端に供給し、前記第２のデジタル
フィルタの出力を前記第２の加算器の第２の入力端に供
給し、前記アナログ積分器の出力端から出力信号を取り
出す構成とした補間型ノイズシェーピング量子化器を用
いたことを特徴としている。According to a second aspect of the present invention, the first digital filter supplies the output of the third adder to the third input terminal of the first adder as it is, and the second digital filter outputs the right 1
The feature is that the configuration is realized by a bit shifter. According to a third aspect of the present invention, a 0 inserter for interpolating a digital audio signal, a digital filter for removing aliasing noise in the output of the 0 inserter, an interpolation filter for increasing the sampling rate of the output of the digital filter, An oversampling DA quantizer for quantizing the output of the interpolation filter and an analog post filter for analogizing the output of the oversampling DA quantizer are provided, and the oversampling DA is provided.
As the quantizer, a first adder having a first input terminal to which a digital input signal is input, and a second adder having an output from the first adder to a first input terminal are provided. A first latch to which the output of the first adder is input, a quantizer to which the output of the second adder is input, and an analog integrator to which the output of the quantizer is input, A second latch; and a third adder in which an output of the first latch is input to a first input terminal and an inverted signal of the output of the second latch is input to a second input terminal, First and second digital filters to which the output of the third adder is input, and a fourth to which the output of the second latch is input to the first input terminal.
And the third adder to which the output of the fourth adder is input
Of the third adder, the output of the third latch is supplied to the second input terminal of the fourth adder, and the inverted signal of the output of the fourth adder is supplied to the first adder. The second input terminal supplies the output of the first digital filter to the first input terminal.
To the third input terminal of the adder, the output of the second digital filter to the second input terminal of the second adder, and an output signal from the output terminal of the analog integrator. It is characterized by using an interpolating type noise shaping quantizer configured as described above.
【００１８】[0018]
【作用】請求項１の発明において、第１の加算器は、第
１の入力端にデジタルの入力信号が入力される。第２の
加算器は、第１の加算器の出力が第１の入力端に入力さ
れる。第１のラッチは、第１の加算器の出力が入力され
る。量子化器は、第２の加算器の出力が入力される。ア
ナログ積分器および第２のラッチは、量子化器の出力が
入力される。第３の加算器は、第１のラッチの出力が第
１の入力端に入力され、第２のラッチの出力の反転信号
が第２の入力端に入力される。第１および第２のデジタ
ルフィルタは、第３の加算器の出力が入力される。第４
の加算器は、第２のラッチの出力が第１の入力端に入力
される。第３のラッチは、第４の加算器の出力が入力さ
れる。そして、第３のラッチの出力を第４の加算器の第
２の入力端に供給し、第４の加算器の出力の反転信号を
第１の加算器の第２の入力端に供給し、第１のデジタル
フィルタの出力を第１の加算器の第３の入力端に供給
し、第２のデジタルフィルタの出力を第２の加算器の第
２の入力端に供給し、アナログ積分器の出力端から出力
信号を取り出す。In the first aspect of the invention, the first adder has a first input terminal to which a digital input signal is input. The output of the first adder is input to the first input terminal of the second adder. The output of the first adder is input to the first latch. The output of the second adder is input to the quantizer. The output of the quantizer is input to the analog integrator and the second latch. In the third adder, the output of the first latch is input to the first input terminal, and the inverted signal of the output of the second latch is input to the second input terminal. The output of the third adder is input to the first and second digital filters. Fourth
In the adder, the output of the second latch is input to the first input terminal. The output of the fourth adder is input to the third latch. The output of the third latch is supplied to the second input terminal of the fourth adder, and the inverted signal of the output of the fourth adder is supplied to the second input terminal of the first adder, The output of the first digital filter is supplied to the third input terminal of the first adder, the output of the second digital filter is supplied to the second input terminal of the second adder, and the output of the analog integrator is supplied. The output signal is taken out from the output end.
【００１９】請求項２の発明において、第１のデジタル
フィルタは、第３の加算器の出力をそのまま第１の加算
器の第３の入力端に供給する。第２のデジタルフィルタ
は、右１ビットシフタにより実現されている。請求項３
の発明において、０挿入器は、デジタルの音声信号を補
間する。デジタルフィルタは、０挿入器の出力の折り返
し雑音を除去する。補間フィルタは、デジタルフィルタ
の出力のサンプリングレートを高める。オーバーサンプ
リングＤ−Ａ量子化器は、補間フィルタの出力を量子化
する。アナログポストフィルタは、オーバーサンプリン
グＤ−Ａ量子化器の出力をアナログ化する。第１の加算
器は、第１の入力端にデジタルの入力信号が入力され
る。第２の加算器は、第１の加算器の出力が第１の入力
端に入力される。第１のラッチは、第１の加算器の出力
が入力される。量子化器は、第２の加算器の出力が入力
される。アナログ積分器および第２のラッチは、量子化
器の出力が入力される。第３の加算器は、第１のラッチ
の出力が第１の入力端に入力され、第２のラッチの出力
の反転信号が第２の入力端に入力される。第１および第
２のデジタルフィルタは、第３の加算器の出力が入力さ
れる。第４の加算器は、第２のラッチの出力が第１の入
力端に入力される。第３のラッチは、第４の加算器の出
力が入力される。そして、第３のラッチの出力を第４の
加算器の第２の入力端に供給し、第４の加算器の出力の
反転信号を第１の加算器の第２の入力端に供給し、第１
のデジタルフィルタの出力を第１の加算器の第３の入力
端に供給し、第２のデジタルフィルタの出力を第２の加
算器の第２の入力端に供給し、アナログ積分器の出力端
から出力信号を取り出す。In the invention of claim 2, the first digital filter supplies the output of the third adder as it is to the third input terminal of the first adder. The second digital filter is realized by the right 1-bit shifter. Claim 3
In the invention, the 0 inserter interpolates a digital audio signal. The digital filter removes aliasing noise at the output of the 0 inserter. The interpolation filter increases the sampling rate of the output of the digital filter. The oversampling DA quantizer quantizes the output of the interpolation filter. The analog post filter analogizes the output of the oversampling DA quantizer. A digital input signal is input to the first input terminal of the first adder. The output of the first adder is input to the first input terminal of the second adder. The output of the first adder is input to the first latch. The output of the second adder is input to the quantizer. The output of the quantizer is input to the analog integrator and the second latch. In the third adder, the output of the first latch is input to the first input terminal, and the inverted signal of the output of the second latch is input to the second input terminal. The output of the third adder is input to the first and second digital filters. The output of the second latch is input to the first input terminal of the fourth adder. The output of the fourth adder is input to the third latch. The output of the third latch is supplied to the second input terminal of the fourth adder, and the inverted signal of the output of the fourth adder is supplied to the second input terminal of the first adder, First
The output of the second digital filter is supplied to the third input terminal of the first adder, the output of the second digital filter is supplied to the second input terminal of the second adder, and the output terminal of the analog integrator is supplied. Take the output signal from.
【００２０】[0020]
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例における補間型ノイ
ズシェーピング量子化器の構成図で、この補間型ノイズ
シェーピング量子化器は、第１の加算器１と、第２の加
算器２と、第３の加算器３と、第４の加算器４と、第１
のラッチ５と、第２のラッチ６と、第３のラッチ７と、
第１のデジタルフィルタ８と、第２のデジタルフィルタ
９と、量子化器１０と、アナログ積分器１１とを備えて
いる。第１の加算器１は、入力信号と第４の加算器４の
出力の反転信号と第１のデジタルフィルタ８の出力とを
加算する。第２の加算器２は、第１の加算器１の出力と
第２のデジタルフィルタ９の出力とを加算する。第３の
加算器３は、第１のラッチ５の出力と第２のラッチ６の
出力の反転信号とを加算する。第４の加算器４は、第２
のラッチ６の出力と第３のラッチ７の出力とを加算す
る。第１のラッチ５は、第１の加算器１の出力をラッチ
する。第２のラッチ６は、量子化器１０の出力をラッチ
する。第３のラッチ７は、第４の加算器４の出力をラッ
チする。第１のデジタルフィルタ８は、第３の加算器３
の出力を処理する。第２のデジタルフィルタ９は、第３
の加算器３の出力を処理する。量子化器１０は、第２の
加算器２の出力を量子化する。アナログ積分器１１は、
量子化器１０の出力を積分する。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram of an interpolation type noise shaping quantizer according to an embodiment of the present invention. The interpolation type noise shaping quantizer includes a first adder 1, a second adder 2 and a third adder 1. The third adder 3, the fourth adder 4, and the first adder
Latch 5, second latch 6, third latch 7,
It comprises a first digital filter 8, a second digital filter 9, a quantizer 10 and an analog integrator 11. The first adder 1 adds the input signal, the inverted signal of the output of the fourth adder 4, and the output of the first digital filter 8. The second adder 2 adds the output of the first adder 1 and the output of the second digital filter 9. The third adder 3 adds the output of the first latch 5 and the inverted signal of the output of the second latch 6. The fourth adder 4 has a second
The output of the latch 6 and the output of the third latch 7 are added. The first latch 5 latches the output of the first adder 1. The second latch 6 latches the output of the quantizer 10. The third latch 7 latches the output of the fourth adder 4. The first digital filter 8 includes a third adder 3
Process the output of. The second digital filter 9 has a third
The output of the adder 3 of FIG. The quantizer 10 quantizes the output of the second adder 2. The analog integrator 11 is
The output of the quantizer 10 is integrated.
【００２１】先ず、この補間型ノイズシェーピング量子
化器のｚ領域での伝達関数を求める。いま、第１の加算
器１からの出力をＶ（ｚ）、入力信号をＸ（ｚ）、出力
信号をＹ（ｚ）、量子化雑音をＱ（ｚ）とすると、下記
数４および下記数５が成立する。First, the transfer function in the z region of this interpolation type noise shaping quantizer is obtained. Assuming that the output from the first adder 1 is V (z), the input signal is X (z), the output signal is Y (z), and the quantization noise is Q (z), the following formula 4 and the following formula 5 is established.
【００２２】[0022]
【数４】 [Equation 4]
【００２３】[0023]
【数５】 [Equation 5]
【００２４】上記数４より、下記数６が成立する。From the above equation 4, the following equation 6 is established.
【００２５】[0025]
【数６】 [Equation 6]
【００２６】また上記数５より、下記数７が成立する。From the above equation 5, the following equation 7 is established.
【００２７】[0027]
【数７】 [Equation 7]
【００２８】上記数６を上記数７に代入してＹ（ｚ）に
ついて解くと、下記数８となる。Substituting equation 6 into equation 7 and solving for Y (z) yields equation 8 below.
【００２９】[0029]
【数８】 [Equation 8]
【００３０】ここで、従来の補間型ノイズシェーピング
量子化器の伝達関数は下記数９で表される。Here, the transfer function of the conventional interpolation type noise shaping quantizer is expressed by the following equation (9).
【００３１】[0031]
【数９】 [Equation 9]
【００３２】したがって、本実施例の補間型ノイズシェ
ーピング量子化器は、量子化雑音Ｑ（ｚ）の伝達関数が
従来の補間型ノイズシェーピング量子化器と異なってお
り、それは下記数１０で表される。Therefore, the interpolation-type noise shaping quantizer of this embodiment is different from the conventional interpolation-type noise shaping quantizer in the transfer function of the quantization noise Q (z), which is expressed by the following formula 10. It
【００３３】[0033]
【数１０】 [Equation 10]
【００３４】すなわち、Ａ（ｚ），Ｂ（ｚ）を適当に選
べば、量子化雑音の伝達関数として最適な伝達関数を選
ぶことができる。例えば、デジタル回路で最も簡単な構
成として、Ａ（ｚ）＝１、Ｂ（ｚ）＝１／２として伝達
関数を下記数１１のように選択すると、その伝達関数の
振幅は、第２図に示すように、通常の伝達関数（１−ｚ
-1）の場合に比べて、低周波領域で小さく高周波領域で
大きくなり、しかも低周波領域においては比較的量子化
雑音の振幅が急峻に変化しない。That is, by appropriately selecting A (z) and B (z), the optimum transfer function can be selected as the transfer function of the quantization noise. For example, when the transfer function is selected as shown in the following Expression 11 with A (z) = 1 and B (z) = 1/2 as the simplest structure in the digital circuit, the amplitude of the transfer function is shown in FIG. As shown, the normal transfer function (1-z
-1 ), it becomes smaller in the low frequency region and larger in the high frequency region, and the amplitude of the quantization noise does not change sharply in the low frequency region.
【００３５】[0035]
【数１１】 [Equation 11]
【００３６】そのため、アナログポストフィルタを用い
てこの量子化雑音を除去するときに、従来のデルタ−シ
グマ型量子化器や補間型ノイズシェーピング量子化器に
比べて遮断周波数を高く設定できる。すなわちアナログ
ポストフィルタの特性が多少ずれても、もともと量子化
雑音が少なくなっているので、Ｄ−Ａ変換のＳＮ特性に
大きな影響を与えることがない。これに比べ通常の振幅
特性をもつ従来の補間型ノイズシェーピング量子化器
は、比較的急峻に振幅が変化し、アナログポストフィル
タの遮断周波数が少しずれただけで、量子化雑音を除去
する割合が大きく変化し、Ｓ／Ｎ特性に大きく影響を与
える。すなわち、本実施例における補間型ノイズシェー
ピング量子化器を用いれば、アナログ回路の特性に影響
を受け難いオーバーサンプリングＤ−Ａ変換回路を構成
できる。Therefore, when the quantization noise is removed by using the analog post filter, the cutoff frequency can be set higher than that of the conventional delta-sigma type quantizer or interpolation type noise shaping quantizer. That is, even if the characteristics of the analog post filter are slightly deviated, since the quantization noise is originally small, the SN characteristics of the DA conversion are not significantly affected. Compared with this, the conventional interpolation type noise shaping quantizer with normal amplitude characteristics has a relatively steep amplitude change, and even if the cutoff frequency of the analog post filter is slightly shifted, the quantization noise removal rate is It greatly changes and greatly affects the S / N characteristics. That is, by using the interpolation type noise shaping quantizer in the present embodiment, an oversampling D / A conversion circuit which is hardly affected by the characteristics of the analog circuit can be constructed.
【００３７】図３は本発明の一実施例におけるオーバー
サンプリングＤ−Ａ変換回路の構成図で、このオーバー
サンプリングＤ−Ａ変換回路は、０挿入器１３と、デジ
タルフィルタ１４と、補間フィルタ１５と、オーバーサ
ンプリングＤ−Ａ量子化器１６と、アナログポストフィ
ルタ１７とを備えており、オーバーサンプリングＤ−Ａ
量子化器１６として、図１のような上記補間型ノイズシ
ェーピング量子化器を採用している。デジタルフィルタ
１４は、５次の連立チェビシェフローパスフィルタと２
次のバタワースハイパスフィルタとにより構成されてい
る。補間フィルタ１５は、１次の線形補間フィルタ特性
を有している。アナログポストフィルタ１７は、低次の
アナログフィルタであり、カットオフ１０ＫＨｚの３次
のバタワースローパスフィルタにより構成されている。FIG. 3 is a block diagram of an oversampling D / A conversion circuit according to an embodiment of the present invention. This oversampling D / A conversion circuit includes a 0 inserter 13, a digital filter 14, and an interpolation filter 15. , An oversampling DA quantizer 16 and an analog post filter 17 are provided.
As the quantizer 16, the above-mentioned interpolation type noise shaping quantizer as shown in FIG. 1 is adopted. The digital filter 14 includes a 5th-order simultaneous Chebyshev flow-pass filter and 2
It is composed of the following Butterworth high-pass filter. The interpolation filter 15 has a first-order linear interpolation filter characteristic. The analog post filter 17 is a low-order analog filter and is composed of a third-order Butterworth low-pass filter with a cutoff of 10 KHz.
【００３８】いま、実際のＣＣＩＴＴ勧告Ｇ．７２１に
適合した、携帯通信用端末に用いられるオーバーサンプ
リングＤ−Ａ変換回路を想定して、オーバーサンプリン
グＤ−Ａ量子化器１６の構成を考える。例えば、図１の
ような補間型ノイズシェーピング量子化器において、デ
ジタル回路で最も簡単な構成として、Ａ（ｚ）＝１、Ｂ
（ｚ）＝１／２として伝達関数を上記数１１のように選
択すると、図４のように具体化される。携帯通信用端末
に用いるためには、システムの動作クロックが１９．２
ＭＨｚから分周されることが望ましく、音声信号のサン
プリング周波数を８ＫＨｚとすると、オーバーサンプリ
ング周波数は７６８ＫＨｚと決定される。従って、オー
バーサンプリングレートは９６倍となり、比較的低くな
る。なお図４の補間型ノイズシェーピング量子化器にお
けるアナログ積分器１１は、スイッチコントロール回路
１９と、アナログスイッチ２０ａ〜２０ｄと、キャパシ
タ２１ａ，２１ｂと、オペアンプ２２とにより構成され
ている。Now, the actual CCITT Recommendation G. A configuration of the oversampling DA quantizer 16 will be considered on the assumption of an oversampling DA conversion circuit that is suitable for a mobile communication terminal and is compatible with 721. For example, in the interpolation type noise shaping quantizer as shown in FIG. 1, A (z) = 1, B
If (z) = 1/2 and the transfer function is selected as in the above equation 11, it is embodied as shown in FIG. For use in a mobile communication terminal, the system operating clock is 19.2.
It is desirable to divide the frequency from MHz, and if the sampling frequency of the audio signal is 8 KHz, the oversampling frequency is determined to be 768 KHz. Therefore, the oversampling rate is 96 times, which is relatively low. The analog integrator 11 in the interpolation type noise shaping quantizer of FIG. 4 is composed of a switch control circuit 19, analog switches 20a to 20d, capacitors 21a and 21b, and an operational amplifier 22.
【００３９】次に上記オーバーサンプリングＤ−Ａ変換
回路の動作を説明する。０挿入器１３が、デジタルサン
プリングレート８ＫＨｚの音声信号すなわちデジタル入
力信号に対して０挿入による補間操作を行うことによ
り、２４ＫＨｚまでサンプリングレートを高める。次に
デジタルフィルタ１４が、０挿入器１３からの音声信号
の高調波を取り除く。次に補間フィルタ１５が、デジタ
ルフィルタ１４で取り除けない２４ＫＨｚ付近の音声信
号の高調波を取り除き、７６８ＫＨｚまでサンプリング
レートを高めて、音声信号の高調波を完全に抑制する。
次に図４のように具体化された補間型ノイズシェーピン
グ量子化器からなるオーバーサンプリングＤ−Ａ量子化
器１６が、補間フィルタ１５からの音声信号を量子化す
る。このオーバーサンプリングＤ−Ａ量子化器１６の量
子化器１０は、入力振幅（入力振幅は１で規格化するも
のとする）が１／６４以上で１／３２を出力し、−１／
６４以下で−１／３２を出力し、それ以外で０を出力す
る。従って量子化器１０の入力をＸ（ｚ）、出力をＹ
（ｚ）とすると、オーバーサンプリングＤ−Ａ量子化器
１６の特性は下記数１２のようになる。Next, the operation of the above-mentioned oversampling DA conversion circuit will be described. The 0 inserter 13 increases the sampling rate to 24 KHz by performing an interpolation operation by inserting 0 to the audio signal having the digital sampling rate of 8 KHz, that is, the digital input signal. Next, the digital filter 14 removes harmonics of the audio signal from the 0 inserter 13. Next, the interpolation filter 15 removes the harmonics of the audio signal in the vicinity of 24 KHz that cannot be removed by the digital filter 14, raises the sampling rate to 768 KHz, and completely suppresses the harmonics of the audio signal.
Next, the oversampling DA quantizer 16 which is an interpolation type noise shaping quantizer embodied as shown in FIG. 4 quantizes the audio signal from the interpolation filter 15. The quantizer 10 of the oversampling DA quantizer 16 outputs 1/32 when the input amplitude (input amplitude is standardized at 1) is 1/64 or more, and outputs 1/32.
Outputs -1/32 when 64 or less, and outputs 0 otherwise. Therefore, the input of the quantizer 10 is X (z) and the output is Y
Assuming that (z), the characteristics of the oversampling DA quantizer 16 are as shown in the following Expression 12.
【００４０】[0040]
【数１２】 [Equation 12]
【００４１】すなわちオーバーサンプリングＤ−Ａ量子
化器１６により、比較的ゆるやかな変化の周波数伝達特
性を持つ量子化雑音が付加される。次にアナログポスト
フィルタ１７が、オーバーサンプリングＤ−Ａ量子化器
１６により付加された量子化雑音を取り除き、アナログ
の音声信号すなわちアナログ出力信号を出力する。とこ
ろで、ＣＣＩＴＴ勧告Ｇ．７２１で決められている音声
信号のコーデック特性のうち最も重要なものは、オーバ
ーサンプリングＤ−Ａ量子化器１６の周波数特性と入力
信号の振幅に対する出力信号のＳＮ特性とである。この
うちオーバーサンプリングＤ−Ａ量子化器１６の特性に
依存しているのは、入力信号振幅対出力信号ＳＮ特性の
ほうである。That is, the oversampling DA quantizer 16 adds quantization noise having a frequency transfer characteristic with a relatively gradual change. Next, the analog post filter 17 removes the quantization noise added by the oversampling DA quantizer 16 and outputs an analog voice signal, that is, an analog output signal. By the way, CCITT Recommendation G. The most important of the codec characteristics of the audio signal determined in 721 are the frequency characteristics of the oversampling DA quantizer 16 and the SN characteristics of the output signal with respect to the amplitude of the input signal. Of these, the characteristic of the oversampling DA quantizer 16 depends on the input signal amplitude-output signal SN characteristic.
【００４２】図５に上記オーバーサンプリングＤ−Ａ変
換回路と従来の補間型ノイズシェーピング量子化器を用
いたオーバーサンプリングＤ−Ａ変換回路との入力信号
振幅対出力信号ＳＮ特性を示す。結果は計算機シミュレ
ーションより得ており、入力信号は約１ＫＨｚで、出力
信号に対し１６３８４ポイントＦＦＴを行ない、周波数
スペクトルを算出し、その雑音強度と基本波との比より
ＳＮ特性を求めている。なお、実線ａは上記オーバーサ
ンプリングＤ−Ａ変換回路の入力信号振幅対出力信号Ｓ
Ｎ特性、実線ｂは従来の補間型ノイズシェーピング量子
化器を用いたオーバーサンプリングＤ−Ａ変換回路の入
力信号振幅対出力信号ＳＮ特性、網かけ部分はＣＣＩＴ
Ｔ規格をそれぞれ示している。図５からも明らかなよう
に、上記オーバーサンプリングＤ−Ａ変換回路の特性は
従来のオーバーサンプリングＤ−Ａ変換回路のものより
優れており、本発明の有効性を示している。すなわち、
デジタル回路で実現が最も簡単と思われる量子化雑音の
伝達関数（１−ｚ-1）／（１＋ｚ-1／２）を用いるだけ
で特性を改善することができる。FIG. 5 shows the input signal amplitude-output signal SN characteristics of the oversampling DA conversion circuit and the oversampling DA conversion circuit using the conventional interpolation type noise shaping quantizer. The result is obtained by computer simulation. The input signal is about 1 KHz, the output signal is subjected to 16384-point FFT, the frequency spectrum is calculated, and the SN characteristic is obtained from the ratio between the noise intensity and the fundamental wave. The solid line a indicates the input signal amplitude vs. the output signal S of the oversampling DA conversion circuit.
The N characteristic, the solid line b is the input signal amplitude vs. the output signal SN characteristic of the oversampling DA conversion circuit using the conventional interpolation type noise shaping quantizer, and the shaded portion is CCIT.
The T standards are shown respectively. As is clear from FIG. 5, the characteristics of the oversampling D / A conversion circuit are superior to those of the conventional oversampling D / A conversion circuit, which shows the effectiveness of the present invention. That is,
The characteristics can be improved only by using the transfer function (1-z -1 ) / (1 + z -1 / 2) of the quantization noise which seems to be the easiest to implement in a digital circuit.
【００４３】なお、図１の第１のデジタルフィルタ８お
よび第２のデジタルフィルタ９の伝達関数は、オーバー
サンプリングＤ−Ａ変換回路の特性を向上させるもので
あればどのような形のものでもよい。また、オーバーサ
ンプリングＤ−Ａ変換回路のデジタル部をデジタルシグ
ナルプロセッサーなどにより構成すれば、オーバーサン
プリングＤ−Ａ変換回路をＬＳＩ化した後に第１のデジ
タルフィルタ８および第２のデジタルフィルタ９の伝達
関数を変化させることにより、オーバーサンプリングＤ
−Ａ変換回路の特性を容易に変化させることができる。The transfer functions of the first digital filter 8 and the second digital filter 9 in FIG. 1 may be of any shape as long as they improve the characteristics of the oversampling DA conversion circuit. . If the digital portion of the oversampling DA conversion circuit is configured by a digital signal processor or the like, the transfer functions of the first digital filter 8 and the second digital filter 9 after the oversampling DA conversion circuit is formed into an LSI. By changing the oversampling D
The characteristics of the −A conversion circuit can be easily changed.
【００４４】[0044]
【発明の効果】以上説明したように本発明によれば、第
１の入力端にデジタルの入力信号が入力される第１の加
算器と、第１の加算器の出力が第１の入力端に入力され
る第２の加算器と、第１の加算器の出力が入力される第
１のラッチと、第２の加算器の出力が入力される量子化
器と、量子化器の出力が入力されるアナログ積分器およ
び第２のラッチと、第１のラッチの出力が第１の入力端
に入力され、第２のラッチの出力の反転信号が第２の入
力端に入力される第３の加算器と、第３の加算器の出力
が入力される第１および第２のデジタルフィルタと、第
２のラッチの出力が第１の入力端に入力される第４の加
算器と、第４の加算器の出力が入力される第３のラッチ
と、を備え、第３のラッチの出力を第４の加算器の第２
の入力端に供給し、第４の加算器の出力の反転信号を第
１の加算器の第２の入力端に供給し、第１のデジタルフ
ィルタの出力を第１の加算器の第３の入力端に供給し、
第２のデジタルフィルタの出力を第２の加算器の第２の
入力端に供給し、アナログ積分器の出力端から出力信号
を取り出す構成としたので、第１のデジタルフィルタと
第２のデジタルフィルタとの伝達関数を適当に選ぶこと
により、量子化雑音の伝達関数を自由に設定できること
から、デルタ−シグマ型の量子化器と比較して簡単な構
成のアナログ回路を用いて容易に実現できる。As described above, according to the present invention, the first adder to which the digital input signal is input to the first input terminal and the output of the first adder are the first input terminal. To the second adder input to the first adder, the first latch to which the output of the first adder is input, the quantizer to which the output of the second adder is input, and the output of the quantizer An analog integrator and a second latch that are input, and an output of the first latch are input to the first input end, and an inverted signal of the output of the second latch is input to the second input end. Of the third adder, the first and second digital filters to which the output of the third adder is input, the fourth adder to which the output of the second latch is input to the first input terminal, A third latch to which the output of the fourth adder is input, and the output of the third latch is connected to the second latch of the fourth adder.
Of the output of the fourth adder, the inverted signal of the output of the fourth adder is supplied to the second input of the first adder, and the output of the first digital filter is supplied to the third input of the first adder. Supply to the input end,
Since the output of the second digital filter is supplied to the second input end of the second adder and the output signal is taken out from the output end of the analog integrator, the first digital filter and the second digital filter Since the transfer function of the quantization noise can be freely set by appropriately selecting the transfer functions of and, it can be easily realized by using an analog circuit having a simpler structure as compared with the delta-sigma type quantizer.
【００４５】また、デジタルの音声信号を補間する０挿
入器と、０挿入器の出力の折り返し雑音を除去するデジ
タルフィルタと、デジタルフィルタの出力のサンプリン
グレートを高める補間フィルタと、補間フィルタの出力
を量子化するオーバーサンプリングＤ−Ａ量子化器と、
オーバーサンプリングＤ−Ａ量子化器の出力をアナログ
化するアナログポストフィルタと、を設け、オーバーサ
ンプリングＤ−Ａ量子化器として、第１の入力端にデジ
タルの入力信号が入力される第１の加算器と、第１の加
算器の出力が第１の入力端に入力される第２の加算器
と、第１の加算器の出力が入力される第１のラッチと、
第２の加算器の出力が入力される量子化器と、量子化器
の出力が入力されるアナログ積分器および第２のラッチ
と、第１のラッチの出力が第１の入力端に入力され、第
２のラッチの出力の反転信号が第２の入力端に入力され
る第３の加算器と、第３の加算器の出力が入力される第
１および第２のデジタルフィルタと、第２のラッチの出
力が第１の入力端に入力される第４の加算器と、第４の
加算器の出力が入力される第３のラッチと、を備え、第
３のラッチの出力を第４の加算器の第２の入力端に供給
し、第４の加算器の出力の反転信号を第１の加算器の第
２の入力端に供給し、第１のデジタルフィルタの出力を
第１の加算器の第３の入力端に供給し、第２のデジタル
フィルタの出力を第２の加算器の第２の入力端に供給
し、アナログ積分器の出力端から出力信号を取り出す構
成とした補間型ノイズシェーピング量子化器を用いれ
ば、ＣＣＩＴＴ勧告Ｇ．７２１に適合し、かつ携帯通信
用端末に適した低オーバーサンプリングレートでオーバ
ーサンプリングＤ−Ａ変換回路を構成でき、しかもＳＮ
特性がアナログ回路特性の影響を受け難く回路をＬＳＩ
化し易い。Further, a 0 inserter for interpolating a digital audio signal, a digital filter for removing aliasing noise in the output of the 0 inserter, an interpolation filter for increasing the sampling rate of the output of the digital filter, and an output of the interpolation filter are provided. An oversampling DA quantizer for quantizing,
An analog post filter for analogizing the output of the oversampling DA quantizer, and a first addition in which a digital input signal is input to the first input terminal as an oversampling DA quantizer. , A second adder to which the output of the first adder is input to the first input terminal, and a first latch to which the output of the first adder is input,
The quantizer to which the output of the second adder is input, the analog integrator and the second latch to which the output of the quantizer is input, and the output of the first latch are input to the first input terminal. A third adder to which an inverted signal of the output of the second latch is input to the second input terminal, first and second digital filters to which the output of the third adder is input, and a second A fourth adder to which the output of the latch of is input to the first input terminal, and a third latch to which the output of the fourth adder is input. To the second input terminal of the first adder, the inverted signal of the output of the fourth adder is supplied to the second input terminal of the first adder, and the output of the first digital filter is supplied to the first input terminal of the first digital filter. An analog integrator is supplied to the third input terminal of the adder, and the output of the second digital filter is supplied to the second input terminal of the second adder. The use was configured to take out an output signal from the output terminal interpolative noise-shaping quantizer, CCITT Recommendation G. 721, and an oversampling D / A conversion circuit can be configured at a low oversampling rate suitable for a mobile communication terminal.
A circuit whose characteristics are not easily affected by analog circuit characteristics
Easy to convert.
【図１】本発明の一実施例における補間型ノイズシェー
ピング量子化器の構成図である。FIG. 1 is a configuration diagram of an interpolation type noise shaping quantizer according to an embodiment of the present invention.
【図２】伝達関数が量子化雑音の振幅の周波数特性に及
ぼす影響の説明図である。FIG. 2 is an explanatory diagram of an influence of a transfer function on a frequency characteristic of amplitude of quantization noise.
【図３】本発明の一実施例におけるオーバーサンプリン
グＤ−Ａ変換回路の構成図である。FIG. 3 is a configuration diagram of an oversampling DA conversion circuit according to an embodiment of the present invention.
【図４】本発明の一実施例における補間型ノイズシェー
ピング量子化器を具体化した回路の構成図である。FIG. 4 is a block diagram of a circuit embodying an interpolation type noise shaping quantizer in one embodiment of the present invention.
【図５】本発明の一実施例におけるオーバーサンプリン
グＤ−Ａ変換回路のＳＮ対入力信号振幅特性と従来のオ
ーバーサンプリングＤ−Ａ変換回路のＳＮ対入力信号振
幅特性との関係の説明図である。FIG. 5 is an explanatory diagram of the relationship between the SN vs. input signal amplitude characteristic of the oversampling D / A converter circuit and the SN vs. input signal amplitude characteristic of the conventional oversampling D / A converter circuit in one embodiment of the present invention. .
【図６】一般的なオーバーサンプリングＤ−Ａ変換回路
の各部の信号の周波数スペクトルの説明図である。FIG. 6 is an explanatory diagram of a frequency spectrum of a signal of each unit of a general oversampling DA conversion circuit.
【図７】従来の２次のデルタ−シグマ型量子化器の構成
図である。FIG. 7 is a block diagram of a conventional second-order delta-sigma quantizer.
【図８】従来の２次のデルタ−シグマ型量子化器に備え
られた積分器の構成図である。FIG. 8 is a configuration diagram of an integrator included in a conventional second-order delta-sigma quantizer.
【図９】従来の補間型ノイズシェーピング量子化器の構
成図である。FIG. 9 is a block diagram of a conventional interpolation type noise shaping quantizer.
【図１０】従来の補間型ノイズシェーピング量子化器に
備えられた積分器の構成図である。FIG. 10 is a configuration diagram of an integrator included in a conventional interpolation type noise shaping quantizer.
１ 第１の加算器 ２ 第２の加算器 ３ 第３の加算器 ４ 第４の加算器 ５ 第１のラッチ ６ 第２のラッチ ７ 第３のラッチ ８ 第１のデジタルフィルタ ９ 第２のデジタルフィルタ １０ 量子化器 １１ アナログ積分器 １３ ０挿入器 １４ デジタルフィルタ １５ 補間フィルタ １６ オーバーサンプリングＤ−Ａ量子化器 １７ アナログポストフィルタ 1 1st adder 2 2nd adder 3 3rd adder 4 4th adder 5 1st latch 6 2nd latch 7 3rd latch 8 1st digital filter 9 2nd digital Filter 10 Quantizer 11 Analog integrator 13 0 Inserter 14 Digital filter 15 Interpolation filter 16 Oversampling DA quantizer 17 Analog post filter
Claims (3)
力される第１の加算器と、 前記第１の加算器の出力が第１の入力端に入力される第
２の加算器と、 前記第１の加算器の出力が入力される第１のラッチと、 前記第２の加算器の出力が入力される量子化器と、 前記量子化器の出力が入力されるアナログ積分器および
第２のラッチと、 前記第１のラッチの出力が第１の入力端に入力され、前
記第２のラッチの出力の反転信号が第２の入力端に入力
される第３の加算器と、 前記第３の加算器の出力が入力される第１および第２の
デジタルフィルタと、 前記第２のラッチの出力が第１の入力端に入力される第
４の加算器と、 前記第４の加算器の出力が入力される第３のラッチと、 を備え、前記第３のラッチの出力を前記第４の加算器の
第２の入力端に供給し、前記第４の加算器の出力の反転
信号を前記第１の加算器の第２の入力端に供給し、前記
第１のデジタルフィルタの出力を前記第１の加算器の第
３の入力端に供給し、前記第２のデジタルフィルタの出
力を前記第２の加算器の第２の入力端に供給し、前記ア
ナログ積分器の出力端から出力信号を取り出す構成とし
たことを特徴とする補間型ノイズシェーピング量子化
器。1. A first adder having a first input terminal to which a digital input signal is input, and a second adder having an output from the first adder input to a first input terminal. A first latch to which the output of the first adder is input, a quantizer to which the output of the second adder is input, an analog integrator to which the output of the quantizer is input, and A second latch; a third adder in which an output of the first latch is input to a first input terminal and an inverted signal of the output of the second latch is input to a second input terminal; First and second digital filters to which the output of the third adder is input, a fourth adder to which the output of the second latch is input to a first input terminal, and the fourth A third latch to which the output of the adder is input, and the output of the third latch to the second latch of the fourth adder. The input signal is supplied to the second input terminal of the first adder, and the inverted signal of the output of the fourth adder is supplied to the second input terminal of the first adder, and the output of the first digital filter is supplied to the first adder. The output signal of the second digital filter is supplied to the third input terminal, the output of the second digital filter is supplied to the second input terminal of the second adder, and the output signal is extracted from the output terminal of the analog integrator. An interpolating noise shaping quantizer characterized by:
器の出力をそのまま第１の加算器の第３の入力端に供給
し、第２のデジタルフィルタは、右１ビットシフタによ
り実現されている構成としたことを特徴とする請求項１
に記載の補間型ノイズシェーピング量子化器。2. The first digital filter supplies the output of the third adder as it is to the third input end of the first adder, and the second digital filter is realized by a right 1-bit shifter. The structure according to claim 1, wherein
An interpolating type noise shaping quantizer as described in 1.
と、 前記０挿入器の出力の折り返し雑音を除去するデジタル
フィルタと、 前記デジタルフィルタの出力のサンプリングレートを高
める補間フィルタと、 前記補間フィルタの出力を量子化するオーバーサンプリ
ングＤ−Ａ量子化器と、 前記オーバーサンプリングＤ−Ａ量子化器の出力をアナ
ログ化するアナログポストフィルタと、 を設け、前記オーバーサンプリングＤ−Ａ量子化器とし
て、 第１の入力端にデジタルの入力信号が入力される第１の
加算器と、 前記第１の加算器の出力が第１の入力端に入力される第
２の加算器と、 前記第１の加算器の出力が入力される第１のラッチと、 前記第２の加算器の出力が入力される量子化器と、 前記量子化器の出力が入力されるアナログ積分器および
第２のラッチと、 前記第１のラッチの出力が第１の入力端に入力され、前
記第２のラッチの出力の反転信号が第２の入力端に入力
される第３の加算器と、 前記第３の加算器の出力が入力される第１および第２の
デジタルフィルタと、 前記第２のラッチの出力が第１の入力端に入力される第
４の加算器と、 前記第４の加算器の出力が入力される第３のラッチと、 を備え、前記第３のラッチの出力を前記第４の加算器の
第２の入力端に供給し、前記第４の加算器の出力の反転
信号を前記第１の加算器の第２の入力端に供給し、前記
第１のデジタルフィルタの出力を前記第１の加算器の第
３の入力端に供給し、前記第２のデジタルフィルタの出
力を前記第２の加算器の第２の入力端に供給し、前記ア
ナログ積分器の出力端から出力信号を取り出す構成とし
た補間型ノイズシェーピング量子化器を用いたことを特
徴とするオーバーサンプリングＤ−Ａ変換回路。3. A 0 inserter for interpolating a digital audio signal, a digital filter for removing aliasing noise in the output of the 0 inserter, an interpolation filter for increasing a sampling rate of the output of the digital filter, and the interpolation filter. And an analog post filter for analogizing the output of the oversampling DA quantizer, and the oversampling DA quantizer, A first adder having a first input terminal to which a digital input signal is input; a second adder having an output from the first adder to a first input terminal; A first latch to which the output of the adder is input, a quantizer to which the output of the second adder is input, and an analog integrator to which the output of the quantizer is input And a second latch, and a third adder in which the output of the first latch is input to the first input terminal and the inverted signal of the output of the second latch is input to the second input terminal. A first and a second digital filter to which the output of the third adder is input, a fourth adder to which the output of the second latch is input to a first input terminal, and the fourth A third latch to which the output of the adder is input, and the output of the third latch is supplied to the second input terminal of the fourth adder, and the output of the fourth adder is supplied. Is supplied to the second input terminal of the first adder, the output of the first digital filter is supplied to the third input terminal of the first adder, and the second digital signal is supplied to the second input terminal of the first adder. The output of the filter is supplied to the second input end of the second adder, and the output signal is output from the output end of the analog integrator. Oversampling D-A conversion circuit characterized by using the configuration and the interpolative noise-shaping quantizer issue Ri.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04014093A JP3154857B2 (en) | 1993-03-01 | 1993-03-01 | Interpolated noise shaping quantizer and oversampling DA converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04014093A JP3154857B2 (en) | 1993-03-01 | 1993-03-01 | Interpolated noise shaping quantizer and oversampling DA converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252769A true JPH06252769A (en) | 1994-09-09 |
| JP3154857B2 JP3154857B2 (en) | 2001-04-09 |
Family
ID=12572477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04014093A Expired - Fee Related JP3154857B2 (en) | 1993-03-01 | 1993-03-01 | Interpolated noise shaping quantizer and oversampling DA converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154857B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021384A (en) * | 2011-07-07 | 2013-01-31 | Rohm Co Ltd | Pulse width modulation system and sound signal output device |
-
1993
- 1993-03-01 JP JP04014093A patent/JP3154857B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021384A (en) * | 2011-07-07 | 2013-01-31 | Rohm Co Ltd | Pulse width modulation system and sound signal output device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3154857B2 (en) | 2001-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hauser | Principles of oversampling A/D conversion | |
| JP2704060B2 (en) | Oversampling converter | |
| Presti | Efficient modified-sinc filters for sigma-delta A/D converters | |
| EP0586021B1 (en) | Digital noise shaper circuit | |
| JP3193769B2 (en) | Sampling frequency converter | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| US5181033A (en) | Digital filter for filtering and decimating delta sigma modulator output signals | |
| US6842128B2 (en) | Higher order sigma-delta analog-to-digital converter based on finite impulse response filter | |
| JPH06244679A (en) | Digital filter circuit | |
| CN111835354A (en) | Digital decimation filter and filtering method, and analog-to-digital converter | |
| JP3636130B2 (en) | Trellis type noise shaping modulator | |
| JP2002076898A (en) | Noise shaper | |
| Parameswaran et al. | A 100 µW Decimator for a 16 bit 24 kHz bandwidth Audio ΔΣ Modulator | |
| KR0163965B1 (en) | Signal processing apparatus | |
| JP3154857B2 (en) | Interpolated noise shaping quantizer and oversampling DA converter | |
| CN108832931A (en) | Using the Delta-Sigma modulator of external disturbance signal | |
| Okamoto et al. | A stable high-order delta-sigma modulator with an FIR spectrum distributor | |
| JPH0376318A (en) | Digital/analog converter or delta sigma modulation circuit in analog/digital converter | |
| JPH11504497A (en) | Signal converter with reduced complexity | |
| Friedman et al. | A bit-slice architecture for sigma-delta analog-to-digital converters | |
| Ho et al. | Design of interpolative sigma delta modulators via semi-infinite programming | |
| Abeysekera et al. | A comparison of various low-pass filter architectures for Sigma-Delta demodulators | |
| Lin et al. | A generic multiple-feedback architecture and method for the design of high-order/spl Sigma/-/spl Delta/modulators | |
| Mankani et al. | Power and area optimization of decimation filter for application in Sigma Delta ADC | |
| JP3420134B2 (en) | D / A conversion system and D / A conversion method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |