JPH06232762A

JPH06232762A - 信号符号化装置および信号復号化装置

Info

Publication number: JPH06232762A
Application number: JP5016392A
Authority: JP
Inventors: Masato Fuma; 正人夫馬; Saneyuki Okamoto; 実幸岡本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1993-02-03
Filing date: 1993-02-03
Publication date: 1994-08-19
Anticipated expiration: 2016-02-26
Also published as: JP3138100B2

Abstract

(57)【要約】【目的】回路規模を増大させることなく精度を高めるこ
とが可能な信号符号化装置および信号復号化装置を提供
する。【構成】分割フィルタ３は入力信号を所定の周波数帯域
毎にブロック化して分割する。波形切り出し回路２は時
間軸上の入力信号を所定の時間毎にブロック化して切り
出す。各順変換計算装置４は時間軸上の入力信号を周波
数軸上に変換する。その際に、各グループ毎に固定小数
点方式をとり、その小数点位置を各グループ毎に任意に
設定すると共に、変換のための演算処理において演算結
果がオーバーフローした場合には、小数点位置を最適な
値に設定し直す。各量子化装置５は各順変換計算装置４
の出力信号を量子化して出力する。信号復号化装置６
は、信号符号化装置１の周波数軸上の出力信号に信号符
号化装置１とは逆の処理を施して、信号符号化装置１に
入力された元の時間軸上の入力信号に復号化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号符号化装置および信
号復号化装置に関するものである。

【０００２】

【従来の技術】近年、信号圧縮符号化の一つとして変換
符号化が多用されている。変換符号化では、入力信号を
相互に独立な変換軸、例えば、直交する変換軸で変換
（すなわち、直交変換）した後に量子化して出力する。
この変換符号化された出力信号を元の入力信号に復号化
するには、前記符号化と逆の処理、つまり、逆量子化し
た後に逆直交変換を施せばよい。

【０００３】ところで、直交変換には、アダマール変
換、カルーネンレーブ変換、ルジャンドル変換、離散的
フーリエ変換（ＤＦＴ；Discrete Fourier Transfor
m）、離散的余弦変換（ＤＣＴ；Discrete Cosine Trans
form ）等がある。

【０００４】この中で、ＤＣＴについては、オーディオ
のディジタル信号を扱うために特に改良を加えた、改良
離散的余弦変換（ＭＤＣＴ；Modified Discrete Cosine
Transform）がある。このＭＤＣＴでは時間軸上の信号
を周波数軸上に変換することができ、ＭＤＣＴの線形逆
変換であるＩＭＤＣＴ（Inverse Modified DiscreteCos
ine Transform）では周波数軸上の信号を時間軸上に変
換することができる。尚、ＭＤＣＴについては、アイイ
ーイーイー・トランザクションズ・オン・エイエスエス
ピー（IEEE TRANSACTIONS ON ASSP ）３４巻５号，1986
年，1153〜1161頁に詳述されている。

【０００５】ところで、上記文献のＭＤＣＴまたはＩＭ
ＤＣＴでは、線形順変換または線形逆変換にて積和演算
を用いている。そのため、ブロック長（サンプル数）Ｎ
が大きくなると乗算回数および加算回数が、ほぼＮの２
乗に比例して増加してしまい、処理に時間がかかりすぎ
るという問題があった。

【０００６】そこで、積和演算で行っていた線形順変換
および線形逆変換に、高速フーリエ変換（ＦＦＴ；Fast
Fourier Transform）を利用して処理時間を短縮する方
法が、特開平４−４４０９９号公報に開示されている。

【０００７】この方法において、線形順変換を行う順変
換計算装置は、入力バッファと順変換用ウィンドウ部と
線形順変換部とから構成されている。入力バッファはＮ
サンプルの入力信号を保持する。順変換用ウィンドウ部
は、入力バッファの出力信号にそれぞれ順変換用ウィン
ドウ関数を乗算する。線形順変換部は前処理用乗算部と
ＦＦＴ部と後処理用乗算部とから構成され、順変換用ウ
ィンドウ部の出力信号に線形順変換を施す。

【０００８】すなわち、前処理用乗算部は、順変換用ウ
ィンドウ部で順変換用ウィンドウ関数を乗算して得られ
たＮサンプル（第０番〜第Ｎ−１番まで）の入力信号に
対して、第０番から第Ｎ／４−１番までのＮ／４サンプ
ルの入力信号を逆極性として第３Ｎ／４番から第Ｎ番ま
での中間信号とする。また、前処理用乗算部は、第Ｎ／
４番から第Ｎ−１番までの３Ｎ／４サンプルの入力信号
を第０番から第３Ｎ／４−１番までの中間信号とする。
そして、前処理用乗算部は、得られたＮサンプルの中間
信号にｅｘｐ（−２πｊｎ／Ｎ）を乗算する。

【０００９】ＦＦＴ部は、前処理用乗算部の出力信号に
ＦＦＴを施して時間軸上から周波数軸上に変換する。後
処理用乗算部は、ＦＦＴ部のＮサンプルの出力信号にｅ
ｘｐ｛−２πｊ（ｋ＋１／２）／２Ｎ｝を乗算して実数
成分を出力する。

【００１０】一方、線形逆変換を行う逆変換計算装置
は、線形逆変換部と逆変換用ウィンドウ部と出力バッフ
ァとから構成されている。線形逆変換部は前処理用乗算
部とＩＦＦＴ部と後処理用乗算部とから構成され、入力
信号（すなわち、順変換計算装置の出力信号）に線形逆
変換を施す。逆変換用ウィンドウ部は、線形逆変換部の
出力信号にそれぞれ逆変換用ウィンドウ関数を乗算す
る。出力バッファは逆変換用ウィンドウ部の出力信号を
保持する。

【００１１】ここで、前処理用乗算部は、順変換計算装
置によって生成されたＮサンプルの信号にｅｘｐ｛２π
ｊ（Ｎ／４＋１／２）ｋ／Ｎ｝を乗算する。ＩＦＦＴ部
は、前処理用乗算部の出力信号に逆高速フーリエ変換
（ＩＦＦＴ；Inverse Fast Fourier Transform）を施し
て周波数軸上から時間軸上に変換する。

【００１２】後処理用乗算部は、ＩＦＦＴ部のＮサンプ
ルの出力信号にｅｘｐ｛２πｊ（ｎ＋Ｎ／４＋１／２）
／２Ｎ｝を乗算して実数成分を出力する。但し、ｎとｋ
は０からＮ−１までの整数である。

【００１３】ここで、順変換計算装置の各部において必
要な乗算回数は、前処理乗算部においてＮ回、ＦＦＴ部
で最大Ｎlog₂Ｎ回、後処理乗算部でＮ回であり、順変換
計算装置全体で必要な乗算回数の合計Ｎ（２＋log₂Ｎ）
はＮが大きくなると、ほぼＮlog₂Ｎ回に等しくなる。ま
た、順変換計算装置において必要な加算回数は、ＦＦＴ
部における２Ｎlog₂Ｎ回である。

【００１４】一方、逆変換計算装置の各部において必要
な乗算回数は、前処理乗算部においてＮ回、ＩＦＦＴ部
で最大Ｎlog₂Ｎ回、後処理乗算部でＮ回であり、逆変換
計算装置全体で必要な乗算回数の合計Ｎ（２＋log₂Ｎ）
はＮが大きくなると、順変換計算装置と同様にほぼＮlo
g₂Ｎ回に等しくなる。また、逆変換計算装置において必
要な加算回数は、ＩＦＦＴ部における２Ｎlog₂Ｎ回であ
る。

【００１５】従って、この方法では線形順変換および線
形逆変換に必要な乗算回数および加算回数がほぼＮlog₂
Ｎに比例して増加するため、ほぼＮの２乗に比例して増
加する前記方法に比べて、処理時間を大幅に短縮するこ
とができる。

【００１６】

【発明が解決しようとする課題】ところで、上記の順変
換計算装置および逆変換計算装置を具体化する場合は、
前記入力バッファまたは出力バッファとして、装置内に
ワークＲＡＭを設けるのが一般的である。そして、演算
処理に必要なデータ（前記入力信号、中間信号、出力信
号、演算途中の信号等）をそのワークＲＡＭから読み出
して演算し、演算結果を再びワークＲＡＭに書き込むと
いう処理を繰り返し行うようになっている。また、デー
タのワークＲＡＭへの格納方法（すなわち、表示方法）
および演算方法においては、固定小数点方式または浮動
小数点方式をとっている。

【００１７】図８に、固定小数点方式をとる順変換計算
装置５１のブロック回路図を示す。順変換計算装置５１
は、固定小数点演算を行うＭＤＣＴ演算回路５３とＲＡ
Ｍ５２とから構成されている。

【００１８】前記入力バッファとしてのＲＡＭ５２は、
実時間上のサンプル点がＮ個（つまり、時間軸上のＮ点
の離散値によって信号が表される）である入力信号を入
力して保持する。

【００１９】前記順変換ウィンドウ部および線形順変換
部としてのＭＤＣＴ演算回路５３は、ＲＡＭ５２から所
望の入力信号を読み出しては前記した演算処理を行い、
その結果を再びＲＡＭ５２に書き込むという動作を繰り
返し行う。

【００２０】これにより、Ｎサンプルの入力信号の全て
について所定の演算処理が終了すると、ＲＡＭ５２に保
持されていたＮサンプルの入力信号は、入力信号を周波
数軸上のＮ点の離散値に変換した信号であるＮサンプル
の出力信号に置き代わることになる。

【００２１】ここで、ＲＡＭ５２中のデータの表示方法
は固定小数点表示であるため、例えば、各データのデー
タ長を２４ビットに設定した場合、ＲＡＭ５２内におけ
る１つ１つのデータの格納状態は図１０に示すようにな
る。すなわち、最上位ビット（２４ビット目）をサイン
ビットとして、残りの２３ビットで１つのデータが表さ
れる。このとき、小数点は各データの大きさ（すなわ
ち、信号のレベルの大小）に関係なく、予め定められた
位置に固定されている（図１０においては、７ビットと
８ビットの間）。

【００２２】ところで、ＭＤＣＴ演算回路５３内におけ
る演算処理には誤差がつきものであり、その誤差がノイ
ズとなって信号に影響を与える。従って、固定小数点方
式によれば、大きなレベルの信号について十分なＳ／Ｎ
比を得るように小数点位置を設定すると、小さなレベル
の信号についてはＳ／Ｎ比が悪化してしまう。

【００２３】図１２および図１３は、Ｎサンプルの全デ
ータ（すなわち、全信号）のデータ長を２４ビットに設
定し、小数点位置を７ビットと８ビットの間に固定した
場合における、ＲＡＭ５２内の全信号の格納状態を模式
的に示したものである。

【００２４】図１２に示すように、信号のレベルが全体
的に大きなときにはＳ／Ｎ比も大きくなる。一方、図１
３に示すように、信号のレベルが全体的に小さなときに
はＳ／Ｎ比も小さくなってしまい、ノイズレベルに埋も
れることになってＳ／Ｎ比が悪化してしまう。

【００２５】ここで、小数点を７ビットと８ビットの間
ではなく、もっと高いビット（例えば、十数ビット）に
固定すれば、図１３に示すような全体的に小さな信号に
対して十分なＳ／Ｎ比を得ることができる。しかしなが
ら、その場合は、図１２に示すような大きな信号に対し
てオーバーフローしてしまうことになる。すなわち、固
定小数点方式によれば、小さなレベルの信号について十
分なＳ／Ｎ比を得るように小数点位置を設定すると、大
きなレベルの信号についてはオーバーフローして歪んで
しまう。

【００２６】このように、固定小数点方式をとる順変換
計算装置５１においては、大きなレベルの信号に合わせ
て小数点位置を固定すると、小さなレベルの信号のＳ／
Ｎ比が悪化し、反対に、小さなレベルの信号に合わせて
小数点位置を固定すると、大きなレベルの信号が歪んで
しまうという問題があった。すなわち、レベル差が大き
な信号を扱う場合には十分なＳ／Ｎ比がとれず、精度が
低くなるという問題があった。

【００２７】また、ＭＤＣＴ演算回路５３による演算処
理においては、演算処理を繰り返す度にデータの値が大
きくなることがある。そのため、演算処理によってデー
タがオーバーフローし、その結果がＲＡＭ５２に書き込
まれると、次に、そのオーバーフローしたデータをＲＡ
Ｍ５２から読み出して演算処理した結果も同様にオーバ
ーフローしてしまう。すなわち、演算処理によってデー
タが一旦オーバーフローすると、それ以降の演算結果は
全てオーバーフローすることになり意味をなさなくな
る。

【００２８】そこで、固定小数点方式をとる順変換計算
装置５１においては、小数点位置をできるだけ低いビッ
トに固定して、Ｎサンプルの全データについて所定の演
算処理が終了するまで絶対にオーバーフローしないよう
にする必要がある。しかしながら、小数点位置を低いビ
ットに固定すると、前記したように、大きなレベルの信
号については十分なＳ／Ｎ比が得られる反面、小さなレ
ベルの信号のＳ／Ｎ比が悪化してしまうという問題があ
った。

【００２９】図９に、浮動小数点方式をとる順変換計算
装置６１のブロック回路図を示す。順変換計算装置６１
は、ＭＤＣＴ演算回路６３とＲＡＭ６２と小数点位置レ
ジスタ６４とから構成されている。

【００３０】ここで、浮動小数点方式の順変換計算装置
６１と固定小数点方式の順変換計算装置５１との違いは
下記の点についてだけであり、全体の動作は同じであ
る。ＭＤＣＴ演算回路６３が固定小数点演算ではなく浮動
小数点演算を行う。

【００３１】ＲＡＭ６２内の各データ毎に小数点位置
レジスタ６４が設けられており、各データは浮動小数点
表示される。上記については、例えば、各データのデータ長を２４
ビットに設定した場合、ＲＡＭ６２内における１つ１つ
のデータの格納状態は図１１に示すようになる。すなわ
ち、最上位ビット（２４ビット目）をサインビットとし
て、残りの２３ビットで１つのデータが表される。この
とき、当該データの小数点位置は、各データ毎に設けら
れた５ビットの小数点位置レジスタ６４に格納されてい
る。そのため、各データの小数点位置は任意に設定する
ことができる。

【００３２】従って、浮動小数点方式によれば信号のレ
ベルの大小に応じて最適な小数点位置を設定することが
でき、固定小数点方式における上記問題点を解決するこ
とができる。

【００３３】しかしながら、浮動小数点方式の順変換計
算装置６１においては、小数点位置レジスタ６４を各デ
ータ毎に設けなければならないため、サンプル数Ｎが多
くなると全体の回路規模が著しく大きくなるという問題
があった。

【００３４】さらに、ＭＤＣＴ演算回路６３において、
小数点位置が異なるデータ同志を演算処理する際には、
小数点位置を合わせる操作（いわゆる、スケール合わ
せ）が必要であるため、処理が複雑になって回路規模が
大きくなるという問題もあった。

【００３５】また、逆変換計算装置と順変換計算装置と
の違いは、上記ＭＤＣＴ演算回路５３，６３を前記線形
逆変換部および逆変換ウィンドウ部としてのＩＭＤＣＴ
演算回路に置き換えた点のみである。そのため、固定小
数点方式の逆変換計算装置においては上記順変換計算装
置５１と同様の問題が、浮動小数点方式の逆変換計算装
置においては上記順変換計算装置６１と同様の問題があ
った。

【００３６】本発明は上記問題点を解決するためになさ
れたものであって、第１の発明の目的は、回路規模を増
大させることなく精度を高めることができる信号符号化
装置を提供することにある。また、第２の発明の目的
は、回路規模を増大させることなく精度を高めることが
できる信号復号化装置を提供することにある。また、第
３の発明の目的は、第１の発明の信号符号化装置または
第２の発明の信号復号化装置において、信号をデータと
して処理する際に、オーバーフローを判定すると共に、
オーバーフローしたデータを正確なデータに復元するこ
とにある。

【００３７】

【課題を解決するための手段】第１の発明は、信号符号
化装置において、入力信号波形を所定の周波数帯域毎に
ブロック化して分割すると共に、そのブロック内の信号
を所定の時間毎にブロック化して切り出し、その分割さ
れて切り出された各グループの信号を相互に独立な変換
軸で変換して符号化する際に、各グループ毎に固定小数
点方式をとり、その小数点位置を各グループ毎に任意に
設定すると共に、変換のための演算処理において演算結
果がオーバーフローした場合には、小数点位置を最適な
値に設定し直すことをその要旨とする。

【００３８】第２の発明は、信号復号化装置において、
第１の発明の信号符号化装置から出力される各グループ
毎の信号を相互に独立な変換軸で変換して復号化する際
に、各グループ毎に固定小数点方式をとり、その小数点
位置を各グループ毎に任意に設定すると共に、変換のた
めの演算処理において演算結果がオーバーフローした場
合には、小数点位置を最適な値に設定し直すことをその
要旨とする。

【００３９】第３の発明は、第１の発明の信号符号化装
置または第２の発明の信号復号化装置において、前記各
グループの信号をデータとして処理する際に、データの
サインビットに適宜なビット数のマージンビットを付加
して複数ビットから成るサインビットとし、前記演算処
理は当該マージンビットのビット数を越えないように設
定して、前記オーバーフローは当該マージンビットの演
算処理による変化から判定すると共に、そのマージンビ
ットの変化からオーバーフローしたデータを正確なデー
タに復元することをその要旨とする。

【００４０】

【作用】従って第１の発明によれば、各グループの信号
に対して固定小数点方式による変換符号化がなされる
が、その小数点位置は各グループ毎に任意に設定するこ
とができる。また、変換のための演算処理において演算
結果がオーバーフローした場合には、小数点位置を最適
な値に設定し直すことができる。そのため、入力信号波
形の時間軸に対する変動が大きい場合や高調波成分が複
雑に変動する場合においても、最適な小数点位置に基づ
く変換処理を行うことができ、高い変換精度を実現する
ことができる。

【００４１】また、第２の発明によれば、各グループの
信号に対して固定小数点方式による変換復号化がなされ
るが、その小数点位置は各グループ毎に任意に設定する
ことができる。また、変換のための演算処理において演
算結果がオーバーフローした場合には、小数点位置を最
適な値に設定し直すことができる。そのため、第１の発
明と同様に、入力信号波形の時間軸に対する変動が大き
い場合や高調波成分が複雑に変動する場合においても、
最適な小数点位置に基づく変換処理を行うことができ、
高い変換精度を実現することができる。

【００４２】また、第３の発明によれば、前記オーバー
フローは、サインビットに付加した適宜なビット数のマ
ージンビットの演算処理による変化から判定することが
できる。さらに、そのマージンビットの変化からオーバ
ーフローしたデータを正確なデータに復元することがで
きる。

【００４３】

【実施例】以下、本発明を具体化した一実施例を図１〜
図７に従って説明する。尚、本実施例において、図８〜
図１３に示す従来例と同じ構成については符号を等しく
してその詳細な説明を省略する。

【００４４】図１に、本実施例のブロック回路図を示
す。信号符号化装置１は、分割フィルタ３と各波形切り
出し回路２と各順変換計算装置４と各量子化装置５とか
ら構成されている。また、信号復号化装置６は、各逆量
子化装置７と各逆変換計算装置８と各波形連結回路１０
と合成フィルタ９とから構成されている。

【００４５】ＱＭＦ（Quadrature Mirror Filter）等に
よる分割フィルタ３は、入力信号を所定の周波数帯域毎
にブロック化して分割する。各波形切り出し回路２は、
分割フィルタ３にて周波数帯域毎にブロック化された時
間軸上の入力信号を、所定の時間毎にブロック化して切
り出す。そして、波形切り出し回路２にて所定の時間毎
にブロック化された入力信号はそれぞれ、各順変換計算
装置４に入力される。

【００４６】この入力信号の時間軸上および周波数帯域
毎のブロック化を、図２に従って説明する。図２に示す
例では、分割フィルタ３により、入力信号は３つの周波
数帯域０〜ｆ１，ｆ１〜ｆ２，ｆ２〜ｆ３にブロック化
され、各ブロックＡ〜Ｃとして分割される。そして、各
波形切り出し回路２により、各ブロックＡ〜Ｃの入力信
号は時間Ｔ１，Ｔ２，Ｔ３…でブロック化され、各ブロ
ック１〜３として切り出される。これにより、各波形切
り出し回路２からは、まず、ブロック１の各ブロックＡ
〜Ｃであるグループ１Ａ〜１Ｃに対応する入力信号が出
力され、次に、ブロック２の各ブロックＡ〜Ｃであるグ
ループ２Ａ〜２Ｃに対応する入力信号が出力され、続い
て、ブロック３の各ブロックＡ〜Ｃであるグループ３Ａ
〜３Ｃに対応する入力信号が出力される。

【００４７】ここで、順変換計算装置４は、分割フィル
タ３による周波数帯域のブロックＡ〜Ｃ毎に設けられて
いる（つまり、図２に示す例では、３つの順変換計算装
置が設けられている）。従って、各順変換計算装置４に
はそれぞれ、まず、各グループ１Ａ〜１Ｃに対応する入
力信号が入力され、次に、各グループ２Ａ〜２Ｃに対応
する入力信号が入力され、続いて、各グループ３Ａ〜３
Ｃに対応する入力信号が入力される。

【００４８】各順変換計算装置４はそれぞれ、後記する
ように、時間軸上の入力信号を周波数軸上に変換する。
各量子化装置５はそれぞれ、各順変換計算装置４の出力
信号を量子化し、その量子化した信号を信号符号化装置
１の出力信号（すなわち、入力信号を変換符号化した信
号）として出力する。

【００４９】信号復号化装置６は、信号符号化装置１の
周波数軸上の出力信号に信号符号化装置１とは逆の処理
を施して、信号符号化装置１に入力された元の時間軸上
の入力信号に復号化する。

【００５０】すなわち、各逆量子化装置７はそれぞれ、
信号符号化装置１の出力信号である各量子化装置５の出
力信号を逆量子化する。これにより、各逆量子化装置７
の出力信号は、対応する各順変換計算装置４の出力信号
と同じになる。

【００５１】各逆変換計算装置８はそれぞれ、後記する
ように、各逆量子化装置７の出力信号を周波数軸上から
時間軸上に変換する。これにより、各逆変換計算装置８
の出力信号は、対応する各波形切り出し回路２の出力信
号と同じになる。

【００５２】各波形連結回路１０は、各逆変換計算装置
８の出力信号を順次連結する。これにより、各波形連結
回路１０の出力信号は、分割フィルタ３によって所定の
周波数帯域毎にブロック化された時間軸上の入力信号と
同じになる。

【００５３】ＱＭＦ等による合成フィルタ９は、各逆変
換計算装置８の出力信号を合成する。これにより、合成
フィルタ９の出力信号（すなわち、信号復号化装置６の
出力信号）は、信号符号化装置１に入力された元の入力
信号と同じになる。

【００５４】図３に、順変換計算装置４のブロック回路
図を示す。順変換計算装置４は、固定小数点演算を行う
ＭＤＣＴ演算回路５３とＲＡＭ２１と小数点位置レジス
タ２２とオーバーフロー検出回路２３とから構成されて
いる。

【００５５】ここでは前記入力バッファとして働くＲＡ
Ｍ２１は、前記グループ（１Ａ〜１Ｃ，２Ａ〜２Ｃ，３
Ａ〜３Ｃ）の内の対応する１つのグループの入力信号を
入力して保持する。この１つのグループの入力信号の実
時間上のサンプル点は従来例と同様にＮ個であるとする
（つまり、時間軸上のＮ点の離散値によって信号が表さ
れる）。

【００５６】前記順変換ウィンドウ部および線形順変換
部としてのＭＤＣＴ演算回路５３は、オーバーフロー検
出回路２３を介してＲＡＭ２１から所望の入力信号を読
み出しては前記した演算処理を行い、その結果を再びＲ
ＡＭ２１に書き込むという動作を繰り返し行う。

【００５７】これにより、Ｎサンプルの入力信号の全て
について所定の演算処理が終了すると、ＲＡＭ２１に保
持されていたＮサンプルの入力信号は、入力信号を周波
数軸上のＮ点の離散値に変換した信号であるＮサンプル
の出力信号に置き代わることになる。すなわち、順変換
計算装置４の入力信号は時間軸上から周波数軸上に直交
変換される。

【００５８】ここで、ＭＤＣＴ演算回路５３が固定小数
点演算を行う点と、ＲＡＭ２１中のデータの表示方法が
固定小数点表示である点については、図８に示す固定小
数点方式をとる従来例と同じである。

【００５９】但し、その固定小数点位置は小数点位置レ
ジスタ２２に格納されており、任意に設定することがで
きる点が当該従来例と異なっている。また、オーバーフ
ロー検出回路２３を設けてＲＡＭ２１から読み出したデ
ータがオーバーフローしているかどうかを検出し、その
検出結果に基づいて小数点位置レジスタ２２に格納され
ている固定小数点位置を設定し直すことができる点も当
該従来例と異なっている。

【００６０】すなわち、ＭＤＣＴ演算回路５３において
は、１回の演算処理でデータの値が２倍を越えないよう
に（つまり、演算処理によってデータが繰り上がった場
合でも、その繰り上がりが１ビットを越えないように）
アルゴリズムが設定されている。

【００６１】そして、従来例では１ビットであったサイ
ンビットに１ビット分のマージンビットを加えて、２ビ
ットでサインビットが構成されている。これにより、デ
ータが正の最大値「１１１１…」の場合は、サインビッ
ト「００」がその先頭に付加されて「００１１１１…」
と表されることになる。一方、データが負の最大値「０
０００…」の場合は、サインビット「１１」がその先頭
に付加されて「１１００００…」と表されることにな
る。

【００６２】従って、正の最大値「００１１１１…」で
あったデータが繰り上がった場合（すなわち、オーバー
フローした場合）、繰り上がりは１ビットであるため、
そのデータは「０１１１１１…」になる。一方、負の最
大値「１１００００…」であったデータが繰り上がった
場合（すなわち、オーバーフローした場合）、繰り上が
りは１ビットであるため、そのデータは「１０００００
…」になる。

【００６３】このように、データがオーバーフローした
場合、先頭のサインビットは変わらずにサインビットと
しての機能を保ち、２ビット目のサインビットは反転し
てデータがオーバーフローしたことを表す。

【００６４】そこで、オーバーフロー検出回路２３によ
ってサインビットを検出することにより、ＲＡＭ２１か
ら読み出したデータのオーバーフローの有無を検出する
ことができる。そして、データがオーバーフローしてい
た場合、オーバーフロー検出回路２３は小数点位置レジ
スタ２２に格納されている固定小数点位置を１ビットシ
フトダウンして設定し直す。

【００６５】そのオーバーフロー検出回路２３の動作
を、図５に従って説明する。図５に示す例では、Ｎサン
プルの全データ（すなわち、全信号）のデータ長を２４
ビットに設定し、２３，２４ビットをサインビットとし
て、残りの２２ビットで１つのデータが表される。この
とき、その固定小数点位置は小数点位置レジスタ２２に
格納されている。

【００６６】図５の（ａ）に示すように、ＲＡＭ２１か
ら読み出したデータが正の値でオーバーフローしていな
い場合、そのサインビットＳＳは「００」になってい
る。一方、ＲＡＭ２１から読み出したデータが負の値で
オーバーフローしていない場合、そのサインビットＳＳ
は「１１」になっている。オーバーフロー検出回路２３
は、そのサインビットＳＳから当該データがオーバーフ
ローしていないことを検出しオーバーフローフラグ
「０」を立てる。

【００６７】このようにＲＡＭ２１から読み出したデー
タがオーバーフローしていない場合、ＭＤＣＴ演算回路
５３は、小数点位置レジスタ２２に格納されている固定
小数点位置に基づいて固定小数点演算を行う。

【００６８】このとき、ＲＡＭ２１から読み出したデー
タが正の最大値「００１１１１…」であった場合、ＭＤ
ＣＴ演算回路５３における演算処理によりデータは繰り
上がってオーバーフローするが、その繰り上がりは１ビ
ットになるようにＭＤＣＴ演算回路５３のアルゴリズム
は設定されている。そのため、ＭＤＣＴ演算回路５３か
らＲＡＭ２１に書き込まれるデータは「０１１１１１
…」になる。同様に、ＲＡＭ２１から読み出したデータ
が負の最大値「１１００００…」であった場合、ＭＤＣ
Ｔ演算回路５３における演算処理によりデータは繰り上
がってオーバーフローするが、その繰り上がりは１ビッ
トになる。そのため、ＭＤＣＴ演算回路５３からＲＡＭ
２１に書き込まれるデータは「１０００００…」にな
る。

【００６９】すなわち、ＭＤＣＴ演算回路５３における
演算処理によりデータがオーバーフローした場合、その
サインビットＳＸは「０１」または「１０」になる。こ
こで、先頭のサインビットＳはサインビットとしての機
能を保ち、２ビット目のサインビットＸはデータがオー
バーフローしたことを表している。

【００７０】図５の（ｂ）に示すように、これらオーバ
ーフローしたデータがＲＡＭ２１から読み出されると、
オーバーフロー検出回路２３はサインビットＳＸから当
該データがオーバーフローしていることを検出しオーバ
ーフローフラグ「１」を立てる。

【００７１】次に、オーバーフロー検出回路２３は、小
数点位置レジスタ２２に格納されている固定小数点位置
を１ビット分だけ右にシフト（すなわち、シフトダウ
ン）させて正規化し直し、新しい固定小数点位置を設定
する。また、オーバーフロー検出回路２３は、２ビット
目のサインビットを先頭のサインビットと同じにする。
すなわち、サインビットＳＸが「０１」の場合は「０
０」にし、「１０」の場合は「１１」にする。これによ
り、オーバーフローしたデータを正確なデータに復元す
ることができる。

【００７２】そして、ＭＤＣＴ演算回路５３は、オーバ
ーフロー検出回路２３によって設定し直され小数点位置
レジスタ２２に格納された新しい固定小数点位置に基づ
いて、復元したデータの固定小数点演算を行う。

【００７３】以後は、データがオーバーフローする度に
同様の処理を行う。従って、ＭＤＣＴ演算回路５３によ
る演算処理においてデータがオーバーフローする度に、
小数点位置レジスタ２２に格納されている固定小数点位
置が１ビットシフトダウンした値に設定し直される。

【００７４】このように、順変換計算装置４は、１つの
グループの入力信号に対して任意の固定小数点位置によ
る演算処理が終了したら、次のグループの入力信号に対
しては前のグループとは別の固定小数点位置を設定して
演算処理を行うことができる。また、複数設けられてい
る順変換計算装置４のそれぞれが、別の固定小数点位置
による演算処理を行うこともできる。そして、ＭＤＣＴ
演算回路５３による演算処理においてデータがオーバー
フローしても、そのデータをＲＡＭ２１から読み出した
時点で正確に復元することができる。さらに、データが
オーバーフローする度に、小数点位置レジスタ２２に格
納されている固定小数点位置を設定し直すため、１つの
グループの入力信号に対して固定小数点位置を常に最適
に保つことができる。

【００７５】図４に、逆変換計算装置８のブロック回路
図を示す。順変換計算装置４と逆変換計算装置８との違
いは、ＭＤＣＴ演算回路５３をＩＭＤＣＴ演算回路３１
に置き換えた点のみである。すなわち、逆変換計算装置
８は、固定小数点演算を行うＩＭＤＣＴ演算回路３１と
ＲＡＭ２１と小数点位置レジスタ２２とオーバーフロー
検出回路２３とから構成されている。

【００７６】ここでは前記出力バッファとして働くＲＡ
Ｍ２１は、量子化装置５の出力信号（すなわち、分割フ
ィルタ３から出力された１つのグループの〔Ｎサンプル
の〕入力信号を周波数軸上に変換した後に量子化した信
号）を保持する。

【００７７】前記線形逆変換部および逆変換ウィンドウ
部としてのＩＭＤＣＴ演算回路３１は、ＲＡＭ２１から
所望の信号を読み出しては前記した演算処理を行い、そ
の結果を再びＲＡＭ２１に書き込むという動作を繰り返
し行う。

【００７８】これにより、ＲＡＭ２１のＮサンプルの信
号の全てについて所定の演算処理が終了すると、ＲＡＭ
２１に保持されていた周波数軸上のＮサンプルの信号
は、その信号を時間軸上のＮ点の離散値に変換（ここで
は、逆変換）した信号（すなわち、順変換計算装置１の
入力信号）であるＮサンプルの出力信号に置き代わるこ
とになる。すなわち、逆変換計算装置８の入力信号は周
波数軸上から時間軸上に直交変換される。

【００７９】ここで、ＲＡＭ２１中のデータの表示方法
は順変換計算装置４と同様に固定小数点表示であり、Ｉ
ＭＤＣＴ演算回路３１は固定小数点演算を行う。また、
当該固定小数点位置は小数点位置レジスタ２２に格納さ
れており、任意に設定することができる。さらに、オー
バーフロー検出回路２３を設けてＲＡＭ２１から読み出
したデータがオーバーフローしているかどうかを検出
し、その検出結果に基づいて小数点位置レジスタ２２に
格納されている固定小数点位置を設定し直すことができ
る。

【００８０】尚、ＩＭＤＣＴ演算回路５３はＭＤＣＴ演
算回路５３と同様に、１回の演算処理でデータの値が２
倍を越えないようにアルゴリズムが設定されている。ま
た、逆変換計算装置８においても順変換計算装置４と同
様に、２ビットでサインビットが構成されている。逆変
換計算装置８のオーバーフロー検出回路２３の動作は、
順変換計算装置４のそれと同じであるためここでは説明
を省略する。

【００８１】このように、逆変換計算装置８は順変換計
算装置４と同様に、１つのグループの入力信号（すなわ
ち、量子化装置５の出力信号）に対して任意の固定小数
点位置による演算処理が終了したら、次のグループの入
力信号に対しては前のグループとは別の固定小数点位置
を設定して演算処理を行うことができる。また、複数設
けられている逆変換計算装置８のそれぞれが、別の固定
小数点位置による演算処理を行うこともできる。そし
て、ＩＭＤＣＴ演算回路３１による演算処理においてデ
ータがオーバーフローしても、そのデータをＲＡＭ２１
から読み出した時点で正確に復元することができる。さ
らに、データがオーバーフローする度に、小数点位置レ
ジスタ２２に格納されている固定小数点位置を設定し直
すため、１つのグループの入力信号に対して固定小数点
位置を常に最適に保つことができる。

【００８２】このように、本実施例の順変換計算装置４
および逆変換計算装置８は、時間軸上の入力信号を所定
の時間毎にブロック化した各ブロック（図２に示す、ブ
ロック１〜３）の１つ１つの処理については固定小数点
方式をとっている。その一方で、順変換計算装置４およ
び逆変換計算装置８は、当該時間軸上の各ブロック毎に
それぞれ別の固定小数点位置を設定することができる。
つまり、順変換計算装置４および逆変換計算装置８は、
各データ単位ではなく、時間軸上の各ブロック単位で浮
動小数点方式をとっていることになる。

【００８３】また、順変換計算装置４および逆変換計算
装置８は、時間軸上の各ブロックを所定の周波数帯域毎
にブロック化した各ブロック（図２に示す、ブロックＡ
〜Ｃ）毎に設けられている。そのため、本実施例では、
当該周波数帯域毎の各ブロックの１つ１つの処理につい
ては固定小数点方式をとっている。その一方で、各順変
換計算装置４および各逆変換計算装置８はそれぞれ別の
固定小数点位置を設定することができるため、周波数帯
域毎の各ブロック毎にそれぞれ別の固定小数点位置を設
定することができる。つまり、本実施例では、周波数帯
域毎の各ブロック毎に順変換計算装置４および逆変換計
算装置８を設けることにより、各データ単位ではなく、
周波数帯域毎の各ブロック単位で浮動小数点方式をとっ
ていることになる。

【００８４】すなわち、本実施例では、前記各グループ
（１Ａ〜１Ｃ，２Ａ〜２Ｃ，３Ａ〜３Ｃ）単位で浮動小
数点方式をとっていることになる。従って、各グループ
毎に最適な小数点位置を設定することができる。

【００８５】図６および図７は、Ｎサンプルの全データ
（すなわち、全信号）のデータ長を２４ビットに設定
し、時間軸上および周波数帯域毎の各ブロックを図２に
示すように設定した場合における、各順変換計算装置４
または各逆変換計算装置８の各ＲＡＭ２１内の信号の格
納状態を模式的に示したものである。尚、図２に示す例
では、順変換計算装置および逆変換計算装置８がそれぞ
れ３つずつ設けられているため、ＲＡＭ２１もそれぞれ
３つずつ設けられていることになる。

【００８６】図７に示すように、入力信号のレベルが全
周波数帯域にわたって小さなときには、各ＲＡＭ２１の
小数点位置を上位のビット側に設定することにより、Ｓ
／Ｎ比を大きくすることができる。また、図６に示すよ
うに、入力信号のレベルが全周波数帯域にわたって大き
なときには、各ＲＡＭ２１の小数点位置を図７に比べて
下位のビット側に設定することにより、やはりＳ／Ｎ比
を大きくすることができる。

【００８７】このように本実施例においては、時間軸上
の入力信号を所定の時間毎にブロック化し、その時間軸
上の各ブロックを所定の周波数帯域毎にブロック化して
各グループとしている。そして、周波数帯域毎の各ブロ
ック毎に順変換計算装置４および逆変換計算装置８を設
けている。さらに、各順変換計算装置４および各逆変換
計算装置８は固定小数点方式をとっているが、その固定
小数点位置は時間軸上の各ブロック毎に任意に設定する
ことができる。そのため、本実施例では、時間軸上の各
ブロック単位で浮動小数点方式をとると共に、周波数帯
域毎の各ブロック単位で浮動小数点方式をとっているこ
とになる。すなわち、時間軸上の各ブロックを周波数帯
域毎に分割した各グループ単位で浮動小数点方式をとっ
ていることになる。

【００８８】従って、本実施例では、従来例の固定小数
点方式に比べて、レベル差が大きな信号を扱う場合でも
十分なＳ／Ｎ比を得ることができ、精度を高めることが
できる。

【００８９】また、ＭＤＣＴ演算回路５３およびＩＭＤ
ＣＴ演算回路３１においては１回の演算処理でデータの
値が２倍を越えないようにアルゴリズムを設定し、サイ
ンビットに１ビット分のマージンビットを加えて２ビッ
トでサインビットを構成している。そして、オーバーフ
ロー検出回路２３により、ＲＡＭ２１から読み出したデ
ータのサインビットから当該データがオーバーフローし
ているかどうかを検出する。データがオーバーフローし
ている場合、オーバーフロー検出回路２３は、小数点位
置レジスタ２２に格納されている固定小数点位置を設定
し直す。また、オーバーフロー検出回路２３は、サイン
ビットに基づいて当該オーバーフローしたデータを正確
に復元してＭＤＣＴ演算回路５３またはＩＭＤＣＴ演算
回路３１に転送している。

【００９０】従って、本実施例では、従来例の固定小数
点方式のように、データが一旦オーバーフローすると、
それ以降の演算結果は全てオーバーフローすることにな
り意味をなさなくなるということはない。

【００９１】また、各順変換計算装置４および各逆変換
計算装置８には、それぞれ１つの小数点位置レジスタ２
２しか設けていない。そのため、本実施例では、図９に
示すように各データ毎に小数点位置レジスタ６４を設け
ている従来例の浮動小数点方式に比べて、回路規模を小
さくすることができる。

【００９２】さらに、ＭＤＣＴ演算回路５３およびＩＭ
ＤＣＴ演算回路３１はそれぞれ固定小数点演算を行って
いるため前記スケール合わせを行う必要がなく、従来例
の浮動小数点方式に比べて回路規模を小さくすることが
できる。

【００９３】ところで、本実施例はオーディオ信号や画
像信号の処理に使用することができる。例えば、オーデ
ィオ信号の処理に用いる場合には、周波数帯域毎の各グ
ループＡ〜Ｃをそれぞれ、低域，中域，高域に対応させ
ることが考えられる。

【００９４】すなわち、一般の音楽ソースのエネルギー
レベルは、低域，中域，高域がそれぞれ６：３：１程度
の割合になっている。そこで、従来の固定小数点方式を
オーディオ信号の処理に利用する場合には、各帯域のエ
ネルギーレベルに合わせて、設計時に小数点位置を設定
していた。

【００９５】ところが、トライアングルやハイハット等
の打楽器を多用した音楽ソースでは高域のレベルだけが
極端に高くなることがある。一方、パイプオルガンやバ
スドラムが入っている音楽ソースでは低域のレベルだけ
が極端に高くなることがある。このように各帯域でレベ
ルが変動しても、本実施例によれば、そのレベル変動に
合わせて各帯域毎に小数点位置を設定し直すことができ
るため、高い精度で変換符号化または復号化することが
できる。従って、本実施例をオーディオ信号の処理に利
用すれば、レベル変動に関係なく聴感に即して各帯域を
バランス良く明瞭に記録・再生することができる。

【００９６】尚、本発明は上記実施例に限定されるもの
ではなく、以下のように実施してもよい。１）量子化装置５および逆量子化装置７を省き、順変換
計算装置４の出力信号を直接、逆変換計算装置８に入力
させるようにする。

【００９７】２）信号符号化装置１の出力信号を直接、
信号復号化装置２に入力させるのではなく、信号符号化
装置１の出力信号を一旦記録媒体（磁気テープ、磁気デ
ィスク、光ディスク、光磁気ディスク等）に記録させ、
記録媒体から読み出した信号を信号復号化装置２に入力
させるようにする。

【００９８】３）周波数帯域毎のブロック化を図２に示
すような３つではなく、２つ又は４つ以上にして行う。
この周波数帯域毎のブロック数が多いほど精度は向上す
るが、その反面、回路規模は増大する。

【００９９】４）ＭＤＣＴ演算回路５３およびＩＭＤＣ
Ｔ演算回路３１において、１回の演算処理でデータの値
がｍ倍（ｍは２以上の整数）を越えないようにアルゴリ
ズムを設定する。この場合は、サインビットに（ｍ−
１）ビット分のマージンビットを加えてｍビットでサイ
ンビットを構成し、上記実施例と同様に具体化する。

【０１００】５）ＭＤＣＴでなく、アダマール変換、カ
ルーネンレーブ変換、ルジャンドル変換、ＤＦＴ、ＤＣ
Ｔ等の他の直交変換によって具体化する。６）分割フィルタ３によって所定の周波数帯域毎にブロ
ック化された入力信号を、各波形切り出し回路２によっ
て所定の時間毎にブロック化して切り出すのではなく、
分割フィルタ３と各波形切り出し回路２の処理とを逆に
する。

【０１０１】すなわち、時間軸上の入力信号を先ず１つ
の波形切り出し回路２によって所定の時間毎にブロック
化して切り出した後、分割フィルタ３によって所定の周
波数帯域毎にブロック化して分割する。

【０１０２】

【発明の効果】以上詳述したように、第１の発明によれ
ば、回路規模を増大させることなく精度を高めることが
可能な信号符号化装置を提供することができるという優
れた効果がある。また、第２の発明によれば、回路規模
を増大させることなく精度を高めることが可能な信号復
号化装置を提供することができるという優れた効果があ
る。また、第３の発明によれば、第１の発明の信号符号
化装置または第２の発明の信号復号化装置において、信
号をデータとして処理する際に、オーバーフローを判定
すると共に、オーバーフローしたデータを正確なデータ
に復元することができるという優れた効果がある。

【図面の簡単な説明】

【図１】本発明を具体化した一実施例のブロック回路図
である。

【図２】入力信号の時間軸上および周波数帯域毎のブロ
ック化の一例を説明するための説明図である。

【図３】一実施例の順変換計算装置４のブロック回路図
である。

【図４】一実施例の逆変換計算装置８のブロック回路図
である。

【図５】オーバーフロー検出回路２３の動作を説明する
ための説明図である。

【図６】一実施例の各ＲＡＭ２１内の信号の格納状態を
説明するための模式図である。

【図７】一実施例の各ＲＡＭ２１内の信号の格納状態を
説明するための模式図である。

【図８】固定小数点方式をとる従来例の順変換計算装置
５１のブロック回路図である。

【図９】浮動小数点方式をとる従来例の順変換計算装置
６１のブロック回路図である。

【図１０】固定小数点表示のＲＡＭ内におけるデータの
格納状態を示す説明図である。

【図１１】浮動小数点表示のＲＡＭ内におけるデータの
格納状態を示す説明図である。

【図１２】固定小数点方式をとる従来例のＲＡＭ５２内
の信号の格納状態を説明するための模式図である。

【図１３】固定小数点方式をとる従来例のＲＡＭ５２内
の信号の格納状態を説明するための模式図である。

【符号の説明】

１信号符号化装置２波形切り出し回路３分割フィルタ４順変換計算装置５量子化装置６信号復号化装置７逆量子化装置８逆変換計算装置９合成フィルタ１０波形連結回路２２小数点位置レジスタ２３オーバーフロー検出回路

Claims

【特許請求の範囲】

【請求項１】入力信号波形を所定の周波数帯域毎にブ
ロック化して分割すると共に、そのブロック内の信号を
所定の時間毎にブロック化して切り出し、その分割され
て切り出された各グループの信号を相互に独立な変換軸
で変換して符号化する際に、各グループ毎に固定小数点
方式をとり、その小数点位置を各グループ毎に任意に設
定すると共に、変換のための演算処理において演算結果
がオーバーフローした場合には、小数点位置を最適な値
に設定し直すことを特徴とする信号符号化装置。
【請求項２】請求項１記載の信号符号化装置から出力
される各グループ毎の信号を相互に独立な変換軸で変換
して復号化する際に、各グループ毎に固定小数点方式を
とり、その小数点位置を各グループ毎に任意に設定する
と共に、変換のための演算処理において演算結果がオー
バーフローした場合には、小数点位置を最適な値に設定
し直すことを特徴とする信号復号化装置。
【請求項３】請求項１記載の信号符号化装置または請
求項２記載の信号復号化装置において、前記各グループの信号をデータとして処理する際に、デ
ータのサインビットに適宜なビット数のマージンビット
を付加して複数ビットから成るサインビットとし、前記
演算処理は当該マージンビットのビット数を越えないよ
うに設定して、前記オーバーフローは当該マージンビッ
トの演算処理による変化から判定すると共に、そのマー
ジンビットの変化からオーバーフローしたデータを正確
なデータに復元することを特徴とする信号符号化装置ま
たは信号復号化装置。