JPH06231269A - Display control device - Google Patents

Display control device

Info

Publication number
JPH06231269A
JPH06231269A JP5039493A JP3949393A JPH06231269A JP H06231269 A JPH06231269 A JP H06231269A JP 5039493 A JP5039493 A JP 5039493A JP 3949393 A JP3949393 A JP 3949393A JP H06231269 A JPH06231269 A JP H06231269A
Authority
JP
Japan
Prior art keywords
data
vram
display
clipping
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5039493A
Other languages
Japanese (ja)
Inventor
Shuhei Ito
周平 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP5039493A priority Critical patent/JPH06231269A/en
Publication of JPH06231269A publication Critical patent/JPH06231269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To provide the display control device with a simple circuitry capable of specifying a clipping area. CONSTITUTION:In the display control device, the storage contents of VRAM is updated under the control of a CPU, and a picture is displayed on a display device according to the storage contents of the VRAM. It is equipped with a clipping area specification data table 21 storing the data specifying the clipping area by a VRAM space address and an AND gate 22 selectively masking a write request signal to the VRAM based on the data read from the table 21 with a drawing address sent from the CPU.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、中央処理装置(CP
U)の制御の下にビデオメモリ(VRAM)の記憶内容
を更新すると共にVRAMの記憶内容に従って表示装置
に画像表示を行う表示制御装置に関する。
This invention relates to a central processing unit (CP).
The present invention relates to a display control device that updates the storage contents of a video memory (VRAM) under the control of U) and displays an image on a display device according to the storage contents of the VRAM.

【0002】[0002]

【従来の技術】各種画像処理システムにおいて、表示画
面上での描画可能領域または禁止領域を設定するいわゆ
るクリッピング機能が必要とされる。この様なクリッピ
ングは、CPUがあるキャラクタ・データをVRAMに
書込む際に、予め設定されているクリッピング境界と比
較して、VRAMへの書込みを制御することで行われ
る。図3はその様な描画制御を行った表示画面の例であ
る。表示物に対して画面上の斜線部が描画を禁止された
マスク領域を示している。図4は従来のクリッピング制
御回路の例である。図示のように従来は、描画領域を、
表示空間アドレスの始点座標と終点座標で囲まれる範囲
で指定して、描画アドレスがその範囲に含まれるか否か
を判断していた。
2. Description of the Related Art Various image processing systems require a so-called clipping function for setting a drawable area or a prohibited area on a display screen. Such clipping is performed by the CPU when writing character data in the VRAM, by comparing with a preset clipping boundary and controlling writing in the VRAM. FIG. 3 is an example of a display screen on which such drawing control is performed. The shaded area on the screen of the display object indicates the mask area in which drawing is prohibited. FIG. 4 shows an example of a conventional clipping control circuit. Conventionally, the drawing area is
The display space address is specified by a range surrounded by the start point coordinates and the end point coordinates, and it is determined whether the drawing address is included in the range.

【0003】[0003]

【発明が解決しようとする課題】しかし図4に示す従来
方式では、クリッピング領域を表示空間アドレスで指定
するために、描画アドレスの表示空間アドレスへの変換
回路が必要である。また、表示空間のX,Yアドレス上
でそれぞれクリッピング始点と終点を指定するために一
つの領域指定に4個の比較回路を必要とする。しかも比
較回路は、減算回路を含む複雑なものである。飛び飛び
に複数の領域を指定しようとすると、図4の回路は複数
個必要になる。これに対して、CPUにおいてクリッピ
ング領域の判定を行ってデータ転送を制御することも考
えられるが、これはCPUの負担が大きくなり過ぎて好
ましくない。
However, in the conventional method shown in FIG. 4, a conversion circuit for converting a drawing address into a display space address is necessary in order to specify a clipping area with a display space address. Further, in order to specify the clipping start point and the clipping end point on the X and Y addresses of the display space, four comparison circuits are required for one area designation. Moreover, the comparison circuit is complicated including the subtraction circuit. If a plurality of areas are to be designated at random, a plurality of circuits in FIG. 4 are required. On the other hand, it is conceivable that the CPU determines the clipping region to control the data transfer, but this is not preferable because the burden on the CPU becomes too heavy.

【0004】この発明はこの様な事情を考慮してなされ
たもので、簡単な回路構成でかつ任意の形でクリッピン
グ領域の指定を可能とした表示制御装置を提供すること
を目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a display control device capable of designating a clipping area in an arbitrary form with a simple circuit configuration.

【0005】[0005]

【課題を解決するための手段】この発明は、中央処理装
置の制御の下にビデオメモリの記憶内容を更新すると共
に、前記ビデオメモリの記憶内容に従って表示装置に画
像を表示させる表示制御装置において、前記ビデオメモ
リのメモリ空間アドレスによりクリッピング領域を指定
するデータを記憶する制御データ記憶手段と、中央処理
装置から送られる描画アドレスにより前記制御データ記
憶手段から読込まれたデータに基づいて前記ビデオメモ
リへの書込み要求信号を選択的にマスキングするマスク
手段とを備えたことを特徴としている。
According to the present invention, there is provided a display control device for updating a storage content of a video memory under the control of a central processing unit and displaying an image on a display device according to the storage content of the video memory. Control data storage means for storing data designating a clipping area by a memory space address of the video memory, and data for the video memory based on the data read from the control data storage means by a drawing address sent from a central processing unit. And a mask means for selectively masking the write request signal.

【0006】[0006]

【作用】この発明においては、VRAM空間アドレスに
対応してクリッピング領域を指定するデータを記憶する
制御データ記憶手段を設けている。そして描画に際して
は、VRAMへの描画アドレスによってこの制御データ
記憶手段をアクセスして、読み込まれたデータによって
VRAMへの書込みを制御する。即ち制御データ記憶手
段のデータに応じてVRAMへの書込み要求信号(描画
コマンド)のマスキングを行って、VRAMの書込みイ
ネーブル信号をオン,オフする。従ってこの発明では、
CPUから送られてくる描画アドレスとクリッピング領
域指定アドレスの比較を行うためのアドレス変換回路や
比較回路が要らない。しかもこの発明では表示ドット単
位或いはキャラクタ単位でクリッピング領域の指定が可
能であり、任意形状の描画クリッピングができる。
In the present invention, the control data storage means for storing the data designating the clipping area corresponding to the VRAM space address is provided. At the time of drawing, the control data storage means is accessed by the drawing address to the VRAM, and the writing to the VRAM is controlled by the read data. That is, the write request signal (drawing command) to the VRAM is masked according to the data of the control data storage means, and the VRAM write enable signal is turned on and off. Therefore, in this invention,
There is no need for an address conversion circuit or a comparison circuit for comparing the drawing address sent from the CPU with the clipping area designation address. Moreover, according to the present invention, the clipping area can be designated in display dot units or character units, and drawing clipping of an arbitrary shape can be performed.

【0007】[0007]

【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図1は、この発明の一実施例に係る表示制
御装置の概略構成である。図示のようにこの表示制御装
置は、CPU1、制御プログラムを記憶したROM2、
キャラクタデータを記憶したキャラクタROM3、ビデ
オディスプレイプロセッサ(VDP)4、VRAM5、
属性データRAM6およびCRT表示装置7を有する。
VDP4は、タイミング制御回路11、書込み/読出し
制御回路12、カラーパレット13、D/Aコンバータ
14等を有する。VRAM5および属性データRAM6
はこの実施例ではVDP4の外に設けられているが、V
DP4の内部にあってもよい。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic configuration of a display control device according to an embodiment of the present invention. As shown in the figure, the display control device includes a CPU 1, a ROM 2 storing a control program,
A character ROM 3 storing character data, a video display processor (VDP) 4, a VRAM 5,
It has an attribute data RAM 6 and a CRT display device 7.
The VDP 4 has a timing control circuit 11, a write / read control circuit 12, a color palette 13, a D / A converter 14, and the like. VRAM 5 and attribute data RAM 6
Is provided outside VDP4 in this embodiment, but V
It may be inside DP4.

【0008】CPU1は、ROM2に記憶されたプログ
ラムに従い、表示データ(キャラクタ名)と表示位置デ
ータを発生する。表示位置データはこの実施例の場合、
VRAM5のアドレスに対応したデータである。書込み
/読出し制御回路12は、VRAM5に対して、CPU
1から送られた表示位置データに対応したVRAMアド
レスに表示データを書込むと共に、書込まれたデータを
読出し、更に読み出された表示データ(キャラクタ名)
に基づいてキャラクタROM3を参照してカラーパレッ
ト13にカラーコードを転送するという制御を行う。V
RAM5からのデータ読出しは、タイミング制御回路1
1によってCRT表示装置7の走査に同期するようにタ
イミング制御がなされる。カラーコードは、カラーパレ
ット14によりRGB信号に変換され、これがD/Aコ
ンバータ14によりアナログデータに変換されてCRT
表示装置7に送られる。
The CPU 1 generates display data (character name) and display position data according to a program stored in the ROM 2. In the case of this embodiment, the display position data is
It is data corresponding to the address of the VRAM 5. The write / read control circuit 12 has a CPU for the VRAM 5.
The display data is written to the VRAM address corresponding to the display position data sent from 1, the written data is read, and the read display data (character name)
The color code is transferred to the color palette 13 by referring to the character ROM 3 based on the above. V
Data is read from the RAM 5 by the timing control circuit 1
1 controls the timing so as to synchronize with the scanning of the CRT display device 7. The color code is converted into an RGB signal by the color palette 14, and this is converted into analog data by the D / A converter 14 to be converted into a CRT.
It is sent to the display device 7.

【0009】属性データRAM6は、キャラクタ名以外
の表示を制御する種々の制御データ、例えばキャラクタ
ROM3から読み出されたカラーコードを表示画面に対
応して修飾,変更するデータ等の制御データを記憶する
メモリである。この属性データRAM6はこの実施例の
場合、上に例示した通常の制御データの他に、描画アド
レスに対応して表示ドット単位或いはキャラクタ単位で
クリッピング領域を指定するデータを記憶するクリッピ
ング領域指定データテーブルを有する。
The attribute data RAM 6 stores various control data other than the character name, such as control data for modifying or changing the color code read from the character ROM 3 in accordance with the display screen. It is a memory. In the case of this embodiment, the attribute data RAM 6 is a clipping area designation data table for storing, in addition to the normal control data exemplified above, data for designating a clipping area in display dot units or character units corresponding to drawing addresses. Have.

【0010】図2は、この実施例のクリッピング領域指
定に関係する部分を取り出して示している。CPU1か
らの描画アドレスはVRAM5に送られると共に、属性
データRAM6にも送られ、図示のように属性データR
AM6内のクリッピング領域指定データテーブル21が
参照される。ANDゲート22は、クリッピング領域指
定データテーブル21から読み出されたデータと描画コ
マンドとの積をとって、VRAM5への書込みイネーブ
ル信号WEをオン,オフするためのゲートである。この
ANDゲート22は言い換えれば、描画コマンドを選択
的にマスキングするためのマスク手段であり、図1のW
/R制御部12に含まれている。
FIG. 2 shows a portion related to the clipping area designation of this embodiment. The drawing address from the CPU 1 is sent to the VRAM 5 and also to the attribute data RAM 6, and as shown in the figure, the attribute data R
The clipping area designation data table 21 in AM6 is referred to. The AND gate 22 is a gate for turning on and off the write enable signal WE to the VRAM 5 by taking the product of the data read from the clipping area designation data table 21 and the drawing command. In other words, the AND gate 22 is a mask means for selectively masking the drawing command, and the W gate in FIG.
It is included in the / R control unit 12.

【0011】この様な構成として、クリッピング領域指
定データテーブル21に予め、表示ドット単位またはキ
ャラクタ単位で描画可能または禁止を指示するクリッピ
ング領域指定データを書込んでおく。そして描画に際し
て、描画アドレスにより示されたクリッピング領域指定
データテーブル21のデータを読出し、これによりVR
AMへの表示データ書込みを制御することにより、クリ
ッピングができる。
With such a configuration, the clipping area designation data table 21 is previously written with clipping area designation data for instructing drawing or prohibition in display dot units or character units. Then, at the time of drawing, the data of the clipping area designation data table 21 indicated by the drawing address is read, and the VR
Clipping can be performed by controlling the display data writing to the AM.

【0012】この実施例によれば、従来のようにクリッ
ピング領域指定のために複雑な回路を必要としない。し
かも飛び飛びの複数領域指定は勿論、任意形状のクリッ
ピングができる。なおこの実施例ではVRAM5と属性
データRAM6とを別々に設ける例を示したが、これら
は別である必要はなく、例えばVRAMに記憶された画
像データ中の数ビットを属性データとしてもよい。
According to this embodiment, a complicated circuit for specifying the clipping area is not required unlike the prior art. In addition, it is possible to perform clipping of any shape, as well as to specify a plurality of discrete areas. In this embodiment, the VRAM 5 and the attribute data RAM 6 are provided separately, but they do not have to be provided separately and, for example, several bits in the image data stored in the VRAM may be used as the attribute data.

【0013】[0013]

【発明の効果】以上説明したようにこの発明によれば、
クリッピング領域をVRAM空間アドレスにより指定す
る制御用メモリを設けることにより、簡単な回路構成で
任意形状のクリッピング領域の指定を可能とした表示制
御装置を得ることができる。
As described above, according to the present invention,
By providing the control memory for designating the clipping region by the VRAM space address, it is possible to obtain the display control device capable of designating the clipping region of any shape with a simple circuit configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の一実施例に係る表示制御装置の概
略構成を示す図である。
FIG. 1 is a diagram showing a schematic configuration of a display control device according to an embodiment of the present invention.

【図2】 図1におけるクリッピング領域指定に関係す
る部分の構成を示す図である。
FIG. 2 is a diagram showing a configuration of a portion related to clipping region designation in FIG.

【図3】 クリッピング動作を説明するための図であ
る。
FIG. 3 is a diagram for explaining a clipping operation.

【図4】 従来のクリップ回路の構成例である。FIG. 4 is a configuration example of a conventional clip circuit.

【符号の説明】[Explanation of symbols]

1…CPU、2…ROM、3…キャラクタROM、4…
VDP、5…VRAM、6…属性データRAM、7…C
RT表示装置、11…タイミング制御回路、12…W/
R制御回路、13…カラーパレット、14…D/Aコン
バータ、21…クリッピング領域指定データテーブル、
22…ANDゲート。
1 ... CPU, 2 ... ROM, 3 ... Character ROM, 4 ...
VDP, 5 ... VRAM, 6 ... Attribute data RAM, 7 ... C
RT display device, 11 ... Timing control circuit, 12 ... W /
R control circuit, 13 ... Color palette, 14 ... D / A converter, 21 ... Clipping area designation data table,
22 ... AND gate.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 中央処理装置の制御の下にビデオメモリ
の記憶内容を更新すると共に、前記ビデオメモリの記憶
内容に従って表示装置に画像を表示させる表示制御装置
において、 前記ビデオメモリのメモリ空間アドレスによりクリッピ
ング領域を指定するデータを記憶する制御データ記憶手
段と、 前記中央処理装置から送られる描画アドレスにより前記
制御データ記憶手段から読込まれたデータに基づいて前
記ビデオメモリへの書込み要求信号を選択的にマスキン
グするマスク手段と、を備えたことを特徴とする表示制
御装置。
1. A display control device for updating storage contents of a video memory under the control of a central processing unit and displaying an image on a display device according to the storage contents of the video memory, wherein a memory space address of the video memory is used. Control data storage means for storing data designating a clipping area; and a write request signal to the video memory selectively based on the data read from the control data storage means by a drawing address sent from the central processing unit. A display control device comprising: a masking unit for masking.
JP5039493A 1993-02-03 1993-02-03 Display control device Pending JPH06231269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5039493A JPH06231269A (en) 1993-02-03 1993-02-03 Display control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5039493A JPH06231269A (en) 1993-02-03 1993-02-03 Display control device

Publications (1)

Publication Number Publication Date
JPH06231269A true JPH06231269A (en) 1994-08-19

Family

ID=12554586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039493A Pending JPH06231269A (en) 1993-02-03 1993-02-03 Display control device

Country Status (1)

Country Link
JP (1) JPH06231269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022006A (en) * 1997-08-01 2000-02-08 Hutchinson Hydraulic antivibration support
KR100324755B1 (en) * 1999-08-19 2002-02-20 구자홍 Clipping apparatus and method for graphic processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022006A (en) * 1997-08-01 2000-02-08 Hutchinson Hydraulic antivibration support
KR100324755B1 (en) * 1999-08-19 2002-02-20 구자홍 Clipping apparatus and method for graphic processor

Similar Documents

Publication Publication Date Title
US5748174A (en) Video display system including graphic layers with sizable, positionable windows and programmable priority
US4951038A (en) Apparatus for displaying a sprite on a screen
US5467442A (en) Image processing apparatus
JPH0325683A (en) Data transmitting method
JPS6360395B2 (en)
US4566000A (en) Image display apparatus and method having virtual cursor
US4286320A (en) Digital computing system having auto-incrementing memory
US5030946A (en) Apparatus for the control of an access to a video memory
JPH06231269A (en) Display control device
JPH08202890A (en) Plotting device
JP3530215B2 (en) On-screen display device
JP3257925B2 (en) Translucent color image generation device
JP2663967B2 (en) Information storage control method
JP3470407B2 (en) Display character color change device
JP3312699B2 (en) Screen display method using virtual VRAM
JPS6355097B2 (en)
JPH0594167A (en) Method for displaying picture
JPS62211784A (en) Display controller
JP2925216B2 (en) Image processing apparatus and method
JP3428089B2 (en) Image display processing device
JPH05216461A (en) Micro computer and videotex system
JPH06230769A (en) Display controller
JPH04314166A (en) Document preparing device
JP2000035781A (en) Method and device for picture display control
JPH06186939A (en) Display controller