JPH06216066A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06216066A
JPH06216066A JP490193A JP490193A JPH06216066A JP H06216066 A JPH06216066 A JP H06216066A JP 490193 A JP490193 A JP 490193A JP 490193 A JP490193 A JP 490193A JP H06216066 A JPH06216066 A JP H06216066A
Authority
JP
Japan
Prior art keywords
gas
film
wsi
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP490193A
Other languages
Japanese (ja)
Inventor
Hisaya Suzuki
寿哉 鈴木
Yuji Furumura
雄二 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP490193A priority Critical patent/JPH06216066A/en
Publication of JPH06216066A publication Critical patent/JPH06216066A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To provide a method of manufacturing a semiconductor device, where in a gate electrode or a wiring layer of high melting point metal silicide film which is lessened in resistance, hardly changed in characteristics, excellent in adhesion to a base insulating film, and high enough in step coverage is formed by removing residual impurities of source gas. CONSTITUTION:An N<+>-type impurity region 12 is formed on the surface of a silicon substrate 10, a silicon oxide film 14 is formed on the surface of the substrate 10, a contact hole 16 high in an aspect ratio is provided to the silicon oxide film 14, and a WSi, wiring layer 18 connected to the N<+>-type impurity region 12 through the intermediary of the contact hole 16 is formed through such a manner that WF6 gas of 5sccm as source gas and SiHCl3 gas of 200sccm as reaction gas are introduced into a vacuum CVD reactor reduced to a pressure of 1.0Torr and kept at a growth temperature of 750 deg.C or so for about three minutes to form a WSi2 film of thickness 15nm or so on a wafer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にCVD(Chemical Vapor Deposition ;化
学的気相成長)法を用いて高融点金属シリサイド膜から
なるゲート電極又は配線層を形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to forming a gate electrode or a wiring layer made of a refractory metal silicide film by using a CVD (Chemical Vapor Deposition) method. On how to do.

【0002】[0002]

【従来の技術】近年の半導体デバイスの高速化に伴い、
トランジスタのゲート電極や配線層の低抵抗化が要求さ
れてきた。そのため、ゲート電極等の材料として、不純
物をドープしたポリシリコン膜の代りに、高融点金属シ
リサイド膜が用いられるようになってきた。
2. Description of the Related Art With the recent increase in speed of semiconductor devices,
It has been required to reduce the resistance of the gate electrode of the transistor and the wiring layer. Therefore, a refractory metal silicide film has been used in place of the impurity-doped polysilicon film as a material for the gate electrode and the like.

【0003】従来、このような高融点金属シリサイド膜
を形成する方法としては、例えばWSi2 (タングステ
ンシリサイド)膜を形成する場合、WF6 (六弗化タン
グステン)をソースガスとし、SiH4 (シラン)を反
応ガスとするCVD法を用いて、成長温度300〜40
0℃で形成するものが主であった。
Conventionally, as a method for forming such a refractory metal silicide film, for example, when forming a WSi 2 (tungsten silicide) film, WF 6 (tungsten hexafluoride) is used as a source gas and SiH 4 (silane). ) Is used as a reaction gas, and a growth temperature of 300 to 40 is used.
Most of them formed at 0 ° C.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来のSiH4 を反応ガスに用いた高融点金属シリサイド
膜、例えばWSi2 膜の形成方法においては、成長温度
が300〜400℃と低温であるため、WSi2 膜中に
WF6 ガスからのF(弗素)不純物が残留するという事
態が生じる。
However, in the conventional method for forming a refractory metal silicide film using SiH 4 as a reaction gas, for example, a WSi 2 film, the growth temperature is as low as 300 to 400 ° C. , F (fluorine) impurities from the WF 6 gas remain in the WSi 2 film.

【0005】このため、このWSi2 膜をゲート電極や
配線層に使用した場合、WSi2 膜中のF不純物の存在
によって抵抗が増大するため、当初の目的である遅延時
間短縮による高速化の実現が阻害されるという問題が生
じた。また、ゲート電極に使用した場合、その後の熱処
理工程によってWSi2 膜中のF不純物がゲート酸化膜
へ突き抜け、そのために素子特性の変動を招くという問
題も生じた。
[0005] Therefore, when using this WSi 2 film as the gate electrode and a wiring layer, the resistance by the presence of F impurities in WSi 2 film is increased, the realization of high-speed by initially is the object delay time reduction of There was a problem that was blocked. Further, when it is used for the gate electrode, the F impurity in the WSi 2 film penetrates into the gate oxide film by the subsequent heat treatment process, which causes a problem that the device characteristics are changed.

【0006】また、成長温度300〜400℃という低
温において成膜されたWSi2 膜は、その結晶性が余り
良好でなくアモルファスに近いものであり、その抵抗値
もかなり高いことから、低抵抗化のために700℃以上
の温度でアニール処理を行う工程が必要とされた。ま
た、このような低温の成長温度においては、SiH4
熱分解により得られる分子種の表面移動度が小さいた
め、下地に凹凸の段差があっても、WSi2 膜による十
分な段差被覆性が得られないという事態が生じる。
The WSi 2 film formed at a low growth temperature of 300 to 400 ° C. is not so good in crystallinity and is close to amorphous, and its resistance value is considerably high. Therefore, a step of performing an annealing treatment at a temperature of 700 ° C. or higher is required. Further, at such a low growth temperature, since the surface mobility of the molecular species obtained by the thermal decomposition of SiH 4 is small, even if there are uneven steps on the base, sufficient step coverage with the WSi 2 film can be obtained. A situation occurs in which you cannot obtain it.

【0007】例えば、図3(a)に示されるように、シ
リコン基板40表面に形成されたn+ 型不純物領域42
に、シリコン酸化膜44に開口したコンタクトホール4
6を介して接続する薄膜のWSi2 配線層48を形成す
る場合に、従来のSiH4 を反応ガスとするCVD法を
用いると、コンタクトホール46内のn+ 型不純物領域
42上に成長したWSi2 配線層46の厚さt1 とコン
タクトホール44外のシリコン酸化膜42上に成長した
WSi2 配線層46の厚さt2 との比で表される段差被
覆性t1 /t2 は極めて低いものとなる。
For example, as shown in FIG. 3A, an n + type impurity region 42 formed on the surface of a silicon substrate 40.
The contact hole 4 opened in the silicon oxide film 44.
When the thin film WSi 2 wiring layer 48 connected through 6 is formed by using the conventional CVD method using SiH 4 as a reaction gas, the WSi grown on the n + -type impurity region 42 in the contact hole 46 is grown. The step coverage t1 / t2 represented by the ratio of the thickness t1 of the two wiring layer 46 to the thickness t2 of the WSi2 wiring layer 46 grown on the silicon oxide film 42 outside the contact hole 44 is extremely low. .

【0008】このため、近年の半導体デバイスの微細化
に伴ってコンタクトホールのアスペクト比が高くなる傾
向の中で、従来のSiH4 を反応ガスとするCVD法に
より形成したWSi2 膜を用いたのでは、アスペクト比
の高いコンタクトホール内に均一な厚さをもつ薄膜配線
層を形成することが困難になり、カバレッジ不良による
断線等を招く恐れがあるという問題も生じた。
For this reason, the WSi 2 film formed by the conventional CVD method using SiH 4 as a reaction gas is used in the tendency that the aspect ratio of the contact hole becomes higher with the miniaturization of semiconductor devices in recent years. Then, it becomes difficult to form a thin film wiring layer having a uniform thickness in a contact hole having a high aspect ratio, and there is a problem that disconnection or the like due to poor coverage may occur.

【0009】更に、WSi2 膜を形成する下地がシリコ
ン酸化膜等の絶縁膜の場合、その成長温度が低温である
ため、WSi2 膜と下地の絶縁膜との密着性が悪かっ
た。このため、WSi2 膜をゲート電極や配線層に使用
する際に、ポリシリコン膜とWSi2 膜との複合層から
なるポリサイド構造にする必要が生じ、その分だけ工程
も複雑になり、全体の抵抗も増大するという問題も生じ
た。
Further, when the underlying layer on which the WSi 2 film is formed is an insulating film such as a silicon oxide film, the adhesion temperature between the WSi 2 film and the underlying insulating film is poor because the growth temperature is low. Therefore, when the WSi 2 film is used as a gate electrode or a wiring layer, it is necessary to have a polycide structure composed of a composite layer of a polysilicon film and a WSi 2 film, which complicates the process, and There was also the problem of increased resistance.

【0010】尚、こうした問題を解決しようとして、例
えばWSi2 膜の成長温度を高温にすると、SiH4
熱分解が急激に進行して、過剰にSiが還元されてSi
の成長が優先的に起こるため、化学量論的に適切で良好
なWSi2 膜が形成されず、SiリッチのWSix(x
>2)膜が形成されてしまう。また、高融点金属シリサ
イド膜としてTiSi2 (チタンシリサイド)膜を形成
する場合については、SiH4 の代わりに、例えばSi
HCl3 (トリクロロシラン)ガスを反応ガスとして用
いることにより、シリコン基板上に選択的に成長させる
TiSi2 膜の選択成長法が提案されている(特開昭6
1−183199号公報参照)。
If, for example, the growth temperature of the WSi 2 film is increased to solve these problems, the thermal decomposition of SiH 4 rapidly progresses, and Si is excessively reduced to produce Si.
Growth occurs preferentially, so that a good WSi 2 film that is stoichiometrically appropriate is not formed, and Si-rich WSix (x
> 2) A film is formed. Further, in the case of forming a TiSi 2 (titanium silicide) film as the refractory metal silicide film, instead of SiH 4 , for example, Si
A selective growth method of a TiSi 2 film has been proposed in which HCl 3 (trichlorosilane) gas is used as a reaction gas to selectively grow a TiSi 2 film on a silicon substrate (Japanese Patent Laid-Open Publication No. 6-58242).
No. 1-183199).

【0011】即ち、図3(b)に示されるように、シリ
コン基板40表面にn+ 型不純物領域42が形成され、
このn+ 型不純物領域42上のシリコン酸化膜44にコ
ンタクトホールが開口されている場合、例えばソースガ
スとしてTiCl4 (四塩化チタン)ガス、キャリアガ
スとしてH2 ガス、反応ガスとしてSiHCl3 ガスを
用いて、コンタクトホール内のn+ 型不純物領域42上
にのみTiSi2 膜50を成長させる。そしてシリコン
酸化膜44とTiSi2 膜50の厚さをほぼ同じにして
表面を平坦化し、更にこの平坦化されたシリコン酸化膜
44及びTiSi2 膜50上にアルミニウム配線層(図
示せず)を形成する。こうしてコンタクトホール内のn
+ 型不純物領域42上に選択成長させたTiSi2 膜5
0を介して、n+ 型不純物領域42に接続するアルミニ
ウム配線層を平坦に設けることにより、断線等の問題を
解消しようとするものである。
That is, as shown in FIG. 3B, an n + type impurity region 42 is formed on the surface of the silicon substrate 40,
When a contact hole is opened in the silicon oxide film 44 on the n + -type impurity region 42, for example, TiCl 4 (titanium tetrachloride) gas as a source gas, H 2 gas as a carrier gas, and SiHCl 3 gas as a reaction gas are used. Then, the TiSi 2 film 50 is grown only on the n + type impurity region 42 in the contact hole. Then, the silicon oxide film 44 and the TiSi 2 film 50 are made to have substantially the same thickness to flatten the surfaces, and an aluminum wiring layer (not shown) is formed on the flattened silicon oxide film 44 and the TiSi 2 film 50. To do. Thus n in the contact hole
TiSi 2 film 5 selectively grown on + type impurity region 42
By providing a flat aluminum wiring layer connected to the n + -type impurity region 42 via 0, the problem of disconnection or the like is solved.

【0012】確かに、この発明の場合、成長温度600
〜900℃と高温であるため、上記の如くソースガスか
らの不純物がシリサイド膜中に残留する等の事態が生じ
ることはない。しかしながら、この発明は、その成長条
件において、Ti(チタン)を含むソースガスとSiを
含む反応ガスとの流量比をTiリッチになるように調整
することにより、シリコン酸化膜44上にはTiSi2
膜50を成長させず、シリコン酸化膜44に開口したコ
ンタクトホール内のn+ 型不純物領域42上にのみTi
Si2 膜50を選択成長させるものであるため、本発明
が解決しようとしている上記の諸課題を解決するもので
はない。
Indeed, in the case of the present invention, the growth temperature 600
Since the temperature is as high as ˜900 ° C., the situation in which impurities from the source gas remain in the silicide film as described above does not occur. However, according to the present invention, TiSi 2 is formed on the silicon oxide film 44 by adjusting the flow rate ratio of the source gas containing Ti (titanium) to the reaction gas containing Si under the growth conditions so as to be Ti-rich.
The film 50 is not grown, and Ti is formed only on the n + -type impurity region 42 in the contact hole opened in the silicon oxide film 44.
Since the Si 2 film 50 is selectively grown, it does not solve the above-mentioned problems to be solved by the present invention.

【0013】即ち、このTiSi2 膜の選択成長法にお
いては、絶縁膜上にTiSi2 膜が成長しないため、こ
の方法をTiSi2 膜自体でゲート電極又は配線層を形
成する場合に適用することはできない。そこで本発明
は、ソースガスからの不純物残留をなくして低抵抗化を
実現すると共に特性変動を防止し、十分な段差被覆性を
もち、下地の絶縁膜との密着性が良好である高融点金属
シリサイド膜からなるゲート電極又は配線層を形成する
半導体装置の製造方法を提供することを目的とする。
[0013] That is, in this TiSi 2 film selective growth method, because on the insulating film TiSi 2 film does not grow, applying this method to the case of forming a gate electrode or wiring layer TiSi 2 film itself Can not. Therefore, the present invention realizes a low resistance by eliminating impurities remaining from the source gas, prevents characteristic fluctuations, has sufficient step coverage, and has good adhesion to the underlying insulating film. It is an object of the present invention to provide a method for manufacturing a semiconductor device in which a gate electrode or a wiring layer made of a silicide film is formed.

【0014】[0014]

【課題を解決するための手段】上記課題は、半導体基板
上に、高融点金属のハロゲン化物をソースガスとし、熱
分解又は水素ガスとの反応によりシリコンを含むガス種
及び塩化水素を発生させるガスを反応ガスとする化学的
気相成長法を用いて、高融点金属シリサイド膜を形成す
る工程と、前記高融点金属シリサイド膜を所定の形状に
パターニングして、ゲート電極又は配線層を形成する工
程とを有することを特徴とする半導体装置の製造方法に
よって達成される。
The above object is a gas for generating a hydrogen-containing gas species and hydrogen chloride on a semiconductor substrate, using a halide of a refractory metal as a source gas, and thermally decomposing or reacting with a hydrogen gas. Forming a refractory metal silicide film by using a chemical vapor deposition method using as a reaction gas, and patterning the refractory metal silicide film into a predetermined shape to form a gate electrode or a wiring layer. And a method of manufacturing a semiconductor device.

【0015】また、上記の半導体装置の製造方法におい
て、前記反応ガスとして、トリクロロシラン、ジクロロ
シラン、トリクロロシラン若しくはジクロロシランと水
素ガスとの混合ガス、又は四塩化シリコンと水素ガスと
の混合ガスを使用することを特徴とする半導体装置の製
造方法によって達成される。また、上記の半導体装置の
製造方法において、前記半導体基板が、絶縁膜によって
覆われており、前記絶縁膜上に、前記高融点金属シリサ
イド膜を直接に形成することを特徴とする半導体装置の
製造方法によって達成される。
In the method for manufacturing a semiconductor device described above, as the reaction gas, trichlorosilane, dichlorosilane, trichlorosilane or a mixed gas of dichlorosilane and hydrogen gas, or a mixed gas of silicon tetrachloride and hydrogen gas is used. It is achieved by a method for manufacturing a semiconductor device, which is characterized by being used. In the method for manufacturing a semiconductor device described above, the semiconductor substrate is covered with an insulating film, and the refractory metal silicide film is directly formed on the insulating film. Achieved by the method.

【0016】[0016]

【作用】本発明は、化学的気相成長法を用いた高融点金
属シリサイド膜の形成において、ソースガスとして高融
点金属のハロゲン化物を用い、反応ガスとして熱分解又
は水素ガスとの反応によりシリコンを含むガス種及び塩
化水素を発生させるガス、例えばトリクロロシラン、ジ
クロロシラン、トリクロロシラン若しくはジクロロシラ
ンと水素ガスとの混合ガス、又は四塩化シリコンと水素
ガスとの混合ガスを用いることにより、500〜900
℃の高温領域での成長が可能となるため、ソースガスか
らの不純物が高融点金属シリサイド膜中に残留する濃度
を大幅に減少させて高融点金属シリサイド膜の低抵抗化
を実現すると共に、反応ガスの分子種の表面移動度を大
きくして下地の凹凸に対する段差被覆性を格段に改善す
る。
According to the present invention, in the formation of a refractory metal silicide film by chemical vapor deposition, a refractory metal halide is used as a source gas, and a silicon is obtained by thermal decomposition or reaction with hydrogen gas as a reaction gas. 500 to by using a gas species containing a gas species and hydrogen chloride, such as trichlorosilane, dichlorosilane, trichlorosilane or a mixed gas of dichlorosilane and hydrogen gas, or a mixed gas of silicon tetrachloride and hydrogen gas, 900
Since the growth in the high temperature region of ℃ becomes possible, the concentration of impurities from the source gas remaining in the refractory metal silicide film is significantly reduced, and the resistance of the refractory metal silicide film is reduced, and the reaction The surface mobility of the molecular species of the gas is increased to significantly improve the step coverage with respect to the unevenness of the base.

【0017】[0017]

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は本発明の一実施例によるWSi2 配線層
の形成方法を説明するための工程断面図、図2はWSi
2 膜を成長させるための装置を示す概略図である。図1
(a)に示されるように、シリコン基板10表面に例え
ばn+ 型不純物領域12が形成され、更にこのシリコン
基板10上にはシリコン酸化膜14が堆積されている。
そしてこのシリコン酸化膜14に開口されたコンタクト
ホール16を介して、n+ 型不純物領域12に接続する
配線層を形成しなければならないとする。しかも、この
コンタクトホール16のアスペクト比は、半導体デバイ
スを微細化するため、かなり高いものとする。
The present invention will be described below based on illustrated embodiments. FIG. 1 is a process sectional view for explaining a method of forming a WSi 2 wiring layer according to an embodiment of the present invention, and FIG.
FIG. 3 is a schematic diagram showing an apparatus for growing a two film. Figure 1
As shown in (a), for example, an n + type impurity region 12 is formed on the surface of the silicon substrate 10, and a silicon oxide film 14 is further deposited on the silicon substrate 10.
Then, it is assumed that a wiring layer connected to the n + type impurity region 12 must be formed through the contact hole 16 opened in the silicon oxide film 14. Moreover, the aspect ratio of the contact hole 16 is set to be considerably high in order to miniaturize the semiconductor device.

【0018】また、図2に示されるように、WSi2
の成長装置は、減圧CVDリアクタ20内にヒーター2
2を有し、成長温度を制御するようになっている。そし
てこの減圧CVDリアクタ20には、WF6 容器24、
SiHCl3 容器26及びH 2 ボンベ28から、それぞ
れMFC(Mass Flow Contoroller )30を介して、ソ
ースガス及び反応ガスが減圧供給されるようになってい
る。
Further, as shown in FIG.2film
The growth device is a heater 2 in the low pressure CVD reactor 20.
2 to control the growth temperature. That
The WF low pressure CVD reactor 20 has a WF6Container 24,
SiHCl3Container 26 and H 2From the cylinder 28
Via MFC (Mass Flow Controller) 30
The source gas and reaction gas are supplied under reduced pressure.
It

【0019】いま、図1(a)に示されるようウェーハ
32を、減圧CVDリアクタ20内のヒーター22上に
搭載し、ウェーハ温度を約750℃に保持しつつ、真空
ポンプにより内部の圧力を1.0Torr程度に減圧する。
こうした状態において、減圧CVDリアクタ20内に、
流量5sccmのWF6 ガスをソースガスとして供給し、流
量200sccmのSiHCl3 ガスと流量100sccmのH
2 ガスとの混合ガスを反応ガスとして供給する。このよ
うな成長条件の下で、約3分間の成長を行うと、厚さ1
50nm程度のWSi2 膜がウェーハ32上に形成され
る。
Now, as shown in FIG. 1A, the wafer 32 is mounted on the heater 22 in the low pressure CVD reactor 20 and the internal pressure is set to 1 by the vacuum pump while maintaining the wafer temperature at about 750 ° C. Reduce the pressure to about 0.0 Torr.
In such a state, in the low pressure CVD reactor 20,
WF 6 gas with a flow rate of 5 sccm is supplied as a source gas, SiHCl 3 gas with a flow rate of 200 sccm and H with a flow rate of 100 sccm are supplied.
A mixed gas with two gases is supplied as a reaction gas. Under such growth conditions, when the growth is performed for about 3 minutes, the thickness becomes 1
A WSi 2 film of about 50 nm is formed on the wafer 32.

【0020】こうしてウェーハ32上にWSi2 膜を形
成した後、このWSi2 膜を所定の形状にパターニング
すると、図1(b)に示されるように、シリコン酸化膜
14に開口されたコンタクトホール16を介して、シリ
コン基板10表面のn+ 型不純物領域12に接続するW
Si2 配線層18が形成される。このように本実施例に
よれば、ソースガスとしてWF6 ガスを、反応ガスとし
てSiHCl3 ガスとH2 ガスとの混合ガスをそれぞれ
用い、成長温度750℃の高温領域でWSi2 膜を成長
させることにより、化学量論的に適切なWSi2膜が形
成されると共に、WF6 ガスからのF不純物がWSi2
膜中に残留する濃度も、従来のSiH4 を反応ガスに用
いて成長させたWSi2 膜の場合よりも約1/10に減
少する。これにより、WSi2 配線層18の抵抗の増大
を防止し、半導体デバイスの遅延時間短縮による高速化
の実現が可能となった。
After the WSi 2 film is formed on the wafer 32 in this way, the WSi 2 film is patterned into a predetermined shape. As shown in FIG. 1B, the contact hole 16 opened in the silicon oxide film 14. W connected to the n + type impurity region 12 on the surface of the silicon substrate 10 via
The Si 2 wiring layer 18 is formed. As described above, according to the present embodiment, the WF 6 gas is used as the source gas and the mixed gas of SiHCl 3 gas and H 2 gas is used as the reaction gas, and the WSi 2 film is grown in the high temperature region of the growth temperature of 750 ° C. by, the stoichiometric appropriate WSi 2 film is formed, F impurities from WF 6 gas WSi 2
The concentration remaining in the film is also reduced to about 1/10 of that of the WSi 2 film grown using the conventional SiH 4 as the reaction gas. As a result, the resistance of the WSi 2 wiring layer 18 can be prevented from increasing and the delay time of the semiconductor device can be shortened to achieve high speed.

【0021】また、約750℃の高温領域で得られるS
iHCl3 の分子種の表面移動度は、従来の300〜4
00℃の低温領域でのSiH4 の分子種の表面移動度よ
りも大きいため、図1(b)と図3(a)との比較から
明らかなように、下地に凹凸の段差がある場合の段差被
覆性が従来の場合よりも約30%改善された。これによ
り、アスペクト比の高いコンタクトホール内にも均一な
厚さをもつ薄膜WSi 2 配線層18を形成することがで
き、従ってカバレッジ不良による断線等を招くことな
く、半導体デバイスの微細化を図ることが可能になっ
た。
Further, S obtained in a high temperature region of about 750 ° C.
iHCl3The surface mobility of the molecular species of
SiH in the low temperature region of 00 ℃FourSurface mobility of
Compared with Fig. 1 (b) and Fig. 3 (a),
Obviously, if there are uneven steps on the substrate,
Coverability was improved by about 30% over the conventional case. By this
Even in contact holes with high aspect ratio
Thin film WSi with thickness 2By forming the wiring layer 18,
Therefore, it will not cause disconnection due to poor coverage.
In addition, it is possible to miniaturize semiconductor devices.
It was

【0022】また、本実施例により成膜されたWSi2
膜はその結晶性が良好であり、低抵抗化のためのアニー
ル処理が不要となるため、その分だけ工程を簡略化する
ことが可能となった。更に、本実施例により成膜された
WSi2 膜は、その成長温度が高温であるため、WSi
2 配線層18と下地のシリコン酸化膜14との密着性が
良好であり、従って配線層としてポリシリコン膜とWS
2 膜との複合層からなるポリサイド構造にする必要が
ないため、その分だけ工程も簡略化され、また配線層と
しての抵抗も減少する。勿論、WSi2 配線層18と密
着する下地は、シリコン酸化膜14に限らず、その他の
絶縁膜であっても同様である。
The WSi 2 film formed according to this embodiment is also used.
Since the film has good crystallinity and an annealing process for reducing the resistance is unnecessary, the process can be simplified accordingly. Further, the WSi 2 film formed according to this example has a high growth temperature, and
2 Adhesion between the wiring layer 18 and the underlying silicon oxide film 14 is good, and therefore the polysilicon film and WS are used as the wiring layer.
Since it is not necessary to form a polycide structure composed of a composite layer with the i 2 film, the process is correspondingly simplified and the resistance as a wiring layer is also reduced. Needless to say, the underlying layer that is in close contact with the WSi 2 wiring layer 18 is not limited to the silicon oxide film 14 and may be any other insulating film.

【0023】尚、上記実施例においては、反応ガスとし
てSiHCl3 ガスとH2 ガスとの混合ガスを使用した
が、この代わりに、SiH2 Cl2 (ジクロロシラン)
ガスとH2 ガスとの混合ガス又はSiCl4 (四塩化シ
リコン)ガスとH2 ガスとの混合ガスを使用しても同様
の効果を奏することができる。また、H2 ガスを混合さ
せずに、SiHCl3 ガス又はSiH2 Cl2 ガスを単
独で使用してもよいが、本発明者らの実験によれば、少
なくとも段差被覆性の改善については、H2 ガスと混合
して使用した方が良好な結果を得た。おそらくH2 ガス
の存在が反応ガスの分子種の表面移動度の増大に何らか
の役割を果たしているものと考えられる。
In the above embodiment, a mixed gas of SiHCl 3 gas and H 2 gas was used as the reaction gas, but instead of this, SiH 2 Cl 2 (dichlorosilane) was used.
Mixed gas or SiCl 4 in the gas and H 2 gas be used a mixed gas of a (silicon tetrachloride) gas and H 2 gas may have the same effect. Further, SiHCl 3 gas or SiH 2 Cl 2 gas may be used alone without mixing H 2 gas, but according to the experiments by the present inventors, at least for improving the step coverage, Better results were obtained when mixed with two gases. It is considered that the presence of H 2 gas plays some role in increasing the surface mobility of the molecular species of the reaction gas.

【0024】また、上記実施例における成長温度は約7
50℃と設定されているが、この成長温度は500〜9
00℃の高温領域であればよい。また、上記実施例は、
WSi2 膜を配線層に使用する場合について説明した
が、これに限定されず、例えばゲート電極に使用しても
よい。この場合、WF6 ガスからのF不純物がWSi2
膜中に残留する濃度が従来の場合よりも約1/10に減
少したことにより、後の工程における熱処理によってW
Si2 膜中のF不純物がゲート酸化膜へ突き抜けること
を防止することができるため、ゲート電極の低抵抗化と
共に、素子特性を安定化し、信頼性を向上することが可
能となる。
The growth temperature in the above embodiment is about 7
The growth temperature is set to 50 ° C, but the growth temperature is 500 to 9
It may be a high temperature region of 00 ° C. In addition, the above embodiment,
Although the case where the WSi 2 film is used for the wiring layer has been described, the present invention is not limited to this and may be used for the gate electrode, for example. In this case, the F impurity from the WF 6 gas is WSi 2
Since the concentration remaining in the film was reduced to about 1/10 of that in the conventional case, it was found that W
Since it is possible to prevent the F impurity in the Si 2 film from penetrating into the gate oxide film, it is possible to reduce the resistance of the gate electrode, stabilize the device characteristics, and improve the reliability.

【0025】また、このWSi2 膜をゲート電極に使用
する場合、下地のゲート酸化膜との密着性も良好とな
り、ポリシリコン膜とWSi2 膜との複合層からなるポ
リサイド構造にする必要がないため、その分だけ工程も
簡略化され、またゲート電極としての抵抗も減少する。
更に、上記実施例は、高融点金属シリサイド膜としてW
Si2 膜を形成する場合について説明したが、これに限
定されず、例えばMoSi2 (モリブデンシリサイド)
膜、TiSi2 膜等の高融点金属シリサイド膜の場合に
も本発明を適用することができる。
Further, when this WSi 2 film is used for the gate electrode, the adhesion with the underlying gate oxide film is improved, and it is not necessary to form a polycide structure composed of a composite layer of a polysilicon film and a WSi 2 film. Therefore, the process is simplified correspondingly, and the resistance as the gate electrode is also reduced.
Further, in the above-mentioned embodiment, the high melting point metal silicide film W
Although the case of forming the Si 2 film has been described, the present invention is not limited to this. For example, MoSi 2 (molybdenum silicide) is used.
The present invention can also be applied to a refractory metal silicide film such as a film or a TiSi 2 film.

【0026】[0026]

【発明の効果】以上のように本発明によれば、ソースガ
スとして高融点金属のハロゲン化物を用い、反応ガスと
して熱分解又は水素ガスとの反応によりシリコンを含む
ガス種及び塩化水素を発生させるガス、例えばトリクロ
ロシラン、ジクロロシラン、トリクロロシラン若しくは
ジクロロシランと水素ガスとの混合ガス、又は四塩化シ
リコンと水素ガスとの混合ガスを用いる化学的気相成長
法により、半導体基板上に高融点金属シリサイド膜を成
長させ、この高融点金属シリサイド膜からなるゲート電
極又は配線層を形成することにより、ソースガスからの
不純物が高融点金属シリサイド膜中に残留する濃度を大
幅に減少することができるため、ゲート電極又は配線層
を低抵抗化して半導体デバイスの高速化の実現を可能と
すると共に、不純物のゲート酸化膜への突き抜けを防止
して素子特性の安定化、信頼性の向上を可能とした。
As described above, according to the present invention, a refractory metal halide is used as a source gas, and a gas species containing silicon and hydrogen chloride are generated as a reaction gas by thermal decomposition or reaction with hydrogen gas. Refractory metal on a semiconductor substrate by a chemical vapor deposition method using a gas such as trichlorosilane, dichlorosilane, trichlorosilane or a mixed gas of dichlorosilane and hydrogen gas, or a mixed gas of silicon tetrachloride and hydrogen gas. By growing a silicide film and forming a gate electrode or a wiring layer made of this refractory metal silicide film, the concentration of impurities from the source gas remaining in the refractory metal silicide film can be significantly reduced. , Lowering the resistance of the gate electrode or the wiring layer makes it possible to speed up the semiconductor device and Stabilization of element characteristics by preventing penetration into the gate oxide film, and can improve a reliability.

【0027】また、反応ガスの分子種の表面移動度を大
きくして、下地の凹凸に対する段差被覆性を格段に改善
することができるため、アスペクト比の高いコンタクト
ホール内に均一な厚さをもつ薄膜配線層を形成すること
ができ、カバレッジ不良による断線等を招くことなく半
導体デバイスの微細化を図ることが可能となった。更
に、化学量論的に適切で結晶性の良好な高融点金属シリ
サイド膜を得ることができ、成膜後のアニール処理が不
要となるため、また下地絶縁膜との密着性が良好で、ポ
リシリコン膜と複合するポリサイド構造にする必要がな
くなるため、工程の簡略化を可能とした。
Further, since the surface mobility of the molecular species of the reaction gas can be increased to remarkably improve the step coverage with respect to the unevenness of the underlayer, the contact hole having a high aspect ratio has a uniform thickness. It is possible to form a thin film wiring layer, and it is possible to miniaturize the semiconductor device without causing disconnection due to poor coverage. Furthermore, a refractory metal silicide film that is stoichiometrically appropriate and has good crystallinity can be obtained, and annealing treatment after film formation is unnecessary, and the adhesion with the underlying insulating film is good, Since it is not necessary to form a polycide structure that combines with the silicon film, the process can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例によるWSi2 配線層の形成
方法を説明するための工程断面図である。
FIG. 1 is a process sectional view illustrating a method for forming a WSi 2 wiring layer according to an embodiment of the present invention.

【図2】WSi2 膜を成長させるための装置を示す概略
図である。
FIG. 2 is a schematic diagram showing an apparatus for growing a WSi 2 film.

【図3】従来の高融点金属シリサイド膜からなる配線層
の形成方法を説明するための断面図である。
FIG. 3 is a cross-sectional view for explaining a conventional method for forming a wiring layer made of a refractory metal silicide film.

【符号の説明】[Explanation of symbols]

10…シリコン基板 12…n+ 型不純物領域 14…シリコン酸化膜 16…コンタクトホール 18…WSi2 配線層 20…減圧CVDリアクタ 22…ヒーター 24…WF6 容器 26…SiHCl3 容器 28…H2 ボンベ 30…MFC 32…ウェーハ 40…シリコン基板 42…n+ 型不純物領域 44…シリコン酸化膜 46…コンタクトホール 48…WSi2 配線層 50…TiSi2 10 ... Silicon substrate 12 ... N + type impurity region 14 ... Silicon oxide film 16 ... Contact hole 18 ... WSi 2 wiring layer 20 ... Decompression CVD reactor 22 ... Heater 24 ... WF 6 container 26 ... SiHCl 3 container 28 ... H 2 cylinder 30 ... MFC 32 ... Wafer 40 ... Silicon substrate 42 ... N + type impurity region 44 ... Silicon oxide film 46 ... Contact hole 48 ... WSi 2 wiring layer 50 ... TiSi 2 film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、高融点金属のハロゲン
化物をソースガスとし、熱分解又は水素ガスとの反応に
よりシリコンを含むガス種及び塩化水素を発生させるガ
スを反応ガスとする化学的気相成長法を用いて、高融点
金属シリサイド膜を形成する工程と、 前記高融点金属シリサイド膜を所定の形状にパターニン
グして、ゲート電極又は配線層を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。
1. A chemical gas using a halide of a refractory metal as a source gas on a semiconductor substrate, and a gas that generates silicon gas and hydrogen chloride by thermal decomposition or reaction with hydrogen gas as a reaction gas. It has a step of forming a refractory metal silicide film by using a phase growth method, and a step of patterning the refractory metal silicide film into a predetermined shape to form a gate electrode or a wiring layer. Manufacturing method of semiconductor device.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 前記反応ガスとして、トリクロロシラン、ジクロロシラ
ン、トリクロロシラン若しくはジクロロシランと水素ガ
スとの混合ガス、又は四塩化シリコンと水素ガスとの混
合ガスを使用することを特徴とする半導体装置の製造方
法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the reaction gas is trichlorosilane, dichlorosilane, trichlorosilane or a mixed gas of dichlorosilane and hydrogen gas, or silicon tetrachloride and hydrogen gas. A method of manufacturing a semiconductor device, which uses a mixed gas.
【請求項3】 請求項1又は2記載の半導体装置の製造
方法において、 前記半導体基板が、絶縁膜によって覆われており、 前記絶縁膜上に、前記高融点金属シリサイド膜を直接に
形成することを特徴とする半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor substrate is covered with an insulating film, and the refractory metal silicide film is directly formed on the insulating film. A method for manufacturing a semiconductor device, comprising:
JP490193A 1993-01-14 1993-01-14 Manufacture of semiconductor device Withdrawn JPH06216066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP490193A JPH06216066A (en) 1993-01-14 1993-01-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP490193A JPH06216066A (en) 1993-01-14 1993-01-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06216066A true JPH06216066A (en) 1994-08-05

Family

ID=11596572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP490193A Withdrawn JPH06216066A (en) 1993-01-14 1993-01-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06216066A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001024238A1 (en) * 1999-09-30 2001-04-05 Applied Materials Inc. Method for forming tungsten silicide film and method for fabricating metal-insulator-semiconductor transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001024238A1 (en) * 1999-09-30 2001-04-05 Applied Materials Inc. Method for forming tungsten silicide film and method for fabricating metal-insulator-semiconductor transistor

Similar Documents

Publication Publication Date Title
JP3252028B2 (en) Method for chemical vapor deposition of titanium silicide on semiconductor wafer
US4963506A (en) Selective deposition of amorphous and polycrystalline silicon
US6193813B1 (en) Utilization of SiH4 soak and purge in deposition processes
US6326690B2 (en) Method of titanium/titanium nitride integration
JP2776726B2 (en) Method for manufacturing semiconductor device
US4501769A (en) Method for selective deposition of layer structures consisting of silicides of HMP metals on silicon substrates and products so-formed
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
JPH05226269A (en) Chemical vapor deposition technique for vapor deposition of titanium silicide on semiconductor wafer
US4966869A (en) Tungsten disilicide CVD
KR20020001383A (en) Method of manufacturing a semiconductor device
JPH09298169A (en) Integrated tungsten silicide process
US20020192396A1 (en) Method of titanium/titanium nitride integration
KR100447031B1 (en) Method of forming tungsten silicide film
JP3320180B2 (en) Method for manufacturing thin film transistor
JP2592844B2 (en) Method of forming high melting point metal film
JP2926824B2 (en) Method of forming titanium nitride film
JPH06216066A (en) Manufacture of semiconductor device
JPH0677478A (en) Semiconductor device and its manufacture
KR970005943B1 (en) Semiconductor device and method of manufacturing the same
JP2847645B2 (en) Semiconductor integrated circuit device manufacturing method and semiconductor device titanium silicide forming apparatus
JPH03205830A (en) Manufacture of semiconductor device and polycrystalline germanium
JP3246046B2 (en) Deposition method of refractory metal film
KR20040016696A (en) Method for forming electrode in semiconductor device and device thereof
KR100379333B1 (en) Fabrication method for titanium silicide layer
JPH09320985A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404