JPH06204297A - High frequency semiconductor integrated circuit - Google Patents

High frequency semiconductor integrated circuit

Info

Publication number
JPH06204297A
JPH06204297A JP2853991A JP2853991A JPH06204297A JP H06204297 A JPH06204297 A JP H06204297A JP 2853991 A JP2853991 A JP 2853991A JP 2853991 A JP2853991 A JP 2853991A JP H06204297 A JPH06204297 A JP H06204297A
Authority
JP
Japan
Prior art keywords
integrated circuit
high frequency
semiconductor integrated
bonding pad
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2853991A
Other languages
Japanese (ja)
Inventor
Makoto Hasegawa
誠 長谷川
Mitsuo Makimoto
三夫 牧本
Takayuki Shimazu
高行 島津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2853991A priority Critical patent/JPH06204297A/en
Publication of JPH06204297A publication Critical patent/JPH06204297A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PURPOSE:To work out a solution about the lack of a low noise oscillation circuit constituted in the same chip with other high frequency circuits and secure isolation properties and constitute a low noise oscillator and a high frequency circuit in the same integrated circuit chip. CONSTITUTION:A die pad 3 on which a chip is loaded and ground terminals 4 and 5 to the outside are not interconnected where there are provided at least one first ground terminal 4 which is not connected to a bonding pad and a substrate frame 10 installed to an area near silicon bipolar integrated circuit by way of aluminum wiring 11 and at least one second ground terminal 5 is provided, which is connected with aluminum wiring 12. The isolation properties are secured by setting the size and structure of a transistor to be used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、主として無線通信機器
に使用される高周波回路を含む、主にシリコンバイポー
ラの高周波半導体集積回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon bipolar high frequency semiconductor integrated circuit mainly including a high frequency circuit used in a wireless communication device.

【0002】[0002]

【従来の技術】無線通信回路は、従来より、高周波の発
振回路および増幅回路等を必要としており、ディスクリ
ート部品を使用する場合には、発振回路は別のプリント
基板として実装するのが通常である。集積回路に構成す
る場合、差動形の発振回路の構成では、発振回路と増幅
回路等を同一集積回路内に構成した例はみられるが、そ
の場合には雑音特性が劣り、無線通信用としては充分な
特性が得られない。従って、無線通信用の発振回路とし
ては、雑音特性に留意して、シリコンバイポーラ半導体
プロセスを用い、広義のコルピッツ形で構成することが
考えられるが、従来のように、サブストレートに直結し
た形のグランド端子を複数個設けるだけの構成では、発
振回路と他の回路との間のアイソレーション特性の確保
が困難であり、別々の半導体集積回路として構成してい
た。
2. Description of the Related Art A radio communication circuit has conventionally required a high-frequency oscillation circuit, an amplification circuit, etc., and when discrete components are used, the oscillation circuit is usually mounted as another printed circuit board. . In the case of an integrated circuit, in the configuration of a differential type oscillation circuit, there are some examples where the oscillation circuit and the amplification circuit are configured in the same integrated circuit, but in that case, the noise characteristics are inferior and it is intended for wireless communication. Cannot obtain sufficient characteristics. Therefore, it is conceivable to use a silicon bipolar semiconductor process and configure it in a broad sense of Colpitts type as an oscillator circuit for wireless communication, but as in the conventional case, it is of a type directly connected to a substrate. It is difficult to secure the isolation characteristics between the oscillation circuit and other circuits with the configuration in which only a plurality of ground terminals are provided, and the semiconductor integrated circuits are configured as separate semiconductor integrated circuits.

【0003】[0003]

【発明が解決しようとする課題】しかし、アイソレーシ
ョン特性上は良好な差動形の発振回路の構成では、雑音
特性が劣り、無線通信用として充分な特性が得られない
こと、雑音特性に優れている広義のコルピッツ形の発振
回路は、差動形とは異なり、外部からの影響を受け易
く、また外部に影響を与え易い構成であること、および
雑音特性の良好なシリコンバイポーラ集積回路内に構成
するような場合において、従来のような構成では、グラ
ンド端子がほとんど共通インピーダンスとなっており、
発振回路と他の回路との間のグランドの電流のアイソレ
ーションの確保は困難であること等により、低雑音の発
振回路を含む高周波半導体集積回路が同一チップ内に構
成できないという課題を有していた。
However, in the configuration of the differential type oscillation circuit having good isolation characteristics, the noise characteristics are inferior, sufficient characteristics cannot be obtained for wireless communication, and the noise characteristics are excellent. Unlike the differential type, the Colpitts type oscillation circuit in a broad sense has a configuration in which it is easily influenced by the outside and has a great influence on the outside, and in a silicon bipolar integrated circuit having a good noise characteristic. In the case of configuring, in the conventional configuration, the ground terminal has almost common impedance,
There is a problem that a high frequency semiconductor integrated circuit including a low noise oscillation circuit cannot be configured in the same chip because it is difficult to secure the isolation of the ground current between the oscillation circuit and another circuit. It was

【0004】本発明は上記課題を解決するもので、第1
の目的は、発振器等のグランドの分離によるアイソレー
ション特性の確保を行ない、他の高周波回路と同一チッ
プ内で、低雑音の回路形式の発振回路が採用できるよう
にしたものである。第2の目的は、集積回路内に有する
複数の発振回路間の相互の影響を減じようとするもので
ある。第3の目的は、発振器等のグランドの分離による
アイソレーション特性の確保、および低雑音化に適した
トランジスタのサイズ・構造としながら、トランジスタ
自身のサブストレート間の容量を減らし、他の回路との
アイソレーション特性の確保を行なうものである。
The present invention is intended to solve the above-mentioned problems.
The purpose of is to ensure the isolation characteristics by separating the ground of the oscillator and the like, so that a low noise circuit type oscillation circuit can be adopted in the same chip as other high frequency circuits. The second purpose is to reduce mutual influence among a plurality of oscillation circuits included in an integrated circuit. A third purpose is to reduce the capacitance between the substrate of the transistor itself and the size and structure of the transistor while ensuring the isolation characteristics by separating the ground of the oscillator and the like, and reducing the noise, and This is to ensure the isolation characteristics.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、本発明の技術的解決手段は、チップを載せるダイパ
ッドと、外部へのグランド端子とは、接続しないように
し、さらに、ボンディングパッドと、シリコンバイポー
ラ集積回路の外周付近に設けたサブストレートの枠と
が、アルミ配線によりに接続されていないグランド端子
を1つ以上と、アルミ配線が接続されている1つ以上の
グランド端子とを設け、また、単位サイズのトランジス
タとは別に、エミッタを単位長に分離して横方向に複数
個設け、コレクタとベースは前記エミッタと平行に横方
向に延長するトランジスタの構造とした、単位サイズよ
りも大きなトランジスタを設けたものである。
In order to achieve the above object, the technical solution of the present invention is that the die pad on which the chip is mounted and the ground terminal to the outside are not connected, and the bonding pad and The substrate frame provided near the outer periphery of the silicon bipolar integrated circuit has one or more ground terminals not connected to each other by aluminum wiring, and one or more ground terminals connected to the aluminum wiring, In addition to the unit size transistor, the emitter is divided into unit lengths and a plurality of them are provided in the lateral direction, and the collector and the base extend in the lateral direction in parallel with the emitter, which is larger than the unit size. A transistor is provided.

【0006】[0006]

【作用】本発明は上記構成により、第1に、外周付近に
設けたサブストレートの枠とアルミ配線によりに接続さ
れているグランド端子は、共通のグランド端子とし、そ
の端子を複数個設けて、サブストレートを経由する信号
を、よりグランドに落として端子間のアイソレーション
特性を確保し、その上で、集積回路内に、高周波発振回
路等のために、できるだけ独立したグランドを作るた
め、チップを載せるダイパッドと外部へのグランド端子
とは、接続しないでインピーダンスを高め、さらに、外
周付近のサブストレートの枠とアルミ配線によりに接続
されていないグランド端子を設けることによって、他の
グランド端子に対して分離・独立したグランド端子を作
ることが可能となるように構成して、アイソレーション
特性の確保ができるようにしたものである。
According to the present invention, according to the above structure, first, the ground terminals connected to the frame of the substrate provided around the outer periphery and the aluminum wiring are common ground terminals, and a plurality of the terminals are provided. Signals passing through the substrate are dropped to the ground to ensure isolation characteristics between the terminals, and on top of that, in order to create a ground that is as independent as possible for the high-frequency oscillator circuit in the integrated circuit, the chip is used. Do not connect the die pad to be placed and the ground terminal to the outside to increase the impedance, and by providing a ground terminal that is not connected to the substrate frame and aluminum wiring near the outer periphery to other ground terminals. Isolation characteristics can be secured by configuring so that separate and independent ground terminals can be created. Those were Unishi.

【0007】また第2に、上記に加えて、送受信用等の
2つ以上の発振器を必要とする場合には、外周付近のサ
ブストレートの枠とアルミ配線によりに接続されていな
いグランド端子を複数個設けることによって、他のグラ
ンド端子に対して分離・独立したグランド端子を複数個
作ることが可能となるようにしたものである。
Secondly, in addition to the above, when two or more oscillators for transmission / reception are required, a plurality of ground terminals not connected to the substrate frame near the outer periphery and aluminum wiring are provided. By providing one piece, it is possible to make a plurality of ground terminals that are separate and independent from other ground terminals.

【0008】また第3に、上記第1に加えて、単位サイ
ズのNPN形トランジスタの他に、高周波回路において
発振や低雑音増幅やパワー増幅のために必要となるサイ
ズの大きなNPN形トランジスタの構成を、集積回路を
チップ表面の上方向から見た場合に、エミッタを単位長
に分離して横方向に複数個設け、コレクタとベースは、
エミッタと平行に横方向に延長するNPN形トランジス
タの構造として、単位トランジスタを複数個並列使用し
た場合に近い特性を得ながら、トータルのトランジスタ
の大きさは並列の場合よりも小さくなり、コレクタとサ
ブストレート間の容量を減らすことができ、動作周波
数、アイソレーション特性いずれの面からも改善効果を
得ることが出来る。
Thirdly, in addition to the above-mentioned first, in addition to the unit size NPN type transistor, a large size NPN type transistor required for oscillation, low noise amplification and power amplification in a high frequency circuit is constructed. When the integrated circuit is viewed from above the chip surface, the emitter is divided into unit lengths and a plurality of them are provided in the lateral direction.
As a structure of an NPN transistor that extends laterally in parallel with the emitter, the total size of the transistors is smaller than that in parallel while the characteristics similar to the case where a plurality of unit transistors are used in parallel are obtained. The capacitance between the straight lines can be reduced, and an improvement effect can be obtained in terms of both the operating frequency and isolation characteristics.

【0009】[0009]

【実施例】実施例1 以下、図1を参照しながら本発明の第1の実施例につい
て説明する。図1は本発明の第1の実施例における高周
波半導体集積回路のボンディング内部の構造図である。
Embodiment 1 Hereinafter, a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a structural diagram of the inside of bonding of a high frequency semiconductor integrated circuit according to a first embodiment of the present invention.

【0010】図1において、高周波の発振回路部1を有
するシリコンバイポーラ半導体集積回路のチップ2を載
せるダイパッド3と、前記集積回路の外部に導かれる第
1、第2のグランド端子4、5とは、接続しないように
する。また、第1のボンディングパッド6と第1のグラ
ンド端子4とが、第1のボンディングワイヤ7により接
続され、第2のボンディングパッド8と第2のグランド
端子5とが、第2のボンディングワイヤ9により接続さ
れている。さらに、グランド端子4については、高周波
の発振回路部1のグランドとし、ボンディングパッド6
と、外周付近に設けた周辺分離のサブストレートの枠1
0とは、アルミ配線11による接続を行なわず、グラン
ド端子5については、ボンディングパッド8と前記周辺
分離のサブストレートの枠10との、アルミ配線12に
よる接続を行なう。
In FIG. 1, a die pad 3 on which a chip 2 of a silicon bipolar semiconductor integrated circuit having a high-frequency oscillator circuit section 1 is placed, and first and second ground terminals 4 and 5 led to the outside of the integrated circuit. , Try not to connect. In addition, the first bonding pad 6 and the first ground terminal 4 are connected by the first bonding wire 7, and the second bonding pad 8 and the second ground terminal 5 are connected by the second bonding wire 9. Connected by. Further, the ground terminal 4 is used as the ground of the high-frequency oscillator circuit unit 1, and the bonding pad 6 is used.
And a frame 1 for separating the substrate provided around the outer periphery
0 is not connected by the aluminum wiring 11, and the ground terminal 5 is connected by the aluminum wiring 12 between the bonding pad 8 and the frame 10 of the substrate for peripheral separation.

【0011】以上のような構成において、以下その動作
を説明する。半導体集積回路の形で、アイソレーション
特性と雑音特性の両立の確保は困難であったが、本実施
例では、雑音特性の良好な、主としてコルピッツ形等の
発振回路において、グランドの分離によるアイソレーシ
ョン特性の確保が行なえるようにするため、まず、外周
付近に設けたサブストレートの枠10とアルミ配線12
によりに接続されている第2のボンディングパッド8を
持つグランド端子5は、共通のグランド端子とする。そ
の上で、底面のサブストレートは、集積回路のチップ内
の各ポイント間で抵抗成分を持つこと、および各端子
は、グランドに対しては端子リードのリアクタンスおよ
びボンディングワイヤのインダクタンスを持ち、さらに
はサブストレートとの間に対しては、集積回路内にボン
ディングパッドの容量と、それに直列の抵抗成分を持っ
ていること等により集積回路の外側でグランドをとって
も、各グランド端子間は、低インピーダンスに出来ない
ことを逆に利用して、集積回路内に高周波発振回路部1
のために、できるだけ独立したグランドを作るため、チ
ップ2を載せるダイパッド3と外部へのグランド端子
4、5とは、接続しないでインピーダンスを高め、さら
に、外周付近のサブストレートの枠10とアルミ配線1
1によりに接続されていないグランド端子4を設け、そ
のアルミ配線11の線幅を太くして、それを発振器のグ
ランドとすることによって、他の共通グランド端子を用
いる回路に対してグランド電流を別経路として、アイソ
レーション特性の確保ができるようにしたものである。
The operation of the above arrangement will be described below. In the form of a semiconductor integrated circuit, it was difficult to ensure both isolation characteristics and noise characteristics at the same time. However, in this embodiment, in an oscillation circuit mainly of Colpitts type having good noise characteristics, isolation due to ground isolation is used. In order to ensure the characteristics, first, the substrate frame 10 and the aluminum wiring 12 provided near the outer periphery are provided.
The ground terminal 5 having the second bonding pad 8 connected to is used as a common ground terminal. On top of that, the substrate on the bottom surface has a resistance component between each point in the chip of the integrated circuit, and each terminal has the reactance of the terminal lead and the inductance of the bonding wire with respect to the ground, and With respect to the substrate, even if the ground is taken outside the integrated circuit due to the capacitance of the bonding pad in the integrated circuit and the resistance component in series with it, low impedance is maintained between the ground terminals. By utilizing what cannot be done in reverse, the high-frequency oscillator circuit unit 1 is integrated in the integrated circuit.
In order to make the ground as independent as possible, the impedance is increased without connecting the die pad 3 on which the chip 2 is mounted and the ground terminals 4 and 5 to the outside, and further, the substrate frame 10 and aluminum wiring near the outer periphery 1
By providing the ground terminal 4 which is not connected by 1 and thickening the line width of the aluminum wiring 11 and using it as the ground of the oscillator, the ground current is separated from the circuit using the other common ground terminal. The route ensures the isolation characteristics.

【0012】以上の説明から明かなように、本実施例に
よれば、他のグランド端子に対して分離したグランド端
子を作ることが可能となり、アイソレーション特性の必
要な高周波回路を、シリコンバイポーラの高周波半導体
集積回路で構成することが可能となる。
As is apparent from the above description, according to the present embodiment, it is possible to form a ground terminal separated from other ground terminals, and a high frequency circuit requiring isolation characteristics can be used as a silicon bipolar circuit. It becomes possible to configure with a high frequency semiconductor integrated circuit.

【0013】実施例2 次に以下、同じ図1を参照しながら本発明の第2の実施
例について説明する。第3、第4のボンディングパッド
13、14と前記集積回路の外部に導かれている第3、
第4のグランド端子15、16とが、第3、第4のボン
ディングワイヤ17、18により接続されている。第2
の実施例において第1の実施例と異なるのは、第3のボ
ンディングパッド13と外周付近に設けた周辺分離のサ
ブストレートの枠10との、アルミ配線19による接続
を行なわない、高周波の発振回路部20のための第3の
グランド端子15を、もう1つ以上設けることである。
あるいはまた、第4のボンディングパッド14と外周付
近に設けた周辺分離のサブストレートの枠10との、ア
ルミ配線21による接続を行なう、第4のグランド端子
16を、もう1つ以上設けた点である。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to the same FIG. The third and fourth bonding pads 13 and 14 and the third that is guided to the outside of the integrated circuit,
The fourth ground terminals 15 and 16 are connected by the third and fourth bonding wires 17 and 18. Second
This embodiment differs from the first embodiment in that the third bonding pad 13 and the peripherally separated substrate frame 10 provided in the vicinity of the outer periphery are not connected by aluminum wiring 19 to a high-frequency oscillator circuit. It is to provide one or more third ground terminals 15 for the part 20.
Alternatively, one or more fourth ground terminals 16 for connecting the fourth bonding pad 14 and the peripherally-isolated substrate frame 10 provided near the outer periphery by the aluminum wiring 21 are provided. is there.

【0014】以上のような構成において、以下その動作
を説明する。送受信用等の2つ以上の発振器を必要とす
る場合等には、この第2の実施例のグランド端子4、1
5の場合のように、第1の実施例に加えて、外周付近の
サブストレートの枠10とアルミ配線によりに接続され
ていないグランド端子を複数個設けることによって、他
のグランド端子に対して分離したグランド端子を複数個
作ることが可能となり、例えば送信用、受信用の2つの
発振器を同一集積回路チップ内に構成できるようにした
ものである。また、第2の実施例のグランド端子5、1
6の場合のように、第1の実施例に加えて、外周付近の
サブストレートの枠10とアルミ配線によりに接続され
ているグランド端子を複数個設けることによって、サブ
ストレートを経由する信号成分を、より低インピーダン
スでグランドに落として端子間のアイソレーション特性
を確保するものである。
The operation of the above arrangement will be described below. When two or more oscillators for transmission / reception are required, etc., the ground terminals 4, 1 of the second embodiment are used.
As in the case of No. 5, in addition to the first embodiment, by providing a plurality of ground terminals which are not connected to the substrate frame 10 near the outer circumference by aluminum wiring, it is possible to separate from other ground terminals. It is possible to form a plurality of ground terminals described above, and for example, two oscillators for transmission and reception can be configured in the same integrated circuit chip. In addition, the ground terminals 5 and 1 of the second embodiment
As in the case of No. 6, in addition to the first embodiment, by providing a plurality of ground terminals connected to the frame 10 of the substrate near the outer periphery and aluminum wiring, the signal component passing through the substrate is eliminated. , It is intended to ensure isolation characteristics between terminals by lowering the impedance to the ground.

【0015】以上の説明から明かなように、本実施例に
よれば、他のグランド端子に対して分離したグランド端
子を複数個作ることが可能となり、アイソレーション特
性の必要な、特に複数個の発振回路等を含む高周波回路
を、シリコンバイポーラの高周波半導体集積回路で構成
することが可能となる。
As is apparent from the above description, according to this embodiment, it is possible to form a plurality of ground terminals separated from other ground terminals, and in particular, a plurality of ground terminals that require isolation characteristics are required. It is possible to configure a high frequency circuit including an oscillation circuit and the like with a silicon bipolar high frequency semiconductor integrated circuit.

【0016】実施例3 次に以下、図2を参照しながら本発明の第3の実施例に
ついて説明する。図2は、本発明の第3の実施例におけ
るトランジスタの部分の基本的構造図で、(a)はチッ
プ上面からみた単位サイズのトランジスタ部分の図、
(b)はチップ上面からみた大きいサイズのトランジス
タ部分の図、(c)は上記いずれのサイズにも適用でき
るトランジスタの断面図である。図2において、チップ
表面の上方向から見た場合に、(a)のように高周波半
導体集積回路内に単位サイズのNPN形トランジスタ3
0を有し、また、(b)のように同じくチップ表面の上
方向から見た場合に、(c)に示すエミッタ層31およ
びその電極32を、単位長に分離して横方向に複数個設
け、コレクタ電極33とベース電極34は、前記のエミ
ッタ電極32と平行に横方向に延長する構造とした、単
位サイズ30よりも大きなサイズのNPN形トランジス
タ35とを有する。また、(c)図のように、トランジ
スタ30とトランジスタ35とは、N形のエミッタ層3
1を囲むように、P形のベース層36があり、それを囲
むようにN形のコレクタ層37があり、コレクタの下層
は、P形のサブストレート38になっているという形
で、上記の(a)、(b)に対して同じ断面図となる。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 2 is a basic structural diagram of a transistor portion according to the third embodiment of the present invention. FIG. 2A is a diagram of a transistor portion of a unit size seen from the top surface of the chip,
(B) is a diagram of a large-sized transistor portion viewed from the top surface of the chip, and (c) is a cross-sectional view of a transistor applicable to any of the above sizes. In FIG. 2, when viewed from above the chip surface, a unit size NPN transistor 3 is formed in the high frequency semiconductor integrated circuit as shown in FIG.
0, and when viewed from above the chip surface as in (b), the emitter layer 31 and its electrode 32 shown in (c) are separated into unit lengths and a plurality of them are formed in the lateral direction. The collector electrode 33 and the base electrode 34 are provided, and have an NPN transistor 35 of a size larger than the unit size 30, which has a structure extending in the horizontal direction in parallel with the emitter electrode 32. Further, as shown in FIG. 7C, the transistor 30 and the transistor 35 are the N-type emitter layer 3
1, there is a P-type base layer 36 surrounding it, an N-type collector layer 37 surrounds it, and the lower layer of the collector is a P-type substrate 38. The same sectional view is obtained for (a) and (b).

【0017】以上のような構成において、以下その動作
を説明する。第1の実施例に加えて、サイズの大きなト
ランジスタの構成を、以上のようにすることにより、単
位サイズのトランジスタ30を並列接続した場合に比べ
て、コレクタ32やベース33の横方向の分離のための
スペースが不要となり、トータルのトランジスタの大き
さは小さくでき、N形のコレクタ32とP形のサブスト
レート34間の面積にほぼ比例して容量を減らすことが
できる。そのため、コレクタとサブストレート間の容量
によって劣化する動作周波数、アイソレーション特性、
いずれの面からも改善効果を得ることが出来る。しか
も、単位サイズのトランジスタを複数個使用しての検討
を行ない、その結果を考慮して設計することが容易であ
るという利点も持っている。なお、サイズの大きなNP
N形トランジスタは、高周波回路において発振や低雑音
増幅やパワー増幅のために、単位サイズのNPN形トラ
ンジスタの他に、必要となる。
The operation of the above arrangement will be described below. In addition to the first embodiment, the configuration of the large-sized transistor is as described above, so that the collector 32 and the base 33 are separated in the horizontal direction as compared with the case where the unit-sized transistor 30 is connected in parallel. Therefore, the total size of the transistor can be reduced, and the capacitance can be reduced substantially in proportion to the area between the N-type collector 32 and the P-type substrate 34. Therefore, the operating frequency, the isolation characteristic, which deteriorates due to the capacitance between the collector and the substrate,
The improvement effect can be obtained from any aspect. In addition, it has an advantage that it is easy to study using a plurality of unit-size transistors and to design in consideration of the result. In addition, large size NP
The N-type transistor is necessary in addition to the unit size NPN-type transistor for oscillation, low noise amplification and power amplification in a high frequency circuit.

【0018】以上の説明から明かなように本実施例によ
れば、第1、第2の実施例のグランドの分離に加えて、
トランジスタの構造の選択により、特性検討上容易な単
位トランジスタを複数個並列使用した場合に近い特性を
得ながら、発振回路等のトランジスタからの、サブスト
レートへのアイソレーションを改善し、周波数特性を改
善したサイズの大きなトランジスタを得ることができ、
半導体集積回路の形で、発振回路とその他の回路との間
のアイソレーションを確保することが出来る。
As is apparent from the above description, according to this embodiment, in addition to the ground separation of the first and second embodiments,
By selecting the transistor structure, while improving the isolation from the transistor such as the oscillation circuit to the substrate, while improving the frequency characteristics, while obtaining the characteristics similar to the case of using multiple unit transistors in parallel for easy characteristics study It is possible to obtain a large size transistor,
In the form of a semiconductor integrated circuit, isolation between the oscillator circuit and other circuits can be ensured.

【0019】なお、以上の説明では、発振回路はコルピ
ッツ形の発振回路とした場合について説明したが、発振
回路の回路形式は問わない。また、グランドの分離が必
要であれば、発振回路に限定されず、パワー増幅段、デ
ジタル回路等のグランドにも適用できる。また、シリコ
ンバイポーラのプロセスだけではなく、高周波回路とデ
ジタル回路が共存し得るBi−CMOSプロセス等にも
適用できる。
In the above description, the oscillator circuit is a Colpitts oscillator circuit, but the oscillator circuit may be of any type. Further, if ground separation is required, the invention is not limited to the oscillation circuit, and can be applied to the ground of a power amplification stage, a digital circuit, or the like. Further, not only the silicon bipolar process but also the Bi-CMOS process in which a high frequency circuit and a digital circuit can coexist can be applied.

【0020】[0020]

【発明の効果】以上のように本発明は、集積回路のチッ
プを載せるダイパッドをグランド端子に接続せず、独立
したグランド端子、およびサブストレートと接続された
グランド端子を複数個設け、また大きなサイズのトラン
ジスタの構造を選択することにより、他の回路あるい
は、他の発振器とのアイソレーション特性を確保するこ
とができる。そのため、アイソレーション特性の必要な
高周波回路を、シリコンバイポーラの高周波半導体集積
回路で構成することが可能となり、装置の小型化、特性
の安定化向上、低価格化等に対する、その工業的な価値
は大きい。
As described above, the present invention does not connect the die pad on which the integrated circuit chip is mounted to the ground terminal, but provides a plurality of independent ground terminals and a plurality of ground terminals connected to the substrate, and has a large size. By selecting the structure of the transistor, it is possible to secure the isolation characteristics with other circuits or other oscillators. Therefore, it is possible to configure a high-frequency circuit requiring isolation characteristics with a silicon bipolar high-frequency semiconductor integrated circuit, and its industrial value for downsizing the device, improving the stability of the characteristics, lowering the cost, etc. large.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1、第2の実施例における高周波半
導体集積回路のボンディング内部の構造図
FIG. 1 is a structural diagram of a bonding inside of a high frequency semiconductor integrated circuit according to first and second embodiments of the present invention.

【図2】(a)本発明の第3の実施例における高周波半
導体集積回路のチップ上面からみた単位サイズのトラン
ジスタ部分の平面図 (b)同チップ上面からみた大きいサイズのトランジス
タ部分の平面図 (c)同図2の(a),(b)いずれのサイズにも適用
できるトランジスタの断面図
FIG. 2A is a plan view of a transistor portion of a unit size as seen from the top surface of the chip of the high frequency semiconductor integrated circuit according to the third embodiment of the present invention. FIG. 2B is a plan view of a transistor portion of a large size as seen from the top surface of the same chip. c) A sectional view of a transistor applicable to any of the sizes (a) and (b) of FIG.

【符号の説明】[Explanation of symbols]

1 高周波の発振回路部 2 集積回路のチップ 3 ダイパッド 4 グランド端子 5 グランド端子 6 ボンディングパッド 7 ボンディングワイヤ 8 ボンディングパッド 9 ボンディングワイヤ 10 周辺分離のサブストレート枠 11 アルミ配線 12 アルミ配線 13 ボンディングパッド 14 ボンディングパッド 15 グランド端子 16 グランド端子 17 ボンディングワイヤ 18 ボンディングワイヤ 19 アルミ配線 20 高周波の発振回路部 21 アルミ配線 30 単位サイズのトランジスタ 31 エミッタ層 32 エミッタ電極 33 コレクタ電極 34 ベース電極 35 サイズの大きいトランジスタ 36 ベース層 37 コレクタ層 38 サブストレート 1 High Frequency Oscillation Circuit 2 Integrated Circuit Chip 3 Die Pad 4 Ground Terminal 5 Ground Terminal 6 Bonding Pad 7 Bonding Wire 8 Bonding Pad 9 Bonding Wire 10 Substrate Separated Frame 11 Aluminum Wiring 12 Aluminum Wiring 13 Bonding Pad 14 Bonding Pad 15 ground terminal 16 ground terminal 17 bonding wire 18 bonding wire 19 aluminum wiring 20 high frequency oscillation circuit section 21 aluminum wiring 30 unit size transistor 31 emitter layer 32 emitter electrode 33 collector electrode 34 base electrode 35 large size transistor 36 base layer 37 Collector layer 38 Substrate

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 E 8427−4M 27/06 H03B 5/24 8124−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI Technical display location H01L 27/04 E 8427-4M 27/06 H03B 5/24 8124-5J

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】高周波の発振回路を有し、第1のボンディ
ングパッドと集積回路の外部に導かれている第1のグラ
ンド端子とが、第1のボンディングワイヤにより接続さ
れ、第2のボンディングパッドと前記集積回路の外部に
導かれている第2のグランド端子とが、第2のボンディ
ングワイヤにより接続され、前記集積回路のチップ内の
前記第1のボンディングパッドと外周付近に設けた周辺
分離のサブストレートの枠とが、第1のアルミ配線によ
りに接続されていない第1のグランド端子と、前記第2
のボンディングパッドと前記周辺分離のサブストレート
の枠とが、第2のアルミ配線によりに接続されている第
2のグランド端子とを有し、前記第1のアルミ配線を、
高周波の発振回路のグランドとすることを特徴とし、か
つ前記集積回路のチップを載せるダイパッドと、外部に
導かれる前記第1、第2のグランド端子とは、接続され
ていないことを特徴とする高周波半導体集積回路。
1. A second bonding pad having a high-frequency oscillation circuit, wherein a first bonding pad and a first ground terminal led to the outside of the integrated circuit are connected by a first bonding wire. And a second ground terminal led to the outside of the integrated circuit are connected by a second bonding wire, and the first bonding pad in the chip of the integrated circuit and the peripheral isolation provided near the outer periphery are connected. The substrate frame has a first ground terminal not connected to the first aluminum wiring, and the second frame
The bonding pad and the peripherally separated substrate frame have a second ground terminal connected by a second aluminum wiring, and the first aluminum wiring is
A high frequency oscillating circuit is grounded, and the die pad on which the chip of the integrated circuit is mounted and the first and second ground terminals guided to the outside are not connected. Semiconductor integrated circuit.
【請求項2】第4のボンディングパッドと集積回路の外
部に導かれている第4のグランド端子とが、第4のボン
ディングワイヤにより接続され、前記第4のボンディン
グパッドと外周付近に設けた周辺分離のサブストレート
の枠とが、第4のアルミ配線によりに接続されている第
4のグランド端子を、もう一つ以上有することを特徴と
する請求項1記載の高周波半導体集積回路。
2. A fourth bonding pad and a fourth ground terminal, which is led to the outside of the integrated circuit, are connected by a fourth bonding wire, and the periphery provided near the outer periphery of the fourth bonding pad. 2. The high frequency semiconductor integrated circuit according to claim 1, wherein the frame of the separated substrate has one or more fourth ground terminals connected to each other by a fourth aluminum wiring.
【請求項3】複数の高周波の発振回路を有することを特
徴とする請求項2記載の高周波半導体集積回路。
3. The high frequency semiconductor integrated circuit according to claim 2, comprising a plurality of high frequency oscillation circuits.
【請求項4】第3のボンディングパッドと集積回路の外
部に導かれている第3のグランド端子とが、第3のボン
ディングワイヤにより接続され、前記第3のボンディン
グパッドと外周付近に設けた周辺分離のサブストレート
の枠とが、第3のアルミ配線によりに接続されていない
第3のグランド端子を、もう一つ以上有することを特徴
とする請求項1記載の高周波半導体集積回路。
4. A third bonding pad and a third ground terminal guided to the outside of the integrated circuit are connected by a third bonding wire, and the third bonding pad and the periphery provided near the outer periphery. 2. The high frequency semiconductor integrated circuit according to claim 1, wherein the frame of the separated substrate has one or more third ground terminals which are not connected to each other by the third aluminum wiring.
【請求項5】高周波半導体集積回路内に単位サイズのト
ランジスタを有し、また前記集積回路を表面の上方向か
ら見た場合に、エミッタを、単位長に分離して横方向に
電極を複数個設け、コレクタとベースは、前記エミッタ
と平行に横方向に延長し、電極を設けたトランジスタの
構造とした、前記単位サイズよりも大きなサイズのトラ
ンジスタとを有することを特徴とする請求項1記載の高
周波半導体集積回路。
5. A high-frequency semiconductor integrated circuit having a unit size transistor, and when the integrated circuit is viewed from above the surface, the emitter is divided into unit lengths and a plurality of electrodes are arranged in the lateral direction. 2. The transistor according to claim 1, wherein the collector and the base are provided in parallel with the emitter in a lateral direction and have a structure of a transistor provided with electrodes, the transistor having a size larger than the unit size. High frequency semiconductor integrated circuit.
【請求項6】請求項1記載の高周波の発振回路に代え、
高周波の電力増幅回路を有することを特徴とする高周波
半導体集積回路。
6. A high-frequency oscillator circuit according to claim 1,
A high-frequency semiconductor integrated circuit having a high-frequency power amplifier circuit.
JP2853991A 1991-02-22 1991-02-22 High frequency semiconductor integrated circuit Pending JPH06204297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2853991A JPH06204297A (en) 1991-02-22 1991-02-22 High frequency semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2853991A JPH06204297A (en) 1991-02-22 1991-02-22 High frequency semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH06204297A true JPH06204297A (en) 1994-07-22

Family

ID=12251474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2853991A Pending JPH06204297A (en) 1991-02-22 1991-02-22 High frequency semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH06204297A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271730B1 (en) 1997-08-27 2001-08-07 Ricoh Company, Ltd. Voltage-controlled oscillator including current control element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271730B1 (en) 1997-08-27 2001-08-07 Ricoh Company, Ltd. Voltage-controlled oscillator including current control element

Similar Documents

Publication Publication Date Title
JP4018312B2 (en) Wireless communication device
US6407449B1 (en) Pin layout of semiconductor integrated circuits including dual band amplifier and receiving mixer
JP4012840B2 (en) Semiconductor device
JP2020027974A (en) High frequency module and communication device
US6169461B1 (en) High-frequency oscillating circuit
US7605450B2 (en) High frequency arrangement
JPH06204297A (en) High frequency semiconductor integrated circuit
US20070202832A1 (en) Wireless communication system
EP0600694B1 (en) Improved transistor device layout
US6706967B2 (en) Lead-less semiconductor device with improved electrode pattern structure
JP2007324499A (en) High frequency semiconductor device
JP4031032B2 (en) Electronic integrated circuit device having means to compensate for undesired capacitance
JPH0519961Y2 (en)
JP4828644B2 (en) Semiconductor integrated circuit device
JP3509849B2 (en) High power semiconductor devices
JP4711442B2 (en) Semiconductor integrated circuit device
JPH0447974B2 (en)
KR100721472B1 (en) Semiconductor integrated circuit device
JP2007259464A (en) Semiconductor integrated circuit
JP2005167277A (en) Semiconductor integrated circuit
JP2004088791A (en) Semiconductor integrated circuit
JP2003197757A (en) Semiconductor integrated circuit
JPH0585047U (en) Semiconductor integrated circuit device
KR20170135322A (en) Power amplifier circuit and communication apparatus
JP2006013346A (en) Bipolar transistor