JPH0619995A - Circuit diagram editing system - Google Patents

Circuit diagram editing system

Info

Publication number
JPH0619995A
JPH0619995A JP4196466A JP19646692A JPH0619995A JP H0619995 A JPH0619995 A JP H0619995A JP 4196466 A JP4196466 A JP 4196466A JP 19646692 A JP19646692 A JP 19646692A JP H0619995 A JPH0619995 A JP H0619995A
Authority
JP
Japan
Prior art keywords
circuit diagram
input
editing
output pins
edit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4196466A
Other languages
Japanese (ja)
Inventor
Hisashi Ishizaki
久司 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4196466A priority Critical patent/JPH0619995A/en
Publication of JPH0619995A publication Critical patent/JPH0619995A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To enable editing and display within a prescribed area even when there are many input/output pins of a block to be edited and to easily discrimi nate a connecting relation between blocks. CONSTITUTION:A display window part 30 vertically and horizontally moves a scroll bar 32a positioned on the side of the display window part 30 and the scroll bar 32b positioned on the lower side, moves the display part 30 to an optional position and also magnifies or reduces the editing area. Then, the input/output pins of the blocks BLK1, BLK2 and BLK3 corresponding to column numbers 01, 02 and 03 and net names NET1, NET2, RST and plus (+) 5V... are freely prepared, deleted and revised by using editing commands from an input/output device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子回路図編集システ
ムなどに利用し、回路図をブロック名とネット名との一
覧表で表示して回路図編集を行う回路図編集方式に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit diagram editing system which is used in an electronic circuit diagram editing system or the like to display a circuit diagram in a list of block names and net names for circuit diagram editing.

【0002】[0002]

【従来の技術】従来の電子回路図編集システムでは、回
路図を構成するブロックを矩形又はお碗形のシンボルで
表示している。そして、このシンボルから入出力ピンを
引き出し、この入出力ピン間を接続線で結線する編集を
行って回路図を作成している。
2. Description of the Related Art In a conventional electronic circuit diagram editing system, blocks constituting a circuit diagram are displayed by rectangular or bowl-shaped symbols. Then, an input / output pin is drawn out from this symbol, and the input / output pin is edited by connecting wires to create a circuit diagram.

【0003】[0003]

【発明が解決しようとする課題】ところで上記従来例の
電子回路図編集システムでは、ブロックの入出力ピンが
多数になると、それにともなってシンボルの面積を大き
く設定する必要がある。したがって、所定面積中に所望
の回路図を表示できなくなる場合があり、さらに、入出
力ピン間の接続線が増えるため結線状態が容易に判明し
ないという問題があった。
In the electronic circuit diagram editing system of the above-mentioned conventional example, when the number of input / output pins of the block becomes large, it is necessary to set the area of the symbol large accordingly. Therefore, there is a case where a desired circuit diagram cannot be displayed in a predetermined area, and there is a problem that the connection state cannot be easily determined because the number of connection lines between the input and output pins increases.

【0004】本発明は、このような従来の技術における
問題を解決するものであり、ブロックの入出力ピン数が
多い場合にも所定面積内での編集及び表示が可能とな
り、さらに、ブロック間の接続関係が容易に判別できる
回路図編集方式の提供を目的とする。
The present invention solves such a problem in the prior art, and enables editing and displaying within a predetermined area even when the number of input / output pins of a block is large. It is an object of the present invention to provide a circuit diagram editing method capable of easily discriminating connection relationships.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明の回路図編集方式は、複数のブロック名と、
この複数のブロックの入出力ピン間の接続関係を示すネ
ット名との回路図編集データを記憶する回路図編集デー
タ記憶手段と、複数のブロックの入出力ピン間の結線指
示のための編集コマンドを入力する編集コマンド入力手
段と、編集コマンドに対応する回路図編集データ中のブ
ロック名とネット名とを回路図編集データ記憶手段から
読み出すための解析を行う解析手段と、解析手段で解析
され、回路図編集データ記憶手段から読み出したブロッ
ク名とネット名とを一覧表で表示し、少なくとも複数の
ブロックの入出力ピン間を接続する回路図編集を行うと
ともに、編集された回路図データを回路図編集データ記
憶手段に記憶する処理を行う回路図編集・記憶処理手段
と、編集における処理状態を表示する表示手段とを備え
る構成としてある。
[Means for Solving the Problems] To achieve the above object
In the circuit diagram editing method of the present invention, a plurality of block names and
A net showing the connection relationship between the I / O pins of these blocks.
Circuit diagram edit data that stores the circuit diagram edit data
Data storage means and connection fingers between input / output pins of multiple blocks
Edit command input procedure
Stage and the block in the schematic edit data corresponding to the edit command.
Lock name and net name from the circuit diagram edit data storage means
Analyzing means for performing analysis for reading and analysis by the analyzing means
Block read from the circuit diagram edit data storage means.
A list of network names and net names is displayed, and at least
When you edit the circuit diagram that connects the input and output pins of the block
In both cases, the edited schematic data is recorded as the schematic edit data.
Circuit diagram editing / storing means for performing processing of storing in storage means
And display means for displaying the processing status in editing.
There is a configuration.

【0006】また、この構成にあって、複数のブロック
名を上側横欄に順に表示し、複数のブロックの入出力ピ
ン間の接続関係を示すネット名を横側縦欄に順に表示
し、さらに、入力ピンを中空丸印で表示し、かつ、出力
ピンを黒丸で表示するとともに、この入出力ピン間を接
続線で接続して回路図編集を行う構成としてある。
Further, in this configuration, a plurality of block names are sequentially displayed in the upper horizontal column, and net names indicating the connection relationships between the input / output pins of the plurality of blocks are sequentially displayed in the horizontal vertical column. The input pins are indicated by hollow circles, the output pins are indicated by black circles, and the input / output pins are connected by connecting lines to edit the circuit diagram.

【0007】さらに、これらの構成にあって、任意の回
路図部分を表示ウインドウ部に表示し、この表示ウイン
ドウ部内の回路図編集を行う際に編集コマンド入力手段
からの編集コマンドで指定した新たな追加入出力ピン
と、この入出力ピンと同一のネット名内の他の入出力ピ
ンとの接続線を同時に結線して回路図編集を行う構成と
してある。
Further, in these configurations, an arbitrary circuit diagram portion is displayed in the display window portion, and when a circuit diagram in the display window portion is edited, a new command designated by the edit command from the edit command input means is added. A circuit diagram is edited by simultaneously connecting connection lines between the additional input / output pin and another input / output pin in the same net name as this input / output pin.

【0008】[0008]

【作用】上記構成からなる、本発明の回路図編集方式
は、回路図編集データ記憶手段から読み出したブロック
名とネット名とを一覧表で表示し、少なくとも複数のブ
ロックの入出力ピン間を接続する回路図編集を行ってい
る。この場合、ブロックの入出力ピン数が多い場合にも
所定面積内での編集及び表示が可能となり、さらに、ブ
ロック間の接続関係が容易に判別する。
According to the circuit diagram editing method of the present invention having the above structure, the block names and net names read from the circuit diagram editing data storage means are displayed in a list form, and at least the input / output pins of a plurality of blocks are connected. Editing the circuit diagram. In this case, even if the number of input / output pins of the block is large, editing and display can be performed within a predetermined area, and the connection relationship between blocks can be easily determined.

【0009】[0009]

【実施例】次に、本発明の回路図編集方式の実施例を図
面に基づいて説明する。図1は実施例に係る電子回路図
編集システムの構成を示している。図1において、入出
力装置1は演算処理装置2と接続されている。入出力装
置1は回路図を編集するために必要なデータを入力し、
さらに、編集結果をディスプレイで表示する。演算処理
装置2には、ここで編集した結果を記憶し、かつ、以降
で説明する複数のブロック名と、この複数のブロック名
の入出力ピン間の接続関係を示すネット名との回路図編
集データを予め記憶するデータ記憶装置3が接続されて
いる。演算処理装置2は、入出力装置1から入力された
データ及び編集コマンドを解析する解析部21と、デー
タに対する回路図編集を行ないデータ記憶装置3にデー
タの書き込みを行なう編集部22と、この編集部22で
の編集結果をデータ記憶装置3から読み出して入出力装
置1で表示するための処理を行う表示処理部23とを有
している。データ記憶装置3は、演算処理装置2の指示
に従ってデータの記憶と読み出しの処理を行なう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of the circuit diagram editing system of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of an electronic circuit diagram editing system according to an embodiment. In FIG. 1, the input / output device 1 is connected to the arithmetic processing device 2. The input / output device 1 inputs data necessary for editing the circuit diagram,
Further, the edited result is displayed on the display. The arithmetic processing unit 2 stores the edited result, and edits a circuit diagram of a plurality of block names described below and a net name indicating a connection relationship between input / output pins of the plurality of block names. A data storage device 3 for storing data in advance is connected. The arithmetic processing unit 2 analyzes the data and the editing command input from the input / output unit 1, the editing unit 22 that edits the circuit diagram of the data and writes the data to the data storage unit 3, and the editing unit 22. The display processing unit 23 performs a process for reading the editing result of the unit 22 from the data storage device 3 and displaying it on the input / output device 1. The data storage device 3 stores and reads data according to an instruction from the arithmetic processing device 2.

【0010】次に、この実施例の構成における回路図編
集について説明する。図2は慣用的な複数枚の回路図を
示し、一枚目の回路図に多数の入出力ピンを有するIC
などのブロックBLK1,BLK2,BLK3が配置さ
れている。図2中、ブロックBLK1は入力ピンA0
1,A03,A04と出力ピンA02とを有し、ブロッ
クBLK2は、入力ピンA01,A02と出力ピンA0
3とを有している。さらに、ブロックBLK3は、出力
ピンA01,A02と入力ピンA04とが設けられてい
る。
Next, the circuit diagram editing in the configuration of this embodiment will be described. FIG. 2 shows a conventional plural circuit diagram, and the first circuit diagram is an IC having many input / output pins.
Blocks BLK1, BLK2, BLK3 are arranged. In FIG. 2, the block BLK1 has an input pin A0.
The block BLK2 has input pins A01 and A02 and an output pin A0.
3 and 3. Further, the block BLK3 is provided with output pins A01 and A02 and an input pin A04.

【0011】この図2に示す回路図を、ブロック名とネ
ット名との一覧表で示したのが図3である。図3におい
て、図2中のブロックBLK1,BLK2,BLK3の
それぞれのブロック名(BLK1,BLK2,BLK
3)がデータ記憶装置3に記憶され、ここから入出力装
置1の入力指示により読み出され、表示処理部23を通
じて入出力装置1で表示される。図3では、一覧表の上
側横欄にブロック名BLK1,BLK2,BLK3の配
置順である列番号01,02,03とともに表示してい
る。また、ブロックBLK1,BLK2,BLK3の入
出力ピン間(A01〜A04)の接続関係を示すネット
名NET1,NET2,RST(リセット),プラス
(+)5V…が一覧表の横側縦欄に順に表示されてい
る。
FIG. 3 shows the circuit diagram shown in FIG. 2 as a list of block names and net names. In FIG. 3, the block names (BLK1, BLK2, BLK3) of the blocks BLK1, BLK2, BLK3 in FIG.
3) is stored in the data storage device 3, is read from the data storage device 3 according to an input instruction of the input / output device 1, and is displayed on the input / output device 1 through the display processing unit 23. In FIG. 3, column numbers 01, 02, and 03, which are the arrangement order of the block names BLK1, BLK2, and BLK3, are displayed in the upper horizontal column of the list. In addition, net names NET1, NET2, RST (reset), plus (+) 5V, etc., which indicate the connection relationship between the input / output pins (A01 to A04) of the blocks BLK1, BLK2, BLK3, are sequentially arranged in the horizontal column of the list. It is displayed.

【0012】ネット名NET1,NET2,RST,プ
ラス(+)5V…は、ブロックBLK1,BLK2,B
LK3の入出力ピンA01〜A04をそれぞれ電気的な
接続要求に基づいて接続している。この際、入力ピンを
中空丸点で示し、出力ピンを黒丸で示している。すなわ
ち、図3ではブロックBLK1中の入力ピンA01,A
03,A04を中空丸点で示し、出力ピンA02を黒丸
で示している。ブロックBLK2中の、入力ピンA0
1,A02を中空丸点で示し、出力ピンA03を黒丸で
示している。さらに、ブロックBLK3中の、出力ピン
A01,A02を黒丸で示し、入力ピンA04を中空丸
点で表示している。そして、これらの入出力ピンA01
〜A04の中空丸点、黒丸間を接続線で結線して表示し
ている。
Net names NET1, NET2, RST, plus (+) 5V ... Are blocks BLK1, BLK2, B
The input / output pins A01 to A04 of LK3 are connected to each other based on an electrical connection request. At this time, the input pins are indicated by hollow circle dots and the output pins are indicated by black circles. That is, in FIG. 3, the input pins A01 and A in the block BLK1 are
03 and A04 are indicated by hollow circle dots, and the output pin A02 is indicated by a black circle. Input pin A0 in block BLK2
1, A02 is shown by a hollow circle dot, and the output pin A03 is shown by a black circle. Further, the output pins A01 and A02 in the block BLK3 are indicated by black circles, and the input pin A04 is indicated by a hollow circle dot. Then, these input / output pins A01
The hollow circle dots and black circles between A04 and A04 are connected by connecting lines.

【0013】図3にあって、ネット名NET1では、ブ
ロックBLK2の出力ピンA03の黒丸とブロックBL
K1の入力ピンA01の中空丸点とを接続線で結線し、
さらに、ネット名NET2では、ブロックBLK1の出
力ピンA02の黒丸とブロックBLK3の入力ピンA0
4の中空丸点とそれぞれ接続線で結線て表示している。
また、ネット名RSTでは、そのRET信号を出力する
ブロックBLK3の出力ピンA02の黒丸とブロックB
LK2の入力ピンA01、ブロックBLK1の入力ピン
A03の中空丸点とそれぞれ接続線で連接、すなわち、
ブロックBLK3の出力ピンA02から見て並列接続し
ている。
In FIG. 3, in the net name NET1, the black circle of the output pin A03 of the block BLK2 and the block BL.
Connect the input pin A01 of K1 and the hollow round dot with a connecting line,
Further, in the net name NET2, the black circle of the output pin A02 of the block BLK1 and the input pin A0 of the block BLK3.
It is shown by connecting the hollow circle points of 4 with connecting lines.
In the net name RST, the black circle on the output pin A02 of the block BLK3 that outputs the RET signal and the block B
Connected to the hollow round points of the input pin A01 of LK2 and the input pin A03 of the block BLK1 by connecting lines, respectively, that is,
They are connected in parallel as seen from the output pin A02 of the block BLK3.

【0014】次に、ネット名+5Vでは、+5Vを出力
するブロックBLK3の出力ピンA01の黒丸とブロッ
クBLK2の入力ピンA02、ブロックBLK1の入力
ピンA04の中空丸点とそれぞれ接続線で連接、すなわ
ち、ブロックBLK3の出力ピンA01から見て並列接
続している。なお、図3ではネット名NET1,NET
2,RST(リセット),プラス(+)5Vの他の接続
が表示されている。
Next, in the case of the net name + 5V, the black circle of the output pin A01 of the block BLK3 that outputs + 5V and the hollow circle point of the input pin A02 of the block BLK2 and the input pin A04 of the block BLK1 are connected by connecting lines, that is, They are connected in parallel as seen from the output pin A01 of the block BLK3. Note that in FIG. 3, the net names NET1 and NET
2, RST (reset), plus (+) 5V other connections are displayed.

【0015】図4は、図3中における回路図の編集を行
う際に、その編集領域を指定する表示ウインドウ部30
を詳細に示している。図4において、表示ウインドウ部
30は、図1中の入出力装置1の操作を行うことによっ
て、表示ウインドウ部30の横に位置するすスクロール
バー32a及び下に位置するスクロールバー32bを上
下、左右に移動させて、表示ウインドウ部30を図4中
の任意の場所に移動、かつ、その編集面積を拡大又は縮
小する。これにより任意の場所の編集が可能となる。す
なわち、編集中の図4において、列番号01,02,0
3に対応するブロックBLK1,BLK2,BLK3及
びネット名NET1,NET2,RST,プラス(+)
5V…の入出力ピンを入出力装置1からの編集コマンド
を用いて自由に作成、削除、変更を行う。
FIG. 4 shows a display window section 30 for designating an editing area when the circuit diagram in FIG. 3 is edited.
Are shown in detail. In FIG. 4, the display window unit 30 operates the input / output device 1 in FIG. 1 to move the scroll bar 32a located next to the display window unit 30 and the scroll bar 32b located below the display window unit 30 up, down, left and right. To move the display window section 30 to an arbitrary position in FIG. 4 and enlarge or reduce the editing area. This enables editing at any place. That is, in FIG. 4 during editing, column numbers 01, 02, 0
Blocks BLK1, BLK2, BLK3 corresponding to 3 and net names NET1, NET2, RST, plus (+)
Input / output pins of 5V are freely created, deleted, and changed by using the edit command from the input / output device 1.

【0016】図5に、編集コマンドを用いて出力ピンと
新たな入力ピンとの結線を行う接続編集の一例を示す。
図5において、同一のネット名内で編集コマンドを用い
て入力ピンaを追加表示した場合、この入力ピンaの表
示とともに、予め表示している出力ピンbとの間の接続
線cが同時に表示される。
FIG. 5 shows an example of connection editing for connecting an output pin and a new input pin using an edit command.
In FIG. 5, when the input pin a is additionally displayed by using the edit command within the same net name, the display of the input pin a and the connection line c between the output pin b and the previously displayed output pin are simultaneously displayed. To be done.

【0017】このようにブロック名(BLK1,BLK
2,BLK3)とネット名(NET1,NET2,RS
T,プラス(+)5V…)の一覧表で回路図編集を行っ
ており、図2に示す慣用的な回路図編集に比較して、ブ
ロック名(BLK1,BLK2,BLK3)間の結線を
見やすくするための多くの空間を設ける必要がなくな
り、表示する回路図の全体面積を縮小できることにな
る。
In this way, the block names (BLK1, BLK
2, BLK3) and net name (NET1, NET2, RS
T, plus (+) 5V ...) is used to edit the circuit diagram, and it is easier to see the connection between block names (BLK1, BLK2, BLK3) compared to the conventional circuit diagram editing shown in FIG. It is not necessary to provide a lot of space for doing so, and the entire area of the circuit diagram to be displayed can be reduced.

【0018】[0018]

【発明の効果】以上のように、本発明の回路図編集方式
は、回路図編集データ記憶手段から読み出したブロック
名とネット名とを一覧表で表示し、少なくとも複数のブ
ロックの入出力ピン間を接続する回路図編集を行ってい
るため、ブロックの入出力ピン数が多い場合にも所定面
積内での編集及び表示が可能となり、さらに、ブロック
間の接続関係が容易に判別できるという効果を有する。
As described above, according to the circuit diagram editing method of the present invention, the block names and net names read out from the circuit diagram editing data storage means are displayed in a list form, and at least the input / output pins of a plurality of blocks are Since the circuit diagram for connecting the blocks is edited, it is possible to edit and display within a specified area even when the number of input / output pins of the block is large, and further, the connection relationship between blocks can be easily determined. Have.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の回路図編集方式の実施例に係る電子回
路図編集システムの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an electronic circuit diagram editing system according to an embodiment of a circuit diagram editing system of the present invention.

【図2】実施例の説明に供され、慣用的な編集により表
示される回路図である。
FIG. 2 is a circuit diagram used for explaining an embodiment and displayed by conventional editing.

【図3】実施例の説明に供され、ブロック名を上側横欄
に表示し、また入出力ピン間の接続関係を示すネット名
を横側縦欄に表示した回路図である。
FIG. 3 is a circuit diagram in which the block name is displayed in the upper horizontal column and the net name indicating the connection relationship between the input and output pins is displayed in the horizontal vertical column for the explanation of the embodiment.

【図4】実施例の説明に供され、図3中の表示ウインド
ウ部を詳細に示す回路図である。
FIG. 4 is a circuit diagram showing the display window section in FIG. 3 in detail, which is used for explaining the embodiment.

【図5】実施例の説明に供され、結線編集の一例を示す
回路図である。
FIG. 5 is a circuit diagram which is used for explaining an embodiment and shows an example of connection editing.

【符号の説明】[Explanation of symbols]

1 入出力装置 2 演算処理装置 3 データ記憶装置 21 解析部 22 編集部 30 表示ウインドウ部 32a,32b スクロールバー 1 Input / output device 2 Arithmetic processing device 3 Data storage device 21 Analysis part 22 Editing part 30 Display window part 32a, 32b Scroll bar

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のブロック名と、この複数のブロッ
クの入出力ピン間の接続関係を示すネット名との回路図
編集データを記憶する回路図編集データ記憶手段と、 上記複数のブロックの入出力ピン間の結線指示のための
編集コマンドを入力する編集コマンド入力手段と、 上記編集コマンドに対応する上記回路図編集データ中の
ブロック名とネット名とを上記回路図編集データ記憶手
段から読み出すための解析を行う解析手段と、 上記解析手段で解析され、上記回路図編集データ記憶手
段から読み出したブロック名とネット名とを一覧表で表
示し、少なくとも上記複数のブロックの入出力ピン間を
接続する回路図編集を行うとともに、編集された回路図
データを上記回路図編集データ記憶手段に記憶する処理
を行う回路図編集・記憶処理手段と、 上記編集における処理状態を表示する表示手段と、 を備える回路図編集方式。
1. A circuit diagram edit data storage means for storing circuit diagram edit data of a plurality of block names and a net name indicating a connection relationship between input / output pins of the plurality of blocks, and inputting of the plurality of blocks. Edit command input means for inputting an edit command for instructing connection between output pins, and reading out the block name and net name in the circuit diagram edit data corresponding to the edit command from the circuit diagram edit data storage means. And a net name, which is analyzed by the analyzing means and which is analyzed by the analyzing means and read from the circuit diagram editing data storage means, are displayed in a list, and at least input / output pins of the plurality of blocks are connected. Circuit diagram editing / storing processing means for performing circuit diagram editing and storing the edited circuit diagram data in the circuit diagram editing data storage means. And a display unit for displaying a processing state in the above editing, a circuit diagram editing method.
【請求項2】 複数のブロック名を上側横欄に順に表示
し、上記複数のブロックの入出力ピン間の接続関係を示
すネット名を横側縦欄に順に表示し、さらに、上記入力
ピンを中空丸印で表示し、かつ、出力ピンを黒丸で表示
するとともに、この入出力ピン間を接続線で接続して回
路図編集を行うことを特徴とする請求項1記載の回路図
編集方式。
2. A plurality of block names are sequentially displayed in an upper horizontal column, a net name showing a connection relationship between input / output pins of the plurality of blocks is sequentially displayed in a horizontal vertical column, and the input pins are further displayed. 2. The circuit diagram editing method according to claim 1, wherein the circuit diagram is edited by displaying hollow circles, displaying output pins by black circles, and connecting the input and output pins with connecting lines.
【請求項3】 任意の回路図部分を表示ウインドウ部に
表示し、この表示ウインドウ部内の回路図編集を行う際
に編集コマンド入力手段からの編集コマンドで指定した
新たな追加入出力ピンと、この入出力ピンと同一のネッ
ト名内の他の入出力ピンとの接続線を同時に結線して回
路図編集を行うことを特徴とする請求項1又は2記載の
回路図編集方式。
3. An arbitrary circuit diagram portion is displayed in the display window portion, and a new additional input / output pin designated by an edit command from the edit command input means when editing the circuit diagram in this display window portion and this input 3. The circuit diagram editing method according to claim 1 or 2, wherein the circuit diagram is edited by simultaneously connecting a connecting line to the output pin and another input / output pin in the same net name.
JP4196466A 1992-06-30 1992-06-30 Circuit diagram editing system Pending JPH0619995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4196466A JPH0619995A (en) 1992-06-30 1992-06-30 Circuit diagram editing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4196466A JPH0619995A (en) 1992-06-30 1992-06-30 Circuit diagram editing system

Publications (1)

Publication Number Publication Date
JPH0619995A true JPH0619995A (en) 1994-01-28

Family

ID=16358275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4196466A Pending JPH0619995A (en) 1992-06-30 1992-06-30 Circuit diagram editing system

Country Status (1)

Country Link
JP (1) JPH0619995A (en)

Similar Documents

Publication Publication Date Title
EP0324445A2 (en) Method and apparatus for formatting document
US5493639A (en) Drawing processing with flexible accomodation of character strings
JPH0619995A (en) Circuit diagram editing system
JP3248800B2 (en) Circuit diagram creation device and circuit diagram creation method
US4539563A (en) Method and apparatus for drawing lines
JPH0529951B2 (en)
JP2861136B2 (en) Unconnected display method
JP3086087B2 (en) Drawing creation method
JPS58107957A (en) Display method for applied job
JP2856187B2 (en) Arrangement of control display
JPS60139112A (en) Processor of matched value
JPH0516041A (en) Work instruction system in assembly line
JPS6177889A (en) Screen control system
JPH08226830A (en) Plant monitoring apparatus
JPH04372072A (en) System for setting soft potential line data
JPH06168291A (en) System for connecting flow chart macro based on connection destination list
JPH04165469A (en) Circuit diagram display device
JPS62173528A (en) Data base control system
JPS61160170A (en) Data processor
JPH07129080A (en) Sfc input system
JPH04342019A (en) Window displaying method
JPH04314184A (en) Graphic recognizing system
JPS6384092A (en) Automatic wiring treatment of guideline
JPH03135623A (en) Document preparing device
JPH06149910A (en) Graphic data managing method