JPH0619787A - Storage management device - Google Patents
Storage management deviceInfo
- Publication number
- JPH0619787A JPH0619787A JP4174066A JP17406692A JPH0619787A JP H0619787 A JPH0619787 A JP H0619787A JP 4174066 A JP4174066 A JP 4174066A JP 17406692 A JP17406692 A JP 17406692A JP H0619787 A JPH0619787 A JP H0619787A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- address
- area
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、オペレーティングシス
テムにおける記憶管理方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage management system in an operating system.
【0002】[0002]
【従来の技術】最近のオペレーティングシステムにおい
ては、文献「前川、所、清水編、分散オペレーティング
システム、共立出版、pp.34」に示されるように、
書き込み時コピー(copy−on−write)の機
能を提供している。これは、アドレス空間が複製される
場合に、その空間全体をすぐにはコピーせず、アドレス
空間を書き込み禁止にした上で空間内のページを共有し
ておき、空間内のいずれかのページに書き込みによる変
更が起きた時点で、新たなページを割り当て、そのペー
ジのみをコピーする方式である。この方式によれば、必
要なページに含まれるデータのみのコピーで済むため
に、記憶管理の各所で幅広く使用されている。2. Description of the Related Art In recent operating systems, as shown in the document "Maekawa, Tokoro, Shimizu Edition, Distributed Operating System, Kyoritsu Shuppan, pp.34",
It provides a copy-on-write function. This is because when the address space is duplicated, the entire space is not immediately copied, but the address space is write-protected and a page in the space is shared so that any page in the space can be shared. When a change due to writing occurs, a new page is allocated and only that page is copied. According to this method, only the data included in a required page needs to be copied, so that it is widely used in various places of storage management.
【0003】図4は、前述したような従来の記憶管理方
式を説明するための図である。図において、20は主記
憶におけるアドレスマップであり、21はプロセッサに
おけるアドレスマップを示すものである。41,42は
プロセッサにおけるアドレスマップ内に設けられたペー
ジである。51,52は主記憶におけるアドレスマップ
内に設けられたページである。FIG. 4 is a diagram for explaining the conventional storage management system as described above. In the figure, 20 is an address map in the main memory, and 21 is an address map in the processor. Reference numerals 41 and 42 are pages provided in the address map of the processor. Reference numerals 51 and 52 are pages provided in the address map in the main memory.
【0004】次に動作について説明する。プロセッサに
おけるアドレスマップ21のページ41からページ42
に対して複製という命令が出された場合について説明す
る。ページ41からページ42に複製がされる場合には
その領域全体をすぐにはコピーせずページ41に対応し
て主記憶に設けられたページ51を書き込み禁止ページ
とする。この時点ではページ51から他のページに実際
のデータはコピーしないでおく。その後、ページ41へ
の読み出し要求及びページ42への読み出し要求は書き
込みを禁止したページ51をマッピングすることにより
対応することができる。Next, the operation will be described. Pages 41 to 42 of the address map 21 in the processor
Description will be made regarding a case where an instruction to copy is issued to. When the page 41 is copied to the page 42, the entire area is not immediately copied and the page 51 provided in the main memory corresponding to the page 41 is set as the write-protected page. At this point, the actual data is not copied from page 51 to another page. After that, the read request to the page 41 and the read request to the page 42 can be dealt with by mapping the page 51 in which writing is prohibited.
【0005】一方、ページ41あるいはページ42に対
して書き込み要求があった場合にはページ42に対応し
てコピーされるべき新たなページとしてページ52を割
り当てる。そして新たに割り当てられたページ52に対
してページ51のデータを実際に複写する。その後、ペ
ージ41に対して書き込み要求があった場合にはページ
51にその書き込みを行い、ページ42に書き込み要求
があった場合にはページ52に対して書き込みが行われ
る。On the other hand, when a write request is made to page 41 or page 42, page 52 is assigned as a new page to be copied corresponding to page 42. Then, the data of page 51 is actually copied to the newly allocated page 52. After that, when there is a write request to page 41, the write is performed to page 51, and when there is a write request to page 42, the write is performed to page 52.
【0006】[0006]
【発明が解決しようとする課題】従来の書き込み時コピ
ーにおいては、ページの一部のみが変更される場合に
も、そのページ全体をコピーする必要が生じる。コピー
処理はCPUによるため、これがオペレーティングシス
テムの処理効率に与える影響は無視できない。また、入
出力処理の効率の点からは、1ページの大きさが大きい
方が望ましいが、これもコピー処理の負担を増加させ
る。In the conventional copy-on-write method, it is necessary to copy the entire page even when only part of the page is changed. Since the copy process is performed by the CPU, the effect of this on the processing efficiency of the operating system cannot be ignored. Further, from the viewpoint of the efficiency of input / output processing, it is desirable that the size of one page is large, but this also increases the load of copy processing.
【0007】[0007]
【課題を解決するための手段】本発明による記憶管理方
式は、以下の要素を有するものである。(a)データを
所定の領域単位に管理記憶するデータ記憶部、(b)上
記データ記憶部にあるデータをアクセスするプロセッ
サ、(c)上記データ記憶部とプロセッサの間にあっ
て、プロセッサがアクセスするデータを一時的に記憶す
る一時記憶部、(d)上記データ記憶部の第1の領域に
あるデータを第2の領域にコピーする指示がある場合、
第2の領域を割り当てるとともに、上記プロセッサが第
2の領域にあるアドレスに対して書き込み動作を行なう
場合第2の領域の該当するアドレスを割り当て、上記プ
ロセッサが第2の領域にあるアドレスに対して読み出し
動作を行なう場合第2の領域のアドレスに対応する第1
の領域のアドレスを割り当てるアドレス変換手段、
(e)プロセッサが所定の処理に基づいて上記データ記
憶部の第2の領域にあるアドレスをアクセスする場合、
上記アドレス変換手段により変換されたアドレスにより
アクセスされたデータを上記一時記憶部に保存するアク
セスデータ保存手段、(f)上記プロセッサの所定の処
理の終了後、上記アクセスデータ保存手段により一時記
憶部に保存されたデータ及び第1の領域にあるデータを
用いて、上記アドレス変換手段により割り当てられた第
2の領域にデータを生成する整合手段。A storage management system according to the present invention has the following elements. (A) A data storage unit that manages and stores data in units of predetermined areas, (b) a processor that accesses data in the data storage unit, and (c) data that the processor accesses between the data storage unit and the processor. (D) When there is an instruction to copy the data in the first area of the data storage section to the second area,
When the second area is allocated and the processor performs a write operation on the address in the second area, the corresponding address in the second area is allocated, and the processor allocates the address in the second area. When performing a read operation, the first address corresponding to the address of the second area
Address conversion means for allocating the address of the area
(E) When the processor accesses an address in the second area of the data storage unit based on a predetermined process,
Access data storage means for storing the data accessed by the address converted by the address conversion means in the temporary storage portion, (f) after the predetermined processing of the processor is completed, the access data storage means stores the data in the temporary storage portion. Matching means for generating data in the second area allocated by the address converting means using the stored data and the data in the first area.
【0008】[0008]
【作用】この発明に係る記憶管理方式は、アドレス変換
手段により第2の領域にあるデータを読み出す場合には
第1の領域にあるデータをマッピングする。一方、第2
の領域に対する書き込みに対しては、第2の領域にある
データをマッピングする。そして、アクセスデータ保存
手段は第2の領域に対して読み込みがあった場合には第
1の領域から読み込んだデータを一時記憶部に保存す
る。同様に第2の領域に対して書き込みがあった場合に
は第1の領域からその書き込みに係わる部分を一時記憶
部に読み込みその一時記憶部に対して書き込みを行い、
その書き込まれたデータを一時記憶部に保存する。これ
らの第1の領域から読み込まれたデータ及び第1の領域
から読み込まれて書き換えられたデータは一時記憶部に
保存され消されることはない。そして整合手段はプロセ
ッサが所定の処理を終了したのちに一時記憶部にある最
新のデータと第1の領域にあるデータを用いて第2の領
域に最新のデータを作成する。以上の動作により、コピ
ー元となる第1の領域のデータをコピー先となる第2の
領域へ直ちにコピーする必要がなくなる。また、プロセ
ッサの所定の処理の終了後に一時記憶部に保存されたデ
ータを解放する場合には、前述した一時記憶部に保存さ
れたデータと第1の領域にあるデータを用いて第2の領
域を作成するという作業が必要なくなりコピー作業とい
う動作自身を不要にする。The storage management system according to the present invention maps the data in the first area when the data in the second area is read by the address conversion means. Meanwhile, the second
The data in the second area is mapped to the writing in the area. Then, the access data storage means stores the data read from the first area in the temporary storage unit when the second area is read. Similarly, when writing is performed in the second area, a portion related to the writing is read from the first area into the temporary storage unit, and writing is performed in the temporary storage unit.
The written data is saved in the temporary storage unit. The data read from the first area and the data read from the first area and rewritten are stored in the temporary storage unit and are not erased. Then, the matching means creates the latest data in the second area using the latest data in the temporary storage section and the data in the first area after the processor finishes the predetermined processing. By the above operation, it is not necessary to immediately copy the data in the first area as the copy source to the second area as the copy destination. Further, when the data stored in the temporary storage unit is released after the predetermined process of the processor is completed, the data stored in the temporary storage unit and the data in the first region are used for the second area. There is no need to create a new work, and the operation of copying work is unnecessary.
【0009】[0009]
実施例1.次に、本発明について図面を参照して説明す
る。図1は、本発明の記憶管理方式に係る計算機システ
ムの構成を示す図である。図1において、1はCPUで
あり、2は第1のアドレス変換装置であり、3はキャッ
シュメモリであり、4は第2のアドレス変換装置であ
り、5はアドレス保持手段であり、6は主記憶であり、
10はプロセッサである。図2は、本発明の一実施例の
アドレスマップを説明する図である。20は主記憶にお
けるアドレスマップであり、21はプロセッサにおける
アドレスマップを示すものである。図3は、本発明の記
憶管理方式の処理の手順を示すものである。Example 1. Next, the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing the configuration of a computer system related to the storage management system of the present invention. In FIG. 1, 1 is a CPU, 2 is a first address translation device, 3 is a cache memory, 4 is a second address translation device, 5 is an address holding means, and 6 is a main Memory,
10 is a processor. FIG. 2 is a diagram illustrating an address map according to an embodiment of the present invention. Reference numeral 20 is an address map in the main memory, and 21 is an address map in the processor. FIG. 3 shows a processing procedure of the storage management method of the present invention.
【0010】以下図3を参照して一実施例を説明する。
図3においては、ページ41からページ42に対してコ
ピー命令が出された場合を示しており、ページ41に対
応するページ51が書き込み禁止にされた状態を示して
いる。すなわち書き込み禁止ページ51はページ41へ
の読み出し命令とページ42に対する読み出し命令の両
方に対してマッピングされている状態を示している。図
3のフローチャートはこのような状態で書き込み禁止に
したページ51への書き込みが起こった場合をスタート
時点にしている。An embodiment will be described below with reference to FIG.
FIG. 3 shows a case where a copy command is issued from page 41 to page 42, and shows a state in which page 51 corresponding to page 41 is write-protected. That is, the write-protected page 51 is mapped to both the read command for the page 41 and the read command for the page 42. In the flow chart of FIG. 3, the start time is when the writing to the write-protected page 51 occurs in such a state.
【0011】オペレーティングシステムがアドレス空間
の複製を行うために書き込み禁止にしたページ51への
書き込みが起こると、ステップ31より書き込み時コピ
ーの処理を開始する。まず、ステップ32で、コピーさ
れるべき新たなページ52を割り当てる。ステップ33
では、アドレス変換装置4に対し、ページ52の読み込
みに対してはページ51をマップし、ページ52の書き
込みに対してはページ52をマップするよう設定する。
この時のアドレスマップを、図2に示す。この時点では
単にマッピングを行うだけで、データのコピーは行わな
い。続いて、ステップ34では、アドレス保持手段5に
対してページ52のアドレス62を設定し、キャッシュ
メモリ3においてページ52のデータをキャッシュの置
換えの対象から外す。ここでキャッシュの置換えの対象
から外すという意味はページ52のデータがキャッシュ
メモリ3に読み込まれた場合にはこのデータをキャッシ
ュに保存し続けるということを意味する。通常キャッシ
ュメモリに読み込まれたデータは古い順あるいはその他
のアルゴリズムにより新しいデータによって置換えられ
ていくが、この場合ページ52のデータは主記憶から一
度キャッシュメモリに読み込まれた場合に他のデータに
よって消されてしまうということがないということを意
味する。ステップ35で、ページ52内のアドレス63
に対する書き込みが発生すると、キャッシュメモリ3は
主記憶6よりページ51内の対応するアドレス55のデ
ータの読み込み、プロセッサ10は、キャッシュメモリ
3に対して書き込みを行う。このデータは、キャッシュ
メモリ3ではページ52に含まれるデータとして扱われ
るため、ステップ34での設定により、キャッシュの置
き換えの対象とならない。When a write operation is made to a page 51 which is write-protected by the operating system to copy the address space, the copy-on-write process is started from step 31. First, in step 32, a new page 52 to be copied is allocated. Step 33
Then, the address translation device 4 is set to map the page 51 for reading the page 52 and map the page 52 for writing the page 52.
The address map at this time is shown in FIG. At this point, only mapping is done and data is not copied. Subsequently, in step 34, the address 62 of the page 52 is set in the address holding unit 5, and the data of the page 52 is excluded from the cache replacement target in the cache memory 3. Here, the meaning of excluding it from the cache replacement target means that when the data of the page 52 is read into the cache memory 3, the data is continuously stored in the cache. Normally, the data read into the cache memory is replaced by the new data by the old order or other algorithm, but in this case, the data of page 52 is erased by other data once read from the main memory into the cache memory. It means that there is no chance that it will end up. In step 35, address 63 in page 52
When a write to the cache memory 3 occurs, the cache memory 3 reads the data at the corresponding address 55 in the page 51 from the main memory 6, and the processor 10 writes to the cache memory 3. Since this data is handled as data included in page 52 in cache memory 3, it is not the target of cache replacement due to the setting in step 34.
【0012】また、ページ52内のアドレス64に対す
る読み出しが発生すると、キャッシュメモリ3は、主記
憶6よりページ51内の対応するアドレス56のデータ
を読み込み、プロセッサ10は、キャッシュメモリ3よ
り読み込みを行う。このデータは、キャッシュメモリ3
ではページ52に含まれるデータとして扱われるため、
ステップ34での設定により、キャッシュの置換えの対
象とならない。このようにページ52内のアドレスに対
する書き込み及び読み出しが発生すると、そのアドレス
に対応するデータがキャッシュメモリに読み込まれ読み
込みの場合にはそのままキャッシュメモリに保存され
る。書き込みの場合にはキャッシュメモリに対して書き
込みが行われることになる。この時点でもページ52に
は実際のデータはまだコピーされていない。When a read operation is performed on the address 64 in the page 52, the cache memory 3 reads the data at the corresponding address 56 in the page 51 from the main memory 6, and the processor 10 reads from the cache memory 3. . This data is stored in the cache memory 3
Since it is treated as data included in page 52,
Due to the setting in step 34, the cache is not replaced. When writing and reading with respect to the address in the page 52 occur in this way, the data corresponding to the address is read into the cache memory, and in the case of reading, the data is saved as it is in the cache memory. In the case of writing, writing is performed in the cache memory. At this point, the actual data has not yet been copied to page 52.
【0013】その後、ステップ36でページ52が解放
されるか、キャッシュメモリ3と主記憶6との整合をと
ることが必要となった場合の処理を以下に示す。ここ
で、解放とはキャッシュメモリ3にあるページ52のデ
ータを主記憶6に書き戻す必要がない場合をいう。ま
た、ここで整合とはキャッシュメモリ3にあるページ5
2のデータを主記憶6に書き戻す必要がある場合をい
う。以下に解放と整合の場合を分けて説明する。After that, the process in the case where the page 52 is released in step 36 or the cache memory 3 and the main memory 6 need to be matched with each other will be described below. Here, the release means a case where it is not necessary to write back the data of the page 52 in the cache memory 3 to the main memory 6. Also, here, the matching means page 5 in the cache memory 3.
This is a case where it is necessary to write back the data of No. 2 to the main memory 6. The cases of release and matching will be described separately below.
【0014】まず、ページ52が解放される場合、ステ
ップ37で、アドレス保持手段5に対してのページ52
の設定を解除し、ステップ38で、キャッシュメモリ3
においてページ52のデータを無効とする。ステップ3
9で、アドレス変換装置4に対し、これまでの設定を解
除し、読み込み及び書き込みに対して同一のページをマ
ップするようにする。First, when the page 52 is released, in step 37, the page 52 to the address holding means 5 is released.
Of the cache memory 3 in step 38.
In, the data of page 52 is invalidated. Step 3
At 9, the address translator 4 is canceled with the settings so far and the same page is mapped for reading and writing.
【0015】次に、ページ52のキャッシュと主記憶と
の整合をとることが要求された場合、ステップ37で、
アドレス保持手段5に対してのページ52の設定を解除
する。続いて、ステップ41でページ52の全アドレス
に対して、最新のデータを作成する。すなわち、ページ
51にはプロセッサが所定の作業を行う前のデータが残
されており、キャッシュメモリ3にはページ51から読
み込まれたデータ及び書き込まれたデータが存在してお
り、このページ51のデータとキャッシュメモリに保存
されたデータを合わせることによりページ52としての
最新データを構成することが可能である。ステップ41
ではページ51にある元のデータをキャッシュメモリ3
に読み込み最新のデータを作成することになる。ステッ
プ42でキャッシュメモリ3内のページ52のデータを
フラッシュする。ここで、フラッシュするとはキャッシ
ュメモリ3にあるページ52のデータを主記憶6に対し
て書き込むことを意味する。そして、ステップ39で、
アドレス変換装置4に対し、読み込み及び書き込みに対
して同一のページをマップするようにして、これまでの
設定を解除する。Next, when it is required to match the cache of the page 52 with the main memory, in step 37,
The setting of the page 52 for the address holding unit 5 is released. Then, in step 41, the latest data is created for all the addresses of page 52. That is, the data before the processor performs the predetermined work is left in the page 51, and the data read from the page 51 and the written data are present in the cache memory 3. By combining the data stored in the cache memory and the data stored in the cache memory, the latest data as the page 52 can be configured. Step 41
Then, the original data on page 51 is stored in the cache memory 3
It will read in and create the latest data. At step 42, the data of page 52 in the cache memory 3 is flushed. Here, flushing means writing the data of page 52 in the cache memory 3 to the main memory 6. Then, in step 39,
The same page is mapped to the address translation device 4 for reading and writing, and the previous settings are canceled.
【0016】以上のように、この実施例は、CPUの
み、あるいはCPUとCPUに接続され通常の仮想記憶
管理に使用される第1のアドレス変換装置からなるプロ
セッサと、前記プロセッサから出力されるアドレスに対
し、書き込み動作と読み出し動作で異なるマッピングを
供する第2のアドレス変換装置と、前記第2のアドレス
変換装置から出力されるアドレスにより動作する主記憶
と、指定ページのアドレス保持手段を有し、キャッシュ
されたデータのアドレスが、前記保持手段により保持さ
れるアドレスに含まれる場合に前記キャッシュ・データ
を置換の対象としない機能を有したライト・バック方式
のキャッシュメモリ装置とを有した計算機システム上の
オペレーティングシステムにおいて、直ちにデータをコ
ピーすることなく、コピーと同等の効果を得ることを特
徴とする。As described above, according to this embodiment, the processor is composed of only the CPU, or the CPU and the first address translation device connected to the CPU and used for normal virtual memory management, and the address output from the processor. On the other hand, it has a second address translation device that provides different mappings for write operation and read operation, a main memory that operates by the address output from the second address translation device, and an address holding unit for a designated page, A computer system having a write-back cache memory device having a function of not replacing the cache data when the address of the cached data is included in the address held by the holding means. Operating system, without immediately copying the data, Characterized in that to obtain the same effect as P..
【0017】この実施例によれば、前記第2のアドレス
変換装置により、読み出し時にはコピー元のページをマ
ップし、書き込み時にはコピー先のページをマップす
る。さらに、前記コピー先のアドレスを前記アドレス保
持手段に設定することにより、前記コピー先ページに含
まれるデータをキャッシュの置換えの対象から外し、前
記コピー先ページへ書き戻すことを防止する。これによ
り、前記コピー元ページのデータを前記コピー先ページ
へ直ちにコピーすることなく、前記プロセッサからは、
前記コピー先ページ内のデータを変更することが可能と
なる。また、この実施例によれば、キャッシュメモリ3
のデータを解放する場合には、ページ51からページ5
2への実際のコピー作業が必要なくなり処理の効率化が
はかれる。According to this embodiment, the second address translation device maps the copy source page at the time of reading and maps the copy destination page at the time of writing. Furthermore, by setting the address of the copy destination in the address holding means, it is possible to prevent the data contained in the copy destination page from being excluded from the cache replacement target and to be written back to the copy destination page. Thereby, without immediately copying the data of the copy source page to the copy destination page, from the processor,
It is possible to change the data in the copy destination page. Further, according to this embodiment, the cache memory 3
Page 51 to Page 5
The actual copying work to No. 2 is not necessary, and the efficiency of the processing is improved.
【0018】実施例2.上記実施例1においては、デー
タを記憶するデータ記憶部として主記憶の場合を例にし
て説明したが、データを記憶するデータ記憶部は主記憶
である場合に係わらずその他の内部記憶装置あるいは外
部記憶装置であってもかまわない。Example 2. In the first embodiment, the case where the main storage is used as the data storage unit that stores the data has been described as an example. However, regardless of whether the data storage unit that stores the data is the main storage, another internal storage device or an external device is used. It may be a storage device.
【0019】実施例3.上記実施例1においては、デー
タを一時的に記憶する一時記憶部としてキャッシュメモ
リを用いる場合を例にして説明したが、キャッシュメモ
リはデータを一時的に記憶する一時記憶部の一例であ
り、その他の記憶装置によりデータを一時的に記憶する
ものであればどのようなものでもかまわない。Example 3. In the above-described first embodiment, the case where the cache memory is used as the temporary storage unit that temporarily stores the data has been described as an example, but the cache memory is an example of the temporary storage unit that temporarily stores the data. Any storage device may be used as long as it temporarily stores data.
【0020】実施例4.上記実施例1においては、第1
の領域あるいは第2の領域としてページを一つの領域単
位とする場合を示したが、ページは領域の一例であり、
その他の単位を用いた領域の間でコピーするような場合
でもかまわない。Example 4. In the first embodiment, the first
Although the case where the page is set as one area unit as the area or the second area is shown, the page is an example of the area,
It does not matter even when copying between areas using other units.
【0021】実施例5.上記実施例1においては、アド
レス保持装置5により指定されたページのアクセスがあ
った場合にキャッシュメモリ3がそのデータを保存する
場合を示したが、これはアクセスデータ保存手段の一例
であり、キャッシュメモリ等の一時記憶部にアクセスさ
れたデータが保存されるならばその他の方法によりデー
タを保存するような場合であってもかまわない。Example 5. In the above-described first embodiment, the case where the cache memory 3 stores the data when the page designated by the address holding device 5 is accessed has been described. If the accessed data is stored in a temporary storage unit such as a memory, the data may be stored by another method.
【0022】実施例6.上記実施例1においては、整合
をとる場合にページ51のデータをキャッシュメモリ3
にコピーし、その後キャッシュメモリ3をフラッシュす
ることによりページ52を作成する場合を示したが、ペ
ージ51にあるデータをキャッシュメモリ3を介さずに
直接ページ52にコピーした後、キャッシュメモリ3に
あるページ52のデータをページ52にフラッシュする
ことにより新たなデータをページ52に作成するような
場合でもかまわない。Embodiment 6. In the first embodiment, the data of page 51 is stored in the cache memory 3 when the matching is obtained.
Although the case where the page 52 is created by copying the data into the page 52 and then flushing the cache memory 3 is shown, the data in the page 51 is directly copied into the page 52 without passing through the cache memory 3 and then in the cache memory 3. It is also possible to create new data in the page 52 by flushing the data in the page 52 to the page 52.
【0023】[0023]
【発明の効果】以上のような本発明によれば、オペレー
ティングシステムの書き込み時コピー処理の際に、変更
されたデータを一時記憶部上に保持することにより、ペ
ージのデータ全体を直ちにコピーすることなくコピーと
同等の効果を得ることができ、コピー時のデータ転送を
減少させ、オペレーティングシステムの処理効率の向上
をはかることができるという効果がある。As described above, according to the present invention, during the copy process at the time of writing of the operating system, the changed data is held in the temporary storage section so that the entire page data is immediately copied. It is possible to obtain the same effect as that of copying without using the data, reduce the data transfer at the time of copying, and improve the processing efficiency of the operating system.
【図1】本発明の記憶管理方式にかかる計算機システム
の構成を示す図である。FIG. 1 is a diagram showing a configuration of a computer system according to a storage management system of the present invention.
【図2】本発明の一実施例のアドレスマップを説明する
図である。FIG. 2 is a diagram illustrating an address map according to an embodiment of the present invention.
【図3】本発明の記憶管理方式の処理の手順を示す図で
ある。FIG. 3 is a diagram showing a procedure of processing of a storage management system of the present invention.
【図4】従来のアドレスマップを説明する図である。FIG. 4 is a diagram illustrating a conventional address map.
1 CPU 2 第1のアドレス変換装置 3 キャッシュメモリ 4 第2のアドレス変換装置 5 アドレス保持手段 6 主記憶 10 プロセッサ 1 CPU 2 First Address Translation Device 3 Cache Memory 4 Second Address Translation Device 5 Address Holding Means 6 Main Memory 10 Processor
Claims (1)
憶部、(b)上記データ記憶部にあるデータをアクセス
するプロセッサ、(c)上記データ記憶部とプロセッサ
の間にあって、プロセッサがアクセスするデータを一時
的に記憶する一時記憶部、(d)上記データ記憶部の第
1の領域にあるデータを第2の領域にコピーする指示が
ある場合、第2の領域を割り当てるとともに、上記プロ
セッサが第2の領域にあるアドレスに対して書き込み動
作を行なう場合第2の領域の該当するアドレスを割り当
て、上記プロセッサが第2の領域にあるアドレスに対し
て読み出し動作を行なう場合第2の領域のアドレスに対
応する第1の領域のアドレスを割り当てるアドレス変換
手段、(e)プロセッサが所定の処理に基づいて上記デ
ータ記憶部の第2の領域にあるアドレスをアクセスする
場合、上記アドレス変換手段により変換されたアドレス
によりアクセスされたデータを上記一時記憶部に保存す
るアクセスデータ保存手段、(f)上記プロセッサの所
定の処理の終了後、上記アクセスデータ保存手段により
一時記憶部に保存されたデータ及び第1の領域にあるデ
ータを用いて、上記アドレス変換手段により割り当てら
れた第2の領域にデータを生成する整合手段。1. A storage management method having the following elements: (a) a data storage unit for managing and storing data in predetermined area units; (b) a processor for accessing the data in the data storage unit; (c) the data; A temporary storage unit between the storage unit and the processor for temporarily storing data accessed by the processor, and (d) an instruction to copy the data in the first area of the data storage unit to the second area. , The second area is allocated, and when the processor performs a write operation to the address in the second area, the corresponding address in the second area is allocated, and the processor allocates to the address in the second area. (E) processor for allocating an address in the first area corresponding to an address in the second area Access data storage means for storing, in the temporary storage portion, data accessed by the address converted by the address conversion means when accessing an address in the second area of the data storage portion based on a predetermined process; (F) After the predetermined processing of the processor is completed, the second data allocated by the address conversion means using the data stored in the temporary storage unit by the access data storage means and the data in the first area. A matching means that produces data in a region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4174066A JPH0619787A (en) | 1992-07-01 | 1992-07-01 | Storage management device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4174066A JPH0619787A (en) | 1992-07-01 | 1992-07-01 | Storage management device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0619787A true JPH0619787A (en) | 1994-01-28 |
Family
ID=15972035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4174066A Pending JPH0619787A (en) | 1992-07-01 | 1992-07-01 | Storage management device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0619787A (en) |
-
1992
- 1992-07-01 JP JP4174066A patent/JPH0619787A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9910602B2 (en) | Device and memory system for storing and recovering page table data upon power loss | |
US6526472B2 (en) | Access control method, access control apparatus and computer readable memory storing access control program | |
US4742450A (en) | Method to share copy on write segment for mapped files | |
US6226695B1 (en) | Information handling system including non-disruptive command and data movement between storage and one or more auxiliary processors | |
US20080235477A1 (en) | Coherent data mover | |
RU2427892C2 (en) | Method and device to establish caching policy in processor | |
US5353428A (en) | Information processing apparatus in which a cache memory can be operated in both store-in and store-through modes | |
JPH05233458A (en) | Memory managing unit for computer system | |
US9146879B1 (en) | Virtual memory management for real-time embedded devices | |
EP0777183A1 (en) | Computer cache system | |
US8473691B2 (en) | Memory management device, image forming apparatus, and image forming method | |
US6092170A (en) | Data transfer apparatus between devices | |
US7249241B1 (en) | Method and apparatus for direct virtual memory address caching | |
US7093080B2 (en) | Method and apparatus for coherent memory structure of heterogeneous processor systems | |
JPH0520197A (en) | Storage control system and microprocessor | |
JPH1091521A (en) | Duplex directory virtual cache and its control method | |
JP2001134486A (en) | Microprocessor and storage device | |
JP2004206424A (en) | Data processing device and data transfer method for data processing device | |
JPH0619787A (en) | Storage management device | |
GB2221066A (en) | Address translation for I/O controller | |
JP6365718B1 (en) | Computer system and memory copy method | |
JP4164452B2 (en) | Information processing method and apparatus | |
KR101815673B1 (en) | System and method for generating virtual super page and accessing data based on the virtual super page | |
JPS63247852A (en) | Cache memory control method | |
JPH08263426A (en) | Logical direct memory access system |