JPH0619724B2 - Data processing method - Google Patents
Data processing methodInfo
- Publication number
- JPH0619724B2 JPH0619724B2 JP60084316A JP8431685A JPH0619724B2 JP H0619724 B2 JPH0619724 B2 JP H0619724B2 JP 60084316 A JP60084316 A JP 60084316A JP 8431685 A JP8431685 A JP 8431685A JP H0619724 B2 JPH0619724 B2 JP H0619724B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- processor
- content
- content code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ処理方法に関し、特に多重化されたデ
ータから処理に利用するデータを、そのデータを利用す
る処理装置側で得るようなデータ処理方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing method, and more particularly to a data processing for obtaining data to be used for processing from multiplexed data on a processing device side using the data. Regarding the method.
多重処理系は複数のプロセッサに同一の処理を実行さ
せ、各プロセッサの出力結果を比較することにより異常
プロセッサの出力を除去し、正しい出力結果のみを使用
することにより、システムの信頼性を向上させようとす
るものである。ここで問題となるのは、いかにして正し
い出力結果を摘出するかということである。The multiple processing system allows multiple processors to execute the same processing, compares the output results of each processor to eliminate the output of the abnormal processor, and improves the system reliability by using only the correct output result. It is something to try. The problem here is how to extract the correct output result.
従来、多重処理系においては、複数のプロセッサに同一
の処理を実行させ、その結果を出力する際に各プロセッ
サの出力結果を多数決論理装置（以下、「ボーター」と
いう）によって比較し、多数プロセッサからの出力結果
の方を正しいと判定していた。この場合、ボーターの信
頼度を上げるため論理回路を構成する際に、どのプロセ
ッサからの出力を該ボーターに取込むかを、前以って決
定しておく必要があり、柔軟性の乏しいものとなってし
まうという問題があった。また、ボーターの出力が伝送
路を介して他のプロセッサに伝送される間に、雑音など
によって乱され誤って伝えられる場合もあり得るという
問題があった。Conventionally, in a multiple processing system, when a plurality of processors execute the same processing and output the result, the output results of the respective processors are compared by a majority logic device (hereinafter, "voter") The output result of was judged to be correct. In this case, when configuring a logic circuit to increase the reliability of the voter, it is necessary to decide in advance which output from which processor should be taken into the voter, which is inflexible. There was a problem of becoming. Further, there is a problem in that the output of the voter may be disturbed by noise or the like and may be erroneously transmitted while being transmitted to another processor via the transmission line.
本発明の目的は、このような従来の課題を解決し、ある
処理装置が誤ったデータを選んで処理をしても、他の処
理装置にまで影響が及ばないようにして、システムの信
頼性を向上させることが可能なデータ処理方法を提供す
ることにある。An object of the present invention is to solve such a conventional problem and to prevent the influence on other processing devices even if one processing device selects and processes incorrect data, thereby improving system reliability. It is to provide a data processing method capable of improving
上記目的を達成するため、本発明のデータ処理方法は、
複数の処理装置でデータの授受を行う処理システムにお
けるデータ処理方法において、複数の処理装置より同一
の処理内容に属し、いずれの処理内容に関するものかを
識別可能とする識別子を付したデータを送り出し、少な
くとも１つの処理装置では、他の処理装置から送り出さ
れたデータを取り込み、取り込まれたデータの中から前
記識別子に基づいて前記複数の処理装置からの同一の処
理内容に属するデータを判別し、判別された複数のデー
タから自己の処理に利用する真のデータを得ることを特
徴としている。In order to achieve the above object, the data processing method of the present invention is
In a data processing method in a processing system for exchanging data with a plurality of processing devices, a plurality of processing devices belong to the same processing content, and send out data with an identifier that makes it possible to identify which processing content, At least one processing device fetches data sent from another processing device, and discriminates among the fetched data, data belonging to the same processing content from the plurality of processing devices based on the identifier, and discriminates It is characterized in that it obtains true data to be used for its own processing from a plurality of the obtained data.
上記特徴の一実施例として、多重処理系における各プロ
セッサの送出するそれぞれの処理実行結果からボーター
により真値を選ぶことなく、上記処理実行結果をそのま
ま伝送ネットワーク上に送出し、受信側のプロセッサが
その処理実行結果を全て取り込み、各受信側のプロセッ
サの内部でそれぞれ多数決論理により真値を選び出すよ
うにした方法が示されている。As an example of the above feature, without selecting a true value from each processing execution result transmitted by each processor in the multiple processing system, the above processing execution result is directly transmitted onto the transmission network, and the receiving side processor A method is shown in which all the execution results of the processing are fetched and the true value is selected by the majority logic in each receiving side processor.
従って、実施例では、各プロセッサは処理実行結果を送
出する際に、処理実行結果の送出先や同一の処理を実行
した他のプロセッサの状況等を全く認識する必要がない
という利点を有してる。Therefore, in the embodiment, each processor does not need to recognize the destination of the processing execution result or the status of other processors executing the same processing at all when transmitting the processing execution result. .
以下、本発明の実施例につき図面を用いて詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は多重処理系のシステム全体の構成を示すもので
ある。本実施例のシステムは伝送ネットワーク１，プロ
セッサ２〜５および各プロセッサに接続された端末装置
２００〜５００から成る。また、各プロセッサは伝送ネ
ットワーク１から得たメッセージから真値を選び出すた
めのボーター２０〜５０をそれぞれの内部に有してい
る。そして、各プロセッサ２〜５は、それぞれの端末装
置２００〜５００または伝送ネットワーク１から収集し
たデータをもとに該当する処理を実行する。FIG. 1 shows the overall configuration of a multiprocessing system. The system of this embodiment comprises a transmission network 1, processors 2 to 5 and terminal devices 200 to 500 connected to each processor. In addition, each processor has therein a voter 20 to 50 for selecting a true value from a message obtained from the transmission network 1. Then, each of the processors 2 to 5 executes a corresponding process based on the data collected from each of the terminal devices 200 to 500 or the transmission network 1.
伝送ネットワーク１上に送出されるメッセージは第２図
に示す如きフォーマットを有する。本メッセージ・フォ
ーマット６はデータの先頭を示すフラグ（Ｆ）６１、デ
ータの内容を示す内容コード（ＦＣ）６２、送出するプ
ロセッサのアドレス（ＳＡ）６３、制御コード（ＣＣ）
６４、データ６５、フレームチェック・シーケンス（Ｆ
ＣＳ）６６およびデータの後尾を示すフラグ（Ｆ）６７
から成っており、受信側プロセッサを示すアドレスは付
されていない点がその特徴である。なお、前記内容コー
ド（ＦＣ）は１つの処理に対応しており、同一の内容コ
ードのメッセージは（それが異なるプロセッサから送出
されたものであっても）、同一の処理実行結果とみなさ
れる。The message sent on the transmission network 1 has a format as shown in FIG. This message format 6 has a flag (F) 61 indicating the beginning of the data, a content code (FC) 62 indicating the content of the data, an address (SA) 63 of the processor to send, and a control code (CC).
64, data 65, frame check sequence (F
CS) 66 and flag (F) 67 indicating the end of data
It is characterized by the fact that the address indicating the receiving processor is not added. The content code (FC) corresponds to one process, and messages having the same content code (even if they are sent from different processors) are regarded as the same process execution result.
端末装置から取込んだデータに対してプロセッサ内のど
のプログラムが起動されるかは、前以って決められてい
る。例えば、端末装置２００内の機器２００１に対して
はプロセッサ２内のプログラムＰ２００１が起動され
る。プログラムＰ２００１の実行結果のデータを伝送ネ
ットワーク１に送出する際には、前記メッセージ・フォ
ーマット６の形を持つ。このデータの内容コード（Ｆ
Ｃ）６２は、該データを出力したプログラムＰ２００１
に対応して一意的に決められている。Which program in the processor is activated for the data taken in from the terminal device is predetermined. For example, the program P 2001 in the processor 2 is activated for the device 2001 in the terminal device 200. When sending the data of the execution result of the program P 2001 to the transmission network 1, it has the form of the message format 6. Content code of this data (F
C) 62 is the program P 2001 that outputs the data
Corresponding to is uniquely determined.
伝送ネットワーク１からのメッセージ６の受信、および
伝送ネットワーク１へのメッセージ６の送信について以
下に説明する。The reception of the message 6 from the transmission network 1 and the transmission of the message 6 to the transmission network 1 will be described below.
第３図はプロセッサ２の詳細を示すブロック図である。
処理演算装置２１には内容コード表２８が格納されたＲ
ＯＭがある。内容コード表２８には第４図に示す如く、
処理演算装置２１が必要とする内容コード（ＦＣｉ）２
８０１，２８０２と、該内容コードに対応して起動すべ
きプログラム名（Ｐｉ）２８１１，２８１２が書込まれ
ている。FIG. 3 is a block diagram showing details of the processor 2.
R in which the content code table 28 is stored in the processing operation device 21
There is OM. In the content code table 28, as shown in FIG.
Content code (FC i ) 2 required by the processing operation device 21
801, 802 and program names (P i ) 2811, 2812 to be activated corresponding to the content codes are written.
伝送ネットワーク１上にメッセージ６が流されると、前
記プロセッサ２内へはインターフェイス２２を介して、
フラグ６１，６７、フレームチェック・シーケンス６
６、制御コード６４を消去したものが、受信バッファ２
４の空エリア２４１へ取込まれる。処理演算装置２１は
受信バッファ２４に取込まれた前記メッセージ６の内容
コード６２が前記内容コード表２８に書込まれていない
ものであるときには、該メッセージを不要のものとして
消去する。一方、前記内容コード６２が前記内容コード
表２８に書込まれているもの（例えば、２８０１，２８
０２）であるときは、該メッセージ６に付された内容コ
ード６２をボーター２０の内容コード記憶部２０１（第
５図参照）へ格納し、その内容コード（ＦＣｉ）に対応
するタイマー（ＴｉＦＣｉ）２６をセットする。When the message 6 is sent on the transmission network 1, it is transferred into the processor 2 via the interface 22.
Flags 61 and 67, frame check sequence 6
6, the one without the control code 64 is the reception buffer 2
4 are taken into the empty area 241. When the content code 62 of the message 6 fetched in the reception buffer 24 is not written in the content code table 28, the processing operation unit 21 deletes the message as unnecessary. On the other hand, the content code 62 written in the content code table 28 (for example, 2801, 28)
02), the content code 62 attached to the message 6 is stored in the content code storage unit 201 (see FIG. 5) of the voter 20, and the timer (T i corresponding to the content code (FC i ) is stored. FC i ) 26 is set.
以後、プロセッサ２が同一の内容コードを持つメッセー
ジを受信したときには、上と同様にして、該メッセージ
を受信バッファ２４の空エリア２４２，２４３，……へ
順次格納する。そして、同時に処理演算装置２１は、上
と同様にしてボーター２０に前記内容コードを有するメ
ッセージを受信した旨を伝達する。ボーター２０は前記
内容コードを有するメッセージを既に受信していること
をその内容コード記憶部２０１に記憶しているので、前
記タイマー２６が再びセットされることはない。After that, when the processor 2 receives a message having the same content code, the message is sequentially stored in the empty areas 242, 243, ... Of the reception buffer 24 in the same manner as above. Then, at the same time, the processing operation device 21 notifies the voter 20 that the message having the content code has been received, as in the above. Since the voter 20 has stored in its content code storage 201 that it has received a message with the content code, the timer 26 will not be set again.
このようにして、プロセッサ２は同一の内容コード（例
えばＦＣ１）を有するデータを次々に受信し、受信バッ
ファ２４１，２４２，……に格納して行く。ここで、タ
イマー（Ｔ１ＦＣ１）２６が一定値に達すると処理演算
装置２１に割込みをかける。これにより、処理演算装置
２１は前記内容コード（ＦＣ１）に対するタイマー（Ｔ
１ＦＣ１）２６をリセットした後、受信バッファ２４内
で前記内容コード（ＦＣｉ）を有するデータのうち、同
一の値を持つデータ数を計数する。例えば、Ｃ１の値を
持つデータ数がｎ１，Ｃ２（Ｃ１≠Ｃ２）の値を持つデ
ータ数がｎ２とすると、処理演算装置２１はボーター２
０の多数決論理アルゴリズム部２０２（第５図参照）を
起動させる。In this way, the processor 2 receives data having the same content code (for example, FC 1 ) one after another and stores it in the reception buffers 241, 242, .... Here, when the timer (T 1 FC 1 ) 26 reaches a certain value, the processing arithmetic unit 21 is interrupted. As a result, the processing operation unit 21 causes the timer (T) for the content code (FC 1 ) to be transmitted.
After resetting 1 FC 1 ) 26, the number of data having the same value among the data having the content code (FC i ) in the reception buffer 24 is counted. For example, assuming that the number of data having a value of C 1 is n 1 and the number of data having a value of C 2 (C 1 ≠ C 2 ) is n 2 , the processing operation device 21 determines that the processor 2
The majority logic algorithm unit 202 of 0 (see FIG. 5) is activated.
多数決論理アルゴリズムは（Ｃ１，ｎ１），（Ｃ２，ｎ
２）より ｎ１＞ｎ２ であれば、Ｃ１を真値と判別し、 ｎ１＝ｎ２ であれば、真値判別不能とする。これらの判定を行った
後、処理演算装置２１は、ボーター２０の内容コード記
憶部２０１の該当内容コード（この場合ＦＣ１）を消去
する。更に真値Ｃ１が決定された場合には、受信バッフ
ァ２４中のＣ１の値を持つエリアのうち、１つを残して
他を消去し、かつ、そのエリアの多数決判定フラグＭを
“０”から“１”にし、同時にＣ２の値を持つエリアの
多数決判定フラグＭを“０”から“３”に設定する（第
６図参照）。また、真値判別不能の場合には、Ｃ１およ
びＣ２の値を持つバッファ２４のエリアの多数決判定フ
ラグＭを“０”から“２”に設定する。以後、処理演算
装置２１は、多数決判定フラグＭが“０”のものは判定
前として使用せず、多数決判定フラグＭが“１”のもの
のみを処理に利用する。The majority logic algorithm is (C 1 , n 1 ), (C 2 , n
From 2 ), if n 1 > n 2 , C 1 is determined to be a true value, and if n 1 = n 2 , true value determination is not possible. After making these determinations, the processing operation device 21 erases the corresponding content code (FC 1 in this case) from the content code storage unit 201 of the voter 20. Further, when the true value C 1 is determined, among the areas having the value of C 1 in the reception buffer 24, one is left and the other is erased, and the majority decision flag M of the area is set to “0”. From "" to "1", at the same time, the majority decision flag M of the area having the value of C 2 is set from "0" to "3" (see FIG. 6). If the true value cannot be determined, the majority decision flag M of the area of the buffer 24 having the values of C 1 and C 2 is set from “0” to “2”. After that, the processing operation device 21 does not use the majority decision flag M of “0” before the decision, but uses only the majority decision flag M of “1” for the process.
また、多数決判定フラグＭが“２”，“３”のものにつ
いては、その旨を伝送ネットワーク１を通じて報知す
る。この場合のメッセージ・フォーマット６は、真値判
定不能コード（ＦＣｐ）または偽値判定コード（Ｆ
Ｃｆ）を付し、かつ受信バッファ２４内の前記データの
内容コード（ＦＣ）および該データの発信源アドレス
（ＳＡ）とをデータ部６５に設定した上で、この判定を
行ったプロセッサのアドレスを６３に付したものとす
る。In addition, when the majority decision flag M is “2” or “3”, the fact is notified through the transmission network 1. The message format 6 in this case is the true value determination impossible code (FC p ) or the false value determination code (F
C f ), and the content code (FC) of the data in the reception buffer 24 and the source address (SA) of the data are set in the data section 65, and then the address of the processor that made this determination Is attached to 63.
上記真値判定不能、または偽値判定を報知するメッセー
ジを受信したプロセッサ（例えばプロセッサ２）は、該
メッセージのデータ部６５に自アドレスが記入されてい
る場合には自プロセッサ内の異常の可能性があるものと
して、その処理演算装置２１が診断ルーチン２７を起動
させる。この診断ルーチン２７により異常が検知できれ
ば、そのプロセッサは端末２００より異常の警報を発し
処理を停止させる。The processor (for example, the processor 2) that has received the message notifying the true value determination or the false value determination may have an abnormality in its own processor when its own address is written in the data portion 65 of the message. If there is, the processing calculation device 21 activates the diagnostic routine 27. If an abnormality can be detected by this diagnostic routine 27, the processor issues an abnormality alarm from the terminal 200 and stops the processing.
本発明は上記実施例に限られるものではなく、その技術
思想の範囲内において広く応用可能であることは言うま
でもない。It is needless to say that the present invention is not limited to the above-mentioned embodiment but can be widely applied within the scope of the technical idea.
以上説明したように、本発明によれば、処理結果を利用
する処理装置で、多重化されたデータの中から処理に利
用するデータを得ているので、ある処理装置が誤ったデ
ータを選択して処理を行っても、その影響はその処理装
置内での処理に及ぶだけで、他の処理装置にまで及ばな
い。従って、本発明によれば、システムの信頼性を著し
く向上させることが可能である。As described above, according to the present invention, the processing device that uses the processing result obtains the data to be used for processing from the multiplexed data, so that a certain processing device selects incorrect data. Even if the processing is performed by the above processing, the influence only affects the processing within the processing apparatus and does not reach other processing apparatuses. Therefore, according to the present invention, it is possible to significantly improve the reliability of the system.
第１図は本発明の実施例装置を用いた多重処理系のシス
テム全体の構成を示す図、第２図はメッセージ・フォー
マットを示す図、第３図は実施例装置のブロック図、第
４図〜第６図はそれぞれその要部である内部コード表、
内容コード記憶部、受信バッファの内容を示す図であ
る。 １：伝送ネットワーク、２〜５：プロセッサ、６：メッ
セージ・フォーマット、２０〜５０：ボーター、２１：
処理演算装置、２４：受信バッファ、２５：送信バッフ
ァ、２６：タイマー、２７：診断ルーチン、２８：内容
コード表、２００〜５００：端末。FIG. 1 is a diagram showing the overall configuration of a multiprocessing system using an embodiment apparatus of the present invention, FIG. 2 is a diagram showing a message format, FIG. 3 is a block diagram of the embodiment apparatus, and FIG. ~ Fig. 6 shows the internal code table, which is the main part of each.
It is a figure which shows the content code storage part and the content of a receiving buffer. 1: Transmission network, 2-5: Processor, 6: Message format, 20-50: Boater, 21:
Processing operation device, 24: reception buffer, 25: transmission buffer, 26: timer, 27: diagnostic routine, 28: content code table, 200 to 500: terminal.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 捷二 神奈川県川崎市多摩区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 井原 広一 神奈川県川崎市多摩区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (56)参考文献 特開 昭55−18729（ＪＰ，Ａ) 長谷川寿彦著、「データ通信技術読本」 （昭49−８−31）オーム社 Ｐ．140−144 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Koji Miyamoto 1099, Ozenji Temple, Tama-ku, Kawasaki City, Kanagawa Prefecture Hitachi Ltd. System Development Laboratory (72) Koichi Ihara, 1099, Ozenji Temple, Tama-ku, Kawasaki City, Kanagawa Prefecture Shikisha, Ltd., System Development Laboratory, Hitachi, Ltd. (56) Reference JP-A-55-18729 (JP, A) Toshihiko Hasegawa, "Data Communication Technology Handbook" (SHOA 49-8-31) Ohmsha P. 140-144
Claims (3)
システムにおけるデータ処理方法において、複数の処理
装置より同一の処理内容に属し、いずれの処理内容に関
するものかを識別可能とする識別子を付したデータを送
り出し、少なくとも１つの処理装置では、他の処理装置
から送り出されたデータを取り込み、取り込まれたデー
タの中から前記識別子に基づいて前記複数の処理装置か
らの同一の処理内容に属するデータを判別し、判別され
た複数のデータから自己の処理に利用する真のデータを
得ることを特徴とするデータ処理方法。1. A data processing method in a processing system in which data is transferred between a plurality of processing devices, wherein an identifier that belongs to the same processing content and is related to the same processing content by a plurality of processing devices is provided. Data sent from at least one processing device, and data belonging to the same processing content from the plurality of processing devices based on the identifier among the taken data. And a true data to be used for its own processing is obtained from the plurality of judged data.
内容コードを用いることを特徴とする特許請求の範囲第
１項記載のデータ処理方法。2. The data processing method according to claim 1, wherein a content code representing the content of data is used as the identifier.
ら自己の処理に利用するデータが得られない場合には、
その状態に応じた処理を行うことを特徴とする特許請求
の範囲第１項記載のデータ処理方法。3. Each of the processing devices, when the data used for its own processing cannot be obtained from the data,
The data processing method according to claim 1, wherein processing is performed according to the state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084316A JPH0619724B2 (en) | 1985-04-19 | 1985-04-19 | Data processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084316A JPH0619724B2 (en) | 1985-04-19 | 1985-04-19 | Data processing method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3075959A Division JP2677313B2 (en) | 1991-02-08 | 1991-02-08 | Abnormality detection method for processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158050A JPS6158050A (en) | 1986-03-25 |
| JPH0619724B2 true JPH0619724B2 (en) | 1994-03-16 |
Family
ID=13827102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60084316A Expired - Lifetime JPH0619724B2 (en) | 1985-04-19 | 1985-04-19 | Data processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619724B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4807228A (en) * | 1987-03-18 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of spare capacity use for fault detection in a multiprocessor system |
| JP4158297B2 (en) | 1999-11-12 | 2008-10-01 | 株式会社日立製作所 | Method for matching attribute data in distributed system and distributed system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931738B2 (en) * | 1978-07-26 | 1984-08-03 | 株式会社日立製作所 | Parallel triple system configuration method for computer system |
-
1985
- 1985-04-19 JP JP60084316A patent/JPH0619724B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 長谷川寿彦著、「データ通信技術読本」（昭４９−８−３１）オーム社Ｐ．１４０−１４４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6158050A (en) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10452469B2 (en) | Server performance correction using remote server actions | |
| JPS6230465B2 (en) | ||
| CN108881060A (en) | A kind of method and device handling communication message | |
| JPH0619724B2 (en) | Data processing method | |
| CN111367934A (en) | Data consistency checking method, device, server and medium | |
| JPH10307776A (en) | Computer virus reception monitor device and its system | |
| US6434713B1 (en) | Processor management method of mobile communication home location register (HLR) system | |
| JP2677313B2 (en) | Abnormality detection method for processing system | |
| EP0578496A2 (en) | Job execution method in multi-CPU system | |
| JP2739830B2 (en) | Data communication device for multiprocessor system | |
| JPH0936853A (en) | Data exchange system on network | |
| JPH05189342A (en) | Communication processor operation monitoring system | |
| JP3091791B2 (en) | Message type data processing system | |
| KR100350456B1 (en) | Method for recovering and checking ipc error on inter processor communication in a exchange | |
| JPH0534692B2 (en) | ||
| CN117971844A (en) | Method, apparatus, device and storage medium for data processing | |
| JP3071744B2 (en) | Diagnostic processing system | |
| JPH0431454B2 (en) | ||
| JPH0444156A (en) | Transfer data generating device | |
| CN116302434A (en) | Process asynchronous processing method and device, computer equipment and storage medium | |
| JP2614906B2 (en) | Line error rate measurement method | |
| JPH06103251A (en) | Monitor and control system for information processor | |
| JPS6198050A (en) | Transfer system for received data | |
| JPS59121445A (en) | Detecting system of command fault | |
| JP2000259526A (en) | Serial interface circuit |