JPH0618564A - Logic waveform displaying method - Google Patents

Logic waveform displaying method

Info

Publication number
JPH0618564A
JPH0618564A JP19923892A JP19923892A JPH0618564A JP H0618564 A JPH0618564 A JP H0618564A JP 19923892 A JP19923892 A JP 19923892A JP 19923892 A JP19923892 A JP 19923892A JP H0618564 A JPH0618564 A JP H0618564A
Authority
JP
Japan
Prior art keywords
waveform
background
logic
screen
displaying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19923892A
Other languages
Japanese (ja)
Other versions
JP3117799B2 (en
Inventor
Akio Kato
暁生 加藤
Akira Yanagisawa
明 柳沢
Junichi Yamaura
純一 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP04199238A priority Critical patent/JP3117799B2/en
Publication of JPH0618564A publication Critical patent/JPH0618564A/en
Application granted granted Critical
Publication of JP3117799B2 publication Critical patent/JP3117799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To easily and visually discriminate a logic waveform. CONSTITUTION:A plurality of displaying areas are prepared in a displaying section 13, such as the CRT, etc., in corresponding to a plurality of input channels CH and each displaying area is arbitrarily divided into divisions along the time base of each displaying area. Then specific backgrounds meaning waveform discriminating criteria are given to the divided divisions and, at the same time, the logic waveforms LW1-LW3 of input channels are respectively displayed by superimposing the waveforms upon the specific backgrounds in their corresponding displaying areas.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はロジック波形の表示方
法に関し、さらに詳しく言えば、視覚的にも波形の判定
が容易に行なえるようにしたロジック波形の表示方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for displaying a logic waveform, and more particularly, to a method for displaying a logic waveform which allows visual determination of the waveform easily.

【0002】[0002]

【従来の技術】図5にはロジック波形の波形判定を表示
画面上で行なう場合の従来の画面例が示されている。す
なわち、CRTやプラズマディスプレイなどからなる表
示画面1に例えば上限値2aと下限値2bで囲まれた判
定エリア2を設定し、ロジック波形LWがその判定エリ
ア2内にあるか否かでその波形判定を行なうようにして
いる。
2. Description of the Related Art FIG. 5 shows an example of a conventional screen when a waveform judgment of a logic waveform is made on a display screen. That is, for example, a judgment area 2 surrounded by an upper limit value 2a and a lower limit value 2b is set on a display screen 1 composed of a CRT or a plasma display, and the waveform judgment is made depending on whether or not the logic waveform LW is within the judgment area 2. I am trying to do.

【0003】[0003]

【発明が解決しようとする課題】この方法はアナログの
波形判定と同様であるが、ロジック波形の場合、主とし
てその波形の立上がり、立下がりを判定すれば良く、わ
ざわざ上記のような判定エリアを設定する必要はない。
This method is similar to the analog waveform judgment, but in the case of a logic waveform, it suffices to mainly judge the rising edge and the falling edge of the waveform. do not have to.

【0004】また、一画面上に複数のロジック波形を表
示する場合、その入力チャンネル数が例えば8〜16チ
ャンネルと多くなると、表示スペースの点からしても各
チャンネルごとに判定エリアを設定することは容易では
ない。
Further, when displaying a plurality of logic waveforms on one screen, if the number of input channels becomes large, for example, 8 to 16, it is necessary to set a judgment area for each channel in view of display space. Is not easy.

【0005】[0005]

【課題を解決するための手段】この発明は上記従来の事
情に鑑みなされたもので、その構成上の特徴は、CRT
などの表示部に複数の入力チャンネルに対応する複数の
表示領域を用意し、各表示領域をその時間軸に沿って任
意の区画に分割し、その区画面に波形判定基準を意味す
る特定の背景を持たせるとともに、上記各入力チャンネ
ルのロジック波形をそれに対応する表示領域において上
記特定の背景上に重ねて表示するようにしたことにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional circumstances.
, Etc., multiple display areas corresponding to multiple input channels are prepared, each display area is divided into arbitrary sections along its time axis, and the specific background that means the waveform judgment standard is displayed on the section screen. And the logic waveform of each of the input channels is displayed so as to be superimposed on the specific background in the corresponding display area.

【0006】[0006]

【作用】表示領域の各区画面の背景が例えば画面地色に
対して濃い色である区画面内では必ず「Hi」、これに
対し背景が例えばハッチング模様の区画面内では必ず
「Lo」のように波形判定基準を設定し、その表示領域
にロジック波形を重ねて表示することにより、同ロジッ
ク波形の波形判定を視覚的に容易に行なうことができ
る。
In the ward screen where the background of each ward screen in the display area is darker than the background color of the screen, for example, "Hi" is always displayed, whereas in the ward screen where the background is, for example, a hatched pattern, "Lo" is always displayed. By setting the waveform judgment reference in the display area and displaying the logic waveform in the display area in an overlapping manner, the waveform judgment of the logic waveform can be easily made visually.

【0007】[0007]

【実施例】この発明を実施するにあたっては、まず図1
に例示されているような表示装置が用いられる。これに
よると、同装置はロジック波形を入力するための入力部
11と、そのロジック波形を記憶するRAM(ランダム
アクセスメモリー)12と、表示手段としてのCRT1
3およびデータ出力部14と、これらの各部11〜14
に対するデータの入出力などを制御するCPU(中央演
算処理ユニット)15と、同CPU15にロジック波形
に対する波形判定基準などを設定する操作部16とを備
えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG.
A display device such as that illustrated in FIG. According to this, the apparatus has an input unit 11 for inputting a logic waveform, a RAM (random access memory) 12 for storing the logic waveform, and a CRT 1 as a display means.
3 and the data output unit 14, and each of these units 11 to 14
A CPU (central processing unit) 15 for controlling data input / output and the like, and an operation unit 16 for setting a waveform determination reference for a logic waveform in the CPU 15 are provided.

【0008】図2および図3には、この実施例によるC
RT13の表示画面の一例が示されている。ここで、入
力部11におけるロジック波形の入力チャンネル数がC
H1〜CH8までの8チャンネルであり、そのチャンネ
ル数が操作部16よりCRT15に入力されると、CR
T13の表示画面上にCH1〜CH8に対応する8つの
表示領域が用意される。
2 and 3 show C according to this embodiment.
An example of the display screen of the RT 13 is shown. Here, the number of input channels of the logic waveform in the input unit 11 is C
There are 8 channels from H1 to CH8, and when the number of channels is input to the CRT 15 from the operation unit 16, CR
Eight display areas corresponding to CH1 to CH8 are prepared on the display screen of T13.

【0009】この場合、各表示領域はその時間軸に沿っ
て1ms/1divの間隔、すなわち1目盛りあたり1
msの間隔をもって区画されている。
In this case, each display area has an interval of 1 ms / 1 div along its time axis, that is, 1 per scale.
It is partitioned with an interval of ms.

【0010】ロジック波形の波形判定を行なうに際し
て、この発明ではその各区画面の背景にその波形判定基
準の意味合いが持たされる。
In performing the waveform determination of the logic waveform, according to the present invention, the background of each section screen has the meaning of the waveform determination reference.

【0011】この例では背景〜の4つの波形判定基
準が用意されている。すなわち、背景は画面地色より
も濃い色であり、同背景の区画面内ではロジック波形
は必ず「Hi」であるというように波形判定基準が設定
される。
In this example, four waveform judgment criteria of background to are prepared. That is, the background is darker than the background color of the screen, and the waveform determination standard is set such that the logic waveform is always "Hi" in the divided screen of the background.

【0012】また、背景はハッチング模様であり、同
背景の区画面内ではロジック波形は必ず「Lo」であ
ること、背景は梨地模様であり、この背景の区画面
内ではロジック波形の立上がりもしくは立下がりの動作
が少なくとも1回はあること、さらに背景は画面地色
であり、同背景の区画面内においては「Hi」「L
o」のいずれかでも良く、また、立上がり立ち下がりの
変化があっても良い、というように各波形判定基準が設
定される。通常、未使用チャンネルに対応する表示領域
はその全般にわたって背景が選択される。
Further, the background is a hatching pattern, and the logic waveform is always "Lo" in the section screen of the background, and the background is a satin pattern, and the logic waveform rises or rises in the background section screen. There is at least one downward movement, and the background is the background color of the screen, and "Hi" and "L" are displayed in the section screen of the background.
Each of the waveform determination criteria is set such that any one of “o” may be used, and that there may be a change in rising and falling. Normally, the background is selected over the entire display area corresponding to the unused channel.

【0013】図3を例にして具体的に説明すると、チャ
ンネルCH1については、その判定開始時から1msま
での区画面ではその背景がのハッチング模様に設定さ
れ、1ms〜2msの区画面ではその背景がの濃い色
に設定され、以後これが交互に繰り返されるように各区
画面の背景、すなわち波形判定基準が設定される。
Explaining it concretely by taking FIG. 3 as an example, for the channel CH1, the background is set to a hatching pattern in the section screen from the start of the determination to 1 ms, and the background is set in the section screen of 1 ms to 2 ms. Is set to a dark color, and thereafter, the background of each section screen, that is, the waveform determination standard is set so that this is repeated alternately.

【0014】チャンネルCH2については、その判定開
始時から1msまでの区画面ではその背景がの画面地
色に設定され、1ms〜4msの区画面ではその背景が
の濃い色に設定され、以後このパターンが繰り返され
るように各区画面の背景が設定される。
For the channel CH2, the background is set to the background color of the section screen from the start of the judgment to 1 ms, and the background is set to the dark color of the section screen of 1 ms to 4 ms. The background of each ward screen is set so as to be repeated.

【0015】チャンネルCH3については、その判定開
始時から1msまでの区画面ではその背景がのハッチ
ング模様に、また1ms〜2msの区画面ではその背景
がの梨地模様に設定され、さらに2ms〜3msの区
画面ではその背景がの濃い色に設定され、以後1ms
の区画単位でその背景が→→→→となるよう
に各区画面の背景が順次設定される。
For channel CH3, the background is set to a hatching pattern on the section screen from the start of the determination to 1 ms, and the background is set to a satin pattern on the section screen of 1 ms to 2 ms, and further for 2 ms to 3 ms. On the ward screen, the background is set to a dark color, and then 1ms
The background of each ward screen is sequentially set so that the background becomes →→→→ in each unit of.

【0016】図4には上記のように各表示領域について
その区画面の背景の模様や色調などで波形判定基準を設
定する場合の操作フローチャートが例示されている。
FIG. 4 exemplifies an operation flowchart in the case of setting a waveform judgment reference for each display area based on the background pattern, color tone, etc. of each display area as described above.

【0017】すなわち、まずマウスカーソルなどで設定
を希望するチャンネルを選択する。次ぎに、時間軸に沿
って各区画面に対して上記の背景〜のいずれか1つ
を選択して入力する。そして、他のチャンネルの設定を
入力もしくは変更するかの選択をした後、引き続いて設
定を行なうか、確定してしまうかの選択を行なう。
That is, first, a channel desired to be set is selected with a mouse cursor or the like. Next, one of the above-mentioned backgrounds is selected and input for each section screen along the time axis. Then, after selecting whether to input or change the setting of another channel, the user continuously selects or finalizes the setting.

【0018】上記のようにして、各チャンネルの表示領
域に波形判定基準を設定した後、その表示領域にロジッ
ク波形を表示する。図3にはチャンネルCH1〜CH3
に対応するロジック波形LW1〜LW3の一部分が例示
されているが、このように波形判定基準としての背景上
にロジック波形を重ねて表示することにより、視覚的に
も波形判定を容易に行なうことができる。
After setting the waveform judgment reference in the display area of each channel as described above, the logic waveform is displayed in the display area. Channels CH1 to CH3 are shown in FIG.
Although a part of the logic waveforms LW1 to LW3 corresponding to is exemplified, the waveform determination can be easily performed visually by superimposing and displaying the logic waveform on the background as the waveform determination reference. it can.

【0019】すなわち、図3を参照して説明すると、チ
ャンネルCH1のロジック波形LW1については、0〜
1msまでLo、1〜2msの間がHi、以後1ms単
位でこれを繰り返せばGOと判定される。
That is, referring to FIG. 3, the logic waveform LW1 of the channel CH1 is 0 to 0.
Lo until 1 ms, Hi for 1 to 2 ms, and thereafter, if this is repeated in units of 1 ms, GO is determined.

【0020】また、チャンネルCH2のロジック波形L
W2については、0〜1msまではどのような状態でも
良いが、1〜4ms間はHiで、その後これを繰り返せ
ばGOと判定される。
Also, the logic waveform L of the channel CH2
W2 may be in any state from 0 to 1 ms, but is Hi for 1 to 4 ms, and if this is repeated thereafter, GO is determined.

【0021】さらに、チャンネルCH3のロジック波形
LW3については、0〜1msまではLo、1〜2ms
の間で少なくとも1回は立上がりもしくは立下がりの変
化があり、2〜3msの間はHi、3〜4msの間で少
なくとも1回は立上がりもしくは立下がりの変化があ
り、4〜5msの間ではLo、5〜6msの間で少なく
とも1回は立上がりもしくは立下がりの変化があり、6
〜7msの間でHi、7〜8ms間で少なくとも1回は
立上がりもしくは立下がりの変化があればGOと判定さ
れる。
Further, regarding the logic waveform LW3 of the channel CH3, Lo is 0 to 1 ms, and is 1 to 2 ms.
There is a rise or fall change at least once during the period, Hi during 2-3 ms, a rise or fall change at least once during 3-4 ms, and Lo during 4-5 ms. , There is a change of rising or falling at least once in 5 to 6 ms.
It is determined to be GO for 7 to 7 ms and GO if there is a change in rising or falling at least once in 7 to 8 ms.

【0022】このような視覚的判定と並行して、CPU
15にて各ロジック波形を波形判定基準と比較し、その
結果をデータ出力部14からプリントアウトするように
しても良い。
In parallel with such visual judgment, the CPU
It is also possible to compare each logic waveform with a waveform determination reference at 15 and print the result from the data output unit 14.

【0023】なお、上記実施例では背景を〜の4種
類としたが、この発明はこれに限定されるものではな
い。
In the above-mentioned embodiment, the background is set to four types, but the present invention is not limited to this.

【0024】また、表示手段としてCRTが用いられて
いるが、その他のディスプレイでも良いことは勿論のこ
と、場合によっはプリンタが用いられても良い。
Although a CRT is used as the display means, other displays may be used, and a printer may be used depending on the case.

【0025】他方、図2からも分かるように、この実施
例ではチャンネルCH4〜CH8は未使用チャンネルと
なっている。
On the other hand, as can be seen from FIG. 2, the channels CH4 to CH8 are unused channels in this embodiment.

【0026】[0026]

【発明の効果】以上説明したように、この発明によれ
ば、ロジック波形の表示領域を時間軸に沿って区画し、
その区画面自体に波形判定基準を意味する背景を持た
せ、同背景上にロジック波形を重ねて表示するようにし
たことにより、波形判定を視覚的に容易に行なうことが
できる。
As described above, according to the present invention, the display area of the logic waveform is partitioned along the time axis,
By providing the section screen itself with a background meaning a waveform determination reference and displaying the logic waveform in a superimposed manner on the background, the waveform determination can be easily performed visually.

【0027】また、多チャンネル化した場合にも何ら変
更を加えることなく適用することができる、などの効果
が奏される。
Further, there is an effect that it can be applied without making any change even when the number of channels is increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に適用される表示装置の概略的なブロ
ック線図。
FIG. 1 is a schematic block diagram of a display device applied to the present invention.

【図2】この発明の一実施例に係る表示画面例を示した
説明図。
FIG. 2 is an explanatory diagram showing an example of a display screen according to an embodiment of the present invention.

【図3】図2の表示画面の一部分を拡大して示した拡大
FIG. 3 is an enlarged view showing a part of the display screen of FIG. 2 in an enlarged manner.

【図4】波形判定基準を設定する際の操作手順を示した
フローチャート。
FIG. 4 is a flowchart showing an operation procedure when setting a waveform determination reference.

【図5】従来の表示画面例を示した説明図。FIG. 5 is an explanatory view showing an example of a conventional display screen.

【符号の説明】[Explanation of symbols]

11 入力部 12 RAM 13 表示手段(CRT) 14 データ出力部 15 CPU 16 操作部 11 input unit 12 RAM 13 display means (CRT) 14 data output unit 15 CPU 16 operation unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 CRTなどの表示部に複数の入力チャン
ネルに対応する複数の表示領域を用意し、各表示領域を
その時間軸に沿って任意の区画に分割し、その区画面に
波形判定基準を意味する特定の背景を持たせるととも
に、上記各入力チャンネルのロジック波形をそれに対応
する表示領域において上記特定の背景上に重ねて表示す
るようにしたことを特徴とするロジック波形の表示方
法。
1. A display section such as a CRT is provided with a plurality of display areas corresponding to a plurality of input channels, each display area is divided into arbitrary sections along the time axis, and a waveform judgment reference is displayed on the section screen. And a logic background of each of the input channels is displayed in a display area corresponding to the logic background so as to be superimposed on the specific background.
JP04199238A 1992-07-02 1992-07-02 How to display logic waveforms Expired - Fee Related JP3117799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04199238A JP3117799B2 (en) 1992-07-02 1992-07-02 How to display logic waveforms

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04199238A JP3117799B2 (en) 1992-07-02 1992-07-02 How to display logic waveforms

Publications (2)

Publication Number Publication Date
JPH0618564A true JPH0618564A (en) 1994-01-25
JP3117799B2 JP3117799B2 (en) 2000-12-18

Family

ID=16404464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04199238A Expired - Fee Related JP3117799B2 (en) 1992-07-02 1992-07-02 How to display logic waveforms

Country Status (1)

Country Link
JP (1) JP3117799B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991018068A1 (en) * 1990-05-17 1991-11-28 Ko-Pack Kabushiki Kaisha Stripping paper and adhesive sheet with stripping paper
JP2015031553A (en) * 2013-08-01 2015-02-16 日置電機株式会社 Measurement device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991018068A1 (en) * 1990-05-17 1991-11-28 Ko-Pack Kabushiki Kaisha Stripping paper and adhesive sheet with stripping paper
JP2015031553A (en) * 2013-08-01 2015-02-16 日置電機株式会社 Measurement device

Also Published As

Publication number Publication date
JP3117799B2 (en) 2000-12-18

Similar Documents

Publication Publication Date Title
JPH087782B2 (en) Color image generation display method
JPH01501343A (en) Monochrome/multicolor display system and method for superimposed images
EP0163273A2 (en) Logic analyzer
JPH0618564A (en) Logic waveform displaying method
JP4298977B2 (en) Display device for injection molding machine
US4730262A (en) Method of displaying the scanning schedule in a computer tomographic apparatus
JPH0123744B2 (en)
JP2813522B2 (en) Color vision inspection device
GB2165071A (en) Device for the inputting of character data
US5940085A (en) Register controlled text image stretching
JPH09282475A (en) Device and method for graph display
JPH0951880A (en) Method and device for display of arrhythmia recall waveform
CN1135059A (en) Figure editing apparatus and method
JP2000148334A5 (en)
JP3636243B2 (en) Waveform display method on recorder display means
JPH0330051A (en) Document processor
JPH07302037A (en) Display method of training item for simulation training device
JPS5910858A (en) Logical analyzer
Wells A comparison of interactive color specification systems for human-computer interfaces
JPH08227348A (en) Spread sheet display device
JPH07282277A (en) Pareto graph display method
JP3346339B2 (en) Color screen display
JPH0330062A (en) Document processor
JP3363286B2 (en) How to output the display data displayed on the recorder to the plotter
JPS62259146A (en) Observing device for circuit action

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000830

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071006

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees