JPH06180567A - Image processor - Google Patents

Image processor

Info

Publication number
JPH06180567A
JPH06180567A JP4332824A JP33282492A JPH06180567A JP H06180567 A JPH06180567 A JP H06180567A JP 4332824 A JP4332824 A JP 4332824A JP 33282492 A JP33282492 A JP 33282492A JP H06180567 A JPH06180567 A JP H06180567A
Authority
JP
Japan
Prior art keywords
display
data
address
value
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4332824A
Other languages
Japanese (ja)
Inventor
Hitoshi Yamamoto
斉 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP4332824A priority Critical patent/JPH06180567A/en
Publication of JPH06180567A publication Critical patent/JPH06180567A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To provide the image processor which can gradually erase an image displayed on a display CRT or gradually display an image on the display CRT without increasing the image data. CONSTITUTION:The image processor which employs a look-up table system is equipped with a 1st storage device 107 which stores addresses of respective dots referenced in a look-up table for the image displayed on the display CRT 114, a display means which is equipped with the look-up table and outputs corresponding display data to the display CRT 114 by referring to the look-up table when an address is inputted, a 2nd storage device 111 which stores values of respective variable parameters showing whether or not an address is outputted to the display means corresponding to the address, a processing means which reads the addresses stored in the 1st storage device 107 and the variable parameters stored in the 2nd storage device 111 and outputs the addresses to the display means according to the values of the respective variable parameters, and a control means 100 which varies the values of the variable parameters and outputs them to the processing means after the display means outputs the display data to the display CRT 114.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、CRT上に表示された
キャラクタの特殊効果の表現に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to representation of special effects of characters displayed on a CRT.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】画像処
理における表示画面の特殊効果表現として、表示されて
いるキャラクタが少しづつ消去されたり、逆に少しづつ
現れたりする表現が存在する。また、消去の方法、及び
現れ方にも下方向から、上方向から又は全体的にと種々
の方法が考えられる。
2. Description of the Related Art As a special effect expression of a display screen in image processing, there is an expression in which a displayed character is erased little by little, or conversely appears little by little. Moreover, various methods can be considered for the erasing method and the appearance method from the bottom, the top, or the whole.

【0003】従来、表示用CRT上に表示されたキャラ
クタを上部から徐々に消去したり、また表示用CRT上
にキャラクタを徐々に表示する場合、例えば、図7
(a)〜(d)に示すように、表示用CRTに表示され
ているキャラクタ「K」を徐々に消去する場合、4枚の
キャラクタ「K」に関するデータを、キャラクタROM
等に備え、これを順に表示することにより実行してい
た。しかしながら、この方法によると、1つのキャラク
タを表示用CRTの画面から徐々に消去するのに必要な
画像データの量が4倍と大幅に増加するといった課題を
生じる。
Conventionally, when a character displayed on a display CRT is gradually erased from the top, or when a character is gradually displayed on the display CRT, for example, FIG.
As shown in (a) to (d), when gradually deleting the character “K” displayed on the display CRT, data regarding the four characters “K” is stored in the character ROM.
In preparation for the above, this was executed by displaying them in order. However, according to this method, there arises a problem that the amount of image data required to gradually erase one character from the screen of the display CRT is greatly increased to four times.

【0004】本発明は、上記のような特殊効果表現を、
画像データの量の大幅な増加を伴わずに実行できる画像
処理装置を提供することを目的とする。
The present invention uses the special effect expression as described above.
It is an object of the present invention to provide an image processing device that can be executed without significantly increasing the amount of image data.

【0005】[0005]

【問題を解決するための手段】請求項1に記載された画
像処理装置は、ルックアップテーブル方式を採用する画
像処理装置において、表示用CRTに表示する画像のル
ックアップテーブルを参照する各ドットのアドレスを格
納する第1記憶装置と、ルックアップテーブルを備え、
アドレスの入力に対し、ルックアップテーブルを参照し
て対応する表示データを表示用CRTに出力する表示手
段と、アドレスに対応し、該アドレスを表示手段に出力
するか否かを示す各可変パラメータの値を格納する第2
記憶装置と、第1記憶装置に格納されているアドレス
と、第2記憶装置に格納されている可変パラメータとを
読み出し、各可変パラメータの値に基づいて、表示手段
にアドレスを出力する処理手段と、表示手段が表示デー
タを表示用CRTに出力した後、可変パラメータの値を
変更して上記処理手段へ出力する制御手段とを備える。
An image processing apparatus according to a first aspect of the present invention is an image processing apparatus that employs a look-up table system, wherein each dot that refers to a look-up table of an image displayed on a display CRT is used. A first storage device for storing an address; and a lookup table,
In response to the input of the address, the display means for outputting the corresponding display data to the display CRT by referring to the look-up table, and the variable parameter corresponding to the address and indicating whether or not the address is output to the display means Second to store the value
A storage unit, a processing unit for reading an address stored in the first storage unit and a variable parameter stored in the second storage unit, and outputting the address to the display unit based on the value of each variable parameter; After the display means outputs the display data to the display CRT, the control means changes the value of the variable parameter and outputs it to the processing means.

【0006】請求項2に記載された画像処理装置は、表
示用CRTに表示する画像のデータを格納する第1記憶
装置と、画像の各データに対応し、該データを表示用C
RTに出力するか否かについての各可変パラメータの初
期値を格納する第2記憶装置と、第1記憶装置に格納さ
れている画像のデータと、第2記憶装置に格納されてい
る可変パラメータを読み出し、読み出した可変パラメー
タの値に基づいて画像のデータを表示用CRTに出力す
る処理手段と、処理手段により画像のデータが表示用C
RTに出力された後、可変パラメータの値を変更して上
記処理手段へ出力する制御手段とを備える。
An image processing apparatus according to a second aspect of the present invention corresponds to a first storage device for storing data of an image to be displayed on a display CRT, and the data corresponding to each data of the image.
The second storage device that stores the initial value of each variable parameter regarding whether to output to the RT, the image data stored in the first storage device, and the variable parameter stored in the second storage device are displayed. A processing unit that reads out and outputs image data to the display CRT based on the read value of the variable parameter, and the processing unit outputs the image data to the display CRT.
After being output to the RT, the control means changes the value of the variable parameter and outputs it to the processing means.

【0007】[0007]

【作用】請求項1に記載された画像処理装置は、上記処
理手段により、各可変パラメータの値に基づいてアドレ
スを表示手段に入力する。アドレスの入力された表示手
段は、ルックアップテーブルを参照し、アドレスに対応
する表示データを表示用CRTに出力する。表示手段が
表示データを表示用CRTに出力した後、制御手段によ
り可変パラメーメタの値を変更して上記処理手段へ出力
する。
In the image processing apparatus according to the first aspect, the processing means inputs the address to the display means based on the value of each variable parameter. The display means to which the address is input refers to the lookup table and outputs the display data corresponding to the address to the display CRT. After the display means outputs the display data to the display CRT, the control means changes the value of the variable parameter and outputs it to the processing means.

【0008】また、請求項2に記載された画像処理装置
は、上記処理手段により可変パラメータの値に基づいて
画像のデータを表示用CRTに出力する。この後、制御
手段は、可変パラメータの値を変更して上記処理装置へ
出力する。
In the image processing apparatus according to the second aspect, the processing means outputs the image data to the display CRT based on the value of the variable parameter. After that, the control means changes the value of the variable parameter and outputs it to the processing device.

【0009】[0009]

【実施例】本発明の画像処理装置は、例えば、図7に示
すように、表示用CRTに表示されたキャラクタ「K」
の文字を(a)→(b)→(c)→(d)→完全消去の
順で消去する場合、従来のように、(a),(b),
(c)及び(d)の各々の画像データをキャラクタRO
Mに記憶するのではなく、キャラクタROMには、
(a)の画像データのみを記憶させ、キャラクタの画像
データとは別に、キャラクタの各ドットに対応して画像
データを表示用CRTに出力するか否かについてのデー
タ(以下、トランスデータという)を備える。画像処理
装置は、このトランスデータの値を変更することにより
表示用CRTに表示されたキャラクタ「K」の文字を
(a)→(b)→(c)→(d)→完全消去の順で消去
する。以下、添付の図面を参照し、以下の順で本発明の
画像処理装置について説明する。 (1)画像処理装置の構成 (2)トランスデータ (3)画像処理の説明
BEST MODE FOR CARRYING OUT THE INVENTION The image processing apparatus of the present invention is, for example, as shown in FIG. 7, a character "K" displayed on a display CRT.
When the characters are deleted in the order of (a) → (b) → (c) → (d) → complete deletion, as in the conventional case, (a), (b)
The image data of each of (c) and (d) is converted into the character RO.
Instead of storing it in M, in the character ROM,
Only the image data of (a) is stored, and in addition to the image data of the character, data (hereinafter referred to as trans data) indicating whether or not the image data corresponding to each dot of the character is output to the display CRT is stored. Prepare The image processing apparatus changes the value of the transdata so that the character “K” displayed on the display CRT is in the order of (a) → (b) → (c) → (d) → complete deletion. to erase. Hereinafter, the image processing apparatus of the present invention will be described in the following order with reference to the accompanying drawings. (1) Configuration of image processing device (2) Transdata (3) Description of image processing

【0010】(1)画像処理装置の構成 図1は、本発明に係る画像処理装置の構成ブロック図で
ある。画像処理装置は、中央演算処理装置(以下、CP
Uという)100と、ワークRAM101と、プログラ
ムROM102と、オブジェクト処理装置103と、背
景処理装置108と、表示処理装置112と、第1キャ
ラクタROM107と、第2キャラクタROM111
と、フレームメモリ106と、表示用CRT114から
構成される。
(1) Configuration of Image Processing Apparatus FIG. 1 is a block diagram showing the configuration of the image processing apparatus according to the present invention. The image processing apparatus is a central processing unit (hereinafter referred to as CP
100), a work RAM 101, a program ROM 102, an object processing device 103, a background processing device 108, a display processing device 112, a first character ROM 107, and a second character ROM 111.
And a frame memory 106 and a display CRT 114.

【0011】オブジェクト処理装置103は、オブジェ
クトデータ記憶装置104と、トランス装置105とを
備える。背景処理装置108は、背景データ記憶装置1
09と、トランス装置110とを備える。また、表示装
置112は、ルックアップテーブル(以下、LUTと記
す)記憶装置113を備える。
The object processing device 103 comprises an object data storage device 104 and a transformer device 105. The background processing device 108 is the background data storage device 1.
09 and a transformer device 110. The display device 112 also includes a look-up table (hereinafter referred to as LUT) storage device 113.

【0012】次に、第1キャラクタROM107、第2
キャラクタROM111、オブジェクトデータ記憶装置
104、背景データ記憶装置109について説明する。
第1キャラクタROM107には、表示用CRT114
に表示するための各キャラクタのデータが格納されてい
る。本実施例における画像処理装置は、ルックアップテ
ーブル方式を採用する。従って、キャラクタの各ドット
のデータは、ルックアップテーブルに対応するアドレス
値である(以下、各ドットのデータをLUTアドレスと
する)。ここで、LUTアドレスを256色の疑似カラ
ーに1対1に対応させる場合、LUTアドレスは、8ビ
ットで構成される。例えば、8×8画素から構成される
キャラクタの場合のLUTアドレスは、図2に示すよう
になる。図2は、各8ビットからなるLUTアドレスを
便宜上、8枚の画像が重なったようにして表したもので
ある。例えば、ドットaのLUTアドレスは、”000
11001”、即ち19Hであり、ドットbのLUTア
ドレスは、”00010110”、即ち16Hである。
後に詳細に説明するが、第1キャラクタROM107に
格納されているキャラクタのデータが、そのままフレー
ムメモリ106を介して、表示装置112内のLUT記
憶装置113に入力された場合、各ドットのLUTアド
レスの値に対応する画像データが表示用CRT114に
出力されることとなる。また、LUTアドレスの値と、
ルックアップテーブル内の対応するカラーは、必ずしも
1対1に対応させる必要はなく、例えば、図6(a)に
示されるキャラクタ「K」のように、各ドットのLUT
アドレスに対応する画像データが、同じ色であっても良
い。この場合、同じ色のドットが、別々のタイミングで
消去、もしくは表示されることとなる。
Next, the first character ROM 107 and the second character ROM 107
The character ROM 111, the object data storage device 104, and the background data storage device 109 will be described.
The display CRT 114 is stored in the first character ROM 107.
Data of each character to be displayed on is stored. The image processing apparatus according to this embodiment employs a look-up table method. Therefore, the data of each dot of the character is an address value corresponding to the look-up table (hereinafter, the data of each dot is the LUT address). Here, when the LUT address is made to correspond to 256 pseudo colors in a one-to-one correspondence, the LUT address is composed of 8 bits. For example, the LUT address for a character composed of 8 × 8 pixels is as shown in FIG. FIG. 2 shows the LUT address consisting of 8 bits as if the 8 images were overlapped for the sake of convenience. For example, the LUT address of dot a is “000
11001 ", that is, 19H, and the LUT address of the dot b is" 000101010 ", that is, 16H.
As will be described in detail later, when the character data stored in the first character ROM 107 is directly input to the LUT storage device 113 in the display device 112 via the frame memory 106, the LUT address of each dot is stored. The image data corresponding to the value is output to the display CRT 114. Also, the value of the LUT address,
Corresponding colors in the look-up table do not necessarily have to correspond one-to-one, and for example, the LUT for each dot, such as the character “K” shown in FIG.
The image data corresponding to the address may have the same color. In this case, the dots of the same color will be erased or displayed at different timings.

【0013】第2キャラクタROM111は、背景の各
ドットのLUTアドレスを格納していること以外、上記
第1キャラクタROM107と同じである。
The second character ROM 111 is the same as the first character ROM 107 except that it stores the LUT address of each dot on the background.

【0014】オブジェクトデータ記憶装置104は、次
の図3(a)に示されるようなオブジェクトデータを格
納している。1つのオブジェクトデータは、1つのキャ
ラクタの表示処理に対応する。オブジェクトデータは、
キャラクタの左上のドットの座標、即ち、キャラクタの
画像データの先頭ドットの(x,y)座標等の表示用の
情報に加え、本発明に係る32ビットのトランスデータ
を備える。
The object data storage device 104 stores object data as shown in FIG. 3 (a) below. One piece of object data corresponds to display processing of one character. Object data is
In addition to the display information such as the coordinates of the upper left dot of the character, that is, the (x, y) coordinates of the first dot of the image data of the character, the 32-bit trans data according to the present invention is provided.

【0015】背景データ記憶装置109には、上記オブ
ジェクトデータ記憶装置104に格納されるオブジェク
トデータと同じ形式からなる背景データが格納される。
ここで、背景データの先頭ドットの(x,y)座標の情
報は、キャラクタの画像データとは異なり、常に表示用
CRT上の原点(0,0)となる。このため、背景処理
装置108から出力されるLUTアドレスは、フレーム
メモリを介さずに直接、表示装置112へ入力される。
なお、トランス装置105及び110は、処理するデー
タのサイズが異なるだけで、その他は同じ構成及び機能
を備える。従って、以下、キャラクタを表示用CRT1
14に表示する場合に限り説明を行う。
The background data storage device 109 stores background data in the same format as the object data stored in the object data storage device 104.
Here, unlike the image data of the character, the information on the (x, y) coordinates of the first dot of the background data is always the origin (0, 0) on the display CRT. Therefore, the LUT address output from the background processing device 108 is directly input to the display device 112 without passing through the frame memory.
It should be noted that the transformer devices 105 and 110 have the same configurations and functions except for the size of data to be processed. Therefore, hereinafter, the character is displayed on the CRT 1
Description will be given only when displaying on 14.

【0016】(2)トランスデータ 次に、トランスデータについて説明する。トランスデー
タは、LUTアドレスに対応する画像データをCRT1
14に出力するか否かを判断するために使用される。ト
ランスデータは、トランス装置105及び110におい
て処理される。ここで、トランスデータの値が0の場
合、LUTアドレスに対応する画像データが、CRT1
14に出力される。しかし、トランスデータの値が1で
ある場合、LUTアドレスに対応する画像データはCR
T114上に出力されない。なお、トランス装置105
及び110については、後に詳しく説明する。
(2) Trans Data Next, trans data will be described. As the trans data, the image data corresponding to the LUT address is CRT1.
It is used to determine whether to output to 14. The trans data is processed in the transformer devices 105 and 110. Here, when the value of the trans data is 0, the image data corresponding to the LUT address is CRT1.
It is output to 14. However, when the value of the trans data is 1, the image data corresponding to the LUT address is CR.
No output on T114. Incidentally, the transformer device 105
And 110 will be described in detail later.

【0017】32ビットからなるトランスデータの各1
ビットには、LUTアドレスの連続する各8ビットが対
応する。即ち、図3(b)に示されるように、トランス
データD0は、LUTアドレスの”00000000〜
00000111”、即ち、0〜7Hに対応し、D1
は、LUTアドレスの”00001000〜00001
111”、即ち、8〜FHに対応し、・・・、D31
は、LUTアドレス”11111000〜111111
11”、即ち、F8〜FFHに対応する。
Each 1 of 32 bits of trans data
8 consecutive bits of the LUT address correspond to the bits. That is, as shown in FIG. 3B, the trans data D0 has the LUT addresses “00000000-
00000111 ", that is, corresponding to 0 to 7H, D1
Is the LUT address “00001000 to 00001
111 ", that is, corresponding to 8 to FH, ..., D31
Is the LUT address “11111000 to 111111
11 ″, that is, F8 to FFH.

【0018】ここで、LUTアドレスの上位5ビットの
値に注目すると、トランスデータD0に対応するLUT
アドレスの上位5ビットの値は、すべて”0000
0”、即ち、0であり、D1に対応するLUTアドレス
の上位5ビットの値は、すべて”00001”、即ち、
1であり、・・・、D31に対応するLUTアドレスの
値はすべて”11111”、即ち、31である。これよ
り理解されるように、LUTアドレスの値の上位5ビッ
トの値nは、トランスデータDnに対応する。
Here, focusing on the value of the upper 5 bits of the LUT address, the LUT corresponding to the trans data D0.
The upper 5 bits of the address are all "0000"
0 ", that is, 0, and the values of the upper 5 bits of the LUT address corresponding to D1 are all" 00001 ", that is,
The values of the LUT address corresponding to 1, ..., D31 are all “11111”, that is, 31. As understood from this, the value n of the upper 5 bits of the value of the LUT address corresponds to the trans data Dn.

【0019】トランス装置105内において、トランス
データの各値は、対応するLUTアドレスをフレームメ
モリ106に出力するか否かについて判断するのに用い
られる。トランスデータの値が0の場合、トランス装置
105は、これに対応するLUTアドレスをフレームメ
モリ106に出力する。トランスデータの値が1の場
合、トランス装置は、これに対応するLUTアドレスの
値を出力するかわりに、ルックアップテーブル上で透明
色、即ち、表示画面の色の画像データに対応するLUT
アドレスの値”11111111”をフレームメモリ1
06に出力する。
In the transformer device 105, each value of the transformer data is used to judge whether or not to output the corresponding LUT address to the frame memory 106. When the value of the trans data is 0, the transformer device 105 outputs the LUT address corresponding to this to the frame memory 106. When the value of the trans data is 1, the transformer device outputs the value of the LUT address corresponding to this, instead of outputting the value of the LUT address, the LUT corresponding to the image data of the transparent color on the lookup table, that is, the color of the display screen.
Address value “11111111” is set to frame memory 1
It outputs to 06.

【0020】上記トランスデータの各ビットD0〜D3
1の値は、CPU100により制御される。例えば、C
PU100は、最初にトランスデータの全てのビットD
0〜D31の値を0に設定し、キャラクタの全てのLU
Tアドレスをフレームメモリに出力し、所定のタイミン
グでトランスデータのビットの値を、1ビットもしくは
数ビットの単位で0から1に順に変更する。これにより
表示用CRT114上に表示されているキャラクタは、
徐々に消去される。
Each bit D0 to D3 of the trans data
The value of 1 is controlled by the CPU 100. For example, C
The PU 100 first determines all bits D of the transdata.
Set the value of 0 to D31 to 0 and set all LUs of the character
The T address is output to the frame memory, and the bit value of the trans data is changed from 0 to 1 in units of 1 bit or several bits at a predetermined timing. As a result, the character displayed on the display CRT 114 is
It is gradually erased.

【0021】(3)画像処理の説明 本発明の画像処理装置では、例えば、表示用CRT11
4に表示されているキャラクタを徐々に消去する場合、
従来とは異なり、まず、オブジェクトデータ記憶装置1
04に格納されるトランスデータの各ビット値を全て0
に設定しておき、キャラクタを表示用CRT114に表
示した後、CPU100の制御によりトランスデータの
ビット値を所定のタイミングで1ビットもしくは数ビッ
トの単位で0から1へ順に変更し、表示用CRT114
から徐々に消去する。以下では、CPU100の制御に
より、第1キャラクタROM107に格納されているキ
ャラクタ画像を表示用CRT114に表示し、これを次
第に消去する一連の画像処理について詳細に説明する。
なお、第2キャラクタROM111に格納されている背
景画像を表示用CRT114に表示し、これを次第に消
去する処理についての説明は、第1キャラクタROM1
07に格納されているキャラクタ画像のデータに対する
処理と同じであるため省略する。
(3) Description of Image Processing In the image processing apparatus of the present invention, for example, the display CRT 11 is used.
When gradually deleting the character displayed in 4,
Unlike the conventional method, first, the object data storage device 1
0 for all bit values of the trans data stored in 04
After the character is displayed on the display CRT 114, the bit value of the transdata is changed from 0 to 1 in units of 1 bit or several bits at a predetermined timing under the control of the CPU 100, and the display CRT 114 is displayed.
Gradually erase from. Hereinafter, a series of image processing for displaying the character image stored in the first character ROM 107 on the display CRT 114 and gradually deleting the character image under the control of the CPU 100 will be described in detail.
The description of the process of displaying the background image stored in the second character ROM 111 on the display CRT 114 and gradually deleting the background image is given in the first character ROM 1
Since it is the same as the processing for the character image data stored in 07, description thereof will be omitted.

【0022】CPU100は、ワークRAM101及び
プログラムROM102とアクセスし、画像処理を開始
する。まず、CRT114に表示するキャラクタのデー
タ(LUTアドレスデータ)を第1キャラクタROM1
07からオブジェクト処理装置103内のトランス装置
105に読み出すと共に、オブジェクトデータ記憶装置
104から、表示するキャラクタに対応するオブジェク
トデータをトランス装置105へ読み出す。
The CPU 100 accesses the work RAM 101 and the program ROM 102 to start image processing. First, the character data (LUT address data) displayed on the CRT 114 is transferred to the first character ROM 1
The object data corresponding to the character to be displayed is read from the object data storage device 104 to the transformer device 105 while being read from 07 to the transformer device 105 in the object processing device 103.

【0023】トランス装置105は、例えば、図4のよ
うな判断回路200を備える。判断回路200は、8個
のORゲート201〜208と、フリップフロップ20
9と、セレクタ210から構成される。第1キャラクタ
ROM107から読み出された各8ビットのLUTアド
レスは、下位ビットから1ビット単位で順に入力端子L
in0〜LDin7に入力される。判断回路200は、L
UTアドレスの上位5ビット(LDin4〜LDin7)を
セレクタに入力する。この上位5ビットの値nは、前に
説明したように、入力された上記LUTアドレスが、ト
ランスデータのnビット目のデータDnに対応すること
を示す。一方、オブジェクトデータ記憶装置104から
読み出したオブジェクトデータに備えられるトランスデ
ータは、フリップフロップ209に入力される。フリッ
プフロップ209は、セレクタ210へ各トランスデー
タD0〜D31を出力する。
The transformer device 105 includes a judgment circuit 200 as shown in FIG. 4, for example. The decision circuit 200 includes eight OR gates 201 to 208 and a flip-flop 20.
9 and a selector 210. Each 8-bit LUT address read from the first character ROM 107 is input to the input terminal L in units of 1 bit from the lower bit.
It is input to D in 0 to LD in 7. The determination circuit 200 is L
The upper 5 bits (LD in 4 to LD in 7) of the UT address are input to the selector. The value n of the upper 5 bits indicates that the input LUT address corresponds to the n-th bit data Dn of the trans data, as described above. On the other hand, the trans data included in the object data read from the object data storage device 104 is input to the flip-flop 209. The flip-flop 209 outputs the respective trans data D0 to D31 to the selector 210.

【0024】セレクタ210は、LUTアドレスの上位
5ビットの値nから、対応するnビット目のトランスデ
ータDnを選択し、選択されたトランスデータDnの値
をセレクタ210の出力Soutとして各ORゲート20
1〜208に出力する。トランスデータDnの値が0で
ある場合には、入力端子LDin0〜LDin7に入力され
たLUTアドレスのデータはそのまま出力データ(LD
out0〜LDout7)としてフレームメモリ106に出力
され、トランスデータDnの値が1である場合には、入
力端子LDin0〜LDin7に入力されたLUTアドレス
のデータは、”11111111”、即ち、FFHに変
更され、出力データ(LDout0〜LDo ut7)としてフ
レームメモリ106に出力される。
The selector 210 selects the corresponding n-th bit trans data Dn from the value n of the upper 5 bits of the LUT address, and uses the selected trans data Dn value as the output S out of the selector 210 for each OR gate. 20
Output to 1 to 208. When the value of the trans data Dn is 0, the data of the LUT address input to the input terminals LD in 0 to LD in 7 is output data (LD
out 0~LD out 7) as output to the frame memory 106, when the value of the transformer data Dn is 1, the data of the LUT address that is input to the input terminal LD in 0~LD in 7 is "11111111" , i.e., is changed to FFH, is output to the frame memory 106 as output data (LD out 0~LD o ut 7) .

【0025】図5は、上記した判断回路200とは異な
る構成の判断回路の例を示す。判断回路300は、1個
のORゲート301と、フリップフロップ302と、セ
レクタ303から構成される。図4に示した判断回路2
00が、トランス装置に入力されたトランスデータの各
ビット値に基づいて、フレームメモリ106に出力する
キャラクタのデータを制御するのに対し、図5に示す判
断回路300は、トランスデータの各ビット値に基づい
て、フレームメモリ106に出力するライト信号Wの出
力を制御する。
FIG. 5 shows an example of a judgment circuit having a configuration different from that of the judgment circuit 200 described above. The judgment circuit 300 is composed of one OR gate 301, a flip-flop 302, and a selector 303. Judgment circuit 2 shown in FIG.
00 controls the data of the character output to the frame memory 106 based on each bit value of the trans data input to the transformer device, the determination circuit 300 shown in FIG. The output of the write signal W output to the frame memory 106 is controlled based on the above.

【0026】次に、図5に示す判断回路300を備える
トランス装置105の動作について説明する。第1キャ
ラクタROM107からキャラクタのデータを受け取っ
たトランス装置105は、所定のタイミング(例えば、
クロック信号)に従い、順次フレームメモリ106へ各
ドットのLUTアドレスを出力する。これに伴い、トラ
ンス装置105は、各ドットのLUTアドレスの出力タ
イミングに同期したライト信号Wをフレームメモリ10
6へ出力する。フレームメモリ106は、ローレベルの
ライト信号が入力されると「書き込み許可」状態とな
り、ハイレベルのライト信号Wが入力されると「書き込
み禁止」状態となる。
Next, the operation of the transformer device 105 having the judgment circuit 300 shown in FIG. 5 will be described. Upon receiving the character data from the first character ROM 107, the transformer device 105 receives a predetermined timing (for example,
The LUT address of each dot is sequentially output to the frame memory 106 according to the clock signal). Accordingly, the transformer device 105 outputs the write signal W synchronized with the output timing of the LUT address of each dot to the frame memory 10.
Output to 6. The frame memory 106 is in a “write permitted” state when a low level write signal is input, and is in a “write prohibited” state when a high level write signal W is input.

【0027】判断回路300には、上記ライト信号W及
び、フレームメモリ106へ出力する各ドットのLUT
アドレスの上位5ビットが入力される、上記図4に示し
た判断回路200と同様にセレクタ303において、ト
ランス装置105へ入力されたLUTアドレスの上位5
ビットの値nに対応するトランスデータDnを選択し、
選択されたトランスデータDnの値が0の場合には、こ
れをセレクタ303の出力SoutとしてORゲート30
1の一方の入力端に入力する。値0のSout、即ち、ロ
ーレベルの信号が入力されたORゲート301は、もう
一方の入力端に入力されるライト信号Wの値を、そのま
まフレームメモリ106に出力する。また、選択された
トランスデータDnの値が1である場合には、これを出
力SoutとしてORゲート301の一方の入力端に入力
する。値1のSout、即ち、ハイレベルの信号の入力さ
れたORゲート301は、もう一方の入力端に入力され
たライト信号Wの値に拘わらず、ハイレベルのライト信
号W(書き込み禁止信号)をフレームメモリ106に出
力する。
The judgment circuit 300 provides the write signal W and the LUT of each dot to be output to the frame memory 106.
The upper 5 bits of the LUT address input to the transformer device 105 are input by the selector 303 in the same manner as the determination circuit 200 shown in FIG.
Select the trans data Dn corresponding to the bit value n,
When the value of the selected trans data Dn is 0, this is used as the output S out of the selector 303 and the OR gate 30.
1 is input to one input terminal. The OR gate 301 to which a value 0 of S out , that is, a low level signal is input, outputs the value of the write signal W input to the other input end to the frame memory 106 as it is. When the value of the selected trans data Dn is 1, this is input to one input end of the OR gate 301 as the output S out . The OR gate 301 to which S out having a value of 1, that is, a high level signal is input, is irrespective of the value of the write signal W input to the other input end, and the high level write signal W (write inhibit signal). Is output to the frame memory 106.

【0028】フレームメモリ106は、入力されたLU
Tアドレスの各データがキャラクタ1画面分格納される
と、該データを表示装置112に出力する。表示装置1
12は、キャラクタ画像の各LUTアドレスのデータが
入力されると、LUT記憶装置113内に格納されてい
るルックアップテーブルを参照し、LUTアドレスに対
応する画像データを出力する。表示装置112は、オブ
ジェクトデータ記憶装置104からデータバスを介して
入力される表示に関する情報、例えば、キャラクタの画
像データの書き込み先頭アドレス(x,y)等の情報に
従い、出力された画像データを表示用CRT114に出
力し、これを表示する。
The frame memory 106 stores the input LU
When each data of the T address is stored for one screen of the character, the data is output to the display device 112. Display device 1
When the data of each LUT address of the character image is input, the reference numeral 12 refers to the look-up table stored in the LUT storage device 113 and outputs the image data corresponding to the LUT address. The display device 112 displays the output image data according to the information about the display input from the object data storage device 104 via the data bus, for example, the information such as the writing start address (x, y) of the image data of the character. It is output to the CRT 114 for display and displayed.

【0029】ここで、上記手順で表示されたキャラクタ
画像を表示用CRT114から徐々に消去するには、前
に説明したように、CPU100が、トランスデータの
値を所定のタイミングで変更することにより達成され
る。より具体的には、図7(a)に示される「K」の文
字をキャラクタとして表示用CRT114に表示した場
合であって、「K」の文字を上から徐々に消去する処理
は、以下のようにして実行される。まず、LUTアドレ
スに対応する画像データを図6(a)に示すように同一
色に設定し、各LUTアドレスの値を図6(b)に示さ
れるように設定し、トランスデータのD0〜D3の値を
0に設定すると共に、残りのデータD4〜D31の値を
1に設定する。また、図6(b)で、LUTアドレスの
値が記されていないドットは、20H以上の値のLUT
アドレスを有する。
Here, in order to gradually erase the character image displayed in the above procedure from the display CRT 114, the CPU 100 changes the value of the trans data at a predetermined timing as described above. To be done. More specifically, when the character “K” shown in FIG. 7A is displayed as a character on the display CRT 114, the process of gradually deleting the character “K” from the top is as follows. To be executed. First, the image data corresponding to the LUT address is set to the same color as shown in FIG. 6A, the value of each LUT address is set as shown in FIG. 6B, and D0 to D3 of the trans data are set. Is set to 0, and the values of the remaining data D4 to D31 are set to 1. In addition, in FIG. 6B, the dots for which the value of the LUT address is not shown are the LUTs having a value of 20H or more.
Have an address.

【0030】表示用CRT114の所定の位置に「K」
が表示された後、該キャラクタ「K」を徐々に消去する
場合には、CPU100が、所定のタイミングでトラン
スデータのD0,D1,D2,D3の値を0から1へ変
換する。前に説明したように、トランスデータのD0,
D1,D2,D3は、LUTアドレスの0〜7H,8〜
FH,10〜17H,18〜1FHにそれぞれ対応す
る。このため、トランスデータの値が0から1へ変更さ
れるに従ってキャラクタ「K」は、図7(a)〜(d)
に示されるように表示用CRT114の画面上から徐々
に消去される。
"K" is displayed at a predetermined position on the display CRT 114.
When gradually deleting the character "K" after is displayed, the CPU 100 converts the values of D0, D1, D2 and D3 of the trans data from 0 to 1 at a predetermined timing. As described above, the trans data D0,
D1, D2 and D3 are LUT addresses 0 to 7H and 8 to
It corresponds to FH, 10 to 17H, and 18 to 1FH, respectively. Therefore, as the value of the transdata is changed from 0 to 1, the character “K” is changed to the one shown in FIGS.
As shown in (4), it is gradually erased from the screen of the display CRT 114.

【0031】以上の処理を実行することで、従来例のよ
うに、図7(a)〜(d)に示す4枚のキャラクタのデ
ータをフレームメモリ等に格納しなくとも、表示用CR
T114に表示されているキャラクタを徐々に消去する
ことができる。また、表示用CRT14に表示されてい
る背景を徐々に消去する場合も同様の処理で達成でき
る。また更に、キャラクタもしくは背景を徐々に表示用
CRT上に表示する場合は、トランスデータの初期値を
全て1にしておき、所定のタイミングでトランスデータ
の値を1から0に順に変更することで容易に達成するこ
とができる。
By executing the above-mentioned processing, the display CR can be performed without storing the data of the four characters shown in FIGS. 7A to 7D in the frame memory or the like as in the conventional example.
The character displayed at T114 can be gradually deleted. The same process can be used to gradually erase the background displayed on the display CRT 14. Furthermore, when gradually displaying a character or background on a display CRT, it is easy to set all initial values of transdata to 1 and change the transdata value from 1 to 0 at a predetermined timing. Can be achieved.

【0032】本実施例は、ルックアップテーブル方式を
採用するものであるが、第1及び第2キャラクタROM
107及び111に格納されるデータは、256階調の
疑似カラーの画像データ等であっても良い。本発明は、
表示する画像の各データを表示用CRT114に出力す
るか否かについてのデータ(トランスデータ)を備え、
表示用CRT114上の画像を消去、もしくは表示用C
RT114に表示する際、CPU100によってトラン
スデータを変更することを骨子とする。
In this embodiment, the look-up table method is adopted, but the first and second character ROMs are used.
The data stored in 107 and 111 may be 256-gradation pseudo-color image data or the like. The present invention is
Data (trans data) regarding whether or not to output each data of the image to be displayed to the display CRT 114,
Erase the image on the display CRT 114, or display C
The main point is to change the trans data by the CPU 100 when displaying on the RT 114.

【0033】[0033]

【発明の効果】本発明の画像処理装置を用いれば、キャ
ラクタもしくは背景の画像データを増加することなく、
表示用CRTに表示されているキャラクタもしくは背景
を、徐々に消去したり、逆に表示用CRT上に徐々に表
示する特殊効果の表現が可能となる。
By using the image processing apparatus of the present invention, it is possible to increase the image data of the character or the background without increasing.
It is possible to gradually erase the character or background displayed on the display CRT, or, on the contrary, gradually display a special effect on the display CRT.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の画像処理装置のシステム構成図であ
FIG. 1 is a system configuration diagram of an image processing apparatus of the present invention.

【図2】 第1キャラクタROM107に格納されてい
るキャラクタの各ドットのLUTアドレスを図示するも
のである。
FIG. 2 illustrates the LUT address of each dot of a character stored in the first character ROM 107.

【図3】 (a)は、オブジェクトデータ記憶装置10
3に格納されているオブジェクトデータの個性を示す図
であり、(b)は、各オブジェクトデータに格納されて
いるトランスデータと該データの各ビットに対応するL
UTアドレスを示す図である。
FIG. 3A is an object data storage device 10.
3B is a diagram showing the individuality of the object data stored in FIG. 3, and FIG. 7B is a diagram showing the trans data stored in each object data and L corresponding to each bit of the data.
It is a figure which shows a UT address.

【図4】 トランス装置105に備えられる判断回路の
一例である判断回路200の構成を示す図である。
FIG. 4 is a diagram showing a configuration of a determination circuit 200 which is an example of a determination circuit provided in the transformer device 105.

【図5】 トランス装置105に備えられる判断回路の
一例であって、図4に示す回路とは別の判断回路300
の構成を示す図である。
5 is an example of a determination circuit provided in the transformer device 105, which is a determination circuit 300 different from the circuit shown in FIG.
It is a figure which shows the structure of.

【図6】 (a)は、本発明の画像処理装置により処理
されるキャラクタの一例を示す図であり、(b)は、上
記キャラクタの各ドットのLUTアドレスを示す図であ
る。
FIG. 6A is a diagram showing an example of a character processed by the image processing apparatus of the present invention, and FIG. 6B is a diagram showing a LUT address of each dot of the character.

【図7】 (a)〜(d)は、図6に示したキャラクタ
「K」を徐々に消去する際のキャラクタ「K」の様子を
示す図である。
7A to 7D are diagrams showing a state of a character "K" when gradually deleting the character "K" shown in FIG.

【符号の説明】[Explanation of symbols]

100…中央演算処理装置(CPU) 101…ワークRAM 102…プログラムROM 103…オブジェクト処理装置 104…オブジェクトデータ記憶装置 105,110…トランス装置 106…フレームメモリ 107…第1キャラクタROM 108…背景処理装置 109…背景データ記憶装置 111…第2キャラクタROM 112…表示装置 113…LUT記憶装置 114…表示用CRT 200,300…判断回路 Reference numeral 100 ... Central processing unit (CPU) 101 ... Work RAM 102 ... Program ROM 103 ... Object processing device 104 ... Object data storage device 105, 110 ... Transformer device 106 ... Frame memory 107 ... First character ROM 108 ... Background processing device 109 ... Background data storage device 111 ... Second character ROM 112 ... Display device 113 ... LUT storage device 114 ... Display CRT 200,300 ... Judgment circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ルックアップテーブル方式を採用する画
像処理装置において、 表示用CRTに表示する画像のルックアップテーブルを
参照する各ドットのアドレスを格納する第1記憶装置
と、 ルックアップテーブルを備え、アドレスの入力に対し、
ルックアップテーブルを参照して対応する表示データを
表示用CRTに出力する表示手段と、 アドレスに対応し、該アドレスを表示手段に出力するか
否かを示す各可変パラメータの値を格納する第2記憶装
置と、 第1記憶装置に格納されているアドレスと、第2記憶装
置に格納されている可変パラメータとを読み出し、各可
変パラメータの値に基づいて、表示手段にアドレスを出
力する処理手段と、 表示手段が表示データを表示用CRTに出力した後、可
変パラメータの値を変更して上記処理手段へ出力する制
御手段とを備えることを特徴とする画像処理装置。
1. An image processing apparatus adopting a look-up table system, comprising: a first memory device for storing an address of each dot for referring to a look-up table of an image displayed on a display CRT; and a look-up table, For entering the address,
Display means for outputting the corresponding display data to the display CRT by referring to the look-up table, and second value storing the value of each variable parameter corresponding to the address and indicating whether or not to output the address to the display means A storage device, an address stored in the first storage device, and a variable parameter stored in the second storage device, and processing means for outputting the address to the display means based on the value of each variable parameter. An image processing apparatus comprising: a display unit that outputs display data to a display CRT, and then changes the value of a variable parameter and outputs the changed parameter value to the processing unit.
【請求項2】 表示用CRTに表示する画像のデータを
格納する第1記憶装置と、 画像の各データに対応し、該データを表示用CRTに出
力するか否かについての各可変パラメータの初期値を格
納する第2記憶装置と、 第1記憶装置に格納されている画像のデータと、第2記
憶装置に格納されている可変パラメータを読み出し、読
み出した可変パラメータの値に基づいて画像のデータを
表示用CRTに出力する処理手段と、 処理手段により画像のデータが表示用CRTに出力され
た後、可変パラメータの値を変更して上記処理手段へ出
力する制御手段とを備えることを特徴とする画像処理装
置。
2. A first storage device for storing data of an image to be displayed on a display CRT, and an initial value of each variable parameter corresponding to each data of the image and indicating whether or not to output the data to the display CRT. A second storage device for storing values, image data stored in the first storage device, and variable parameters stored in the second storage device are read out, and image data is read based on the read values of the variable parameters. Is output to the display CRT, and after the image data is output to the display CRT by the processing unit, the control unit changes the value of the variable parameter and outputs it to the processing unit. Image processing device.
JP4332824A 1992-12-14 1992-12-14 Image processor Pending JPH06180567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4332824A JPH06180567A (en) 1992-12-14 1992-12-14 Image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4332824A JPH06180567A (en) 1992-12-14 1992-12-14 Image processor

Publications (1)

Publication Number Publication Date
JPH06180567A true JPH06180567A (en) 1994-06-28

Family

ID=18259215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4332824A Pending JPH06180567A (en) 1992-12-14 1992-12-14 Image processor

Country Status (1)

Country Link
JP (1) JPH06180567A (en)

Similar Documents

Publication Publication Date Title
US4980678A (en) Display controller for CRT/flat panel display apparatus
US5977946A (en) Multi-window apparatus
US4613852A (en) Display apparatus
JPH0587849B2 (en)
JPH0222957B2 (en)
US4663619A (en) Memory access modes for a video display generator
US4748442A (en) Visual displaying
US7161531B1 (en) High performance radar display
JPH06180567A (en) Image processor
JP2005221853A (en) Controller driver, mobile terminal, and display panel driving method
US20020167530A1 (en) Anti-alias font generator
JPS61175818A (en) Correcting system of color information to color hard copy device
JPH06133241A (en) Screen display device
JPS6349888A (en) Gradation correcting system
JPH03287296A (en) Image display device
JP6621582B2 (en) Display unevenness correction device
JP2703219B2 (en) Image processing device
JPH0728444A (en) Method for revising tone of image data
JPS648337B2 (en)
JPH10145617A (en) Image processing unit
JPH04372988A (en) Liquid crystal panel control device
JPH06186944A (en) Display device
JPS60209786A (en) Color display unit
JPH0467672B2 (en)
JPH05189581A (en) Graphic data write device