JPH06177483A - Manufacture of semiconductor laser device - Google Patents
Manufacture of semiconductor laser deviceInfo
- Publication number
- JPH06177483A JPH06177483A JP33027992A JP33027992A JPH06177483A JP H06177483 A JPH06177483 A JP H06177483A JP 33027992 A JP33027992 A JP 33027992A JP 33027992 A JP33027992 A JP 33027992A JP H06177483 A JPH06177483 A JP H06177483A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- semiconductor laser
- impurity
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、横方向モード制御が可
能であって、且つ、例えば0.6〔μm〕帯の可視光を
発生させるのに好適な構成をもつ半導体レーザ装置の製
造する方法の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention manufactures a semiconductor laser device capable of lateral mode control and having a structure suitable for generating visible light in the 0.6 [.mu.m] band, for example. Regarding the improvement of the method.
【0002】現在、可視光半導体レーザは、POS(p
oint of sales)、光ディスク装置、レー
ザ・プリンタなどの光情報処理装置を高性能化する為の
光源として期待されているのであるが、製造の容易性、
低しきい値、高効率などの面で改善が必要である。At present, visible light semiconductor lasers are POS (p
Although it is expected as a light source for improving the performance of optical information processing devices such as point of sales), optical disk devices, and laser printers, the ease of manufacture,
Improvements are needed in terms of low threshold and high efficiency.
【0003】[0003]
【従来の技術】一般に、GaAs/AlGaInP系の
半導体レーザは、GaAs/AlGaAs系の半導体レ
ーザに比較すると、電流狭窄性と横方向モードの制御に
問題がある。その原因は、AlGaInPは気相成長法
で形成される為、Alを含む半導体層上にAlを含む材
料を成長させることが難しい点にあり、従って、BH
(buried heterostructure)半
導体レーザのように、Alを含む材料を埋め込むことで
屈折率変化を実現することは困難である。2. Description of the Related Art Generally, GaAs / AlGaInP based semiconductor lasers have problems in current confinement and lateral mode control as compared with GaAs / AlGaAs based semiconductor lasers. The cause is that it is difficult to grow a material containing Al on a semiconductor layer containing Al because AlGaInP is formed by a vapor phase growth method.
(Buried heterostructure) It is difficult to realize a change in refractive index by embedding a material containing Al like a semiconductor laser.
【0004】図10は実用化されている横方向モード制
御型GaAs/AlGaInP系半導体レーザを表す要
部切断正面図である(要すれば、特開昭62−2007
86号公報を参照)。FIG. 10 is a fragmentary front view showing a lateral mode control type GaAs / AlGaInP semiconductor laser which has been put into practical use (if necessary, Japanese Patent Laid-Open No. 62-2007).
See Japanese Patent Publication No. 86).
【0005】図に於いて、1は基板、2はn側クラッド
層、3はアンドープ活性層、4はp側第一クラッド層、
5は電流ブロック層、6はp側第二クラッド層、7はp
側スパイク防止層、8はp側バッファ層、9はp側電極
コンタクト層をそれぞれ示している。In the figure, 1 is a substrate, 2 is an n-side cladding layer, 3 is an undoped active layer, 4 is a p-side first cladding layer,
5 is a current blocking layer, 6 is a p-side second cladding layer, and 7 is p
A side spike prevention layer, 8 is a p-side buffer layer, and 9 is a p-side electrode contact layer.
【0006】図示されている各部分に関する主要なデー
タを例示すると次の通りである。 基板1について 材料:n−GaAs 不純物:Si n側クラッド層2について 材料:n−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Se アンドープ活性層3について 材料:Ga0.5 In0.5 P p側第一クラッド層4について 材料:p−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Mg 電流ブロック層5について 材料:n−GaAs 不純物:Se p側第二クラッド層6について 材料:p−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Mg p側スパイク防止層7について 材料:p−Ga0.5 In0.5 P 不純物:Zn p側バッファ層8について 材料:p−GaAs 不純物:Zn p側電極コンタクト層9について 材料:p−GaAs 不純物:ZnThe following is an example of the main data relating to the parts shown in the figure. Substrate 1 Material: n-GaAs Impurity: Si About n-side clad layer 2 Material: n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: About Se undoped active layer 3 Material: Ga 0.5 In 0.5 P p-side First Cladding layer 4 Material: p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: Mg About current blocking layer 5 Material: n-GaAs Impurity: About Se p-side second cladding layer 6 Material: p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: Mg About p-side spike prevention layer 7 Material: p-Ga 0.5 In 0.5 P Impurity: About Zn p-side buffer layer 8 Material: p-GaAs Impurity: About Zn p-side electrode contact layer 9 Material : P-GaAs Impurity: Zn
【0007】図10から明らかなように、この半導体レ
ーザに於ける活性層3は平坦になっていて、p−(Al
0.7 Ga0.3 )0.5 In0.5 Pからなるp側第二クラッ
ド層6をメサ・ストライプとし、それをn−GaAsか
らなる電流ブロック層5で埋め込むことで横方向の屈折
率変化をもたせている。然しながら、この構造では、メ
サ・ストライプをなすp側第二クラッド層6の両側を埋
めている電流ブロック層5が光を吸収するGaAsを材
料としていて、所謂、ロス・ガイド構造になっているこ
とから、量子効率が高いものを得難い旨の欠点がある。As is apparent from FIG. 10, the active layer 3 in this semiconductor laser is flat, and p- (Al
The p-side second cladding layer 6 made of 0.7 Ga 0.3 ) 0.5 In 0.5 P is formed into a mesa stripe, and the current blocking layer 5 made of n-GaAs is embedded to change the refractive index in the lateral direction. However, in this structure, the current blocking layer 5 filling both sides of the p-side second cladding layer 6 forming the mesa stripe is made of GaAs that absorbs light and has a so-called loss guide structure. Therefore, there is a drawback in that it is difficult to obtain a high quantum efficiency.
【0008】また、拡散領域に依存することなく電流狭
窄を行い、且つ、段差を有する基板上にダブル・ヘテロ
構造(double heterostructur
e:DH)を形成して活性層にも段差を付与することで
横方向モード制御を可能にした量子効率が高い半導体レ
ーザが知られている(要すれば、特願平2−15999
7号参照)。In addition, current confinement is performed without depending on the diffusion region, and a double heterostructure is formed on a substrate having a step.
There is known a semiconductor laser having a high quantum efficiency that enables lateral mode control by forming a step in the active layer by forming e: DH) (if necessary, Japanese Patent Application No. 2-15999).
(See No. 7).
【0009】図11は緩斜面で構成された段差をもつ基
板を用いた横方向モード制御型GaAs/AlGaIn
P系半導体レーザを表す要部切断正面図である。FIG. 11 shows a lateral mode control type GaAs / AlGaIn using a stepped substrate composed of a gentle slope.
It is a principal part cutting front view showing a P-type semiconductor laser.
【0010】図に於いて、21は基板、22は電流ブロ
ック層、23はバッファ層、24はp側スパイク防止
層、25はp側クラッド層、26はアンドープ活性層、
27はn側クラッド層、28はn側電極コンタクト層を
それぞれ示している。In the figure, 21 is a substrate, 22 is a current blocking layer, 23 is a buffer layer, 24 is a p-side spike prevention layer, 25 is a p-side cladding layer, 26 is an undoped active layer,
Reference numeral 27 denotes an n-side cladding layer, and 28 denotes an n-side electrode contact layer.
【0011】図示されている各部分に関する主要なデー
タを例示すると次の通りである。 基板21について 材料:p−GaAs 不純物:Zn 電流ブロック層22について 材料:n−GaAs 不純物:Se バッファ層23について 材料:p−GaAs 不純物:Zn p側スパイク防止層24について 材料:p−(Al0.1 Ga0.9 )0.5 In0.5 P 不純物:Mg p側クラッド層25について 材料:p−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Mg アンドープ活性層26について 材料:Ga0.5 In0.5 P n側クラッド層27について 材料:n−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Se n側電極コンタクト層28について 材料:n−GaAs 不純物:SeThe following is an example of main data relating to the respective parts shown in the figure. Substrate 21 Material: p-GaAs Impurity: Zn Current block layer 22 Material: n-GaAs Impurity: Se Buffer layer 23 Material: p-GaAs Impurity: Zn p-side spike prevention layer 24 Material: p- (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P Impurity: About Mg p-side clad layer 25 Material: p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: About Mg undoped active layer 26 Material: Ga 0.5 In 0.5 P n-side clad layer 27 Regarding: Material: n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: Sen Regarding the n-side electrode contact layer 28 Material: n-GaAs Impurity: Se
【0012】この半導体レーザは、図10について説明
した従来例のようなロス・ガイド構造ではないことか
ら、光の吸収損失は考慮しなくて良い。然しながら、電
流狭窄は電流ブロック層22に依って行われ、その部分
が活性層26から離れていることから、電流の閉じ込め
性に問題がある。Since this semiconductor laser does not have the loss guide structure as in the conventional example described with reference to FIG. 10, the absorption loss of light need not be taken into consideration. However, the current confinement is performed by the current blocking layer 22, and since that portion is separated from the active layer 26, there is a problem in the current confinement property.
【0013】[0013]
【発明が解決しようとする課題】一般に、段差をもった
基板を用いてAlGaInP系結晶を成長させる場合、
液相成長(liquid phase epitax
y:LPE)法では結晶の成長が困難であり、従って、
例えば有機金属気相成長(metalorganic
vapor phase epitaxy:MOVP
E)法、或いは、分子線エピタキシャル成長(mole
cular beam epitaxy:MBE)法の
ような気相成長法を適用することに依ってのみ半導体レ
ーザに必要な特性をもった結晶を得ることができる。Generally, when an AlGaInP-based crystal is grown using a substrate having a step,
Liquid phase epitaxy
The y: LPE method makes it difficult to grow crystals, and
For example, metalorganic vapor phase growth (metalorganic)
vapor phase epitaxy: MOVP
E) method or molecular beam epitaxial growth (mole)
A crystal having characteristics required for a semiconductor laser can be obtained only by applying a vapor phase epitaxy method such as a circular beam epitaxy (MBE) method.
【0014】そこで、図11に見られるようなに緩斜面
で構成された段差をもつ基板を用いる半導体レーザが有
利であると考えられたのであるが、図11に示された半
導体レーザには、前記したように、電流の閉じ込め性が
良くない旨の問題があり、特に、基板21のメサ頂面及
び電流ブロック層22の表面からなる面とp側スパイク
防止層24との間にp型GaAsバッファ層23を介在
させた場合には、そのp型GaAsバッファ層23中で
電流が拡がり易く、電流の閉じ込め性は極めて悪くな
り、所要の性能を得ることはできない。尚、このp型G
aAsバッファ層23は結晶欠陥を低減させる為には不
可欠な存在である。Therefore, it was considered that a semiconductor laser using a substrate having a step formed of a gentle slope as shown in FIG. 11 is advantageous, but the semiconductor laser shown in FIG. As described above, there is a problem that the current confinement property is not good, and in particular, p-type GaAs is provided between the p-side spike prevention layer 24 and the surface formed of the mesa top surface of the substrate 21 and the surface of the current block layer 22. When the buffer layer 23 is interposed, the current easily spreads in the p-type GaAs buffer layer 23, the current confinement property becomes extremely poor, and desired performance cannot be obtained. In addition, this p-type G
The aAs buffer layer 23 is indispensable for reducing crystal defects.
【0015】本発明は、緩斜面で構成された段差をもつ
基板を利用して光吸収に起因する損失を少なくした上で
電流の閉じ込め性についても改善しようとする。The present invention intends to improve the current confinement property while reducing the loss caused by light absorption by utilizing a substrate having a step formed of a gentle slope.
【0016】[0016]
【課題を解決するための手段】本発明では、 活性層
の上下両側で電流狭窄を行い、電流閉じ込めの相乗効
果、即ち、例えば上方からの電子と下方からの正孔が引
き合う効果を採り入れること、 GaAsなどからな
る抵抗率が低い層を電流ブロック層とクラッド層との間
に挟まないこと、などが基本になっている。According to the present invention, current confinement is performed on both upper and lower sides of an active layer, and a synergistic effect of current confinement, that is, an effect that electrons from above and holes from below attract each other is adopted. The basis is that a layer of GaAs or the like having a low resistivity is not sandwiched between the current block layer and the clad layer.
【0017】前記に関しては、図11に見られる従来
例に見られるn側クラッド層27を図10に見られる従
来例のようにメサにすることで実現できるのであるが、
それには精密な位置合わせ技術を必要とし、従って、製
造歩留りを高めることが出来ない旨の問題が残る。然し
ながら、本発明では、前記をセルフ・アライメント方
式で簡単に実現させている。The above can be realized by forming the n-side cladding layer 27 shown in the conventional example shown in FIG. 11 into a mesa as in the conventional example shown in FIG.
It requires precise alignment technology, and thus there is a problem that the manufacturing yield cannot be increased. However, in the present invention, the above is easily realized by the self-alignment method.
【0018】図1は本発明の原理を解説する為の半導体
レーザ装置を表す要部切断正面図である。図に於いて、
31は基板、31Aはストライプのメサ、32は第一電
流ブロック層、33はp側バッファ層、34はp側スパ
イク防止層、35はp側クラッド層、36はアンドープ
活性層、37はn側クラッド層、38は第二電流ブロッ
ク層、39はn側電極コンタクト層をそれぞれ示してい
る。FIG. 1 is a fragmentary front view showing a semiconductor laser device for explaining the principle of the present invention. In the figure,
31 is a substrate, 31A is a stripe mesa, 32 is a first current blocking layer, 33 is a p-side buffer layer, 34 is a p-side spike prevention layer, 35 is a p-side cladding layer, 36 is an undoped active layer, and 37 is an n-side. A clad layer, 38 is a second current blocking layer, and 39 is an n-side electrode contact layer.
【0019】図示されている各部分に関する主要なデー
タを例示すると次の通りである。 基板31について 材料:p−GaAs 不純物:Zn 第一電流ブロック層32について 材料:n−GaAs 不純物:Se p側バッファ層33について 材料:p−GaAs 不純物:Zn p側スパイク防止層34について 材料:p−(Al0.1 Ga0.9 )0.5 In0.5 P 不純物:Mg p側クラッド層35について 材料:p−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Mg アンドープ活性層36について 材料:Ga0.5 In0.5 P n側クラッド層37について 材料:n−(Al0.7 Ga0.3 )0.5 In0.5 P 不純物:Se 第二電流ブロック層38について 材料:p−Al0.5 In0.5 P 不純物:Mg n側電極コンタクト層39について 材料:n−GaAs 不純物:SeThe following is an example of the main data relating to the parts shown in the figure. Substrate 31 Material: p-GaAs Impurity: Zn First current blocking layer 32 Material: n-GaAs Impurity: Sep p-side buffer layer 33 Material: p-GaAs Impurity: Zn p-side spike prevention layer 34 Material: p -(Al 0.1 Ga 0.9 ) 0.5 In 0.5 P Impurity: Mg About p-side cladding layer 35 Material: p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: About Mg undoped active layer 36 Material: Ga 0.5 In 0.5 P n Side cladding layer 37 Material: n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Impurity: Se Second current blocking layer 38 Material: p-Al 0.5 In 0.5 P Impurity: Mg n Side electrode contact layer 39 Material: n-GaAs Impurity: Se
【0020】図示の半導体レーザ装置は、基板31にス
トライプのメサ31Aが形成されていることから、ダブ
ル・ヘテロ構造をなす活性層36は、そのメサ31Aを
引き継いだ形状に湾曲していて、図11に見られる従来
例と比較すると、n側クラッド層であるn側クラッド層
27(図11参照)上のストライプ以外の部分に局所的
な埋め込み型の第二電流ブロック層38を設けたところ
が相違しているのみである。この構成は極めて簡単であ
り、しかも、セルフ・アライメント方式で形成すること
ができるので、大変有用である。In the illustrated semiconductor laser device, since the stripe mesa 31A is formed on the substrate 31, the active layer 36 having the double hetero structure is curved in a shape inheriting the mesa 31A. 11 is different from the conventional example shown in FIG. 11 in that the locally embedded second current blocking layer 38 is provided in a portion other than the stripe on the n-side cladding layer 27 (see FIG. 11) which is the n-side cladding layer. I am only doing it. This structure is extremely simple and can be formed by the self-alignment method, which is very useful.
【0021】逆電界が加わるpn接合を生成する部分、
即ち、第二電流ブロック層38及びn側クラッド層37
に於けるエネルギ・バンド・ギャップが活性層36に比
較すると大きいので光吸収は起こらず、従って、そこに
電流が流れることはない。同じく、光吸収がないことか
ら、逆電界に対する耐圧が充分に高く、しかも、その部
分は連続して成長されているので、再成長界面は存在せ
ず、従って、再成長に起因する欠陥の発生はなく、欠陥
に依るリーク電流はないので電流ブロック特性は理想的
なものとなる。A portion for generating a pn junction to which a reverse electric field is applied,
That is, the second current blocking layer 38 and the n-side cladding layer 37
Since the energy band gap in the active layer 36 is larger than that in the active layer 36, light absorption does not occur, so that no current flows there. Similarly, since there is no light absorption, the breakdown voltage against a reverse electric field is sufficiently high, and since that portion is continuously grown, there is no regrowth interface, and therefore, the occurrence of defects due to regrowth occurs. Since there is no leakage current due to defects, the current block characteristics are ideal.
【0022】第二電流ブロック層38をエッチングする
には、面方位に依ってエッチング速度を異にするエッチ
ング液を用いることでメサ頂面及びメサ側面に在るもの
のみを除去することができるので好都合であり、また、
第二電流ブロック層38を設けた効果が極めて大きいこ
とから、場合によっては、第一電流ブロック層32を省
略することもできる。In order to etch the second current block layer 38, an etching solution having an etching rate different depending on the plane orientation can be used to remove only the mesa top surface and the mesa side surface. Convenient, and also
Since the effect of providing the second current blocking layer 38 is extremely large, the first current blocking layer 32 may be omitted in some cases.
【0023】前記したところから、本発明に依る半導体
レーザ装置の製造方法に於いては、(1)ストライプの
メサ(例えば側面の面指数が(111)Bのメサ41
A)をもつ半導体基板(例えばp型GaAs基板41)
にダブル・ヘテロ構造(例えばAlGaInP/GaI
nP/AlGaInP)をなすと共に前記ストライプの
メサを引き継いだ形状に湾曲した活性層(例えばノンド
ープGaInP活性層47)を形成する工程と、その
後、電流ブロック層(例えばp型AlInP第二電流ブ
ロック層50)を形成してから全面に異方性エッチング
を加えて前記ストライプのメサを引き継いだ形状に湾曲
した活性層に対向する部分の下地を表出させると共にそ
の他の部分には前記電流ブロック層を残す工程とが含ま
れてなることを特徴とするか、或いは、From the above, in the method of manufacturing a semiconductor laser device according to the present invention, (1) stripe mesas (for example, mesas 41 having a side surface index of (111) B) are used.
Semiconductor substrate having A) (for example, p-type GaAs substrate 41)
Double heterostructure (eg AlGaInP / GaI)
nP / AlGaInP) and forming a curved active layer (eg, undoped GaInP active layer 47) in a shape that inherits the mesa of the stripe, and then forms a current blocking layer (eg, p-type AlInP second current blocking layer 50). ) Is formed and then anisotropic etching is applied to the entire surface to expose a base of a portion facing the active layer curved in a shape inheriting the mesa of the stripe and leave the current blocking layer in the other portion. Or including a process, or
【0024】(2)ストライプのメサをもつ半導体基板
に前記メサの側面を埋め込む電流ブロック層(例えばn
型GaAs第一電流ブロック層43)を形成してからダ
ブル・ヘテロ構造をなすと共に前記ストライプのメサを
引き継いだ形状に湾曲した活性層を形成する工程が含ま
れている。(2) A current blocking layer (for example, n) embedded in the side surface of the mesa in a semiconductor substrate having a stripe mesa.
The step of forming a type GaAs first current blocking layer 43) and then forming a double hetero structure and forming an active layer curved in a shape inheriting the mesa of the stripe is included.
【0025】[0025]
【作用】前記手段を採ることに依り、緩斜面で構成され
た段差をもつ基板を利用した従来の半導体レーザ装置と
同様に光吸収に起因する損失が少ない旨の利点を享受す
ることが可能であり、しかも、前記従来の半導体レーザ
装置に於ける欠点であった電流の閉じ込め性の悪さは解
消されるので、低しきい値電流化、高効率化、高出力化
などの目的を達成することができる。By adopting the above-mentioned means, it is possible to enjoy the advantage that there is little loss due to light absorption as in the conventional semiconductor laser device using a substrate having a step formed by a gentle slope. In addition, since the poor current confinement property, which is a drawback of the conventional semiconductor laser device, is solved, it is possible to achieve the objects of low threshold current, high efficiency, high output, etc. You can
【0026】[0026]
【実施例】図2乃至図8は本発明の第一実施例を解説す
る為の工程要所に於ける半導体レーザ装置を表す要部切
断正面図であり、以下、これ等の図を参照しつつ詳細に
説明する。 図2参照 2−(1) スパッタリング法を適用することに依り、p型GaAs
基板41上に厚さが例えば200〔nm〕であるSiO
2 膜42を形成する。尚、p型GaAs基板41は、そ
の主表面に於ける面指数が(001)であって、Znを
4×1018〔cm-3〕程度にドーピングしたものである。 2−(2) リソグラフィ技術に於けるレジスト・プロセス及びエッ
チャントを(HF+NH4 F)混合エッチング液とする
ウエット・エッチング法を適用することに依り、SiO
2 膜42のパターニングを行ってp型GaAs基板41
の<110>方向に延在する幅が4〔μm〕のストライ
プを形成する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 2 to 8 are front sectional views showing a semiconductor laser device in a process key point for explaining a first embodiment of the present invention. Hereinafter, these figures will be referred to. While explaining in detail. See FIG. 2 2- (1) By applying the sputtering method, p-type GaAs
SiO having a thickness of, for example, 200 nm on the substrate 41
2 The film 42 is formed. The p-type GaAs substrate 41 has a surface index of (001) on its main surface and is doped with Zn to a concentration of about 4 × 10 18 [cm −3 ]. 2- (2) By applying a resist process in the lithography technology and a wet etching method using an etchant as a (HF + NH 4 F) mixed etching solution, SiO
The p-type GaAs substrate 41 is patterned by patterning the 2 film 42.
A stripe having a width of 4 [μm] extending in the <110> direction is formed.
【0027】図3参照 3−(1) エッチャントを(H2 SO4 +H2 O2 +H2 O)混合
エッチング液とするウエット・エッチング法を適用する
ことに依り、前記ストライプのSiO2 膜42をマスク
としてp型GaAs基板41のメサ・エッチングを行
い、高さが例えば1.8〔μm〕のメサ41Aを形成す
る。尚、メサ41Aの側面に於ける面指数は(111)
Bとなる。See FIG. 3. 3- (1) By applying a wet etching method using an etchant of (H 2 SO 4 + H 2 O 2 + H 2 O) mixed etching solution, the SiO 2 film 42 of the stripe is formed. Mesa etching of the p-type GaAs substrate 41 is performed as a mask to form a mesa 41A having a height of, for example, 1.8 [μm]. The surface index on the side surface of the mesa 41A is (111).
It becomes B.
【0028】図4参照 4−(1) SiO2 膜42を残したまま、MOVPE法を適用する
ことに依り、厚さ例えば1〔μm〕のn型GaAs第一
電流ブロック層43を形成する。このn型GaAs第一
電流ブロック層43には、n型不純物としてSeを例え
ば4×1018〔cm-3〕程度にドーピングしてあり、ま
た、メサ41Aに対応する緩斜面では面指数が(41
1)Bとなる。See FIG. 4. 4- (1) With the SiO 2 film 42 left, the MOVPE method is applied to form an n-type GaAs first current block layer 43 having a thickness of, for example, 1 [μm]. The n-type GaAs first current blocking layer 43 is doped with Se as an n-type impurity to, for example, about 4 × 10 18 [cm −3 ], and the surface index of the gentle slope corresponding to the mesa 41A is ( 41
1) It becomes B.
【0029】図5参照 5−(1) エッチャントをフッ化水素酸とする浸漬法を適用するこ
とに依り、エッチング・マスク及び成長マスクとして使
用したストライプのSiO2 膜42を除去する。See FIG. 5 5- (1) The stripe SiO 2 film 42 used as an etching mask and a growth mask is removed by applying a dipping method using hydrofluoric acid as an etchant.
【0030】図6参照 6−(1) MOVPE法を適用することに依って、p型GaAsバ
ッファ層44、p型GaInPスパイク防止層45、p
型AlGaInPクラッド層46、ノンドープGaIn
P活性層47、n型AlGaInPクラッド層48、n
型GaInPエッチング停止層49、p型AlInP第
二電流ブロック層50を成長する。ここで成長させた各
半導体層に於ける主要なデータを例示すると次の通りで
ある。 バッファ層44について 不純物:Zn 不純物濃度:5×1016〔cm-3〕 厚さ:50〔nm〕 スパイク防止層45について 不純物:Zn 不純物濃度:5×1017〔cm-3〕 厚さ:100〔nm〕 クラッド層46について 不純物:Mg 不純物濃度:4×1017〔cm-3〕 厚さ:900〔nm〕 活性層47について 厚さ:80〔nm〕 クラッド層48について 不純物:Se 不純物濃度:5×1017〔cm-3〕 厚さ:900〔nm〕 エッチング停止層49について 不純物:Se 不純物濃度:5×1017〔cm-3〕 厚さ:20〔nm〕 第二電流ブロック層50について 不純物:Mg 不純物濃度:5×1017〔cm-3〕 厚さ:600〔nm〕 この結晶成長を行った際の成長温度は、710〔℃〕、
五族/三族比はGaAsで80、AlGaInPで30
0、GaInPで600である。See FIG. 6 6- (1) By applying the MOVPE method, the p-type GaAs buffer layer 44, the p-type GaInP spike prevention layer 45, p
-Type AlGaInP cladding layer 46, non-doped GaIn
P active layer 47, n-type AlGaInP clad layer 48, n
A type GaInP etching stop layer 49 and a p-type AlInP second current blocking layer 50 are grown. The main data of each semiconductor layer grown here is illustrated as follows. About the buffer layer 44 Impurity: Zn Impurity concentration: 5 × 10 16 [cm −3 ] Thickness: 50 [nm] About spike prevention layer 45 Impurity: Zn Impurity concentration: 5 × 10 17 [cm −3 ] Thickness: 100 [Nm] About the clad layer 46 Impurity: Mg Impurity concentration: 4 × 10 17 [cm −3 ] Thickness: 900 [nm] About the active layer 47 Thickness: 80 [nm] About the clad layer 48 Impurity: Se Impurity concentration: 5 × 10 17 [cm −3 ] Thickness: 900 [nm] About Etching Stop Layer 49 Impurity: Se Impurity Concentration: 5 × 10 17 [cm −3 ] Thickness: 20 [nm] About Second Current Block Layer 50 Impurity: Mg Impurity concentration: 5 × 10 17 [cm −3 ] Thickness: 600 [nm] The growth temperature during this crystal growth is 710 [° C.],
Group 5 / Group 3 ratio is 80 for GaAs and 30 for AlGaInP
0 and 600 for GaInP.
【0031】図7参照 7−(1) エッチャントを塩化水素酸とする浸漬法を適用すること
に依って、p型AlInP第二電流ブロック層50に対
して500〔nm〕程度の異方性エッチングを行って、
ストライプ以外の部分にのみp型AlInP第二電流ブ
ロック層50を残すようにする。この場合、ストライプ
以外の平坦面とメサ頂面とは面方位が同一であることか
ら、エッチング速度は同じなのであるが、メサ頂面では
p型AlInP第二電流ブロック層50に若干の曲がり
が存在すること及びメサ側面からのサイド・エッチング
に起因して、ストライプ以外の平坦面に比較し、メサ頂
面に於けるp型AlInP第二電流ブロック層50は早
く消失するのである。See FIG. 7 7- (1) An anisotropic etching of about 500 [nm] is performed on the p-type AlInP second current blocking layer 50 by applying the dipping method using hydrochloric acid as an etchant. Go to
The p-type AlInP second current block layer 50 is left only in the portion other than the stripe. In this case, since the flat surface other than the stripe and the mesa top surface have the same plane orientation, the etching rates are the same, but the p-type AlInP second current block layer 50 has a slight bend at the mesa top surface. The p-type AlInP second current blocking layer 50 on the top surface of the mesa disappears earlier than the flat surface other than the stripe due to the side etching and the side etching from the side surface of the mesa.
【0032】図8参照 8−(1) MOVPE法を適用することに依り、厚さが例えば5
〔μm〕、また、不純物濃度が例えば1×1018〔c
m-3〕のn型GaAsコンタクト層51を形成する。 8−(2) この後、通常の技法を適用することに依り、絶縁膜、n
側電極、p側電極などを形成して完成させる。See FIG. 8 8- (1) By applying the MOVPE method, the thickness is, for example, 5
[Μm], and the impurity concentration is, for example, 1 × 10 18 [c
m −3 ], n-type GaAs contact layer 51 is formed. 8- (2) After that, the insulating film, n
A side electrode and a p-side electrode are formed and completed.
【0033】このようにして作成した半導体レーザ装置
が図1について説明された半導体レーザ装置と同様に機
能することは云うまでもない。It goes without saying that the semiconductor laser device thus manufactured functions similarly to the semiconductor laser device described with reference to FIG.
【0034】図9は本発明に於ける第二実施例を解説す
る為の工程要所に於ける半導体レーザ装置を表す要部切
断正面図であり、以下、この図を参照しつつ詳細に説明
するが、基本的な製造工程は図2乃至図8について説明
した実施例と変わりない。FIG. 9 is a fragmentary front view showing a semiconductor laser device at a process step for explaining a second embodiment of the present invention, which will be described below in detail with reference to this figure. However, the basic manufacturing process is the same as the embodiment described with reference to FIGS.
【0035】図9参照 9−(1) 第一実施例と同様の手段を採って、n型GaAs基板6
1のメサ・エッチングを行い、<110>方向に延在す
る高さが例えば1.8〔μm〕であると共に頂面に於け
る幅が例えば4〔μm〕であるストライプのメサ61A
を形成する。尚、n型GaAs基板61は、その主表面
に於ける面指数が(001)であって、Siを4×10
18〔cm-3〕程度にドーピングしたものであり、また、メ
サ61Aの側面に於ける面指数は(111)Bとなる。9- (1) The n-type GaAs substrate 6 is manufactured by using the same means as in the first embodiment.
1 mesa etching is performed, and the stripe mesa 61A has a height extending in the <110> direction of, for example, 1.8 μm and a width at the top surface of, for example, 4 μm.
To form. The n-type GaAs substrate 61 has a surface index of (001) on its main surface and has Si of 4 × 10 4.
The doping is about 18 [cm −3 ] and the surface index on the side surface of the mesa 61A is (111) B.
【0036】9−(2) メサ・エッチングに用いたエッチング・マスクなどを除
去してn型GaAs基板61の全表面を露出させてか
ら、MOVPE法を適用することに依って、n型GaA
sバッファ層62、n型(Al0.1 Ga0.9 )0.5 In
0.5 Pスパイク防止層63、n型(Al0.4 Ga0.6 )
0.5 In0.5 Pスパイク防止層64、n型(Al0.7 G
a0.3 )0.5 In0.5 Pクラッド層65、ノンドープG
a0.5 In0.5 P活性層66、p型(Al0.7 G
a0.3 )0.5 In0.5 Pクラッド層67、p型Ga0.5
In0.5 Pエッチング停止兼スパイク防止層68、n型
(Al0.7 Ga0.3 )0.5 In0.5 P電流ブロック層6
9を成長する。9- (2) After removing the etching mask used for the mesa etching to expose the entire surface of the n-type GaAs substrate 61, the n-type GaA is applied by applying the MOVPE method.
s buffer layer 62, n-type (Al 0.1 Ga 0.9 ) 0.5 In
0.5 P spike prevention layer 63, n-type (Al 0.4 Ga 0.6 )
0.5 In 0.5 P spike prevention layer 64, n-type (Al 0.7 G
a 0.3 ) 0.5 In 0.5 P cladding layer 65, non-doped G
a 0.5 In 0.5 P active layer 66, p-type (Al 0.7 G
a 0.3 ) 0.5 In 0.5 P clad layer 67, p-type Ga 0.5
In 0.5 P etching stop and spike prevention layer 68, n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P current blocking layer 6
Growing 9.
【0037】ここで成長させた各半導体層に於ける主要
なデータを例示すると次の通りである。 バッファ層62について 不純物:Se 不純物濃度:5×1017〔cm-3〕 厚さ:2〔μm〕 スパイク防止層63について 不純物:Se 不純物濃度:2×1017〔cm-3〕 厚さ:100〔nm〕 スパイク防止層64について 不純物:Se 不純物濃度:2×1017〔cm-3〕 厚さ:100〔nm〕 クラッド層65について 不純物:Se 不純物濃度:4×1017〔cm-3〕 厚さ:1.5〔μm〕 活性層66について 厚さ:20〔nm〕 クラッド層67について 不純物:Mg 不純物濃度:4×1017〔cm-3〕 厚さ:1.5〔μm〕 エッチング停止兼スパイク防止層68について 不純物:Zn 不純物濃度:1×1018〔cm-3〕 厚さ:10〔nm〕 電流ブロック層69について 不純物:Se 不純物濃度:5×1017〔cm-3〕 厚さ:0.5〔μm〕 この結晶成長を行った際の成長温度は、710〔℃〕、
五族/三族比はGaAsで100、AlGaInPで2
00、GaInPで500である。The main data of each semiconductor layer grown here is illustrated as follows. About buffer layer 62 Impurity: Se Impurity concentration: 5 × 10 17 [cm −3 ] Thickness: 2 [μm] About spike prevention layer 63 Impurity: Se Impurity concentration: 2 × 10 17 [cm −3 ] Thickness: 100 [Nm] About spike prevention layer 64 Impurity: Se Impurity concentration: 2 × 10 17 [cm −3 ] Thickness: 100 [nm] About clad layer 65 Impurity: Se Impurity concentration: 4 × 10 17 [cm −3 ] thickness Thickness: 1.5 [μm] About active layer 66 Thickness: 20 [nm] About cladding layer 67 Impurity: Mg Impurity concentration: 4 × 10 17 [cm −3 ] Thickness: 1.5 [μm] Etching stop About spike prevention layer 68 Impurity: Zn Impurity concentration: 1 × 10 18 [cm −3 ] Thickness: 10 [nm] About current blocking layer 69 Impurity: Se Impurity concentration: 5 × 10 17 [cm −3 ] Thickness: 0.5 [μm] The growth temperature during this crystal growth is 710 [° C.],
Group 5 / Group 3 ratio is 100 for GaAs and 2 for AlGaInP
00 and GaInP are 500.
【0038】9−(3) エッチャントを塩化水素酸とする浸漬法を適用すること
に依り、n型(Al0.7 Ga0.3 )0.5 In0.5 P電流
ブロック層69に対して0.3〔μm〕程度の異方性エ
ッチングを行い、ストライプ以外の部分にのみn型(A
l0.7 Ga0.3 )0.5 In0.5 P電流ブロック層69を
残すようにする。ここで、ストライプ以外の平坦面にの
みn型(Al0.7 Ga0.3 )0.5 In0.5 P電流ブロッ
ク層69が残って、メサ頂面及びメサ側面のn型(Al
0.7Ga0.3 )0.5 In0.5 P電流ブロック層69が早
く除去されてしまう理由は第一実施例と同じである。9- (3) About 0.3 [μm] is applied to the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P current blocking layer 69 by applying the dipping method using hydrochloric acid as the etchant. Anisotropic etching is performed, and n-type (A
l 0.7 Ga 0.3 ) 0.5 In 0.5 P The current blocking layer 69 is left. Here, the n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P current blocking layer 69 remains only on the flat surface other than the stripes, and the n-type (Al
The reason why the 0.7 Ga 0.3 ) 0.5 In 0.5 P current blocking layer 69 is removed early is the same as in the first embodiment.
【0039】9−(4) MOVPE法を適用することに依り、厚さが例えば5
〔μm〕、また、不純物濃度が例えば2×1018〔c
m-3〕のp型GaAsコンタクト層70を形成する。
尚、この場合の不純物としてはZnを用いて良い。9- (4) By applying the MOVPE method, the thickness is, for example, 5
[Μm], and the impurity concentration is, for example, 2 × 10 18 [c
m −3 ], p-type GaAs contact layer 70 is formed.
Incidentally, Zn may be used as the impurity in this case.
【0040】9−(5) この後、通常の技法を適用することに依り、絶縁膜、p
側電極、n側電極などを形成して完成させる。9- (5) After that, the insulating film, p
A side electrode and an n-side electrode are formed and completed.
【0041】このようにして作成した半導体レーザ装置
は、図2乃至図8について説明した第一実施例に依って
作成した半導体レーザ装置と比較すると、n型GaAs
第一電流ブロック層43に相当する下側電流ブロック層
が存在しない構成になっているが、このような上側のみ
の電流閉じ込め構造でも、例えば図11について説明し
た従来の構造に比較すると電流閉じ込め性は充分に向上
している。The semiconductor laser device manufactured in this way is n-type GaAs in comparison with the semiconductor laser device manufactured according to the first embodiment described with reference to FIGS.
Although the lower current block layer corresponding to the first current block layer 43 does not exist, even with such a current confinement structure only on the upper side, compared with the conventional structure described with reference to FIG. Is improved enough.
【0042】即ち、図11に見られる従来の半導体レー
ザと比較するとGaAs或いはAlInPからなるn型
電流ブロック層とp−AlGaInPクラッド層との間
にエネルギ・バンド・ギャップが狭く且つ抵抗率が小さ
いGaAsバッファ層などが存在しないことから、ヘテ
ロ界面に拡がる電流を充分に少なくすることができるの
である。That is, as compared with the conventional semiconductor laser shown in FIG. 11, GaAs having a narrow energy band gap and a small resistivity between the n-type current block layer made of GaAs or AlInP and the p-AlGaInP cladding layer. Since there is no buffer layer or the like, the current spreading to the hetero interface can be sufficiently reduced.
【0043】[0043]
【発明の効果】本発明に依る半導体レーザ装置の製造方
法に於いては、ストライプのメサをもつ半導体基板にダ
ブル・ヘテロ構造であると共にストライプのメサを引き
継いだ形状に湾曲した活性層を形成し、その後、電流ブ
ロック層を形成してから異方性エッチングを施して前記
湾曲した活性層に対向する部分の下地を表出させ且つ他
の部分には前記電流ブロック層を残すようにする。In the method of manufacturing a semiconductor laser device according to the present invention, a semiconductor substrate having a stripe mesa is formed with an active layer having a double hetero structure and curved in a shape inheriting the stripe mesa. Then, after forming the current blocking layer, anisotropic etching is performed to expose the base of the portion facing the curved active layer and leave the current blocking layer in the other portion.
【0044】前記構成を採ることに依り、緩斜面で構成
された段差をもつ基板を利用した従来の半導体レーザ装
置と同様に光吸収に起因する損失が少ない旨の利点を享
受することが可能であり、しかも、前記従来の半導体レ
ーザ装置に於ける欠点であった電流の閉じ込め性の悪さ
は解消されるので、低しきい値電流化、高効率化、高出
力化などの目的を達成することができる。By adopting the above structure, it is possible to enjoy the advantage that the loss due to light absorption is small as in the case of the conventional semiconductor laser device using the substrate having the step formed by the gentle slope. In addition, since the poor current confinement property, which is a drawback of the conventional semiconductor laser device, is solved, it is possible to achieve the objects of low threshold current, high efficiency, high output, etc. You can
【図1】本発明の原理を解説する為の半導体レーザ装置
を表す要部切断正面図である。FIG. 1 is a fragmentary front view showing a semiconductor laser device for explaining the principle of the present invention.
【図2】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 2 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining a first embodiment of the present invention.
【図3】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 3 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining a first embodiment of the present invention.
【図4】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 4 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining the first embodiment of the present invention.
【図5】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 5 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining the first embodiment of the present invention.
【図6】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 6 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining the first embodiment of the present invention.
【図7】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 7 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining the first embodiment of the present invention.
【図8】本発明の第一実施例を解説する為の工程要所に
於ける半導体レーザ装置を表す要部切断正面図である。FIG. 8 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining the first embodiment of the present invention.
【図9】本発明に於ける第二実施例を解説する為の工程
要所に於ける半導体レーザ装置を表す要部切断正面図で
ある。FIG. 9 is a fragmentary front view showing a semiconductor laser device in a process essential part for explaining a second embodiment of the present invention.
【図10】実用化されている横方向モード制御型GaA
s/AlGaInP系半導体レーザを表す要部切断正面
図である。FIG. 10 is a lateral mode control type GaA that has been put into practical use.
It is a principal part cutting front view showing a s / AlGaInP type | system | group semiconductor laser.
【図11】緩斜面で構成された段差をもつ基板を用いた
横方向モード制御型GaAs/AlGaInP系半導体
レーザを表す要部切断正面図である。FIG. 11 is a fragmentary front view showing a lateral mode control type GaAs / AlGaInP based semiconductor laser using a substrate having a step formed by a gentle slope.
31 基板 31A ストライプのメサ 32 第一電流ブロック層 33 p側バッファ層 34 p側スパイク防止層 35 p側クラッド層 36 アンドープ活性層 37 n側クラッド層 38 第二電流ブロック層 39 n側電極コンタクト層 31 substrate 31A stripe mesa 32 first current blocking layer 33 p-side buffer layer 34 p-side spike prevention layer 35 p-side cladding layer 36 undoped active layer 37 n-side cladding layer 38 second current blocking layer 39 n-side electrode contact layer
Claims (2)
ル・ヘテロ構造をなすと共に前記ストライプのメサを引
き継いだ形状に湾曲した活性層を形成する工程と、 その後、電流ブロック層を形成してから全面に異方性エ
ッチングを加えて前記ストライプのメサを引き継いだ形
状に湾曲した活性層に対向する部分の下地を表出させる
と共にその他の部分には前記電流ブロック層を残す工程
とが含まれてなることを特徴とする半導体レーザ装置の
製造方法。1. A step of forming a double hetero structure on a semiconductor substrate having a stripe mesa and forming an active layer curved in a shape inheriting the stripe mesa, and thereafter forming a current block layer and then forming an entire surface. A step of exposing the underlayer of a portion facing the active layer curved in a shape inheriting the mesa of the stripe by leaving anisotropic etching on the underlayer and leaving the current blocking layer in the other portion. A method of manufacturing a semiconductor laser device, comprising:
メサの側面を埋め込む電流ブロック層を形成してからダ
ブル・ヘテロ構造をなすと共に前記ストライプのメサを
引き継いだ形状に湾曲した活性層を形成する工程が含ま
れてなることを特徴とする半導体レーザ装置の製造方
法。2. A semiconductor substrate having a stripe mesa is formed with a current blocking layer for embedding the side surface of the mesa, and then a double hetero structure is formed and an active layer curved in a shape inheriting the stripe mesa is formed. A method for manufacturing a semiconductor laser device, comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33027992A JPH06177483A (en) | 1992-12-10 | 1992-12-10 | Manufacture of semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33027992A JPH06177483A (en) | 1992-12-10 | 1992-12-10 | Manufacture of semiconductor laser device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06177483A true JPH06177483A (en) | 1994-06-24 |
Family
ID=18230877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33027992A Withdrawn JPH06177483A (en) | 1992-12-10 | 1992-12-10 | Manufacture of semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06177483A (en) |
-
1992
- 1992-12-10 JP JP33027992A patent/JPH06177483A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2960926B2 (en) | Manufacturing method of laser diode | |
JP2001057459A (en) | Semiconductor laser | |
JP3108183B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPH02116187A (en) | Semiconductor laser | |
JP3472739B2 (en) | Manufacturing method of semiconductor laser | |
JPH06177483A (en) | Manufacture of semiconductor laser device | |
JP3071021B2 (en) | Method of manufacturing semiconductor laser device | |
JP2944312B2 (en) | Method for manufacturing semiconductor laser device | |
JPH0677588A (en) | Semiconductor laser and manufacture thereof | |
JP2502835B2 (en) | Semiconductor laser and manufacturing method thereof | |
JPH11284276A (en) | Semiconductor laser device and its manufacture | |
JPH0682886B2 (en) | Method of manufacturing semiconductor laser device | |
JP2946781B2 (en) | Semiconductor laser | |
JP3078553B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JP3258990B2 (en) | Semiconductor laser device and crystal growth method | |
JPH057050A (en) | Semiconductor laser device and manufacture thereof | |
JP2814124B2 (en) | Embedded semiconductor light emitting device | |
JPH07131110A (en) | Manufacture of semiconductor laser device | |
JP3189900B2 (en) | Semiconductor laser device | |
JP2743540B2 (en) | Semiconductor laser and method of manufacturing the same | |
JP2500588B2 (en) | Semiconductor laser and manufacturing method thereof | |
JPH0697603A (en) | Semiconductor laser and its manufacture | |
JP2001094197A (en) | Self-oscillating type semiconductor laser | |
JPH05145171A (en) | Semiconductor laser | |
JPH04130692A (en) | Semiconductor laser and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |