JPH06169568A - Power supply device for controlling plurality of outputs and switching regulator - Google Patents

Power supply device for controlling plurality of outputs and switching regulator

Info

Publication number
JPH06169568A
JPH06169568A JP5182644A JP18264493A JPH06169568A JP H06169568 A JPH06169568 A JP H06169568A JP 5182644 A JP5182644 A JP 5182644A JP 18264493 A JP18264493 A JP 18264493A JP H06169568 A JPH06169568 A JP H06169568A
Authority
JP
Japan
Prior art keywords
output
switching
winding
secondary winding
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5182644A
Other languages
Japanese (ja)
Inventor
Tadashi Ishikawa
正 石川
Atsushi Asayama
厚 朝山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5182644A priority Critical patent/JPH06169568A/en
Publication of JPH06169568A publication Critical patent/JPH06169568A/en
Pending legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To provide a composite output controller simple in constitution and efficient and a switching regulator by which maximum output voltage not dependent on power voltage can be gotten. CONSTITUTION:FET.Tr1 on the primary side of a transformer is PWM- controlled by the output of a PWM control circuit 1. A synchronizing signal is taken out of a circuit 1 by a synchronous detection circuit 3, and the data of a D flip flop is modified, according to this synchronizing signal, and for the transistor Tr2 connected to the rectified output end of a secondary winding N3, the changeover of conductivity and nonconductivity is performed. This way, a composite output power supply device simple in constitution and efficient can be gotten.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複写機,プリンタ等の
電源に好適な複数出力の制御電源装置およびスイッチン
グレギュレータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-output control power supply device and a switching regulator suitable for a power supply of a copying machine, a printer or the like.

【0002】[0002]

【従来の技術】前述のような複数出力(以下複出力とい
う)の制御電源装置においては、特定の1出力を安定化
するべくこの出力をフィードバックしてPWM制御回路
で1次側のスイッチング素子の導通期間を決定し、他の
出力は2次側巻線出力になんらかの制御回路を構成し制
御するか、または無制御で出力している。たとえば、他
の出力が小電力出力の場合は3端子レギュレータ等のシ
リーズ制御により簡便に出力を安定化できるが、大電力
出力の場合はシリーズ制御すると損失が大きく通常チョ
ッパ制御にて所望の電圧値を得ている。他の出力の制御
装置としてマグアンプも考えられる。
2. Description of the Related Art In a multi-output (hereinafter referred to as multi-output) control power supply device as described above, this output is fed back to stabilize a specific one output, and a PWM control circuit is used to control the switching element on the primary side. The conduction period is determined, and the other outputs are output to the secondary winding output by configuring or controlling some control circuit or uncontrolled. For example, if the other output is a small power output, the output can be stabilized easily by series control of a 3-terminal regulator, etc. However, if it is a large power output, the series control causes a large loss and the desired voltage value is usually obtained by the chopper control. Is getting A mag-amplifier is also conceivable as another output control device.

【0003】また、従来の電圧共振型のスイッチングレ
ギュータは、複写機の帯電器やCRTの水平偏向電圧な
どの高圧を発生する装置として広く用いられている。こ
の種装置の多くはコンバータトランスの一次側巻線に対
する電力の印加をトランジスタ,FET等によるスイッ
チング手段により断続して、2次側に巻線比に応じた電
圧を発生するように構成されている。
Further, the conventional voltage resonance type switching regulator is widely used as a device for generating a high voltage such as a charger of a copying machine or a horizontal deflection voltage of a CRT. Most of these types of devices are configured to intermittently apply power to the primary winding of the converter transformer by switching means such as transistors and FETs to generate a voltage according to the winding ratio on the secondary side. .

【0004】[0004]

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

(a)ところが、複出力制御電源装置において、チョッ
パ制御する場合、一旦DC化してその後段にチョッパ式
DC/DCコンバータを構成する場合は部品点数が増大
しかつ効率も低下する。また2次巻線を直接チョップす
る場合もスイッチングによるロスが大きい。
(A) However, in the multiple output control power supply device, when the DC is once converted and the chopper type DC / DC converter is formed in the subsequent stage when the chopper control is performed, the number of parts increases and the efficiency also decreases. Also, when the secondary winding is directly chopped, the switching loss is large.

【0005】(b)マグアンプでは、可飽和リアクトル
を飽和領域まで磁化させるためコア材の鉄損が大きい。
しかも、一般に磁性体の飽和磁束密度は負の温度特性を
もっており高温無負荷のときに(コアの温度上昇のコー
ナーケース)鉄損増加→温度上昇→飽和磁束密度減少→
電圧制御できなくなる、といったケースを避けようとす
るとたいへん大きなコアが必要となる。さらに小型化の
ためにスイッチング周波数を上げると可飽和リアクトル
の制御不能磁束や巻線のインダクタンスの影響によるデ
ッドアングル(パルスの最初の一定時間を阻止してしま
うために出力電圧が下がってしまう現象)の効果が相対
的に低周波時よりも大きくなる。これを避けるために
は、可飽和リアクトルの巻数を減らさねばならないが、
そうすると同一飽和磁束を得るためにはやや大きめのコ
アが必要となり高周波化メリットが薄れてしまう。一般
の磁性体の精度(例えば飽和磁束密度)はせいぜい±2
0%であり最悪条件を考えると大きめのコアを使わなけ
ればならない。
(B) In the mag-amplifier, since the saturable reactor is magnetized to the saturation region, the core loss of the core material is large.
Moreover, in general, the saturation magnetic flux density of a magnetic material has a negative temperature characteristic, and when there is no load at high temperature (in the corner case of core temperature increase), iron loss increases → temperature increases → saturation magnetic flux density decreases →
To avoid the case where the voltage cannot be controlled, a very large core is required. Furthermore, if the switching frequency is increased to reduce the size, the dead angle due to the uncontrollable magnetic flux of the saturable reactor and the inductance of the winding (the phenomenon that the output voltage drops because it blocks the first fixed time of the pulse) The effect of is relatively greater than at low frequencies. To avoid this, the number of turns of the saturable reactor must be reduced,
In that case, a slightly larger core is required to obtain the same saturation magnetic flux, and the merit of increasing the frequency decreases. The accuracy of general magnetic materials (eg saturation magnetic flux density) is ± 2 at most
It is 0%, and a large core must be used considering the worst condition.

【0006】(c)また、前述の電圧共振型スイッチン
グレギュレータでは、PWM制御回路において、同期検
出回路からの同期信号にもとづいて三角波を形成し、こ
れと誤差増幅器の出力をコンパレータで比較してPWM
信号を形成している。
(C) Further, in the above-mentioned voltage resonance type switching regulator, the PWM control circuit forms a triangular wave based on the synchronization signal from the synchronization detection circuit, and compares it with the output of the error amplifier by the comparator to perform PWM.
Forming a signal.

【0007】したがって、PWM信号の最大のデューテ
ィは、電源電圧に関係なく一定であるため、電源電圧が
大きくなると、2次巻線側の出力電圧の最大値が大きく
なり、電源電圧が小さくなると出力電圧の最大値が小さ
くなる。そこで出力電圧を確保するため、電源電圧が最
小のときにあわせてPWM信号の最大のデューティは決
めているので、電源電圧が最大のときには、出力電圧の
最大値が大きくなり過ぎ、出力が出過ぎて、電源,負
荷,当該装置のスイッチング素子等が破損するおそれが
ある。一般にスイッチングレギュレータは広い電圧範囲
の電源に対処できるように設計されるので特にこの点が
問題となる。
Therefore, the maximum duty of the PWM signal is constant irrespective of the power supply voltage. Therefore, when the power supply voltage increases, the maximum value of the output voltage on the secondary winding side increases, and when the power supply voltage decreases, the maximum output voltage increases. The maximum voltage becomes smaller. Therefore, in order to secure the output voltage, the maximum duty of the PWM signal is determined in accordance with the minimum power supply voltage. Therefore, when the power supply voltage is maximum, the maximum value of the output voltage becomes too large and the output is too high. , The power supply, the load, the switching element of the device, etc. may be damaged. This is particularly problematic because switching regulators are generally designed to handle power supplies in a wide voltage range.

【0008】本発明は、前記(a),(b)のような事
情のもとでなされたもので、構成が簡単で効率のよい複
出力制御電源装置およびスイッチングレギュレータを提
供することを一つの目的とするものである。
The present invention has been made under the circumstances as described in (a) and (b) above, and it is an object of the present invention to provide a multiple output control power supply device and a switching regulator which are simple in structure and have high efficiency. It is intended.

【0009】本発明は、前記(c)のような問題を解決
するためなされたもので、電源電圧依存性のない最大出
力電圧が得られるスイッチングレギュレータおよび複出
力制御電源装置を提供することをいま一つの目的とする
ものである。
The present invention has been made to solve the above-mentioned problem (c), and it is an object of the present invention to provide a switching regulator and a multiple output control power supply device which can obtain a maximum output voltage independent of the power supply voltage. It is one purpose.

【0010】[0010]

【課題を解決するための手段】複出力制御電源装置を次
の(1)〜(8),(13)〜(15)のとおりに構成
し、スイッチングレギュレータを次の(9)〜(12)
のとおりに構成する。
A multi-output control power supply device is constructed as in the following (1) to (8) and (13) to (15), and a switching regulator is installed in the following (9) to (12).
Configure as follows.

【0011】(1)1次巻線と第1の2次巻線と第2の
2次巻線を有するトランスと、前記1次巻線のスイッチ
ングを行う第1のスイッチング素子と、この第1のスイ
ッチング素子のスイッチング動作を前記第1の2次巻線
の出力に応じて制御するフィードバック制御手段と、前
記第2の2次巻線の出力をスイッチングする第2のスイ
ッチング素子と、この第2のスイッチング素子の駆動を
前記第1のスイッチング素子の駆動に同期させる同期手
段とを備えた複出力制御電源装置。
(1) A transformer having a primary winding, a first secondary winding and a second secondary winding, a first switching element for switching the primary winding, and the first switching element. Feedback control means for controlling the switching operation of the switching element in accordance with the output of the first secondary winding, a second switching element for switching the output of the second secondary winding, and the second And a synchronizing means for synchronizing the driving of the switching element with the driving of the first switching element.

【0012】(2)同期手段は、第2のスイッチング素
子を第1のスイッチング素子のオフ期間中に遷移させる
ものである前記(1)記載の複出力制御電源装置。
(2) The multiple output control power supply device according to (1), wherein the synchronizing means causes the second switching element to transition during the OFF period of the first switching element.

【0013】(3)1次巻線と、第1の2次巻線と第2
の2次巻線を有するトランスと、前記1次巻線のスイッ
チングを行う第1のスイッチング素子と、この第1のス
イッチング素子のスイッチング動作を前記第1の2次巻
線の出力に応じて制御するフィードバック制御手段と、
前記第2の2次巻線の出力の低圧側に設けられ、出力を
スイッチングする第2のスイッチング素子と、この第2
のスイッチング素子を前記第1のスイッチング素子より
低い周波数でスイッチングする駆動手段とを備えた複出
力制御電源装置。
(3) Primary winding, first secondary winding and second
Having a secondary winding, a first switching element for switching the primary winding, and a switching operation of the first switching element controlled according to the output of the first secondary winding. Feedback control means for
A second switching element that is provided on the low voltage side of the output of the second secondary winding and switches the output;
And a drive means for switching the switching element at a frequency lower than that of the first switching element.

【0014】(4)駆動手段は、前記第2のスイッチン
グ素子を第1のスイッチング素子のオフ期間中に遷移す
るものである前記(3)記載の複出力制御電源装置。
(4) The multiple output control power supply device according to (3), wherein the driving means makes a transition of the second switching element during an off period of the first switching element.

【0015】(5)1次巻線と第1の2次巻線と第2の
2次巻線を有するコンバータトランスと、前記1次巻線
とその電源間を断続する第1のスイッチング手段と、前
記第1の2次巻線の出力を整流・平滑し第1の出力端に
供給する整流・平滑手段と、前記第1の出力端の電圧に
応じて前記第1のスイッチング手段をPWM制御するP
WM制御手段と、前記第2の2次巻線の出力を整流する
整流手段と、この整流手段の出力を断続して第2の出力
端に供給する第2のスイッチング手段と、前記PWM制
御手段の出力からそのパルスに同期した信号を取り出す
同期検出手段と、前記第2の出力端の電圧を基準値と比
較する比較手段と、この比較手段の出力を前記同期検出
手段の出力に応じて更新して保持し、前記第2のスイッ
チング手段に制御信号として供給する保持手段とを備え
た複出力制御電源装置。
(5) A converter transformer having a primary winding, a first secondary winding, and a second secondary winding, and a first switching means for connecting and disconnecting the primary winding and its power source. A PWM control of the rectifying / smoothing means for rectifying / smoothing the output of the first secondary winding and supplying the rectified / smoothed output to the first output terminal, and the first switching means in accordance with the voltage of the first output terminal. P
WM control means, rectification means for rectifying the output of the second secondary winding, second switching means for intermittently supplying the output of the rectification means to a second output end, and the PWM control means Synchronization detection means for extracting a signal synchronized with the pulse from the output of the comparator, comparison means for comparing the voltage at the second output end with a reference value, and the output of the comparison means is updated according to the output of the synchronization detection means. And a holding means for holding the same and supplying it as a control signal to the second switching means.

【0016】(6)保持手段から第2のスイッチング手
段へ供給される制御信号を所要の時間遅延させる遅延手
段を備えた前記(5)記載の複出力制御電源装置。
(6) The multiple output control power supply device according to (5), further comprising delay means for delaying a control signal supplied from the holding means to the second switching means by a required time.

【0017】(7)PWM制御手段,同期検出手段,保
持手段の回路を、CPU,ROM,RAM等のディジタ
ル回路とD−Aコンバータ等のアナログ回路と共に同一
チップ上に形成した前記(5)記載の複出力制御電源装
置。
(7) The circuit of the PWM control means, the synchronization detecting means, and the holding means is formed on the same chip together with a digital circuit such as CPU, ROM, RAM and an analog circuit such as a DA converter. Multiple output control power supply.

【0018】(8)1次巻線と第1の2次巻線と第2の
2次巻線を有するコンバータトランスと、前記1次巻線
とその電源間を断続する第1のスイッチング手段と、前
記第1の2次巻線の出力を整流・平滑し第1の出力端に
供給する整流・平滑手段と、前記第1の出力端の電圧に
応じて前記第1のスイッチング手段をPWM制御するP
WM制御手段と、前記第2の2次巻線の出力を整流し第
2の出力端に供給する整流手段と、前記第2の2次巻線
の出力の低圧側を断続する第2のスイッチング手段と、
前記PWM制御手段の出力からそのパルスに同期した信
号を取り出す同期検出手段と、前記第2の出力端の電圧
を基準値と比較する比較手段と、この比較手段の出力を
前記同期検出手段の出力に応じて更新して保持し、前記
第2のスイッチング手段に制御信号として供給する保持
手段とを備えた複出力制御電源装置。
(8) A converter transformer having a primary winding, a first secondary winding, and a second secondary winding, and a first switching means for connecting and disconnecting the primary winding and its power source. A PWM control of the rectifying / smoothing means for rectifying / smoothing the output of the first secondary winding and supplying the rectified / smoothed output to the first output terminal, and the first switching means in accordance with the voltage of the first output terminal. P
WM control means, rectifying means for rectifying the output of the second secondary winding and supplying it to the second output end, and second switching for connecting and disconnecting the low-voltage side of the output of the second secondary winding. Means and
A synchronization detecting means for extracting a signal synchronized with the pulse from the output of the PWM control means, a comparing means for comparing the voltage at the second output end with a reference value, and an output of the comparing means for outputting the synchronization detecting means. A multi-output control power supply device comprising: holding means for updating and holding according to, and supplying as a control signal to the second switching means.

【0019】(9)コンバータトランスの1次側をスイ
ッチングしその2次側のオン−オン巻線から出力を供給
するスイッチングレギュレータであって、前記オン−オ
ン巻線に直列に接続したスイッチ手段と、前記コンバー
タトランスの電源電圧を検出する電源電圧検出手段と、
この電源電圧検出手段の出力に応じて最大のデューティ
が変化する制御信号を出力し、前記スイッチ手段をオン
オフ制御する制御手段とを備えたスイッチングレギュレ
ータ。
(9) Converter A switching regulator for switching the primary side of the transformer and supplying an output from the on-on winding of the secondary side thereof, comprising switching means connected in series to the on-on winding. A power supply voltage detecting means for detecting a power supply voltage of the converter transformer,
A switching regulator comprising: a control unit that outputs a control signal whose maximum duty changes in accordance with the output of the power supply voltage detection unit and controls ON / OFF of the switch unit.

【0020】(10)制御手段は、誤差増幅器の出力と
コンバータトランスの1次側のスイッチングに同期した
三角波とを比較するコンパレータを備え、前記誤差増幅
器の出力レベルを電源電圧検出手段の出力で変化させる
ものである前記(9)記載のスイッチングレギュレー
タ。
(10) The control means comprises a comparator for comparing the output of the error amplifier with a triangular wave synchronized with the switching of the primary side of the converter transformer, and the output level of the error amplifier is changed by the output of the power supply voltage detecting means. The switching regulator according to (9) above.

【0021】(11)制御手段は、誤差増幅器の出力と
コンバータトランスの1次側のスイッチングに同期した
三角波を比較するコンパレータを備え、前記三角波のレ
ベルを電源電圧検出手段の出力で変化させるものである
前記(9)記載のスイッチングレギュレータ。
(11) The control means is provided with a comparator for comparing the output of the error amplifier and the triangular wave synchronized with the switching of the primary side of the converter transformer, and the level of the triangular wave is changed by the output of the power supply voltage detecting means. The switching regulator according to (9) above.

【0022】(12)当該スイッチングレギュレータの
制御に必要な、CPU,ROM,RAM等のデジタル回
路やD−Aコンバータ等のアナログ回路をワンチップI
C化した前記(9)記載のスイッチングレギュレータ。
(12) The one-chip I is provided with a digital circuit such as a CPU, a ROM, a RAM, or an analog circuit such as a DA converter necessary for controlling the switching regulator.
The switching regulator according to (9) above, which has been converted to C.

【0023】(13)1次巻線と第1の2次巻線と第2
の2次巻線を有するトランスと、前記1次巻線のスイッ
チングを行う第1のスイッチング素子と、この第1のス
イッチング素子のスイッチング動作を前記第1の2次巻
線の出力に応じて制御するフィードバック制御手段と、
前記第2の2次巻線の出力をスイッチングする第2のス
イッチング素子と、前記1次巻線への入力電圧を検出す
る電源電圧検出手段と、この電源電圧検出手段の出力に
応じて前記第2のスイッチング素子の最大のデューティ
を制御する制御手段とを備えた複出力制御電源装置。
(13) Primary winding, first secondary winding and second
Having a secondary winding, a first switching element for switching the primary winding, and a switching operation of the first switching element controlled according to the output of the first secondary winding. Feedback control means for
A second switching element for switching the output of the second secondary winding, a power supply voltage detecting means for detecting an input voltage to the primary winding, and the first switching element according to the output of the power supply voltage detecting means. And a control means for controlling the maximum duty of the second switching element.

【0024】(14)1次巻線と第1の2次巻線と第2
の2次巻線を有するコンバータトランスと、前記1次巻
線とその電源間を断続する第1のスイッチング手段と、
前記第1の2次巻線の出力を整流・平滑し第1の出力端
に供給する整流・平滑手段と、前記第1の出力端の電圧
に応じて前記第1のスイッチング手段をPWM制御する
PWM制御手段と、前記第2の2次巻線の一端に接続し
た整流手段と、この整流手段の出力を第2の出力端に供
給するタップ付きまたは2巻線のチョークコイルと、こ
のチョークコイルのタップまたは2巻線の一端と前記第
2の2次巻線の他端の間を断続する第2のスイッチング
手段と、前記第2の出力端の電圧を基準値と比較し、そ
の比較出力を前記第2のスイッチング手段に制御信号と
して供給する比較手段と、前記2巻線の他端と前記第2
の2次巻線の他端間に接続したフライホイールダイオー
ドとを備えた複出力制御電源装置。
(14) Primary winding, first secondary winding and second
A converter transformer having a secondary winding, and first switching means for connecting and disconnecting the primary winding and its power source,
Rectifying / smoothing means for rectifying / smoothing the output of the first secondary winding and supplying it to the first output terminal, and PWM controlling the first switching means according to the voltage of the first output terminal. PWM control means, rectification means connected to one end of the second secondary winding, tapped or two-winding choke coil for supplying the output of this rectification means to a second output end, and this choke coil Second switching means for connecting and disconnecting between one end of the tap or two windings and the other end of the second secondary winding, and the voltage at the second output terminal is compared with a reference value, and the comparison output Comparing means for supplying a control signal to the second switching means, the other end of the two windings, and the second
And a flywheel diode connected between the other ends of the secondary windings of FIG.

【0025】(15)1次巻線と第1の2次巻線と第2
の2次巻線を有するコンバータトランスと、前記1次巻
線とその電源間を断続する第1のスイッチング手段と、
前記第1の2次巻線の出力を整流・平滑し第1の出力端
に供給する整流・平滑手段と、前記第1の出力端の電圧
に応じて前記第1のスイッチング手段をPWM制御する
PWM制御手段と、前記第2の2次巻線の一端に接続し
た整流手段と、この整流手段の出力を第2の出力端に供
給する2巻線のチョークコイルと、この2巻線のチョー
クコイルと前記整流手段の共通接続点と前記第2の2次
巻線の他端間を断続する第2のスイッチング手段と、前
記2巻線の整流手段接続側とは反対端と前記第2の2次
巻線の他端間に接続したフライホイールダイオードと、
前記第2の出力端の電圧を基準値と比較しその比較出力
を前記第2のスイッチング手段に制御信号として供給す
る比較手段とを備えた複出力制御電源装置。
(15) Primary winding, first secondary winding and second
A converter transformer having a secondary winding, and first switching means for connecting and disconnecting the primary winding and its power source,
Rectifying / smoothing means for rectifying / smoothing the output of the first secondary winding and supplying it to the first output terminal, and PWM controlling the first switching means according to the voltage of the first output terminal. PWM control means, rectifying means connected to one end of the second secondary winding, two-winding choke coil for supplying the output of the rectifying means to the second output end, and two-winding choke Second switching means for connecting and disconnecting a common connection point between the coil and the rectifying means and the other end of the second secondary winding; and an end opposite to the rectifying means connecting side of the second winding and the second winding. A flywheel diode connected between the other ends of the secondary windings,
A multiple output control power supply device comprising: a comparison unit that compares the voltage at the second output terminal with a reference value and supplies the comparison output to the second switching unit as a control signal.

【0026】[0026]

【作用】前記(1)〜(8)の構成によれば、第2のス
イッチング手段は零電圧期間にオン,オフする。前記
(9)〜(13)の構成によれば、出力の最大値が電源
電圧により左右されなくなる。前記(14),(15)
の構成によれば、第2のスイッチング手段の制御回路の
損失が小さく、制御回路用の電源が不要となる。
According to the configurations (1) to (8), the second switching means is turned on and off during the zero voltage period. According to the configurations (9) to (13), the maximum output value is not influenced by the power supply voltage. (14), (15)
According to this configuration, the loss of the control circuit of the second switching means is small, and the power supply for the control circuit is unnecessary.

【0027】[0027]

【実施例】以下本発明を実施例により詳しく説明する。EXAMPLES The present invention will be described in detail below with reference to examples.

【0028】(A)請求項1〜請求項8記載の発明につ
いての実施例。
(A) Embodiments of the invention described in claims 1 to 8.

【0029】(実施例1)図1は実施例1である“複出
力制御電源装置”の回路図である。図において、ACラ
イン入力を整流・平滑した+出力端はトランスT1の1
次側のN1巻線の一端に接続される。またN1巻線の他
端はスイッチングトランジスタ(本実施例ではFET)
Tr1のドレインに接続され、FET・Tr1のソース
は整流・平滑の−出力端に接続される。またFET・T
r1のドレインとソース間には共振コンデンサC1が並
列に接続される。これは、N1巻線のインダクタンスと
共振して、効率的にトランスT1の2次側に電力を伝達
するためのものである。FET・Tr1を駆動するパル
ス信号は、PWM制御回路1により生成され、ドライブ
回路2を介してFET・Tr1のゲートを駆動する。な
お、本実施例ではPWM制御回路1はトランスT1の2
次側に置かれるためドライブ回路2はトランス,フォト
カプラ等の絶縁手段を含む。トランスT1の2次側のN
2巻線は整流ダイオードD3,コンデンサC3により整
流・平滑されてV2として出力されると同時に、PWM
制御回路1に入力されパルス幅を決定する。またN2巻
線の整流ダイオードD3はFET・Tr1がオンのとき
は非導通、オフのときに導通するように結線されてい
る。すなわち、これらはN2巻線出力を所定値にするよ
うFET・Tr1を駆動するフライバックコンバータを
構成している。
(Embodiment 1) FIG. 1 is a circuit diagram of a "multiple output control power supply device" which is Embodiment 1. In FIG. In the figure, the + output end that rectified and smoothed the AC line input is 1 of the transformer T1.
It is connected to one end of the N1 winding on the next side. The other end of the N1 winding is a switching transistor (FET in this embodiment).
It is connected to the drain of Tr1 and the source of FET • Tr1 is connected to the rectifying / smoothing-output terminal. FET ・ T
A resonant capacitor C1 is connected in parallel between the drain and source of r1. This is to resonate with the inductance of the N1 winding and efficiently transmit the power to the secondary side of the transformer T1. The pulse signal for driving the FET • Tr1 is generated by the PWM control circuit 1 and drives the gate of the FET • Tr1 via the drive circuit 2. In this embodiment, the PWM control circuit 1 is the transformer T1 2
The drive circuit 2 includes an insulating means such as a transformer and a photocoupler to be placed on the next side. N on the secondary side of the transformer T1
The two windings are rectified and smoothed by the rectifier diode D3 and the capacitor C3 and output as V2, and at the same time the PWM
The pulse width is input to the control circuit 1 to determine the pulse width. Further, the rectifying diode D3 of the N2 winding is connected so as to be non-conductive when the FET Tr1 is on and conductive when the FET Tr1 is off. That is, they constitute a flyback converter that drives the FET Tr1 so that the N2 winding output has a predetermined value.

【0030】一方、トランスT1の2次側のN3巻線に
も、N1とN3の巻線比及び入力ACライン電圧さらに
PWMの時比率(デューティ)に応じた電圧が発生して
いる。また、N3巻線はFET・Tr1がオンのとき整
流ダイオードD1が導通するように結線されている。N
3巻線出力を整流ダイオードD1により整流しスイッチ
ングトランジスタTr2のエミッタに供給する。N3巻
線の他端はグランドである。トランジスタTr2のコレ
クタはフライホイールダイオードD2のカソードとチョ
ークコイルL1の一端に接続され、チョークコイルL1
の他端はコンデンサC2の一端に接続されると同時に外
部にV1として出力される。またこの出力V1は抵抗R
3とR4により分圧されコンパレータQ1の−端子に入
力される。コンパレータQ1の+端子は既知の電圧Vc
cの抵抗R5とR6による分圧値が入力される。コンパ
レータQ1の出力は、Dフリップフロップ(以下D−F
/Fと記す)・Q2に入力される。D−F/F・Q2の
出力はトランジスタTr3を介してトランジスタTr2
をオン/オフする。またPWM制御回路1のPWMパル
ス信号は同期検出回路3を介しD−F/F・Q2のクロ
ックに入力される。ダイオードD2のアノード,コンデ
ンサC2の他端,トランジスタTr3のエミッタ等はグ
ランドレベルである。
On the other hand, a voltage according to the winding ratio of N1 and N3, the input AC line voltage, and the PWM duty ratio is also generated in the N3 winding on the secondary side of the transformer T1. The N3 winding is connected so that the rectifier diode D1 is conducted when the FET Tr1 is on. N
The 3-winding output is rectified by the rectifying diode D1 and supplied to the emitter of the switching transistor Tr2. The other end of the N3 winding is ground. The collector of the transistor Tr2 is connected to the cathode of the flywheel diode D2 and one end of the choke coil L1.
The other end of is connected to one end of the capacitor C2 and, at the same time, is output as V1 to the outside. The output V1 is a resistor R
The voltage is divided by 3 and R4 and input to the minus terminal of the comparator Q1. The + terminal of the comparator Q1 has a known voltage Vc
The divided voltage value by the resistors R5 and R6 of c is input. The output of the comparator Q1 is a D flip-flop (hereinafter referred to as D-F).
/ F) ・ It is input to Q2. The output of D-F / F-Q2 is transmitted through transistor Tr3 to transistor Tr2.
Turn on / off. Further, the PWM pulse signal of the PWM control circuit 1 is input to the clock of DF / F · Q2 via the synchronization detection circuit 3. The anode of the diode D2, the other end of the capacitor C2, the emitter of the transistor Tr3, etc. are at the ground level.

【0031】なお、本実施例では2次側の各制御回路へ
は別の補助電源(図示せず)より電源を供給している。
In the present embodiment, power is supplied to each control circuit on the secondary side from another auxiliary power supply (not shown).

【0032】次に本実施例の動作を説明する。図2は本
実施例のタイミングチャートである。図において、
(A)〜(F)は図1における(A)〜(F)点の波形
を示す。すなわち、(A)は、PWM制御回路1の出力
であり、N2巻線側出力V2が所定値より低い場合はF
ET・Tr1のオン期間(本図においては“L”の期
間)を長くし、所定値より高い場合はFET・Tr1の
オン期間を短くするように動作する。FET・Tr1が
オンの期間、N2巻線の非グランド端には−電圧が発生
しており整流ダイオードD3は非導通でありN2巻線を
介してのエネルギの放出は無く、1次インダクタンスに
電磁エネルギを蓄積する。そしてFET・Tr1をオフ
すると、N1巻線にはフライバックパルスが発生すると
同時にN2巻線の電圧波形も反転し、整流ダイオードD
3が導通することで1次インダクタンスに蓄積されたエ
ネルギを2次側に放出する。なお、フライバックパルス
は1次インダクタンスと共振コンデンサC1及び巻線容
量で決まるパルス幅をもち、電圧波形がゼロレベルのと
きにFET・Tr1をオンするゼロ電圧スイッチングに
よりスイッチングロスをなくすため、FET・Tr1の
オフ期間は前記フライバックパルス幅一定になるように
PWM制御回路1は動作する。すなわち、オフ期間一定
でオン期間のパルス幅を可変するデューティ制御動作を
行っている。
Next, the operation of this embodiment will be described. FIG. 2 is a timing chart of this embodiment. In the figure,
(A) to (F) show waveforms at points (A) to (F) in FIG. That is, (A) is the output of the PWM control circuit 1, and is F when the N2 winding side output V2 is lower than a predetermined value.
The ON period of ET · Tr1 (the period of “L” in this figure) is lengthened, and when it is higher than a predetermined value, the ON period of FET · Tr1 is shortened. While the FET Tr1 is on, a voltage is generated at the non-ground end of the N2 winding, the rectifying diode D3 is non-conducting, no energy is released through the N2 winding, and the primary inductance is electromagnetic. Store energy. When the FET Tr1 is turned off, a flyback pulse is generated in the N1 winding, and at the same time, the voltage waveform of the N2 winding is inverted and the rectifying diode D
The energy stored in the primary inductance is released to the secondary side when 3 becomes conductive. The flyback pulse has a pulse width determined by the primary inductance, the resonance capacitor C1, and the winding capacitance, and eliminates switching loss by zero voltage switching that turns on the FET Tr1 when the voltage waveform is at zero level. The PWM control circuit 1 operates so that the flyback pulse width is constant during the OFF period of Tr1. That is, the duty control operation is performed in which the off period is constant and the pulse width of the on period is variable.

【0033】図2の(B)はFET・Tr1のドレイン
電圧波形を示す。さらに(C)はN3巻線の波形を示
す。ここでトランジスタTr2がオンしているときに整
流ダイオードD1が導通するとチョークコイルL1を介
して負荷にエネルギを供給すると同時にコンデンサC2
を充電し、チョークコイルL1を励磁する。次に整流ダ
イオードD1が非導通になると、フライホイールダイオ
ードD2が導通しチョークコイルL1に蓄積された励磁
エネルギ及びコンデンサC2の充電エネルギが負荷に供
給される。以上の動作をFET・Tr1のオン/オフに
応じて繰返す通常のフォワードコンバート動作を行う。
FIG. 2B shows the drain voltage waveform of the FET Tr1. Further, (C) shows the waveform of the N3 winding. If the rectifier diode D1 is turned on while the transistor Tr2 is on, energy is supplied to the load via the choke coil L1 and at the same time the capacitor C2 is supplied.
Is charged and the choke coil L1 is excited. Next, when the rectifier diode D1 becomes non-conductive, the flywheel diode D2 becomes conductive, and the excitation energy accumulated in the choke coil L1 and the charging energy of the capacitor C2 are supplied to the load. The above operation is repeated according to ON / OFF of the FET Tr1 to perform a normal forward conversion operation.

【0034】また、トランジスタTr2がオフしている
とN3巻線に発生する電圧波形にかかわらずトランスT
1からのエネルギ供給がないためチョークコイルL1及
びコンデンサC2に蓄積されたエネルギを負荷に供給し
続ける。N3巻線側の出力電圧V1は抵抗R3とR4に
より分圧されてコンパレータQ1の−入力端子に接続さ
れる。またコンパレータQ1は、既知の電圧Vccを抵
抗R5とR6で分圧し+入力端子に供給した基準電圧と
前記V1の分圧電圧とを比較する。コンパレータQ1の
出力端はD−F/F・Q2のD入力端に接続され、D−
F/F・Q2のQ出力端はトランジスタTr3のベース
に接続され、さらにトランジスタTr3のコレクタがト
ランジスタTr2のベースに接続されており、D−F/
F・Q2の出力でトランジスタTr2をオン/オフす
る。D−F/F・Q2のクロックにはPWM制御回路1
の出力を同期検出回路3を介して入力される。
When the transistor Tr2 is off, the transformer T is irrespective of the voltage waveform generated in the N3 winding.
Since there is no energy supply from 1, the energy accumulated in the choke coil L1 and the capacitor C2 is continuously supplied to the load. The output voltage V1 on the N3 winding side is divided by the resistors R3 and R4 and connected to the minus input terminal of the comparator Q1. Further, the comparator Q1 divides the known voltage Vcc by the resistors R5 and R6 and compares the reference voltage supplied to the + input terminal with the divided voltage of V1. The output terminal of the comparator Q1 is connected to the D input terminal of the D-F / F · Q2, and the D-
The Q output terminal of the F / F · Q2 is connected to the base of the transistor Tr3, and the collector of the transistor Tr3 is connected to the base of the transistor Tr2.
The transistor Tr2 is turned on / off by the output of F · Q2. The PWM control circuit 1 is used for the D-F / F-Q2 clock.
Is output via the synchronization detection circuit 3.

【0035】たとえば、図2の(A)の立上がりを検出
してクロックとした場合を説明する。前述のようにPW
M制御回路1の出力が“L”の期間FET・Tr1はオ
ンしており、N3巻線には+電圧が発生している。そこ
でV1の検出結果が所定値より低いとコンパレータQ1
は“H”を出力する。このコンパレート結果は(A)の
立上がりによりD−F/F・Q2にラッチされる(図2
中〔I〕に相当)。このラッチ結果によりFET・Tr
2をオン状態にするが、この時すでにFET・Tr1は
オフしており、N3巻線は−電圧を発生しているため整
流ダイオードD1は非導通状態で、トランジスタTr2
を介しての電流は流れない。すなわちトランジスタTr
2の遷移は基本的にはトランジスタTr2のエミッタに
電圧が印加されていないときに行われる。そして、次に
再びFET・Tr1がオンしN3巻線が+電圧を発生す
るとFET・Tr2を介して電流が流れ、負荷に電流を
供給すると同時にチョークコイルL1を励磁しコンデン
サC2を充電する。さらにFET・Tr1がオフする
と、N3巻線の電圧波形が反転し、整流ダイオードD1
が非導通になり、その結果トランジスタTr2を介して
の電流供給が無くなり、フライホイールダイオードD2
が導通することでチョークコイルL1に蓄積された励磁
エネルギ及びコンデンサC2の充電エネルギが負荷に供
給される。N3巻線側の出力電圧V1の検出結果が所定
値より低い期間前述のようなフォワードコンバート動作
を繰返す。
For example, a case where the rising edge shown in FIG. 2A is detected and used as a clock will be described. As mentioned above, PW
While the output of the M control circuit 1 is "L", the FET Tr1 is on and the + voltage is generated in the winding N3. Therefore, if the detection result of V1 is lower than a predetermined value, the comparator Q1
Outputs "H". This comparison result is latched in DF / F · Q2 by the rise of (A) (see FIG. 2).
Medium [I] equivalent). By this latch result, FET ・ Tr
2 is turned on, but at this time, the FET Tr1 has already been turned off, and the rectifier diode D1 is in the non-conducting state because the winding N3 is generating a negative voltage, and the transistor Tr2 is turned on.
No current flows through. That is, the transistor Tr
The transition of 2 is basically performed when no voltage is applied to the emitter of the transistor Tr2. Then, when the FET Tr1 is turned on again and the N3 winding generates a + voltage, a current flows through the FET Tr2 to supply the current to the load and at the same time excite the choke coil L1 to charge the capacitor C2. Further, when the FET Tr1 is turned off, the voltage waveform of the N3 winding is inverted and the rectifying diode D1
Becomes non-conductive, and as a result, the current supply through the transistor Tr2 is lost, and the flywheel diode D2
Is conducted, the excitation energy accumulated in the choke coil L1 and the charging energy of the capacitor C2 are supplied to the load. The forward conversion operation as described above is repeated while the detection result of the output voltage V1 on the N3 winding side is lower than the predetermined value.

【0036】さて出力電圧V1の検出結果が所定値に達
するとコンパレータQ1の出力は反転するが、この結果
PWM制御回路1出力の立上がりまで遅延されて、D−
F/F・Q2にラッチされる(図2中〔II〕に相当)。
このラッチ結果によりトランジスタTr2をオフする
が、この時すでにFET・Tr1はオフしており、N3
巻線は−電圧を発生している状態でトランジスタTr2
をオフする。すなわち、トランジスタTr2が遷移する
ときはエミッタに電圧がかかっていないときであるため
スイッチングロスが生じない。この結果極めて効率の高
いレギュレータを構成できる。トランジスタTr2がオ
フ状態になると前述のフォワード動作と同様に、フライ
ホイールダイオードD2が導通することでチョークコイ
ルL1に蓄積された励磁エネルギ及びコンデンサC2の
充電エネルギが負荷に供給される。そしてチョークコイ
ルL1の励磁エネルギが総て放出されると(F)点の電
圧は出力電圧V1と同電位になりフライホイールダイオ
ードD2はオフし(図2中〔III 〕に相当)、コンデン
サC2の充電エネルギのみ負荷に放出され、次第に出力
電圧は低下してゆき、コンパレータQ1の設定値を下回
るとコンパレータQ1の出力は反転し再びトランジスタ
Tr2をオンするように動作し、以上説明した動作を繰
返す。
When the detection result of the output voltage V1 reaches a predetermined value, the output of the comparator Q1 is inverted. As a result, the output of the PWM control circuit 1 is delayed until the output rises, and D-
It is latched by F / F · Q2 (corresponding to [II] in FIG. 2).
The transistor Tr2 is turned off according to the latch result, but at this time, the FET Tr1 is already turned off, and N3
The winding is a transistor Tr2 while generating a voltage.
Turn off. That is, when the transistor Tr2 makes a transition, no switching loss occurs because no voltage is applied to the emitter. As a result, a highly efficient regulator can be constructed. When the transistor Tr2 is turned off, the flywheel diode D2 is turned on and the excitation energy accumulated in the choke coil L1 and the charging energy of the capacitor C2 are supplied to the load as in the forward operation described above. When all the excitation energy of the choke coil L1 is released, the voltage at the point (F) becomes the same potential as the output voltage V1, the flywheel diode D2 is turned off (corresponding to [III] in FIG. 2), and the capacitor C2 is turned on. Only the charging energy is released to the load, and the output voltage gradually decreases. When it falls below the set value of the comparator Q1, the output of the comparator Q1 is inverted and the transistor Tr2 is turned on again, and the above-described operation is repeated.

【0037】図10に従来の手法を示す。コンパレート
結果で即座にトランジスタTr2をスイッチングしてい
るため、タイミングチャートに示すように、スイッチン
グトランジスタTr2において、そのオン,オフ時Z,
Z′にスイッチングロスを生じている。特に大電流のス
イッチングトランジスタの場合スイッチング時間の遅い
素子が多く、損失が多大になる。これに対し、本実施例
によれば、前述のように簡単な構成で効率が向上する。
FIG. 10 shows a conventional method. Since the transistor Tr2 is immediately switched by the comparison result, as shown in the timing chart, in the switching transistor Tr2, the on / off Z,
Switching loss occurs in Z '. In particular, in the case of a large current switching transistor, many elements have a slow switching time, resulting in a large loss. On the other hand, according to the present embodiment, the efficiency is improved with the simple configuration as described above.

【0038】なお、本実施例においてはスイッチングト
ランジスタTr2をバイポーラトランジスタで説明した
が、スイッチング動作を行える任意の素子であれば良
く、例えばFETで構成することも可能である。
Although the switching transistor Tr2 is described as a bipolar transistor in the present embodiment, it may be any element capable of performing a switching operation, and may be constituted by an FET, for example.

【0039】(実施例2)図3に実施例2の要部の回路
を示す。実施例1がPWM制御回路1の出力から同期検
出してD−F/F・Q2のクロックとしていたのに対
し、本実施例では図示のように同期検出回路3の後段に
遅延回路4を設け、この回路を介してD−F/F・Q2
にクロックを供給している。
(Embodiment 2) FIG. 3 shows a circuit of a main portion of Embodiment 2. In the first embodiment, synchronous detection is performed from the output of the PWM control circuit 1 and the clock of D-F / F.Q2 is used, whereas in the present embodiment, the delay circuit 4 is provided after the synchronous detection circuit 3 as illustrated. , Through this circuit DF / F ・ Q2
Is supplying the clock.

【0040】PWM制御回路1の出力は実施例1に示し
たようにドライバ2を介して1次側のトランジスタを駆
動しさらにトランスを駆動しその結果2次側の巻線に出
力波形が発生するため、PWM制御回路1の出力と2次
側巻線N2の出力波形の間にはかなりの遅延が存在して
いることがある。さらにスイッチングトランジスタTr
2のスイッチング時間によっては、実施例1のようにP
WM制御回路1の出力を直接D−F/F・Q2のクロッ
クとすると、N3巻線に+電圧が発生している期間にス
イッチングトランジスタTr2をスイッチングしてしま
う可能性がある。このため遅延回路4で適当な遅延をP
WM制御回路1の出力に与えD−F/F・Q2のクロッ
クとすることで、このような場合でもスイッチングロス
を生じない構成ができる。
The output of the PWM control circuit 1 drives the transistor on the primary side through the driver 2 and further drives the transformer as shown in the first embodiment, and as a result, an output waveform is generated in the winding on the secondary side. Therefore, there may be a considerable delay between the output waveform of the PWM control circuit 1 and the output waveform of the secondary winding N2. Furthermore, the switching transistor Tr
Depending on the switching time of 2, P as in the first embodiment
If the output of the WM control circuit 1 is directly used as the clock of DF / F · Q2, the switching transistor Tr2 may be switched during the period when the + voltage is generated in the N3 winding. Therefore, the delay circuit 4 sets an appropriate delay P
By providing the output of the WM control circuit 1 with the clock of DF / F · Q2, it is possible to realize a configuration in which no switching loss occurs even in such a case.

【0041】(実施例3)図4に実施例3の要部の回路
図を示す。本実施例においては、抵抗Rxで出力電流を
検知しその電圧降下がトランジスタTr4のVbeを越
えるとトランジスタTr4がオンしD−F/F・Q2の
クリア端子を強制的に“L”にしこの結果トランジスタ
Tr2をオフしN3巻線から負荷へのエネルギ供給を停
止する。これにより過電流保護が実現できる。また抵抗
R7とコンデンサC3による時定数で休止期間を設定す
る。
(Embodiment 3) FIG. 4 shows a circuit diagram of essential parts of Embodiment 3. In this embodiment, the output current is detected by the resistor Rx, and when the voltage drop exceeds the Vbe of the transistor Tr4, the transistor Tr4 is turned on and the clear terminal of DF / F.Q2 is forced to "L". The transistor Tr2 is turned off and the energy supply from the N3 winding to the load is stopped. As a result, overcurrent protection can be realized. Further, the idle period is set by the time constant of the resistor R7 and the capacitor C3.

【0042】(実施例4)図5は実施例4の要部のブロ
ック図である。図示のように、CPU6,ROM7,R
AM8,タイマ等のディジタル回路とA/Dコンバータ
等のアナログ回路と共に前述の制御回路1,3,4,Q
1,Q2等をワンチップに集積する。こうすることで、
例えば複写機,プリンタ等のシーケンス制御を行いつ
つ、その状態に適応した電源制御を行える。例えば、遅
延回路4をプログラマブルカウンタで構成しておけば、
負荷状態でPWM制御回路1がパルスをだしてからトラ
ンジスタTr2のエミッタに電圧波形が発生する遅延が
変化する場合にも、CPU6は負荷状態を把握している
ため最適値を前記プログラマブルカウンタに設定するこ
とで、トランジスタTr2の損失を最小にできる。また
コンパレータQ1の比較(基準)電圧を定常時と静止時
で切換えることで低消費電力が可能になる。さらには過
電流保護をセット/リセットレジスタ9を介してCPU
6に取込み、CPU6からリセットする構成により、休
止期間をCPU6により任意に設定できる。このように
同一チップ上に集積することで、汎用性が高くよりイン
テリジェントな電源制御が可能になる。
(Fourth Embodiment) FIG. 5 is a block diagram of the essential parts of the fourth embodiment. As shown, CPU6, ROM7, R
Along with the digital circuit such as AM8 and timer and the analog circuit such as A / D converter, the above-mentioned control circuits 1, 3, 4, Q
1, Q2 etc. are integrated in one chip. By doing this,
For example, while performing sequence control of a copying machine, a printer, etc., power supply control adapted to the state can be performed. For example, if the delay circuit 4 is composed of a programmable counter,
Even when the delay in which the voltage waveform is generated in the emitter of the transistor Tr2 changes after the PWM control circuit 1 outputs a pulse in the load state, the CPU 6 keeps track of the load state and sets the optimum value in the programmable counter. Therefore, the loss of the transistor Tr2 can be minimized. Further, low power consumption is possible by switching the comparison (reference) voltage of the comparator Q1 between the steady state and the stationary state. Furthermore, the overcurrent protection is controlled by the CPU via the set / reset register 9.
With the configuration in which the CPU 6 takes in and resets from the CPU 6, the CPU 6 can arbitrarily set the rest period. By integrating them on the same chip in this way, more versatile and more intelligent power control becomes possible.

【0043】(実施例5)実施例1〜実施例4は、ゼロ
電圧でスイッチングトランジスタTr2をオン,オフし
てスイッチングロスを少なくしようとするものである。
しかしながら、スイッチングトランジスタTr2のベー
ス電流を、チョップするN3巻線出力から得ているた
め、ゼロ電圧オンは原理的にはできない。以下に説明す
る実施例5〜実施例7はこの問題を解決するものであ
る。
(Embodiment 5) Embodiments 1 to 4 are intended to reduce the switching loss by turning on and off the switching transistor Tr2 at zero voltage.
However, since the base current of the switching transistor Tr2 is obtained from the output of the chopping N3 winding, the zero voltage cannot be turned on in principle. Examples 5 to 7 described below solve this problem.

【0044】図6は実施例5である“複出力制御電源装
置”の回路図である。
FIG. 6 is a circuit diagram of a "multiple output control power supply device" which is a fifth embodiment.

【0045】ACライン入力を整流・平滑した+出力は
トランスT1の1次側のN1巻線の一端に供給される。
またN1巻線の他端はスイッチングトランジスタQ11
のコレクタに接続され、トランジスタQ11のエミッタ
は整流・平滑の−出力に接続される。またトランジスタ
Q11のコレクタとエミッタ間には共振コンデンサC1
が挿入される。これは、N1巻線のインダクタンスと共
振して、効率的にトランスT1の2次側に電力を伝達す
るためのものである。トランジスタQ11を駆動するパ
ルス信号はPWM制御回路1により生成され、ドライブ
回路2を介してトランジスタQ11のベースを駆動す
る。なお、本実施例ではPWM制御回路1は2次側に置
かれるためドライブ回路2は絶縁手段を含む。トランス
T1の2次側のN2巻線はダイオードD3,コンデンサ
C3により整流・平滑されてV2として出力されると同
時にPWM制御回路1に入力されパルス幅を決定する。
またN2巻線の整流ダイオードD3はトランジスタQ1
1がオンのときは非導通、オフのときは導通するように
結線されており、すなわちN2出力を所定値にするよう
トランジスタQ11を駆動するフライバックコンバータ
を構成している。
The + output obtained by rectifying and smoothing the AC line input is supplied to one end of the primary side N1 winding of the transformer T1.
The other end of the N1 winding has a switching transistor Q11.
Of the transistor Q11, and the emitter of the transistor Q11 is connected to the rectified / smoothed-output. A resonance capacitor C1 is provided between the collector and the emitter of the transistor Q11.
Is inserted. This is to resonate with the inductance of the N1 winding and efficiently transmit the power to the secondary side of the transformer T1. The pulse signal for driving the transistor Q11 is generated by the PWM control circuit 1 and drives the base of the transistor Q11 via the drive circuit 2. In this embodiment, since the PWM control circuit 1 is placed on the secondary side, the drive circuit 2 includes an insulating means. The N2 winding on the secondary side of the transformer T1 is rectified and smoothed by the diode D3 and the capacitor C3, output as V2, and at the same time input to the PWM control circuit 1 to determine the pulse width.
In addition, the rectifier diode D3 of the N2 winding is the transistor Q1.
The flyback converter is connected so that when 1 is on, it is non-conductive, and when it is off, it is conductive, that is, it drives the transistor Q11 so that the N2 output has a predetermined value.

【0046】一方、トランスT1の2次側のN3巻線に
もN1とN3の巻線比及び入力ACライン電圧さらにP
WMの時比率に応じた電圧が発生している。また、N3
巻線はトランジスタQ11がオンのとき整流ダイオード
D1が導通するように結線されている。N3巻線電圧を
整流ダイオードD1にて整流する。ダイオードD1のカ
ソードはフライホイールダイオードD2のカソードとチ
ョークコイルL1の一端に接続され、チョークコイルL
1の他端はコンデンサC2の一端に接続されると同時に
外部にV1として出力される。またこの出力は抵抗R3
とR4により分圧されコンパレータQ1の+端子に入力
される。コンパレータQ1の−端子は既知の電圧Vre
fが入力される。コンパレータQ1の出力はD−F/F
・Q2に入力される。D−F/F・Q2の出力はトラン
ジスタQ14,Q13を介して後述するトランジスタQ
12をオン/オフする。またPWM制御回路1のPWM
パルス信号は同期検出回路3を介しD−F/F・Q2の
クロックに入力される。
On the other hand, the N3 winding on the secondary side of the transformer T1 also has a winding ratio of N1 and N3, an input AC line voltage, and P.
A voltage corresponding to the duty ratio of WM is generated. Also, N3
The winding is connected so that the rectifier diode D1 is conductive when the transistor Q11 is on. The N3 winding voltage is rectified by the rectifying diode D1. The cathode of the diode D1 is connected to the cathode of the flywheel diode D2 and one end of the choke coil L1.
The other end of 1 is connected to one end of the capacitor C2 and, at the same time, is output to the outside as V1. This output is a resistor R3
And R4, and the voltage is input to the + terminal of the comparator Q1. The negative terminal of the comparator Q1 has a known voltage Vre.
f is input. The output of the comparator Q1 is DF / F
・ It is input to Q2. The output of the D-F / F-Q2 is transmitted through the transistors Q14 and Q13 to the transistor Q described later.
Turn 12 on / off. In addition, the PWM of the PWM control circuit 1
The pulse signal is input to the clock of D-F / F · Q2 via the synchronization detection circuit 3.

【0047】また、N3巻線の他端は、トランジスタQ
12のコレクタに接続され、トランジスタQ12のエミ
ッタ,ダイオードD2のアノード,コンデンサC2の他
端等はグランドレベルである。さらに、トランジスタQ
13のエミッタ等は負電源−Vssに接続される。な
お、2次側制御回路1,2,3,Q1,Q2等へは別の
補助電源(図示せず)より電源を供給している。
The other end of the N3 winding has a transistor Q
12 is connected to the collector of the transistor Q12, the emitter of the transistor Q12, the anode of the diode D2, the other end of the capacitor C2, etc. are at the ground level. In addition, the transistor Q
The emitter and the like of 13 are connected to the negative power source -Vss. The secondary side control circuits 1, 2, 3, Q1, Q2, etc. are supplied with power from another auxiliary power supply (not shown).

【0048】次に本実施例の動作を説明する。図7は本
実施例のタイミングチャートを表す。図7において、
(a)はPWM制御回路1の出力であり、N2巻線側出
力V2が所定値より低い場合はトランジスタQ11のオ
ン期間(本図においては“L”の期間)を長くし、所定
値より高い場合はトランジスタQ11のオン期間を短く
するように動作する。トランジスタQ11がオン期間、
N2巻線には−電圧が発生しており整流ダイオードD3
は非導通でありN2巻線を介してのエネルギの放出は無
く、1次インダクタンスに電磁エネルギを蓄積する。そ
してトランジスタQ11がオフすると、N1巻線にはフ
ライバックパルスが発生すると同時にN2巻線の電圧波
形も反転し、整流ダイオードD3が導通することで1次
インダクタンスに蓄積されたエネルギを2次側に放出す
る。なお、フライバックパルスは1次インダクタンスと
共振コンデンサC1及び巻線容量で決まるパルス幅をも
ち、電圧波形がゼロレベルのときにトランジスタQ11
をオンするゼロ電圧スイッチングによりスイッチングロ
スをなくすため、トランジスタQ11のオフ期間は前記
フライバックパルス幅一定になるようにPWM制御回路
1は動作する。すなわち、オフ期間一定でオン期間のパ
ルス幅を可変する制御動作を行っている。
Next, the operation of this embodiment will be described. FIG. 7 shows a timing chart of this embodiment. In FIG.
(A) is the output of the PWM control circuit 1. When the output V2 on the N2 winding side is lower than a predetermined value, the ON period of the transistor Q11 (the "L" period in this figure) is lengthened and is higher than the predetermined value. In this case, the transistor Q11 operates so as to shorten the ON period. Transistor Q11 is on,
A voltage is generated in the N2 winding, and the rectifier diode D3
Is non-conductive, no energy is released through the N2 winding, and electromagnetic energy is stored in the primary inductance. Then, when the transistor Q11 is turned off, a flyback pulse is generated in the N1 winding, the voltage waveform of the N2 winding is inverted at the same time, and the energy stored in the primary inductance is transferred to the secondary side by conducting the rectifying diode D3. discharge. The flyback pulse has a pulse width determined by the primary inductance, the resonance capacitor C1, and the winding capacitance, and when the voltage waveform is zero level, the transistor Q11
In order to eliminate the switching loss by the zero voltage switching for turning on, the PWM control circuit 1 operates so that the flyback pulse width is constant during the off period of the transistor Q11. That is, the control operation is performed in which the pulse width of the on period is variable while the off period is constant.

【0049】図7の(b)はトランジスタQ11のコレ
クタ波形を示す。さらに(c)はN3巻線の波形を示
す。ここでトランジスタQ12がオンしているときに整
流ダイオードD1が導通するとチョークコイルL1を介
して負荷にエネルギを供給すると同時にコンデンサC2
を充電し、チョークコイルL1を励磁する。次に整流ダ
イオードD1が非導通になると、フライホイールダイオ
ードD2が導通しチョークコイルL1に蓄積された励磁
エネルギ及びコンデンサC2の充電エネルギが負荷に供
給される。以上の動作をトランジスタQ11のオン/オ
フに応じて繰返す通常のフォワードコンバート動作を行
う。またトランジスタQ12がオフしているとN3巻線
に発生する電圧波形にかかわらずトランスT1からのエ
ネルギ供給がないためチョークコイルL1及びコンデン
サC2に蓄積されたエネルギを負荷に供給し続ける。出
力電圧V1は抵抗R3とR4により分圧されてコンパレ
ータQ1の+入力に供給される。またコンパレータQ1
は−入力に供給された基準電圧Vrefと前記電圧とを
比較する。コンパレータQ1の出力はD−F/F・Q2
のD入力に供給され、D−F/F・Q2の出力はトラン
ジスタQ14のベースに供給され、トランジスタQ14
のエミッタは、正電源に接続され、トランジスタQ14
のコレクタはトランジスタQ13のベースに接続され、
さらにトランジスタQ13のコレクタがトランジスタQ
12のベースに接続されており、D−F/F・Q2の出
力でトランジスタQ12をオン/オフする。D−F/F
・Q2のクロックにはPWM制御回路1の出力を同期検
出回路3を介して入力される。
FIG. 7B shows the collector waveform of the transistor Q11. Further, (c) shows the waveform of the N3 winding. If the rectifier diode D1 conducts while the transistor Q12 is turned on, energy is supplied to the load via the choke coil L1 and at the same time the capacitor C2 is supplied.
Is charged and the choke coil L1 is excited. Next, when the rectifier diode D1 becomes non-conductive, the flywheel diode D2 becomes conductive, and the excitation energy accumulated in the choke coil L1 and the charging energy of the capacitor C2 are supplied to the load. The above-described operation is repeated in accordance with ON / OFF of the transistor Q11 to perform a normal forward conversion operation. When the transistor Q12 is off, energy is not supplied from the transformer T1 regardless of the voltage waveform generated in the winding N3, so that the energy accumulated in the choke coil L1 and the capacitor C2 is continuously supplied to the load. The output voltage V1 is divided by the resistors R3 and R4 and supplied to the + input of the comparator Q1. Also, the comparator Q1
Compares the reference voltage Vref supplied to the-input with said voltage. The output of the comparator Q1 is DF / F · Q2
Is supplied to the D input of the transistor Q14, and the output of the D-F / F · Q2 is supplied to the base of the transistor Q14.
The emitter of is connected to the positive power supply, and transistor Q14
The collector of is connected to the base of transistor Q13,
Further, the collector of the transistor Q13 is the transistor Q
It is connected to the base of 12 and turns on / off the transistor Q12 by the output of DF / F · Q2. DF / F
The output of the PWM control circuit 1 is input to the clock of Q2 via the synchronization detection circuit 3.

【0050】例えば、図7の(a)の立上がりを検出し
てクロックとした場合を説明する。前述のようにPWM
制御回路1の出力が“L”期間トランジスタQ11はオ
ンしており、N3巻線には+電圧が発生している。そこ
で出力電圧V1の検出結果が所定値より低いとコンパレ
ータQ1は“L”を出力する。このコンパレート結果は
(a)の立上がりによりD−F/F・Q2にラッチされ
る(図中〔I〕に相当)。このラッチ結果によりスイッ
チングトランジスタQ12をオン状態にするが、この時
すでにトランジスタQ11はオフしており、N3巻線は
−電圧を発生しているため整流ダイオードD1は非導通
状態で、トランジスタQ12を介しての電流は流れな
い。すなわちトランジスタQ12の遷移は基本的にはト
ランジスタQ12のエミッタ,コレクタ間に電圧が印加
されていないときに行われる。そして、次に再びトラン
ジスタQ11がオンしN3巻線が+電圧を発生すると
(g)に示すようにトランジスタQ12を介して電流が
流れ、負荷に電流を供給すると同時にチョークコイルL
1を励磁しコンデンサC2を充電する。さらにトランジ
スタQ11がオフすると、N3巻線の電圧波形が反転
し、整流ダイオードD1が非導通になり、その結果トラ
ンジスタQ12を介しての電流供給が無くなり、フライ
ホイールダイオードD2が導通することでチョークコイ
ルL1に蓄積された励磁エネルギ及びコンデンサC2の
充電エネルギが負荷に供給される。N3巻線側の出力電
圧V1の検出結果が所定値より低い期間前述のようなフ
ォワードコンバート動作を繰返す。
For example, a case where the rising edge of FIG. 7A is detected and used as a clock will be described. As mentioned above, PWM
The transistor Q11 is on while the output of the control circuit 1 is "L", and the + voltage is generated in the N3 winding. Therefore, when the detection result of the output voltage V1 is lower than the predetermined value, the comparator Q1 outputs "L". This comparison result is latched in DF / FQ2 at the rising edge of (a) (corresponding to [I] in the figure). The latching result turns on the switching transistor Q12, but at this time the transistor Q11 is already turned off, and the rectifier diode D1 is in the non-conduction state because the winding N3 is generating a negative voltage. Current does not flow. That is, the transition of the transistor Q12 is basically performed when no voltage is applied between the emitter and collector of the transistor Q12. Then, when the transistor Q11 is turned on again and the N3 winding generates a + voltage, a current flows through the transistor Q12 as shown in (g) to supply the current to the load and at the same time to supply the current to the choke coil L.
1 is excited and the capacitor C2 is charged. Further, when the transistor Q11 is turned off, the voltage waveform of the N3 winding is inverted, the rectifying diode D1 becomes non-conducting, and as a result, the current supply through the transistor Q12 disappears, and the flywheel diode D2 becomes conducting, thereby making the choke coil. The excitation energy stored in L1 and the charging energy of the capacitor C2 are supplied to the load. The forward conversion operation as described above is repeated while the detection result of the output voltage V1 on the N3 winding side is lower than the predetermined value.

【0051】さて、出力電圧V1の検出結果が所定値に
達するとコンパレータQ1の出力は反転するが、この結
果はPWM制御回路1出力の立上がりまで遅延されて、
D−F/F・Q2にラッチされる(図7中〔II〕に相
当)。このラッチ結果によりスイッチングトランジスタ
Q12はオフするが、この時すでにトランジスタQ11
はオフしており、N3巻線は−電圧を発生している状態
でトランジスタQ12をオフする。すなわち、トランジ
スタQ12が遷移するときはそのエミッタ,コレクタ間
に電圧がかかっていないときであるためスイッチングロ
スが生じない。この結果極めて効率の高いレギュレータ
を構成できる。トランジスタQ12がオフ状態となると
前述のフォワード動作と同様に、フライホイールダイオ
ードD2が導通することでチョークコイルL1に蓄積さ
れた励磁エネルギ及びコンデンサC2の充電エネルギが
負荷に供給される。そしてチョークコイルL1の励磁エ
ネルギが総て放出されると、(X)点の電圧は出力電圧
と同電位になりフライホイールダイオードD2はオフし
(図7中〔III 〕に相当)、コンデンサC2の充電エネ
ルギのみ負荷に放出され、次第に出力電圧は低下してゆ
き、コンパレータQ1の設定値を下回るとコンパレータ
Q1の出力は反転し再びトランジスタQ12をオンする
よう動作し、以上説明した動作を繰返す。
When the detection result of the output voltage V1 reaches a predetermined value, the output of the comparator Q1 is inverted, but this result is delayed until the rise of the PWM control circuit 1 output,
It is latched by DF / F · Q2 (corresponding to [II] in FIG. 7). The latching result turns off the switching transistor Q12.
Is off, and the N3 winding turns off the transistor Q12 while generating a-voltage. That is, when the transistor Q12 makes a transition, no switching loss occurs because no voltage is applied between its emitter and collector. As a result, a highly efficient regulator can be constructed. When the transistor Q12 is turned off, the flywheel diode D2 is turned on to supply the excitation energy accumulated in the choke coil L1 and the charging energy of the capacitor C2 to the load, as in the forward operation described above. When all the excitation energy of the choke coil L1 is released, the voltage at the point (X) becomes the same potential as the output voltage, the flywheel diode D2 is turned off (corresponding to [III] in FIG. 7), and the capacitor C2 is turned on. Only the charging energy is released to the load, and the output voltage gradually decreases. When it falls below the set value of the comparator Q1, the output of the comparator Q1 is inverted and the transistor Q12 is turned on again, and the operation described above is repeated.

【0052】本実施例では、スイッチングトランジスタ
Q12のベース電流を補助電源−Vssから得ており、
完全なゼロ電圧オンが実現できる。またスイッチングト
ランジスタを低圧側に設けているので、ベース電流制限
抵抗の損失が小さくてすむ。また本実施例においては、
スイッチングトランジスタQ12をバイポーラトランジ
スタで説明したが、スイッチング動作を行える任意の素
子であれば良く、例えばFETで構成することも可能で
ある。
In this embodiment, the base current of the switching transistor Q12 is obtained from the auxiliary power source -Vss,
Complete zero voltage on can be realized. Further, since the switching transistor is provided on the low voltage side, the loss of the base current limiting resistor can be small. In addition, in this embodiment,
Although the switching transistor Q12 has been described as a bipolar transistor, any element capable of performing a switching operation may be used, and for example, an FET may be used.

【0053】(実施例6)図8に実施例6を示す。実施
例5ではスイッチング素子Q12をPNP型トランジス
タにて実現しているが、現在PNP型はNPN型より、
価格も高く入手性も悪い。そこで、フォトカプラPH1
を用いてNPN型トランジスタにより実施例5と同等の
機能を得るものである。
(Sixth Embodiment) FIG. 8 shows a sixth embodiment. In the fifth embodiment, the switching element Q12 is realized by the PNP type transistor, but the PNP type is now more than the NPN type.
High price and poor availability. Therefore, the photo coupler PH1
Is used to obtain a function equivalent to that of the fifth embodiment with an NPN transistor.

【0054】(実施例7)図9に実施例7を示す。実施
例5が外部の補助電源を必要としていたのに対し、ダイ
オードD4に追加することにより、立上がり時にトラン
ジスタQ12がオフでもある程度の出力電圧V1を出力
できる。そのために、このV1を補助電源の代りとして
利用できコストダウンができる。
(Seventh Embodiment) FIG. 9 shows a seventh embodiment. While the fifth embodiment requires an external auxiliary power supply, by adding it to the diode D4, a certain output voltage V1 can be output even when the transistor Q12 is off at the time of rising. Therefore, this V1 can be used as a substitute for the auxiliary power supply, and the cost can be reduced.

【0055】以上説明したように、実施例1〜実施例7
によれば、トランジスタTr2が零電圧期間で導通,非
導通に切り換えることができ、簡単な構成で効率がよ
い。(B)請求項9〜請求項13記載の発明についての
実施例。
As described above, Examples 1 to 7
According to this, the transistor Tr2 can be switched between conducting and non-conducting in the zero voltage period, and the efficiency is simple and the structure is good. (B) An example of the invention according to claims 9 to 13.

【0056】前記実施例1〜7の場合、後述の理由でフ
ォワード型巻線(図11のN3参照)からモータなどの
ある程度以上の負荷に電力を供給しようとすると、共振
電圧波形の立下がり側(図12期間A参照)において、
ゼロクロスしなくなるという欠点がある。この対策とし
て、図11に示す構成が考えられる。すなわち、実施例
1〜7は中程度の電力が必要な場合に適用される実施例
であり、以下の実施例8〜10はそれ以上の大電力が必
要な場合に適する実施例である。
In the first to seventh embodiments, when power is supplied from the forward winding (see N3 in FIG. 11) to a load such as a motor to a certain extent or more for the reason described later, the falling side of the resonance voltage waveform (See period A in FIG. 12)
It has the drawback that it will not zero-cross. As a countermeasure against this, the configuration shown in FIG. 11 can be considered. That is, Examples 1 to 7 are examples that are applied when medium power is required, and Examples 8 to 10 below are examples that are suitable when higher power is required.

【0057】図11の電圧共振型スイッチングレギュレ
ータにおいては、モータなどの大電力パルス負荷に対応
するために、2次側にスイッチ素子Q4をもうけて、1
次側スイッチング素子Q1と同期し、同一周波数でパル
ス幅制御を行う。かつスイッング素子Q4のターンオン
するタイミングをスイッチング素子Q1のフライバック
波形が発生している期間は禁止する構成を用いた。
In the voltage resonance type switching regulator of FIG. 11, in order to cope with a high power pulse load such as a motor, a switching element Q4 is provided on the secondary side, and
Pulse width control is performed at the same frequency in synchronization with the secondary switching element Q1. In addition, a configuration is used in which the timing of turning on the switching element Q4 is prohibited during the period in which the flyback waveform of the switching element Q1 is generated.

【0058】以下この電圧共振型スイッチングレギュレ
ータの構成を図11により説明する。同図において、T
1はコンバータトランスで、このコンバータトランスT
1の1次側巻線N1の一端に電圧Vinが供給される。
なおこの“Vin”は、コンバータトランスT1の電源
電圧であると共に、スイッチング素子Q1オン時のコン
バータトランスT1の入力電圧でもある。しかし“入力
電圧”と表現すると、スイッチング素子Q1オフ時のコ
ンバータトランスT1の入力電圧とまぎらわしく、一
方、このVinはスイッチングレギュレータの電源電圧
でもあるので、以下“Vin”を電源電圧という。ま
た、1次巻線N1の他端はスイッチング素子であるFE
T・Q1のドレインに接続される。このスイッチング素
子FET・Q1のソースは接地されている。スイッチン
グ素子FET・Q1がスイッチングすることにより2次
巻線N2,N3には巻線比に応じた電圧が発生する。2
次巻線N3の一端は整流ダイオードD1のアノードに接
続され、整流ダイオードカソードは、PWM制御回路1
4により制御されるスイッチ素子Q4を介してフライホ
イールダイオードD2のカソードとチョークコイルL1
の一端に接続される。2次巻線N3の他端はCOM電位
に接続する。チョークコイルL1の他端は出力コンデン
サC2の一端に接続される。フライホイールダイオード
D2,出力コンデンサC2の他端はCOM電位に接続さ
れる。
The configuration of this voltage resonance type switching regulator will be described below with reference to FIG. In the figure, T
1 is a converter transformer, and this converter transformer T
The voltage Vin is supplied to one end of the primary winding N1 of No. 1.
This "Vin" is the power supply voltage of the converter transformer T1 and also the input voltage of the converter transformer T1 when the switching element Q1 is on. However, when expressed as "input voltage", it is confused with the input voltage of the converter transformer T1 when the switching element Q1 is off. On the other hand, since this Vin is also the power supply voltage of the switching regulator, "Vin" is hereinafter referred to as the power supply voltage. The other end of the primary winding N1 is the FE which is a switching element.
It is connected to the drain of TQ1. The source of this switching element FET Q1 is grounded. A voltage according to the winding ratio is generated in the secondary windings N2 and N3 by the switching of the switching element FET.Q1. Two
One end of the next winding N3 is connected to the anode of the rectifier diode D1, and the rectifier diode cathode is connected to the PWM control circuit 1
And a choke coil L1 of the flywheel diode D2 via a switching element Q4 controlled by
Connected to one end of. The other end of the secondary winding N3 is connected to the COM potential. The other end of the choke coil L1 is connected to one end of the output capacitor C2. The other ends of the flywheel diode D2 and the output capacitor C2 are connected to the COM potential.

【0059】又、N2は2次側の主巻線であり、その出
力を整流平滑した電圧を定電圧化するためにPWM制御
回路1を用いてスイッチング素子Q1のスイッチングの
デューティを変化させている。このような構成により、
このタイプの電圧共振型スイッチングレギュレータの大
容量化を実現している。図12はこのスイッチングレギ
ュレータにおける各部の波形を示す。その詳細は後で述
べる。
Further, N2 is a main winding on the secondary side, and the PWM control circuit 1 is used to change the switching duty of the switching element Q1 in order to make the voltage obtained by rectifying and smoothing the output thereof constant. . With this configuration,
The capacity of this type of voltage resonance type switching regulator has been increased. FIG. 12 shows the waveform of each part in this switching regulator. The details will be described later.

【0060】以下図11,図12により回路動作を説明
する。説明の都合上、まずスイッチ素子Q4を設けない
場合の動作から説明する。
The circuit operation will be described below with reference to FIGS. 11 and 12. For convenience of description, first, the operation when the switch element Q4 is not provided will be described.

【0061】スイッチ素子Q4が存在しない場合には、
共振電圧Vds(スイッチング素子Q1のドレイン−ソ
ース間電圧)は2次巻線N3側の負荷を大きくするにし
たがいゼロクロスしなくなり、電力の伝達ができなくな
る。その原因は、共振電圧Vdsが電源電圧Vin以下
の期間には、オン−オン側出力のフォワード側ダイオー
ドD1がオンしてしまうからであり、以下の2つの期間
が存在する。
When the switch element Q4 does not exist,
The resonance voltage Vds (voltage between the drain and source of the switching element Q1) does not cross zero as the load on the secondary winding N3 side increases, and power cannot be transmitted. The reason is that the forward side diode D1 of the on-on side output is turned on during the period when the resonance voltage Vds is equal to or lower than the power supply voltage Vin, and there are the following two periods.

【0062】スイッチング素子Q1オフ、かつ共振電
圧Vds<電源電圧Vin、かつ共振電流がキャパシタ
C1から電源Vinへ流れている期間(図12の期間
A)。この期間では、共振電流I(RES)は、キャパ
シタC1から電源Vinに流れている。一方、オン−オ
ン側巻線N3の負荷電流Ip(on/on)は1次側で
みてIo*(Ns/Np)の大きさで電源Vinからキ
ャパシタC1へ流れようとする。したがって、共振電流
(キャパシタC1から電源Vinに流れる方向)は見掛
け上小さくなり、電圧の下降がにぶり、ゼロクロスしに
くくなる。
The switching element Q1 is off, the resonance voltage Vds <the power supply voltage Vin, and the resonance current is flowing from the capacitor C1 to the power supply Vin (period A in FIG. 12). During this period, the resonance current I (RES) is flowing from the capacitor C1 to the power supply Vin. On the other hand, the load current Ip (on / on) of the on-on side winding N3 tends to flow from the power supply Vin to the capacitor C1 with a magnitude of Io * (Ns / Np) when viewed from the primary side. Therefore, the resonance current (direction flowing from the capacitor C1 to the power supply Vin) is apparently small, the voltage drop is slowed down, and the zero crossing becomes difficult.

【0063】スイッチング素子Q1オフ、かつ共振電
圧Vds<電源電圧Vin、かつ共振電流が電源Vin
からキャパシタC1へながれている期間(図12の期間
B)。この期間では共振電流I(RES)とオン−オン
側巻線N3の負荷電流Ip(on/on)は、ともにキ
ャパシタC1へ流れ込む方向に強め合いVdsの立上が
り傾斜がきつくなる。
The switching element Q1 is off, the resonance voltage Vds <the power supply voltage Vin, and the resonance current is the power supply Vin.
Period from time to capacitor C1 (period B in FIG. 12). During this period, the resonance current I (RES) and the load current Ip (on / on) of the on-on side winding N3 are both strengthened in the direction of flowing into the capacitor C1 and the rising slope of Vds becomes sharp.

【0064】以上,により、共振電圧Vdsはオン
−オン側巻線N3から負荷電流を取っていくにしたが
い、正弦波からはずれてしまい、ついには、ゼロクロス
しなくなる。
As described above, the resonance voltage Vds deviates from the sine wave as the load current is taken from the on-on side winding N3, and finally does not cross zero.

【0065】この対策としては、次のa,bの手法があ
る。
As measures against this, there are the following methods a and b.

【0066】a.共振電流I(RES)を大きくして、
相対的にオン−オン側巻線電流Ipon/on)を小さ
くする。具体的には共振キャパシタC1を大きくする
か、コンバータトランスT1のインダクタンスを小さく
する。ただし、この場合共振周波数はさがり、コンバー
タトランスT1の励磁電流が増加してスイッチング素子
Q1などの負担が増加したり、コンバータトランスT1
が磁気飽和しやすくなり、トランスの大型化につながり
最適な手法とはいえない。
A. Increase the resonance current I (RES),
The on-on side winding current Ipon / on) is relatively reduced. Specifically, the resonance capacitor C1 is increased or the inductance of the converter transformer T1 is decreased. However, in this case, the resonance frequency decreases, the exciting current of the converter transformer T1 increases, and the load on the switching element Q1 and the like increases, and the converter transformer T1 increases.
However, magnetic saturation is likely to occur, which leads to a larger transformer and is not the optimum method.

【0067】b.期間Aまたは期間Bあるいはその両方
のオン−オン側巻線電流Ip(on/on)を流れなく
する。
B. The ON-ON side winding current Ip (on / on) in the period A or the period B or both is stopped.

【0068】図11の回路では、bの手法を採用してお
り、すなわちスイッチ素子Q4を用いて期間Aにオン−
オン側巻線電流Ip(on/on)を流れないようにし
ている。
The circuit of FIG. 11 adopts the method of b, that is, it is turned on during the period A by using the switch element Q4.
The on-side winding current Ip (on / on) is prevented from flowing.

【0069】次に図12によりスイッチ素子Q4を設け
た場合の動作を説明する。図12において、Vxは、オ
ン−オン巻線N3の電圧であり、正側には、ほぼ等脚台
形の電圧がでる。そこで、PWM制御回路4により適切
にスイッチ素子Q4のオン期間を制御すると、スイッチ
素子Q4の出力電圧Vyは図示のようにY領域を阻止し
た波形となり、オン−オン巻線N3の電流I(N3)つ
まり整流ダイオードD1に流れる電流は期間Aにおいて
は0となる。そのため、前述したようにオン−オン巻線
Ip(on/on)と共振電流I(RES)が期間Aに
おいて干渉しなくなる。それにより、Vds波形は、正
弦波に近づき(厳密には期間Bも阻止する必要がある
が、)以前より、数倍の負荷電流を取ってもゼロクロス
条件を確保できるようになる。すなわち大容量化が実現
できる。
Next, the operation when the switch element Q4 is provided will be described with reference to FIG. In FIG. 12, Vx is the voltage of the on-on winding N3, and a substantially isosceles trapezoidal voltage appears on the positive side. Therefore, when the PWM control circuit 4 appropriately controls the ON period of the switch element Q4, the output voltage Vy of the switch element Q4 has a waveform blocking the Y region as shown in the figure, and the current I (N3 of the ON-ON winding N3 is generated. ) That is, the current flowing through the rectifying diode D1 becomes 0 in the period A. Therefore, as described above, the on-on winding Ip (on / on) and the resonance current I (RES) do not interfere with each other in the period A. As a result, the Vds waveform approaches a sine wave (strictly, it is necessary to block the period B as well), but it is possible to secure the zero-cross condition even if the load current is several times as large as before. That is, a large capacity can be realized.

【0070】しかしながら、前述の電圧共振型スイッチ
ングレギュレータでは、PWM制御回路4において、同
期検出回路3からの同期信号にもとづいて三角波を形成
し、これと誤差増幅器の出力をコンパレータで比較して
PWM信号を形成している。したがって、PWM信号の
最大のデューティは、電源電圧Vinに関係なく一定で
あるため、電源電圧Vinが大きくなると、2次巻線N
3側の出力電圧V1の最大値が大きくなり、電源電圧V
inが小さくなると出力電圧V1の最大値が小さくな
る。そこで出力電圧V1を確保するため、電源電圧Vi
nが最小のときにあわせてPWM信号の最大のデューテ
ィは決めているので、電源電圧Vinが最大のときに
は、出力電圧V1の最大値が大きくなり過ぎ、出力が出
過ぎて、電源,負荷,当該装置のスイッチング素子等が
破損するおそれがある。一般にスイッチングレギュレー
タは広い電圧範囲の電源に対処できるように設計される
ので特にこの点が問題となる。
However, in the above-mentioned voltage resonance type switching regulator, the PWM control circuit 4 forms a triangular wave based on the synchronization signal from the synchronization detection circuit 3 and compares it with the output of the error amplifier by the comparator to output the PWM signal. Is formed. Therefore, since the maximum duty of the PWM signal is constant regardless of the power supply voltage Vin, when the power supply voltage Vin increases, the secondary winding N
The maximum value of the output voltage V1 on the 3rd side increases and the power supply voltage V1
As in becomes smaller, the maximum value of output voltage V1 becomes smaller. Therefore, in order to secure the output voltage V1, the power supply voltage Vi
Since the maximum duty of the PWM signal is determined according to the case where n is the minimum, the maximum value of the output voltage V1 becomes too large when the power supply voltage Vin is the maximum, and the output becomes too high, and the power supply, the load, and the device concerned. There is a risk of damage to the switching elements of. This is particularly problematic because switching regulators are generally designed to handle power supplies in a wide voltage range.

【0071】以下この問題を解決する実施例を詳しく説
明する。
An embodiment for solving this problem will be described in detail below.

【0072】(実施例8)図13は実施例8である“電
圧共振型スイッチングレギュレータ”の回路図である。
同図において、T1はコンバータトランスである。この
コンバータトランスT1の1次巻線N1の一端には電源
電圧Vinが供給される。また、1次巻線N1の他端は
スイッチング素子であるFET・Q1のドレインに接続
される。このスイッチング素子FET・Q1のソースは
接地されている。スイッチング素子FET・Q1がスイ
ッチングすることにより2次巻線N2,N3には巻線比
に応じた電圧が発生する。2次巻線N3の一端は整流ダ
イオードD1のアノードに接続され、他端はCOM電位
に接続する。整流ダイオードD1のカソードはPWM制
御回路14とパルス幅制限回路17により駆動されるス
イッチ素子Q4を通してフライホイールダイオードD2
のカソードとチョークコイルL1の一端に接続される。
チョークコイルL1の他端は出力コンデンサC2の一端
に接続される。フライホイールダイオードD2,出力コ
ンデンサC2の他端はCOM電位に接続される。パルス
幅制限回路17は電源電圧検出回路16により検出され
た電源電圧Vinに応じてスイッチ素子Q4の最大デュ
ーティを制限するものである。PWM制御回路14は、
同期検出回路3によりドライブ回路2に同期したPWM
制御を行うものである。
(Embodiment 8) FIG. 13 is a circuit diagram of a "voltage resonance type switching regulator" according to an embodiment 8.
In the figure, T1 is a converter transformer. The power supply voltage Vin is supplied to one end of the primary winding N1 of the converter transformer T1. The other end of the primary winding N1 is connected to the drain of the FET Q1 which is a switching element. The source of this switching element FET Q1 is grounded. A voltage according to the winding ratio is generated in the secondary windings N2 and N3 by the switching of the switching element FET.Q1. One end of the secondary winding N3 is connected to the anode of the rectifying diode D1 and the other end is connected to the COM potential. The cathode of the rectifier diode D1 is passed through the switch element Q4 driven by the PWM control circuit 14 and the pulse width limiting circuit 17 to the flywheel diode D2.
Is connected to one end of the choke coil L1.
The other end of the choke coil L1 is connected to one end of the output capacitor C2. The other ends of the flywheel diode D2 and the output capacitor C2 are connected to the COM potential. The pulse width limiting circuit 17 limits the maximum duty of the switch element Q4 according to the power supply voltage Vin detected by the power supply voltage detection circuit 16. The PWM control circuit 14 is
PWM synchronized with the drive circuit 2 by the synchronization detection circuit 3
It controls.

【0073】又、2次巻線N2は2次側の主巻線であ
り、その出力を整流平滑した電圧を定電圧化するために
PWM制御回路1を用いてスイッチング素子Q1のスイ
ッチングのデューティを変化させている。
The secondary winding N2 is the main winding on the secondary side, and the PWM control circuit 1 is used to set the switching duty of the switching element Q1 in order to make the output voltage rectified and smoothed. It is changing.

【0074】このように、本実施例の回路は、図11の
回路と比べて、電源電圧検出回路16,パルス幅制限回
路17を備えている点で相違する。そこで相違部分を図
14に示した詳細回路図により説明する。図示のよう
に、同期検出回路3より同期信号をもらい、それにより
三角波をつくり、それと誤差増幅器AMP18の出力を
コンパレータCOMP19により比較して、スイッチ素
子Q4のPWM制御を行う。ここで抵抗R5,R6によ
りコンパレータCOMP19の最大のデューティを決定
する手法が一般に行われる。しかしこの手法では、最大
のデューティが一定となるので、コンバータトランスの
電源電圧Vinが大きくなると出力電圧V1の最大値は
大きくなり、逆に電源電圧Vinが小さくなると出力電
圧V1の最大値は小さくなる。そこで出力電圧V1を確
保するために、電源電圧Vinが最小のときにあわせて
抵抗R5,R6の値を決めると、電源電圧Vin最大の
時には、出力電圧V1の最大値が大きくなり過ぎて電
源,負荷,当該スイッチングレギュレータのスイッチン
グ素子の保護を考えると好ましくないことは明白であ
る。
As described above, the circuit of this embodiment is different from the circuit of FIG. 11 in that the power supply voltage detection circuit 16 and the pulse width limiting circuit 17 are provided. Therefore, the difference will be described with reference to the detailed circuit diagram shown in FIG. As shown in the figure, a synchronization signal is received from the synchronization detection circuit 3, a triangular wave is created thereby, and the output of the error amplifier AMP18 is compared by a comparator COMP19 to perform PWM control of the switch element Q4. Here, a method of determining the maximum duty of the comparator COMP19 by the resistors R5 and R6 is generally performed. However, in this method, since the maximum duty is constant, the maximum value of the output voltage V1 increases when the power supply voltage Vin of the converter transformer increases, and conversely, the maximum value of the output voltage V1 decreases when the power supply voltage Vin decreases. . Therefore, in order to secure the output voltage V1, when the values of the resistors R5 and R6 are determined in accordance with the minimum power supply voltage Vin, when the power supply voltage Vin is maximum, the maximum value of the output voltage V1 becomes too large and the power supply, Obviously, this is not desirable considering the protection of the load and the switching elements of the switching regulator.

【0075】そこで、本実施例では電源電圧検出回路1
6により電源電圧Vinを検出しこの電圧によりスイッ
チ素子Q4の最大デューティに電源電圧Vin依存性を
もたせて、電源電圧Vinの変化にかかわらずに出力電
圧V1の最大値を一定にするものである。すなわち図1
4では素子N4,D4,C4,R8により電源電圧Vi
nを検出し、この電圧を抵抗R7を介して誤差増幅器A
MP18の出力側に供給し、電源電圧Vinが大きくな
るとコンパレータCOMP19の−入力端の電圧が大き
くなり、スイッチ素子Q4のデューティが小さくなるよ
うにして、最大のデューティに電源電圧Vin依存性を
もたせ、それにより電源電圧Vinの変化にかかわら
ず、出力電圧V1の最大値が一定になるようにしてい
る。
Therefore, in this embodiment, the power supply voltage detection circuit 1
The power supply voltage Vin is detected by 6 and the maximum duty of the switch element Q4 is made to depend on the power supply voltage Vin by this voltage, and the maximum value of the output voltage V1 is made constant regardless of the change of the power supply voltage Vin. That is, FIG.
4, the elements N4, D4, C4 and R8 make the power supply voltage Vi
n is detected and this voltage is supplied to the error amplifier A through the resistor R7.
When the voltage is supplied to the output side of MP18 and the power supply voltage Vin increases, the voltage at the negative input terminal of the comparator COMP19 increases, and the duty of the switch element Q4 decreases so that the maximum duty is dependent on the power supply voltage Vin. As a result, the maximum value of the output voltage V1 becomes constant regardless of the change in the power supply voltage Vin.

【0076】このようにして、本実施例では、コンバー
タトランスT1の電源電圧Vinの変化にかかわらず、
出力電圧V1の最大値が一定になるので、電源,負荷お
よびスイッチング素子Q1等に過大な負担をかけること
がなくなる。
In this way, in this embodiment, regardless of the change in the power supply voltage Vin of the converter transformer T1,
Since the maximum value of the output voltage V1 is constant, the power source, the load, the switching element Q1, etc. are not overloaded.

【0077】さらに最大出力電力の電源電圧依存性がな
くなるので、熱設計上スイッチングレギュレータを小型
化,低コスト化できる。
Further, since the maximum output power does not depend on the power supply voltage, the switching regulator can be miniaturized and reduced in cost in terms of thermal design.

【0078】(実施例9)図15は本実施例の詳細回路
図である。図示のように、本実施例では、電源電圧検出
回路16の出力により制御されるトランジスタQ5によ
って、三角波の電圧振幅を変化させて、スイッチ素子Q
4における最大のデューティに電源電圧依存性を持た
せ、電源電圧Vinの変化にかかわらず、出力電圧V1
の最大値が一定になるようにしている。このようにして
本実施例においても実施例8と同じ効果が得られる。
(Embodiment 9) FIG. 15 is a detailed circuit diagram of this embodiment. As shown in the figure, in this embodiment, the voltage amplitude of the triangular wave is changed by the transistor Q5 controlled by the output of the power supply voltage detection circuit 16, and the switching element Q5 is changed.
The maximum duty in No. 4 has power supply voltage dependency so that the output voltage V1
The maximum value of is kept constant. In this way, the same effect as that of the eighth embodiment can be obtained in the present embodiment.

【0079】(実施例10)図16は本実施例の説明図
である。図示点線内の、PWM制御回路1,4、同期検
出回路3,パルス幅制限回路17,電源電圧検出回路1
6等をワンチップIC化し、また回路の一部をソフト化
することにより、小型化,汎用化できる。
(Embodiment 10) FIG. 16 is an explanatory diagram of this embodiment. The PWM control circuits 1 and 4, the synchronization detection circuit 3, the pulse width limiting circuit 17, and the power supply voltage detection circuit 1 within the dotted line in the figure
6 and the like can be made into a one-chip IC, and a part of the circuit can be made soft, so that it can be downsized and generalized.

【0080】なお以上の実施例8〜10は、電圧共振型
スイッチングレギュレータであるが、本発明はこれに限
定されるものではなく、他のタイプのスイッチングレギ
ュレータにおいても実施できる。また各実施例では、コ
ンパレータで電圧レベルを比較しているがこれに限ら
ず、電流レベルを比較する形で実施することもできる。
以上説明したように、実施例8〜10によれば、構成が
簡単で効率の良い複出力制御電源が提供できる。又、電
源,負荷、スイッチング素子に過大な負担をかけること
がなくなり、装置の信頼性が向上する。また、パルス幅
*電圧の上限を電源電圧によらずに制限できるので、パ
ルス負荷に対する制御の応答を遅くしても対応できるよ
うになる。さらに最大出力電圧の電源電圧依存性がなく
なるために熱設計上、小型化,低コスト化できる。
Although the above eighth to tenth embodiments are voltage resonance type switching regulators, the present invention is not limited to them and can be implemented in other types of switching regulators. Further, in each embodiment, the comparator compares the voltage levels, but the present invention is not limited to this, and the current levels may be compared.
As described above, according to the eighth to tenth embodiments, it is possible to provide a multiple output control power supply having a simple structure and high efficiency. Further, the power supply, the load, and the switching element are not overloaded, and the reliability of the device is improved. Further, since the upper limit of pulse width * voltage can be limited without depending on the power supply voltage, it becomes possible to cope with the delay of control response to the pulse load. Further, since the maximum output voltage does not depend on the power supply voltage, the size and cost can be reduced in terms of thermal design.

【0081】(C)請求項14,請求項15記載の発明
についての実施例。
(C) An embodiment of the invention according to claims 14 and 15.

【0082】実施例1〜実施例4は、高圧側にスイッチ
ング素子を設けているので、ベース電流制限抵抗の損失
が大きい。実施例5〜実施例7は、低圧側にスイッチン
グ素子を設けているので、ベース電流制限抵抗の損失は
小さいがベースドライブ用の電源が必要となる。以下に
説明する実施例11,実施例12はこの問題を解決する
ものである。
In Examples 1 to 4, since the switching element is provided on the high voltage side, the loss of the base current limiting resistance is large. In Examples 5 to 7, since the switching element is provided on the low voltage side, the loss of the base current limiting resistance is small, but a power source for the base drive is required. Embodiments 11 and 12 described below solve this problem.

【0083】(実施例11)図17は、実施例11であ
る“複出力制御電源装置”の回路図である。同図におい
て、T1はコンバータトランスである。コンバータトラ
ンスT1の1次巻線N1の一端に電源電圧Vinが供給
される。また、巻線N1の他端はスイッチング素子であ
るトランジスタQ21のコレクタに接続される。このト
ランジスタQ21のエミッタは接地されている。トラン
ジスタQ21がスイッチングすることにより2次巻線N
3には巻線比に応じて所望の電圧が発生する。巻線N3
の一端は整流ダイオードD1のアノードに接続され他端
はCOM(共通)電位点に接続する。整流ダイオードD
1のカソードはフライホイールダイオードD2のカソー
ドとタップ付チョークコイルL21の一端に接続され
る。チョークコイルL21の他端は出力コンデンサC2
1に接続される。フライホイールダイオードD2のアノ
ード,コンデンサC21の他端はCOM電位点に接続さ
れる。
(Embodiment 11) FIG. 17 is a circuit diagram of the "multiple output control power supply device" according to Embodiment 11. In FIG. In the figure, T1 is a converter transformer. The power supply voltage Vin is supplied to one end of the primary winding N1 of the converter transformer T1. The other end of the winding N1 is connected to the collector of the transistor Q21 which is a switching element. The emitter of this transistor Q21 is grounded. The secondary winding N is switched by the switching of the transistor Q21.
At 3, a desired voltage is generated according to the winding ratio. Winding N3
Has one end connected to the anode of the rectifying diode D1 and the other end connected to the COM (common) potential point. Rectifier diode D
The cathode of No. 1 is connected to the cathode of the flywheel diode D2 and one end of the choke coil L21 with a tap. The other end of the choke coil L21 has an output capacitor C2.
Connected to 1. The anode of the flywheel diode D2 and the other end of the capacitor C21 are connected to the COM potential point.

【0084】チョークコイルL21のタップにダイオー
ドD23のカソードを、そのアノードにスイッチングト
ランジスタQ22のエミッタを直列につなげ、そのコレ
クタをCOM電位点に接続する。さらにトランジスタQ
22のドライブ回路をトランジスタQ23,コンパレー
タCOMP1,誤差増幅器AMP1を用いて構成する。
The cathode of the diode D23 is connected to the tap of the choke coil L21, the emitter of the switching transistor Q22 is connected to the anode thereof in series, and the collector thereof is connected to the COM potential point. Further transistor Q
A drive circuit 22 is composed of a transistor Q23, a comparator COMP1, and an error amplifier AMP1.

【0085】巻線N2は2次側の主巻線であり、その出
力を整流・平滑した電圧を定電圧化するためにCTL
(制御)回路21を用いてトランジスタQ21のスイッ
チングのデューティを変化させている。
The winding N2 is the main winding on the secondary side, and has a CTL for rectifying and smoothing the output of the winding N2 to make it a constant voltage.
The (control) circuit 21 is used to change the switching duty of the transistor Q21.

【0086】以下、回路動作を説明する。もし、トラン
ジスタQ22が常にオフならば本実施例の回路は通常の
オン/オンコンバータと同様に平均値整流となり出力電
圧V1は以下のようになる。
The circuit operation will be described below. If the transistor Q22 is always off, the circuit of the present embodiment becomes the average value rectification as in the usual on / on converter, and the output voltage V1 is as follows.

【0087】 V1=Vin*{Ton1/(Ton1+Toff1)}*x …… もし、トランジスタQ22が常にオンならば回路は図1
8と等価になり、 V1=Vin*{Ton1/(Ton1+a*Toff1)}*x …… ただし、a=n4/n5 x=n3/n1 Ton1:スイッチ1(Q21)のオン時間 Toff1:スイッチ1のオフ時間 n□:N□巻線の巻数 ここで、a=1の場合が、通常のオン/オンコンバータ
である(の証明は以下を参照)。
V1 = Vin * {Ton1 / (Ton1 + Toff1)} * x ... If the transistor Q22 is always on, the circuit shown in FIG.
Equivalent to 8, V1 = Vin * {Ton1 / (Ton1 + a * Toff1)} * x, where a = n4 / n5 x = n3 / n1 Ton1: ON time of switch 1 (Q21) Toff1: of switch 1 Off-time n □: Number of turns of N □ winding Here, the case of a = 1 is a normal on / on converter (see the following for proof).

【0088】次に本実施例の要部を一般化した図19の
回路およびそのタイミングチャートである図20によ
り、本実施例の動作を説明する。まず図19の回路にお
いて、スイッチSW1がオフしている間に、スイッチS
W2が、オン/オフする場合を考える。
Next, the operation of this embodiment will be described with reference to the circuit of FIG. 19 which is a generalized main part of this embodiment and FIG. 20 which is a timing chart thereof. First, in the circuit of FIG. 19, while the switch SW1 is off, the switch S
Consider the case where W2 turns on / off.

【0089】ただし、Ton2:スイッチSW2の有効
オン時間(図20において、t1〜t2) Toff2:スイッチSW2の有効オフ時間(図20に
おいて、t2〜t3) Ton2+Toff2=Toff1 i1:整流ダイオードD1を流れる電流(図20のi1
参照) i2:フライホイールダイオードD2を流れる電流(図
20のi2参照) i3:サブ−フライホイールダイオードD2を流れる電
流(図20のi3参照) L4:n4巻線のインダクタンス L5:n5巻線のインダクタンス ダイオードの順方向電圧Vfは簡単のため無視する。
However, Ton2: Effective ON time of the switch SW2 (t1 to t2 in FIG. 20) Toff2: Effective OFF time of the switch SW2 (t2 to t3 in FIG. 20) Ton2 + Toff2 = Toff1 i1: Current flowing through the rectifying diode D1 (I1 in FIG. 20
I2: current flowing through flywheel diode D2 (see i2 in FIG. 20) i3: current flowing through sub-flywheel diode D2 (see i3 in FIG. 20) L4: inductance of n4 winding L5: inductance of n5 winding The forward voltage Vf of the diode is neglected for simplicity.

【0090】1周期を以下の(1),(2),(3)の
3つの期間に分けて説明する。
One cycle will be described by dividing it into the following three periods (1), (2) and (3).

【0091】ここで、L4>L5が必要であり、降圧タ
イプになる。
Here, L4> L5 is required, which is a step-down type.

【0092】(1)t1〜t1 (SW1:ON) スイッチSW1がオンしている期間においては、スイッ
チSW2のオン,オフによらずi3=0である。つまり
N5は存在しないのと同じであり、i1の変化分△i1
は、 △i1=[{V(n3)−V2}/L4]*Ton1 ただし、V(n3)=Vin*(n3/n1) となり、△12,△13は明らかに △i2=0 △i3=0 となる。
(1) t1 to t1 (SW1: ON) While the switch SW1 is on, i3 = 0 regardless of whether the switch SW2 is on or off. That is, it is the same as N5 does not exist, and the change amount of i1 Δi1
Is Δi1 = [{V (n3) -V2} / L4] * Ton1 However, V (n3) = Vin * (n3 / n1), and Δ12 and Δ13 are clearly Δi2 = 0 Δi3 = It becomes 0.

【0093】(2)t1〜t2 (SW1:OFF,S
W2:ON) スイッチSW1がオフ,スイッチSW2がオンしている
期間においては、チョークコイルのフライホイール電流
は、インダクタンス値の小さなL5に流れ、インダクタ
ンス値の大きなL4には流れないので、 △i1=0 △i2=0 △i3=−[V1/L5]*Ton2 となる。
(2) t1 to t2 (SW1: OFF, S
W2: ON) While the switch SW1 is off and the switch SW2 is on, the flywheel current of the choke coil flows in L5 having a small inductance value and does not flow in L4 having a large inductance value, so Δi1 = 0 Δi2 = 0 Δi3 = − [V1 / L5] * Ton2.

【0094】(3)t2〜t3 (SW1:OFF,S
W2:OFF) スイッチSW1がオフ,スイッチSW2がオフしている
期間においては、チョークコイルのフライホイール電流
はi3から、i2に切換わり △i1=0 △i2=−[V1/L4]*Toff2 △i3=0 となる。
(3) t2 to t3 (SW1: OFF, S
W2: OFF) While the switch SW1 is off and the switch SW2 is off, the flywheel current of the choke coil is switched from i3 to i2. Δi1 = 0 Δi2 =-[V1 / L4] * Toff2 Δ i3 = 0.

【0095】ここで、出力チョークの電流が連続である
条件下(臨界電流以上)では、 (△i1*n4+△i2*n4+△i3*n5)は、1
周期で0になることを考えると n4*{V(n3)−V1}/L4*Ton1−n5*V1/L5*Ton2 −n4*V1/L4*Toff2=0 L4/L5=(n4/n5)2 …… を解くと V1=Vin*(n3/n1) *[Ton1/{Ton1+(n4/n5)*Ton2+Toff2}] Ton2+Toff2=Toff1 …… において、Ton2=0 とすれば式となり、 Toff2=0 とすれば式となる。
Under the condition that the current of the output choke is continuous (more than the critical current), (Δi1 * n4 + Δi2 * n4 + Δi3 * n5) is 1
Considering that the cycle becomes 0, n4 * {V (n3) -V1} / L4 * Ton1-n5 * V1 / L5 * Ton2-n4 * V1 / L4 * Toff2 = 0 L4 / L5 = (n4 / n5) 2 ... Solving V1 = Vin * (n3 / n1) * [Ton1 / {Ton1 + (n4 / n5) * Ton2 + Toff2}] Ton2 + Toff2 = Toff1 .. Then, if Ton2 = 0, then the formula becomes, and Toff2 = 0 If it does, it becomes a formula.

【0096】つまり、スイッチSW2のオン/オフする
タイミングを制御することで、n4>n5ならば、 V1(max)=Vin*x*{Ton1/(Ton1+Toff1)} V2(min)=Vin*x*{Ton1/(Ton1+(n4/n5) Toff1)} ただし、 x=n3/n1 の範囲で、出力電圧V1を定電圧に制御することができ
る。
That is, by controlling the on / off timing of the switch SW2, if n4> n5, V1 (max) = Vin * x * {Ton1 / (Ton1 + Toff1)} V2 (min) = Vin * x * {Ton1 / (Ton1 + (n4 / n5) Toff1)} However, the output voltage V1 can be controlled to a constant voltage in the range of x = n3 / n1.

【0097】図21をみれば、わかるようにスイッチS
W2は、(n4/n5)のインピーダンス程度までオフ
すれば、フライホイールダイオードD2に転流するので
(i3はi2に転流する)スイッチング損失が少ない。
As can be seen from FIG. 21, the switch S
If W2 is turned off to an impedance of (n4 / n5), it commutates to the flywheel diode D2 (i3 commutates to i2), so that the switching loss is small.

【0098】図21は実施例11の原理図であり、前述
の如く、タップ付チョークコイルを用いる降圧型であ
る。
FIG. 21 is a principle view of the eleventh embodiment, which is a step-down type using a choke coil with a tap as described above.

【0099】このように、本実施例によれば、同期不要
の比較的簡単な構成で、低損失でベースドライブ用電源
不要の複出力制御電源装置が得られる。
As described above, according to the present embodiment, it is possible to obtain a multiple output control power supply device having a relatively simple structure that does not require synchronization and has a low loss and does not require a power supply for a base drive.

【0100】(実施例12)実施例11と同様の動作が
図22のように昇圧型で実現することもできる。これを
実施例12として説明する。本実施例ではL4<L5が
必要である。
(Embodiment 12) The same operation as that of Embodiment 11 can be realized by a boost type as shown in FIG. This will be described as Example 12. In this embodiment, L4 <L5 is required.

【0101】(1)t0〜t1 (SW1:ON) 降圧タイプと同様に、i1の変化分△i1は、 △i1=[{V(n3)−V1}/L4]*Ton1 ただし、 V(n3)=Vin*(n3/n1) となり、△i2,△i3は明らかに △i2=0 △i3=0 となる。(1) t0 to t1 (SW1: ON) Similar to the step-down type, the variation Δi1 of i1 is Δi1 = [{V (n3) −V1} / L4] * Ton1 where V (n3 ) = Vin * (n3 / n1), and Δi2 and Δi3 are obviously Δi2 = 0 and Δi3 = 0.

【0102】(2)t1〜t2 (SW1:OFF
SW2:ON) スイッチSW1がオフ,スイッチSW2がオンしている
期間においては、チョークコイルのフライホイール電流
は、インダクタンス値の小さなL4に流れ、インダクタ
ンス値の大きなL5には流れないので、 △i1=0 △i2=−[V1/L4]*Ton2 △i3=0 となる。
(2) t1 to t2 (SW1: OFF
SW2: ON) While the switch SW1 is off and the switch SW2 is on, the flywheel current of the choke coil flows in L4 having a small inductance value and does not flow in L5 having a large inductance value, so Δi1 = 0 Δi2 = − [V1 / L4] * Ton2 Δi3 = 0.

【0103】(3)t2〜t3 (SW1:OFF
SW2:OFF) スイッチSW1がオフ,スイッチSW2がオフしている
期間においては、チョークコイルのフライホイール電流
はi2からi3に切換わり △i1=0 △i2=0 △i3=−[V1/L5]*Toff2 となる。
(3) t2 to t3 (SW1: OFF
SW2: OFF) While the switch SW1 is off and the switch SW2 is off, the flywheel current of the choke coil is switched from i2 to i3. Δi1 = 0 Δi2 = 0 Δi3 =-[V1 / L5] * Toff2.

【0104】ここで、出力チョークの電流が連続である
条件下(臨界電流以上)では、(△i1*n4+△i2
*n4+△i3*n5)は、1周期で0になることを考
えると、 n4*{V(n3)−V1}/L4*Ton1−n4*V1/L4*Ton2 −n5*V1/L5*Toff2=0 L4/L5=(n4/n5)2 …… を解くと V1=Vin*(n3/n1) *[Ton1/{Ton1+Ton2+(n4/n5)*Toff2}] Ton2+Toff2=Toff1 …… つまり、スイッチSW2のオン/オフするタイミングを
制御することで、n4>n5ならば、 V1(min)=Vin*x*{Ton1/(Ton1+Toff1)} V2(max)=Vin*x*{Ton1/(Ton1+(n4/n5) Tff1)} ただし、 x=n3/n1の範囲で、V1を定電圧に制
御することができる。
Under the condition that the current of the output choke is continuous (above the critical current), (Δi1 * n4 + Δi2
Considering that * n4 + Δi3 * n5) becomes 0 in one cycle, n4 * {V (n3) -V1} / L4 * Ton1-n4 * V1 / L4 * Ton2-n5 * V1 / L5 * Toff2 = 0 L4 / L5 = (n4 / n5) 2 ... Solving V1 = Vin * (n3 / n1) * [Ton1 / {Ton1 + Ton2 + (n4 / n5) * Toff2}] Ton2 + Toff2 = Toff1 ... In other words, the switch SW2 By controlling the timing of turning on / off of, if n4> n5, V1 (min) = Vin * x * {Ton1 / (Ton1 + Toff1)} V2 (max) = Vin * x * {Ton1 / (Ton1 + (n4 / n5) Tff1)} However, V1 can be controlled to a constant voltage in the range of x = n3 / n1.

【0105】本実施例は図23に示すように変形するこ
とができる。
This embodiment can be modified as shown in FIG.

【0106】なお、実施例11,実施例12において、
スイッチSW2のスイッチング周波数<<スイッチSW
1のスイッチング周波数としても同様に実施できる。ま
た、図24に示すように、ハーフブリッヂ回路でも実施
できる。実施例11,実施例12は、チョークコイルの
インダクタンスを切換えることがポイントであり、2次
側の整流手段にはよらない。したがって、フォワードコ
ンバータ以外、例えばハーフブリッヂ回路でも同様の動
作を行う。
In the eleventh and twelfth embodiments,
Switching frequency of switch SW2 << switch SW
The same switching frequency can be used. Further, as shown in FIG. 24, a half bridge circuit can also be used. In the eleventh and twelfth embodiments, the point is to switch the inductance of the choke coil, and it does not depend on the rectifying means on the secondary side. Therefore, the same operation is performed in a half bridge circuit other than the forward converter.

【0107】[0107]

【発明の効果】以上説明したように、請求項1〜請求項
8,請求項14,請求項15記載の発明によれば、構成
が簡単で効率のよい複出力制御電源装置が得られ、請求
項9〜請求項13記載の発明によれば、構成が簡単で効
率がよくかつ電源電圧依存性のない最大出力電圧のスイ
ッチングレギュレータ,複出力制御電源装置が得られ
る。
As described above, according to the inventions of claims 1 to 8, claim 14 and claim 15, a multiple output control power supply device having a simple structure and high efficiency can be obtained. According to the inventions of claims 9 to 13, it is possible to obtain a switching regulator having a maximum output voltage and a multiple output control power supply device having a simple structure, high efficiency, and no power supply voltage dependency.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例1の回路図FIG. 1 is a circuit diagram of a first embodiment.

【図2】 実施例1のタイミングチャートFIG. 2 is a timing chart of the first embodiment.

【図3】 実施例2の要部の回路図FIG. 3 is a circuit diagram of a main part of the second embodiment.

【図4】 実施例3の要部の回路図FIG. 4 is a circuit diagram of a main part of the third embodiment.

【図5】 実施例4の要部の回路図FIG. 5 is a circuit diagram of a main part of the fourth embodiment.

【図6】 実施例5の回路図FIG. 6 is a circuit diagram of a fifth embodiment.

【図7】 実施例5のタイミングチャートFIG. 7 is a timing chart of the fifth embodiment.

【図8】 実施例6の回路図FIG. 8 is a circuit diagram of a sixth embodiment.

【図9】 実施例7の回路図FIG. 9 is a circuit diagram of Example 7.

【図10】 従来の手法の説明図FIG. 10 is an explanatory diagram of a conventional method.

【図11】 実施例8〜実施例10の説明用の回路図FIG. 11 is a circuit diagram for explaining Examples 8 to 10.

【図12】 図11の回路における各部の波形を示す図FIG. 12 is a diagram showing waveforms at various parts in the circuit of FIG.

【図13】 実施例8の回路図FIG. 13 is a circuit diagram of Example 8.

【図14】 実施例8の詳細回路図FIG. 14 is a detailed circuit diagram of Example 8.

【図15】 実施例9の詳細回路図FIG. 15 is a detailed circuit diagram of the ninth embodiment.

【図16】 実施例10の説明図16 is an explanatory diagram of Example 10. FIG.

【図17】 実施例11の回路図FIG. 17 is a circuit diagram of the eleventh embodiment.

【図18】 実施例11においてQ22がオンの場合の
概略図
FIG. 18 is a schematic diagram when the Q22 is on in the eleventh embodiment.

【図19】 実施例11を一般化した原理図FIG. 19 is a generalized principle diagram of the eleventh embodiment.

【図20】 図19の回路のタイミングチャートFIG. 20 is a timing chart of the circuit of FIG.

【図21】 実施例11の原理図FIG. 21 is a principle diagram of Example 11

【図22】 実施例12の原理図22 is a principle diagram of Example 12. FIG.

【図23】 実施例12の変形の原理図FIG. 23 is a principle diagram of a modification of the twelfth embodiment.

【図24】 実施例11,実施例12の変形の説明図FIG. 24 is an explanatory diagram of a modification of the eleventh and twelfth embodiments.

【符号の説明】[Explanation of symbols]

1 PWM制御回路 3 同期検出回路 N1 1次側巻線 N2 2次側巻線 N3 2次側巻線 T1 トランス Tr1 FET Tr2 トランジスタ Q1 コンパレータ Q2 Dフリップフロップ 1 PWM control circuit 3 Synchronization detection circuit N1 Primary side winding N2 Secondary side winding N3 Secondary side winding T1 Transformer Tr1 FET Tr2 Transistor Q1 Comparator Q2 D flip-flop

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 B41J 29/46 J 9113−2C // G03G 15/00 102 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location B41J 29/46 J 9113-2C // G03G 15/00 102

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 1次巻線と第1の2次巻線と第2の2次
巻線を有するトランスと、前記1次巻線のスイッチング
を行う第1のスイッチング素子と、この第1のスイッチ
ング素子のスイッチング動作を前記第1の2次巻線の出
力に応じて制御するフィードバック制御手段と、前記第
2の2次巻線の出力をスイッチングする第2のスイッチ
ング素子と、この第2のスイッチング素子の駆動を前記
第1のスイッチング素子の駆動に同期させる同期手段と
を備えたことを特徴とする複出力制御電源装置。
1. A transformer having a primary winding, a first secondary winding, and a second secondary winding, a first switching element for switching the primary winding, and the first switching element. Feedback control means for controlling the switching operation of the switching element according to the output of the first secondary winding, a second switching element for switching the output of the second secondary winding, and the second switching element. A multiple output control power supply device, comprising: a synchronizing means for synchronizing the driving of the switching element with the driving of the first switching element.
【請求項2】 同期手段は、第2のスイッチング素子を
第1のスイッチング素子のオフ期間中に遷移させるもの
であることを特徴とする請求項1記載の複出力制御電源
装置。
2. The multiple output control power supply device according to claim 1, wherein the synchronization means transitions the second switching element during an off period of the first switching element.
【請求項3】 1次巻線と、第1の2次巻線と第2の2
次巻線を有するトランスと、前記1次巻線のスイッチン
グを行う第1のスイッチング素子と、この第1のスイッ
チング素子のスイッチング動作を前記第1の2次巻線の
出力に応じて制御するフィードバック制御手段と、前記
第2の2次巻線の出力の低圧側に設けられ、出力をスイ
ッチングする第2のスイッチング素子と、この第2のス
イッチング素子を前記第1のスイッチング素子より低い
周波数でスイッチングする駆動手段とを備えたことを特
徴とする複出力制御電源装置。
3. A primary winding, a first secondary winding and a second secondary winding.
A transformer having a secondary winding, a first switching element for switching the primary winding, and a feedback for controlling the switching operation of the first switching element according to the output of the first secondary winding. Control means, a second switching element provided on the low-voltage side of the output of the second secondary winding and switching the output, and the second switching element is switched at a frequency lower than that of the first switching element. A multiple output control power supply device, comprising:
【請求項4】 駆動手段は、前記第2のスイッチング素
子を第1のスイッチング素子のオフ期間中に遷移するも
のであることを特徴とする請求項3記載の複出力制御電
源装置。
4. The multiple output control power supply device according to claim 3, wherein the driving means makes a transition of the second switching element during an off period of the first switching element.
【請求項5】 1次巻線と第1の2次巻線と第2の2次
巻線を有するコンバータトランスと、前記1次巻線とそ
の電源間を断続する第1のスイッチング手段と、前記第
1の2次巻線の出力を整流・平滑し第1の出力端に供給
する整流・平滑手段と、前記第1の出力端の電圧に応じ
て前記第1のスイッチング手段をPWM制御するPWM
制御手段と、前記第2の2次巻線の出力を整流する整流
手段と、この整流手段の出力を断続して第2の出力端に
供給する第2のスイッチング手段と、前記PWM制御手
段の出力からそのパルスに同期した信号を取り出す同期
検出手段と、前記第2の出力端の電圧を基準値と比較す
る比較手段と、この比較手段の出力を前記同期検出手段
の出力に応じて更新して保持し、前記第2のスイッチン
グ手段に制御信号として供給する保持手段とを備えたこ
とを特徴とする複出力制御電源装置。
5. A converter transformer having a primary winding, a first secondary winding, and a second secondary winding, and first switching means for connecting and disconnecting the primary winding and its power supply. Rectifying / smoothing means for rectifying / smoothing the output of the first secondary winding and supplying it to the first output terminal, and PWM controlling the first switching means according to the voltage of the first output terminal. PWM
Control means, rectifying means for rectifying the output of the second secondary winding, second switching means for intermittently supplying the output of the rectifying means to the second output terminal, and the PWM control means. A synchronization detecting means for extracting a signal synchronized with the pulse from the output, a comparing means for comparing the voltage at the second output terminal with a reference value, and an output of the comparing means are updated according to the output of the synchronizing detecting means. Holding means for holding and supplying the control signal to the second switching means as a control signal.
【請求項6】 保持手段から第2のスイッチング手段へ
供給される制御信号を所要の時間遅延させる遅延手段を
備えたことを特徴とする請求項5記載の複出力制御電源
装置。
6. The multiple output control power supply device according to claim 5, further comprising delay means for delaying a control signal supplied from the holding means to the second switching means by a required time.
【請求項7】 PWM制御手段,同期検出手段,保持手
段の回路を、CPU,ROM,RAM等のディジタル回
路とD−Aコンバータ等のアナログ回路と共に同一チッ
プ上に形成したことを特徴とする請求項5記載の複出力
制御電源装置。
7. A circuit for PWM control means, synchronization detection means, and holding means is formed on the same chip together with digital circuits such as CPU, ROM, RAM and analog circuits such as DA converters. Item 5. The multiple output control power supply device according to Item 5.
【請求項8】 1次巻線と第1の2次巻線と第2の2次
巻線を有するコンバータトランスと、前記1次巻線とそ
の電源間を断続する第1のスイッチング手段と、前記第
1の2次巻線の出力を整流・平滑し第1の出力端に供給
する整流・平滑手段と、前記第1の出力端の電圧に応じ
て前記第1のスイッチング手段をPWM制御するPWM
制御手段と、前記第2の2次巻線の出力を整流し第2の
出力端に供給する整流手段と、前記第2の2次巻線の出
力の低圧側を断続する第2のスイッチング手段と、前記
PWM制御手段の出力からそのパルスに同期した信号を
取り出す同期検出手段と、前記第2の出力端の電圧を基
準値と比較する比較手段と、この比較手段の出力を前記
同期検出手段の出力に応じて更新して保持し、前記第2
のスイッチング手段に制御信号として供給する保持手段
とを備えたことを特徴とする複出力制御電源装置。
8. A converter transformer having a primary winding, a first secondary winding, and a second secondary winding, and first switching means for connecting and disconnecting the primary winding and its power supply. Rectifying / smoothing means for rectifying / smoothing the output of the first secondary winding and supplying it to the first output terminal, and PWM controlling the first switching means according to the voltage of the first output terminal. PWM
Control means, rectifying means for rectifying the output of the second secondary winding and supplying the rectified output to the second output end, and second switching means for connecting and disconnecting the low voltage side of the output of the second secondary winding. A synchronization detection means for extracting a signal synchronized with the pulse from the output of the PWM control means, a comparison means for comparing the voltage at the second output end with a reference value, and an output of the comparison means for the synchronization detection means. Is updated and held according to the output of the second
And a holding means for supplying the switching means as a control signal.
【請求項9】 コンバータトランスの1次側をスイッチ
ングしその2次側のオン−オン巻線から出力を供給する
スイッチングレギュレータであって、前記オン−オン巻
線に直列に接続したスイッチ手段と、前記コンバータト
ランスの電源電圧を検出する電源電圧検出手段と、この
電源電圧検出手段の出力に応じて最大のデューティが変
化する制御信号を出力し、前記スイッチ手段をオンオフ
制御する制御手段とを備えたことを特徴とするスイッチ
ングレギュレータ。
9. A switching regulator for switching the primary side of a converter transformer and supplying an output from an on-on winding of its secondary side, comprising switching means connected in series to said on-on winding. Power supply voltage detection means for detecting the power supply voltage of the converter transformer, and control means for outputting a control signal whose maximum duty changes in accordance with the output of the power supply voltage detection means and controlling the switching means on / off. A switching regulator characterized in that
【請求項10】 制御手段は、誤差増幅器の出力とコン
バータトランスの1次側のスイッチングに同期した三角
波とを比較するコンパレータを備え、前記誤差増幅器の
出力レベルを電源電圧検出手段の出力で変化させるもの
であることを特徴とする請求項9記載のスイッチングレ
ギュレータ。
10. The control means comprises a comparator for comparing the output of the error amplifier with a triangular wave synchronized with the switching of the primary side of the converter transformer, and the output level of the error amplifier is changed by the output of the power supply voltage detecting means. The switching regulator according to claim 9, which is a thing.
【請求項11】 制御手段は、誤差増幅器の出力とコン
バータトランスの1次側のスイッチングに同期した三角
波を比較するコンパレータを備え、前記三角波のレベル
を電源電圧検出手段の出力で変化させるものであること
を特徴とする請求項9記載のスイッチングレギュレー
タ。
11. The control means comprises a comparator for comparing the output of the error amplifier and a triangular wave synchronized with the switching of the primary side of the converter transformer, and the level of the triangular wave is changed by the output of the power supply voltage detecting means. The switching regulator according to claim 9, wherein:
【請求項12】 当該スイッチングレギュレータの制御
に必要な、CPU,ROM,RAM等のデジタル回路や
D−Aコンバータ等のアナログ回路をワンチップIC化
したことを特徴とする請求項9記載のスイッチングレギ
ュレータ。
12. The switching regulator according to claim 9, wherein a digital circuit such as a CPU, a ROM, a RAM, or an analog circuit such as a DA converter necessary for controlling the switching regulator is integrated into a one-chip IC. .
【請求項13】 1次巻線と第1の2次巻線と第2の2
次巻線を有するトランスと、前記1次巻線のスイッチン
グを行う第1のスイッチング素子と、この第1のスイッ
チング素子のスイッチング動作を前記第1の2次巻線の
出力に応じて制御するフィードバック制御手段と、前記
第2の2次巻線の出力をスイッチングする第2のスイッ
チング素子と、前記1次巻線への入力電圧を検出する電
源電圧検出手段と、この電源電圧検出手段の出力に応じ
て前記第2のスイッチング素子の最大のデューティを制
御する制御手段とを備えたことを特徴とする複出力制御
電源装置。
13. A primary winding, a first secondary winding, and a second 2
A transformer having a secondary winding, a first switching element for switching the primary winding, and a feedback for controlling the switching operation of the first switching element according to the output of the first secondary winding. Control means, a second switching element for switching the output of the second secondary winding, a power supply voltage detecting means for detecting an input voltage to the primary winding, and an output of the power supply voltage detecting means. And a control means for controlling the maximum duty of the second switching element accordingly.
【請求項14】 1次巻線と第1の2次巻線と第2の2
次巻線を有するコンバータトランスと、前記1次巻線と
その電源間を断続する第1のスイッチング手段と、前記
第1の2次巻線の出力を整流・平滑し第1の出力端に供
給する整流・平滑手段と、前記第1の出力端の電圧に応
じて前記第1のスイッチング手段をPWM制御するPW
M制御手段と、前記第2の2次巻線の一端に接続した整
流手段と、この整流手段の出力を第2の出力端に供給す
るタップ付きまたは2巻線のチョークコイルと、このチ
ョークコイルのタップまたは2巻線の一端と前記第2の
2次巻線の他端の間を断続する第2のスイッチング手段
と、前記第2の出力端の電圧を基準値と比較し、その比
較出力を前記第2のスイッチング手段に制御信号として
供給する比較手段と、前記2巻線の他端と前記第2の2
次巻線の他端間に接続したフライホイールダイオードと
を備えたことを特徴とする複出力制御電源装置。
14. A primary winding, a first secondary winding, and a second two.
A converter transformer having a secondary winding, a first switching means for connecting and disconnecting the primary winding and its power source, and an output of the first secondary winding is rectified and smoothed and supplied to a first output end. Rectifying / smoothing means for performing PWM control of the first switching means according to the voltage of the first output end.
M control means, rectifying means connected to one end of the second secondary winding, choked coil with taps or two windings for supplying the output of the rectifying means to the second output end, and this choke coil Second switching means for connecting and disconnecting between one end of the tap or two windings and the other end of the second secondary winding, and the voltage at the second output terminal is compared with a reference value, and the comparison output Is supplied as a control signal to the second switching means, the other end of the two windings and the second
A multiple output control power supply device comprising: a flywheel diode connected between the other ends of the following windings.
【請求項15】 1次巻線と第1の2次巻線と第2の2
次巻線を有するコンバータトランスと、前記1次巻線と
その電源間を断続する第1のスイッチング手段と、前記
第1の2次巻線の出力を整流・平滑し第1の出力端に供
給する整流・平滑手段と、前記第1の出力端の電圧に応
じて前記第1のスイッチング手段をPWM制御するPW
M制御手段と、前記第2の2次巻線の一端に接続した整
流手段と、この整流手段の出力を第2の出力端に供給す
る2巻線のチョークコイルと、この2巻線のチョークコ
イルと前記整流手段の共通接続点と前記第2の2次巻線
の他端間を断続する第2のスイッチング手段と、前記2
巻線の整流手段接続側とは反対端と前記第2の2次巻線
の他端間に接続したフライホイールダイオードと、前記
第2の出力端の電圧を基準値と比較しその比較出力を前
記第2のスイッチング手段に制御信号として供給する比
較手段とを備えたことを特徴とする複出力制御電源装
置。
15. A primary winding, a first secondary winding, and a second two.
A converter transformer having a secondary winding, a first switching means for connecting and disconnecting the primary winding and its power source, and an output of the first secondary winding is rectified and smoothed and supplied to a first output end. Rectifying / smoothing means for performing PWM control of the first switching means according to the voltage of the first output end.
M control means, rectifying means connected to one end of the second secondary winding, two-winding choke coil for supplying the output of the rectifying means to the second output end, and two-winding choke Second switching means for connecting and disconnecting a common connection point between the coil and the rectifying means and the other end of the second secondary winding;
The flywheel diode connected between the end of the winding opposite to the rectifying means connection side and the other end of the second secondary winding, and the voltage at the second output end are compared with a reference value, and the comparison output is compared. A multiple output control power supply device, comprising: a comparison means for supplying a control signal to the second switching means.
JP5182644A 1992-07-24 1993-07-23 Power supply device for controlling plurality of outputs and switching regulator Pending JPH06169568A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5182644A JPH06169568A (en) 1992-07-24 1993-07-23 Power supply device for controlling plurality of outputs and switching regulator

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP19793992 1992-07-24
JP4-264770 1992-10-02
JP4-197939 1992-10-02
JP26477092 1992-10-02
JP5182644A JPH06169568A (en) 1992-07-24 1993-07-23 Power supply device for controlling plurality of outputs and switching regulator

Publications (1)

Publication Number Publication Date
JPH06169568A true JPH06169568A (en) 1994-06-14

Family

ID=27325186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5182644A Pending JPH06169568A (en) 1992-07-24 1993-07-23 Power supply device for controlling plurality of outputs and switching regulator

Country Status (1)

Country Link
JP (1) JPH06169568A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2119699A1 (en) * 1996-10-04 1998-10-01 Alcatel Standard Electrica Multiple-output power converter with synchronous rectification.
JP2017198467A (en) * 2016-04-25 2017-11-02 キヤノン株式会社 Detection circuit, power supply device, and image formation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2119699A1 (en) * 1996-10-04 1998-10-01 Alcatel Standard Electrica Multiple-output power converter with synchronous rectification.
JP2017198467A (en) * 2016-04-25 2017-11-02 キヤノン株式会社 Detection circuit, power supply device, and image formation device

Similar Documents

Publication Publication Date Title
US5619403A (en) Multi-output power supply apparatus
Brown Practical switching power supply design
US5305191A (en) Drive circuit for zero-voltage switching power converter with controlled power switch turn-on
US5309344A (en) Dual active clamp, zero voltage switching power converter
US5206800A (en) Zero voltage switching power converter with secondary side regulation
EP1215808B1 (en) A power supply circuit and method thereof to detect demagnitization of the power supply
US6788556B2 (en) Switching power source device
EP0989662B1 (en) Completely integrated switch-on control-loop of a high voltage power transistor of a quasi resonant flyback converter
US7209371B2 (en) Method and apparatus for extending the operating range of a flyforward converter
US4443839A (en) Single ended, separately driven, resonant DC-DC converter
EP0567257A2 (en) Drive circuit for power switches of a zero-voltage switching power converter
EP0188839A1 (en) Self-oscillating power-supply circuit
JP2000278945A (en) Switching power supply device
JP2001197741A (en) Switching power supply
US7656691B2 (en) Charge mode control of a serial resonance converter
JP2769451B2 (en) Quantized power converter
KR100493749B1 (en) A forward converter with an inductor coupled to a transformer winding
EP1150417B1 (en) Switching power supply unit
US5831838A (en) Resonant fly-forward converter circuit
US8411476B2 (en) Charge mode control
US5995381A (en) Pulse width modulation controlled switching regulator
JPH06169568A (en) Power supply device for controlling plurality of outputs and switching regulator
KR20020020364A (en) Switching mode power supply with high efficiency
CN111525802B (en) Conversion device
US20210036621A1 (en) Prestart control circuit for a switching power converter

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010515