JPH06168792A - Inverter lighting circuit - Google Patents

Inverter lighting circuit

Info

Publication number
JPH06168792A
JPH06168792A JP5016005A JP1600593A JPH06168792A JP H06168792 A JPH06168792 A JP H06168792A JP 5016005 A JP5016005 A JP 5016005A JP 1600593 A JP1600593 A JP 1600593A JP H06168792 A JPH06168792 A JP H06168792A
Authority
JP
Japan
Prior art keywords
output
signal
circuit
lighting control
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5016005A
Other languages
Japanese (ja)
Other versions
JP2692520B2 (en
Inventor
Hiroaki Tanaka
博昭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5016005A priority Critical patent/JP2692520B2/en
Publication of JPH06168792A publication Critical patent/JPH06168792A/en
Application granted granted Critical
Publication of JP2692520B2 publication Critical patent/JP2692520B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To enable a general purpose IC to be used, and eliminate the necessity of adjustment by using a square wave resulting from the division of an output signal from the oscillation section made of a crystal oscillator, a NOT circuit and a resistor, into a desired frequency as a lighting control signal for a fluorescent lamp. CONSTITUTION:A control signal from a lighting control circuit 4 is outputted to the gate of a switching element Q1 for switching DC power from a DC power circuit 6 to rectify a commercial power supply 5. The circuit 4 is constituted of an oscillation section 12 where a crystal oscillator 8 having a desired oscillation frequency, a NOT circuit 1 and a resistor R are connected in parallel, and a counter 18 for outputting a square wave on/off signal resulting from the division of an output signal from the section 12, into a desired frequency. In this case, an upstream counter and a downstream comparator may be used, instead of the counter 18. According to this construction, adjustment for the electrical dispersion of components can be eliminated, as the main section of the circuit 4 comprises a digital circuit. Also, a dedicated LSI is not used. thereby allowing an easy design change.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はインバータ点灯回路に関
し、特に蛍光ランプなどの放電ランプを通常の商用交流
電源よりも高い周波数で励振して点灯させるインバータ
点灯回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter lighting circuit, and more particularly to an inverter lighting circuit for exciting a discharge lamp such as a fluorescent lamp at a frequency higher than that of a normal commercial AC power source to light the discharge lamp.

【0002】[0002]

【従来の技術】一般に、インバータ点灯回路は、商用交
流電源より周波数の高い40〜50kHz程度の高周波
電力で蛍光ランプを点灯させることにより、商用交流電
源で駆動する従来の点灯回路にくらべてチラツキが少な
く、明るく、高効率点灯が可能であり、近似多用されて
いる。
2. Description of the Related Art Generally, an inverter lighting circuit is more flicker than a conventional lighting circuit driven by a commercial AC power source by lighting a fluorescent lamp with a high frequency power of 40 to 50 kHz, which has a higher frequency than a commercial AC power source. It is low in number, bright, and capable of high-efficiency lighting, and is frequently used.

【0003】図10は従来のこの種のインパータ点灯回
路の内で典型的な他励式インバータ点灯回路である。
FIG. 10 shows a typical separately-excited inverter lighting circuit in this type of conventional inverter lighting circuit.

【0004】図10において、外部商用交流電源5から
供給される交流電力はスイッチS10がONされると、
直流電源回路6に供給され、直流電源回路6により予め
定められた電圧を有する直流に変換される。直流電源回
路6の出力の高電位出力側には蛍光ランプ2の一端が接
続され、蛍光ランプ2の他端はコイルL1を介してスイ
ッチング素子Q1の一端に接続される。スイッチング素
子Q1の他端は直流電源回路6の出力の低電位側に接続
されている。
In FIG. 10, when the switch S10 is turned on, the AC power supplied from the external commercial AC power supply 5 is
It is supplied to the DC power supply circuit 6, and is converted into DC having a predetermined voltage by the DC power supply circuit 6. One end of the fluorescent lamp 2 is connected to the high potential output side of the output of the DC power supply circuit 6, and the other end of the fluorescent lamp 2 is connected to one end of the switching element Q1 via the coil L1. The other end of the switching element Q1 is connected to the low potential side of the output of the DC power supply circuit 6.

【0005】スイッチング素子Q1としては、たとえ
ば、電界効果型のトランジスタを使用すればよい。この
スイッチング素子Q1のゲート端子には点灯制御回路4
Aの出力が接続されている。点灯制御回路4Aには、直
流電源回路6より適切な電圧をもつ直流電力が供給され
る。
As the switching element Q1, for example, a field effect transistor may be used. The lighting control circuit 4 is provided at the gate terminal of the switching element Q1.
The output of A is connected. DC power having an appropriate voltage is supplied from the DC power supply circuit 6 to the lighting control circuit 4A.

【0006】直流電源回路6の出力の高電位側とスイッ
チング素子Q1とコイルL1の接続部との間にはコイル
L2とコンデンサC2とが並列に接続され並列共振回路
を形成している。前述の点灯制御回路4Aより、商用交
流電源より高い周波数の点灯制御信号(たとえば、周波
数40kHz)がスイッチング素子Q1のゲート端子に
加えられると、スイッチング素子Q1はこの点灯制御信
号に応じてON/OFFを行い、蛍光ランプ2に供給さ
れる直流電力をスイッチングして点灯させる。
A coil L2 and a capacitor C2 are connected in parallel between the high potential side of the output of the DC power supply circuit 6 and the connection portion of the switching element Q1 and the coil L1 to form a parallel resonance circuit. When a lighting control signal (for example, a frequency of 40 kHz) having a frequency higher than that of the commercial AC power supply is applied to the gate terminal of the switching element Q1 from the lighting control circuit 4A described above, the switching element Q1 is turned on / off according to the lighting control signal. Then, the DC power supplied to the fluorescent lamp 2 is switched and turned on.

【0007】また、蛍光ランプ2にはコンデンサC1が
並列に接続され、コイルL1とコンデンサC1とで直列
共振回路を形成している。上述したコイルL1とC1で
形成される直列共振回路およびコイルL2とコンデンサ
C2とで形成される並列共振回路の共振周波数を上述し
たスイッチング素子Q1に供給する点灯制御信号の周波
数にほぼ一致させておく。
A capacitor C1 is connected in parallel to the fluorescent lamp 2, and the coil L1 and the capacitor C1 form a series resonance circuit. The resonance frequencies of the series resonance circuit formed by the coils L1 and C1 and the parallel resonance circuit formed by the coil L2 and the capacitor C2 are set to approximately match the frequency of the lighting control signal supplied to the switching element Q1. .

【0008】以上述べてきた点灯制御回路構成する部品
にはアナログ回路を使用しているものと、デジタル回路
を使用したものとがあり、ディジタル回路を使用してい
るものでは専用のLSIなどが用いられている。
The components constituting the lighting control circuit described above include those using an analog circuit and those using a digital circuit. For those using a digital circuit, a dedicated LSI or the like is used. Has been.

【0009】[0009]

【発明が解決しようとする課題】上述した従来のインバ
ータ点灯回路の内で、点灯制御回路にアナログ回路を使
用するものにおいては、使用する回路部品にはバラツキ
がありこのバラツキのために点灯制御回路の周波数が所
望の値と異なるので、このバラツキを補正するために長
い調整時間を必要とするという欠点を有している。
Among the conventional inverter lighting circuits described above, in the case where an analog circuit is used for the lighting control circuit, there are variations in the circuit components used, and the lighting control circuit is caused by this variation. Since the frequency is different from the desired value, there is a drawback that a long adjustment time is required to correct this variation.

【0010】また、専用のディジタル回路を点灯制御回
路に使用する場合には、余熱始動、過電圧や過電流から
のインバータ点灯回路の保護あるいはリモートコントロ
ールなどの付加機能の追加変更を行いたいとき、専用L
SIを設計変更しなくてはならないので、簡単に上述の
付加機能の追加や変更を行うことが困難であるという欠
点を有している。
When a dedicated digital circuit is used for the lighting control circuit, when it is desired to perform additional heat start, protection of the inverter lighting circuit from overvoltage or overcurrent, or addition of additional functions such as remote control. L
Since the SI must be redesigned, it has a drawback that it is difficult to easily add or change the above-mentioned additional functions.

【0011】本発明の目的は、上述の点灯制御回路とし
て無調整とすることができる汎用のディジタル回路を使
用したインバータ点灯回路を提供することにある。
An object of the present invention is to provide an inverter lighting circuit that uses a general-purpose digital circuit that can be adjusted as the above lighting control circuit.

【0012】[0012]

【課題を解決するための手段】本発明のインバータ点灯
回路は、外部交流電力を一旦整流して直流電力とし前記
直流電力を点灯制御回路の出力する点灯制御信号により
制御されるスイッチング素子によりスイッチングして蛍
光ランプを高周波点灯させるインバータ点灯回路におい
て、前記点灯制御回路は、水晶振動子とNOT回路と抵
抗器を並列に接続して構成される発振部と、前記発振部
からの出力を予め定められた周波数に分周した方形のO
N/OFF信号を前記点灯制御信号として出力するカウ
ンタとを備えて構成されている。
An inverter lighting circuit of the present invention rectifies external AC power into DC power, which is switched by a switching element controlled by a lighting control signal output from a lighting control circuit. In an inverter lighting circuit for lighting a fluorescent lamp at a high frequency, the lighting control circuit has an oscillation unit configured by connecting a crystal oscillator, a NOT circuit, and a resistor in parallel, and an output from the oscillation unit is predetermined. Square O divided into different frequencies
And a counter that outputs an N / OFF signal as the lighting control signal.

【0013】また、第2の発明のインバータ点灯回路
は、外部交流電力を一旦整流して直流電力とし前記直流
電力を点灯制御回路の出力する点灯制御信号により制御
されるスイッチング素子によりスイッチングして蛍光ラ
ンプを高周波点灯させるインバータ点灯回路において、
前記点灯制御回路は、水晶振動子とNOT回路と抵抗器
を並列に接続して構成される発振部と、予め定められた
第1のロード値と前記発振部の出力とを入力とし前記発
信部の出力波をカウントし前記第1のロード値を加算し
第1のカウント信号として出力すると共に桁上が生ずる
と桁上信号を出力しリセット信号を受信するとその値を
リセットする下位カウンタと、予め定められた第2のロ
ード値と前記発振部の出力とを入力とし前記発振部の出
力波をカウントし前記第2のロード値を加算したものを
第2のカウント信号として出力すると共に出力の内の一
部を前記点灯制御信号として出力しリセット信号を受信
すると前記第2のカウント信号の値をリセットする上位
カウンタと、前記第1と第2のカウント信号と予め定め
られた基準値とを入力とし前記第1と第2のカウント値
の合計が前記基準値と等しくなると前記リセット信号を
出力するコンパレータとを備えて構成されている。
In the inverter lighting circuit of the second aspect of the invention, external AC power is once rectified into DC power, and the DC power is switched by a switching element controlled by a lighting control signal output from the lighting control circuit to cause fluorescence. In the inverter lighting circuit that lights the lamp at high frequency,
The lighting control circuit receives an oscillation unit configured by connecting a crystal unit, a NOT circuit, and a resistor in parallel, a predetermined first load value, and an output of the oscillation unit as input, and the emission unit. A low-order counter that counts the output waves of the above, adds the first load value, outputs the first count signal, outputs a carry signal when a carry occurs, and resets the value when a reset signal is received; The determined second load value and the output of the oscillating unit are input, the output wave of the oscillating unit is counted, the sum of the second load value is output as a second count signal, and the output is An upper counter that resets the value of the second count signal when a reset signal is received by outputting a part of the above as the lighting control signal, and the first and second count signals and a predetermined reference value. Force and to the first sum of the second count value is configured by a comparator for outputting the equal and the reset signal and the reference value.

【0014】[0014]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0015】図1(A)は本発明のインバータ点灯回路
の一実施例を示すブロック図であり、図1(B)は図1
(A)のインバータ点灯回路で使用される点灯制御回路
の構成の一実施例を示すブロック図であり、図2〜図5
はそれぞれ図1(A)に使用することができる図1
(B)とは別の点灯制御回路の実施例を示すブロック図
である。
FIG. 1 (A) is a block diagram showing an embodiment of the inverter lighting circuit of the present invention, and FIG. 1 (B) is FIG.
It is a block diagram which shows one Example of a structure of the lighting control circuit used by the inverter lighting circuit of (A), and is FIG.
1 can be used in FIG. 1 (A), respectively.
It is a block diagram which shows the Example of the lighting control circuit different from (B).

【0016】図6と図7は図3に示した実施例における
主要部の入出力の関係を示す説明図であり、図8は、図
5の点灯制御回路のロード値と出力される点灯制御信号
の周波数およびデューテイ比との関係の一例を示す説明
図であり、図9(A)および図9(B)は点灯制御信号
の出力波形の例を示す波形図である。
FIGS. 6 and 7 are explanatory views showing the input / output relationship of the main part in the embodiment shown in FIG. 3, and FIG. 8 is a load value of the lighting control circuit of FIG. 5 and the lighting control output. It is explanatory drawing which shows an example with respect to the frequency of a signal, and a duty ratio, and FIG. 9 (A) and FIG. 9 (B) is a waveform diagram which shows the example of the output waveform of a lighting control signal.

【0017】図1(A)のインバータ点灯回路は、すで
に図7で説明した従来のインバータ点灯回路の点灯制御
回路4Aの代わりに点灯制御回路4が使用されている以
外は同一であるので、以下に、点灯制御回路4について
のみ説明し、それ以外の部分の説明は省略する。
The inverter lighting circuit shown in FIG. 1A is the same as the inverter lighting circuit shown in FIG. 7 except that the lighting control circuit 4 is used instead of the lighting control circuit 4A of the conventional inverter lighting circuit. First, only the lighting control circuit 4 will be described, and description of other parts will be omitted.

【0018】図2の点灯制御回路4はNOT回路1と、
このNOT回路1の入力端に一端が接続され、他端がN
OT回路1の出力側に接続された水晶振動子8と、この
水晶振動子8に並列に接続された抵抗器Rとで発振部1
2を構成し、NOT回路1の出力を入力とし、予め定め
られた周波数に分周したデューテイ比50%をもつ図9
(A)に示されているような波形の方形波を点灯制御信
号として出力するカウンタ18とで構成されている。
The lighting control circuit 4 of FIG. 2 includes a NOT circuit 1 and
One end is connected to the input end of this NOT circuit 1 and the other end is N
The oscillating unit 1 includes the crystal oscillator 8 connected to the output side of the OT circuit 1 and the resistor R connected in parallel to the crystal oscillator 8.
9 has a duty ratio of 50% obtained by dividing the frequency of the output of the NOT circuit 1 into an input and dividing it into a predetermined frequency.
The counter 18 outputs a square wave having a waveform as shown in (A) as a lighting control signal.

【0019】水晶振動子8としては、たとえば、周波数
4.2MHzを発振するものを使用し、カウンタ18と
して、たとえば、入力信号を1/70に分周しデューテ
イ比50%をもつ方形波を出力するように設定すれば、
図9(A)に示す60kHzの周波数を持つ点灯制御信
号を出力させることができる。
As the crystal oscillator 8, for example, one that oscillates at a frequency of 4.2 MHz is used, and as the counter 18, for example, the input signal is divided into 1/70 and a square wave having a duty ratio of 50% is output. If you set it to
A lighting control signal having a frequency of 60 kHz shown in FIG. 9A can be output.

【0020】図1(B)に示した点灯制御回路の入力端
X1およびX2と、出力端Y1およびY2とはそれぞれ
図1(A)の同一の入力端に対応している。
The input terminals X1 and X2 and the output terminals Y1 and Y2 of the lighting control circuit shown in FIG. 1B respectively correspond to the same input terminal in FIG. 1A.

【0021】なお、上述したデューテイ比は50%でな
くともよい。
The duty ratio described above does not have to be 50%.

【0022】また、図2の点灯制御回路4は、図1
(B)に示されているのと同一の発振部12と、発振部
12からの出力と第1のロード信号とを入力とし桁上信
号を出力し後述するリセット信号が加えられるとカウン
ト値をリセットする下位カウンタ9と、発振部12の出
力と第2のロード信号および下位カウンタ9の出力する
桁上信号とを入力とし、前述の点灯制御信号を出力し、
リセット信号が加えられるとカウント値をリセットする
上位カウンタ10と、下位カウンタ9および上位カウン
タ10の出力および基準値とを入力とし、下位カウンタ
9と上位カウンタ10の出力の合計と基準値とが等しく
なると、リセット信号を出力するコンパレータ11とか
ら構成されている。
Further, the lighting control circuit 4 of FIG.
When the same oscillation unit 12 as shown in (B) and the output from the oscillation unit 12 and the first load signal are input and a carry signal is output and a reset signal described later is added, the count value is changed. The lower counter 9 to be reset, the output of the oscillator 12, the second load signal, and the carry signal output from the lower counter 9 are input, and the above-mentioned lighting control signal is output.
The upper counter 10 that resets the count value when a reset signal is applied, and the outputs of the lower counter 9 and the upper counter 10 and the reference value are input, and the sum of the outputs of the lower counter 9 and the upper counter 10 is equal to the reference value. Then, it is composed of a comparator 11 which outputs a reset signal.

【0023】図2においては、下位カウンタ9の入力端
子AとBには低レベル(接地レベル)が、また入力端子
CとDには高レベル(+5ボルト)が加えられている。
入力端子の最下位の桁はAであり最上位の桁がDであ
り、下位カウンタ9の入力端子A〜Dには2進数表記で
1100、16進数表記でCが第1のロード信号として
入力されている。下位カウンタ9は2進数表記で4桁の
出力端子QAからQDまでの4桁の出力端子を持ってお
り、QCが最上位の桁で、QAが最下位の桁のための出
力端子である。下位カウンタ9は、上述のAからDまで
の入力端子の他に発振部12の出力を入力とする端子C
LKを持っており、端子CLKに加えられる発振部12
の出力波をカウントし、このカウントした値に入力端子
A〜Dに加えられている第1のロード信号の値を加算し
たものをカウント値として、端子QA〜QDよりコンパ
レータ11に出力する。また、カウントした値に桁上が
生ずると、端子RCOから桁上信号を上位カウンタ10
に出力する。またコンパレータ11よりリセット信号が
端子LOADに加えられるとカウント値を0にリセット
する。
In FIG. 2, a low level (ground level) is applied to the input terminals A and B of the lower counter 9, and a high level (+5 volts) is applied to the input terminals C and D.
The least significant digit of the input terminal is A and the most significant digit is D, and the input terminals A to D of the lower counter 9 are input with 1100 in binary notation and C in hexadecimal notation as the first load signal. Has been done. The lower-order counter 9 has a 4-digit output terminal QA to QD in binary notation, and QC is the highest digit and QA is the lowest digit. The lower counter 9 has a terminal C which receives the output of the oscillator 12 in addition to the above-mentioned input terminals A to D.
Oscillator 12 that has LK and is added to terminal CLK
The output waves of the above are counted, and the sum of the counted value and the value of the first load signal applied to the input terminals A to D is output as a count value to the comparator 11 from the terminals QA to QD. When a carry occurs in the counted value, a carry signal is sent from the terminal RCO to the upper counter 10.
Output to. When a reset signal is applied to the terminal LOAD from the comparator 11, the count value is reset to 0.

【0024】また、上位カウンタ10には第2のロード
信号の入力端子として端子A〜Dがあり、入力端子Aが
最下位の桁であり、入力端子Dが最上位の桁である。図
2においては、入力端子A〜Dには下位カウンタの入力
端子A〜Dに加えられていると同一の値(すなわち、1
6進数表記でC)が第2のロード信号として加えられて
いる。
The high-order counter 10 has terminals A to D as input terminals for the second load signal, the input terminal A being the lowest digit, and the input terminal D being the highest digit. In FIG. 2, the input terminals A to D have the same value as that applied to the input terminals A to D of the lower counter (that is, 1
C) in hexadecimal notation has been added as a second load signal.

【0025】また、上位カウンタ10の端子CLKには
発振部12の出力が加えられ、端子ENPとENTとに
は、下位カウンタ9からの桁上信号が加えられる。
The output of the oscillator 12 is applied to the terminal CLK of the upper counter 10, and the carry signal from the lower counter 9 is applied to the terminals ENP and ENT.

【0026】上位カウンタ10の出力端子QA〜QDの
内でQAは最下位の桁を、また、QDは最上位の桁を出
力する。これらの出力端子の内で最上位の桁の出力が点
灯制御信号の出力となり、出力端子QDを除いたQAか
らQCまでの出力端子からの出力がコンパレータ11に
出力される。すなわち、出力端子QA〜QCからは2進
数表記の出力がコンパレータ11に加えられる。
Of the output terminals QA to QD of the high-order counter 10, QA outputs the lowest digit and QD outputs the highest digit. The output of the highest digit among these output terminals becomes the output of the lighting control signal, and the outputs from the output terminals QA to QC excluding the output terminal QD are output to the comparator 11. That is, the output in binary notation is applied to the comparator 11 from the output terminals QA to QC.

【0027】上位カウンタ10は発振部12の出力波と
下位カウンタ9からの桁上信号とをカウントし、このカ
ウント値に第2のロード信号の値を加算したものをコン
パレータ11に出力する。また、コンパレータ11から
リセット信号が端子LOADに加えられると、上位カウ
ンタ10はそのカウント値を0にリセットする。
The upper counter 10 counts the output wave of the oscillating unit 12 and the carry signal from the lower counter 9, and outputs the sum of the count value and the value of the second load signal to the comparator 11. When a reset signal is applied to the terminal LOAD from the comparator 11, the upper counter 10 resets its count value to zero.

【0028】コンパレータ11は前述した下位カウンタ
9および上位カウンタ10からの出力を各桁別に受信
し、別に入力される基準値と比較し、両者が等しくなる
と、リセット信号を下位カウンタ9と上位カウンタ10
とに出力する。
The comparator 11 receives the outputs from the low-order counter 9 and the high-order counter 10 for each digit, compares them with a reference value input separately, and when both are equal, a reset signal is sent to the low-order counter 9 and the high-order counter 10.
And output to.

【0029】図8は第2のロード信号の値を上位の桁と
し第1のロード信号の値を下位の桁とするロード値(1
6進数表記)と、このロード値が加えられたとき、出力
される点灯制御信号の周波数とデューテイ比(%)の例
を示す説明図である。
FIG. 8 shows a load value (1) in which the value of the second load signal is the upper digit and the value of the first load signal is the lower digit.
(Hexadecimal notation) and an explanatory diagram showing an example of a frequency and a duty ratio (%) of a lighting control signal output when the load value is added.

【0030】以上の説明で明らかなように、特定の周波
数を持つ発振部12について適切な基準値をコンパレー
タに加えることにより、点灯制御信号の周期を決定し、
第1と第2のロード信号として適切な値を与えることに
より、点灯制御信号に対して所望のデューテイ比を与え
ることができる。
As is clear from the above description, the period of the lighting control signal is determined by adding an appropriate reference value for the oscillator 12 having a specific frequency to the comparator,
By giving appropriate values as the first and second load signals, a desired duty ratio can be given to the lighting control signal.

【0031】なお、図2の実施例においては、カウンタ
として上位と下位のカウンタを用いているが、これらの
カウンタの代りに、前述のカウンタの入力端子と出力端
子のそれぞれ2倍の入力端子と出力端子を持つ一つのカ
ウンタを1個使用してもよいことは明らかである。
Although the upper and lower counters are used as counters in the embodiment of FIG. 2, instead of these counters, input terminals and output terminals each having twice as many input terminals are provided. Obviously, one counter having an output terminal may be used.

【0032】図3の点灯制御回路4は、図2に示したと
同一の発振部12と、下位カウンタ9と、上位カウンタ
10およびコンパレータ11を有しており、その外に、
押下しているときのみONとなるスイッチS1〜S9
と、これらのスイッチS1〜S9の高電位側の接点にそ
れぞれ個別に入力端子A1〜A9が接続され、予め定め
られた変換式に従いコードを変換して出力するエンコー
ダ14と、エンコーダ14の出力を入力とするNAND
ゲート16と、NANDゲート16の出力をクロック入
力としエンコーダ14の出力を入力とする複数のDフリ
ップフロップから成るDフリップフロップ回路15とを
備えている。
The lighting control circuit 4 shown in FIG. 3 has the same oscillating section 12, a lower counter 9, an upper counter 10 and a comparator 11 as shown in FIG.
Switches S1 to S9 that are turned on only when pressed
The input terminals A1 to A9 are individually connected to the high potential side contacts of the switches S1 to S9, respectively, and an encoder 14 for converting and outputting a code according to a predetermined conversion formula, and an output of the encoder 14 are provided. NAND as input
A gate 16 and a D flip-flop circuit 15 including a plurality of D flip-flops that receive the output of the NAND gate 16 as a clock input and the output of the encoder 14 as an input are provided.

【0033】エンコーダ14は出力端子A〜Dを有して
おり、最下位の桁がAであり、最上位の桁がDであり、
また、入力端子としてA1〜A9を持っており、最下位
の入力端子がA1で、最上位の入力端子がA9である。
The encoder 14 has output terminals A to D, the least significant digit is A, the most significant digit is D,
Further, it has A1 to A9 as input terminals, the lowest input terminal is A1, and the highest input terminal is A9.

【0034】Dフリップフロップ回路15には、NAN
Dゲート16の出力を共通のクロック信号として入力す
る4個のDフリップフロップから成り、入力端子がD1
〜D4で、出力端子がQ1〜Q4を持っている。
The D flip-flop circuit 15 has a NAN.
It is composed of four D flip-flops for inputting the output of the D gate 16 as a common clock signal, and the input terminal is D1.
~ D4, the output terminals have Q1 to Q4.

【0035】図3においては、Dフリップフロップ15
の出力端子Q1とQ2とがそれぞれ下位カウンタ9の入
力端子CとDとに接続され、出力端子Q3とQ4とがそ
れぞれ上位カウンタ10の入力端子AとBとに接続され
ている。
In FIG. 3, the D flip-flop 15
Output terminals Q1 and Q2 are connected to the input terminals C and D of the lower counter 9, respectively, and output terminals Q3 and Q4 are connected to the input terminals A and B of the upper counter 10, respectively.

【0036】出力端子Q1〜Q4はクロック信号が低レ
ベルから高レベルになったとき、入力レベルをそれぞれ
反転したレベルとして出力する出力端子である。
The output terminals Q1 to Q4 are output terminals for outputting the input levels as inverted levels when the clock signal changes from the low level to the high level.

【0037】スイッチS1〜S9のそれぞれは、押下さ
れているとき、ONとなり、それぞれの高電位側の接
点、すなわち、エンコーダ14の入力端子に接続されて
いる接点は接地電位(低レベル)となる。
Each of the switches S1 to S9 is turned on when pressed, and the contact on the high potential side, that is, the contact connected to the input terminal of the encoder 14 becomes the ground potential (low level). .

【0038】これらスイッチS1〜S9が押下されてい
ないときには、これらのスイッチに接続されているエン
コーダ14の入力端子は高電位となっている。
When the switches S1 to S9 are not pressed, the input terminals of the encoder 14 connected to these switches are at high potential.

【0039】エンコーダ14は、そのすべての入力が高
レベルのとき出力として2進数表記で1111を出力す
るように設定されている、すなわち、エンコーダ14の
出力端子A〜Dのすべてから高レベルの信号が出力され
る。
The encoder 14 is set so as to output 1111 in binary notation as an output when all its inputs are at a high level, that is, a high level signal from all of the output terminals A to D of the encoder 14. Is output.

【0040】また、スイッチS1〜S9の内の何れか一
つが押下されたときには、エンコーダ14の出力端子A
〜Dの内の少なくとも一つは低レベルすなわち0を出力
するように設定する。
When any one of the switches S1 to S9 is pressed, the output terminal A of the encoder 14 is pressed.
At least one of D is set to output a low level, that is, 0.

【0041】図6に示した例では、スイッチS9が押下
されているときには、10進数9の値を2進数で表わし
た値、すなわち、1001を1111から減算した値で
ある0110がエンコーダ14の出力端子から出力さ
れ、一般にSN(Nは整数)のスイッチが押下されてい
るときには、10進数Nを2進数で表わした値を111
1から減算した値を出力するように、エンコーダ14の
変換式を設定しておく。
In the example shown in FIG. 6, when the switch S9 is pressed, the value of decimal 9 expressed in binary, that is, 0110 which is the value obtained by subtracting 1001 from 1111 is the output of the encoder 14. When the SN switch (N is an integer) is output from a terminal and the switch is generally pressed, the decimal number N is expressed in binary as 111.
The conversion formula of the encoder 14 is set so that the value subtracted from 1 is output.

【0042】また、スイッチS1〜S9の内で同時に2
個以上が押下されたときには、エンコーダ14の入力端
子の内で高位の桁に接続している一つのスイッチの入力
のみを受つけるようにエンコーダ14を設定しておく。
In addition, two of the switches S1 to S9 are simultaneously operated.
When more than one is pressed, the encoder 14 is set so as to receive only the input of one switch connected to the higher digit among the input terminals of the encoder 14.

【0043】スイッチS1〜S9の内の何れのスイッチ
も押下されていないときには、エンコーダ14の出力は
1111であるので、NANDゲート16の出力は低レ
ベル″0″である。このとき、Dフリップフロップ回路
15の出力は、それ以前にエンコーダ14から出力され
た値を出力する。
When none of the switches S1 to S9 is pressed, the output of the encoder 14 is 1111 and the output of the NAND gate 16 is at low level "0". At this time, the output of the D flip-flop circuit 15 outputs the value previously output from the encoder 14.

【0044】ここで、スイッチS1〜S9の内で何れか
のスイッチが押下されると、NANDゲート16に入力
されるエンコーダ14の出力端子A〜Dの内の少なくと
も一つからは低レベル″0″が出力されるから、NAN
Dゲート16の出力レベルは高レベルとなるので、その
とき、Dフリップフロップ回路15からその直前に入力
されているエンコーダ14からの出力レベルを反転した
ものが出力される。
When any one of the switches S1 to S9 is pressed, a low level "0" is output from at least one of the output terminals A to D of the encoder 14 input to the NAND gate 16. "Is output, so NAN
Since the output level of the D gate 16 becomes a high level, at this time, the D flip-flop circuit 15 outputs an inverted version of the output level of the encoder 14 input immediately before.

【0045】たとえば、スイッチS9が押下されたとき
には、図6に示したように、エンコーダ14の出力端子
D〜Aからは、それぞれ0110が出力される。これら
の信号がDフリップフロップ回路15の入力端子に加え
られ、その直後に、NANDゲート16からの出力が低
レベルから高レベルに変化するので、Dフリップフロッ
プ回路15の出力端子Q1〜Q4から入力レベルを反転
した信号1001が出力される。
For example, when the switch S9 is pressed, 0110 is output from each of the output terminals D to A of the encoder 14 as shown in FIG. These signals are applied to the input terminals of the D flip-flop circuit 15, and immediately after that, the output from the NAND gate 16 changes from the low level to the high level, so that the signals are input from the output terminals Q1 to Q4 of the D flip-flop circuit 15. A signal 1001 whose level is inverted is output.

【0046】その内の出力端子Q1とQ2の出力は、そ
れぞれすでに説明した下位カウンタ9の入力端子CとD
とに加えられる。また、フリップフロップ回路15の出
力端子Q3とQ4の出力はそれぞれ、上位カウンタ10
の入力端子CとDとにそれぞれ加えられる。
The outputs of the output terminals Q1 and Q2 among them are respectively the input terminals C and D of the lower counter 9 already described.
Added to. In addition, the outputs of the output terminals Q3 and Q4 of the flip-flop circuit 15 respectively correspond to the upper counter 10
Input terminals C and D respectively.

【0047】また、下位カウンタ9の入力端子AとBに
はそれぞれ一定の高レベルの信号が加えられており、同
様に、上位カウンタ10の入力端子CとDとにも一定の
高レベルの信号が加えられている。従って、下位カウン
タ9の入力は、0111、すなわち16進数表記で7と
なる。
Further, a constant high level signal is applied to the input terminals A and B of the lower counter 9, and similarly, a constant high level signal is also applied to the input terminals C and D of the upper counter 10. Has been added. Therefore, the input of the lower counter 9 is 0111, that is, 7 in hexadecimal notation.

【0048】このとき、上位カウンタ10の入力は、1
110、すなわち、16進数表記でEとなる。
At this time, the input of the upper counter 10 is 1
110, that is, E in hexadecimal notation.

【0049】すなわち、第1のロード信号として011
1が、また第2のロード信号として1110がそれぞれ
下位カウンタ9と上位カウンタ10とに加えられる。
That is, 011 is set as the first load signal.
1 and 1110 as a second load signal are added to the lower counter 9 and the upper counter 10, respectively.

【0050】これらのロード信号を纏めると、16進数
表記でE7となる。ここで、コンパレータ11に加える
基準値を適切な値とすることにより、図7に示したよう
に、カウンタに入力される値がE7のときには、上位カ
ウンタ10から出力される点灯制御信号の周波数は6
9.9kHzで、デューテイ比が41.7%とすること
ができる。
When these load signals are put together, it becomes E7 in hexadecimal notation. Here, by setting the reference value applied to the comparator 11 to an appropriate value, as shown in FIG. 7, when the value input to the counter is E7, the frequency of the lighting control signal output from the upper counter 10 is 6
At 9.9 kHz, the duty ratio can be 41.7%.

【0051】また、たとえば、スイッチS2を押下すれ
ば、図7に示すように上位と下位のカウンタには、16
進数表記で、それぞれ、CとBとが入力され、図9
(B)に示されているような波形を持ち、デューテイ比
がほぼ60%であり周波数がほぼ48kHzである点灯
制御信号が出力されることになる。
Further, for example, when the switch S2 is pressed, the upper and lower counters are set to 16 as shown in FIG.
C and B are entered in decimal notation, respectively.
A lighting control signal having a waveform as shown in (B), a duty ratio of about 60% and a frequency of about 48 kHz is output.

【0052】図4に示した本発明に使用される点灯制御
回路4の構成は、図3ですでに説明したスイッチS1〜
S9と、NANDゲード16および、Dフリップフロッ
プ回路15の代りに両端にそれぞれ適切な電位レベルを
持つ電源が接続されている可変抵抗器VRと、可変抵抗
器VRの摺動端子の出力とこの可変抵抗器VRの両端と
をそれぞれ入力とするA−Dコンバータ7を備えてい
る。このA−Dコンバータ7の出力の上位の桁の出力が
上位カウンタ10の入力端子に接続され、下位の桁の出
力が、下位カウンタ9の入力端子に接続されている。そ
れ以外は、図3で説明した点灯制御回路と同一の構成と
なっている。
The configuration of the lighting control circuit 4 used in the present invention shown in FIG. 4 is similar to that of the switches S1 to S1 already described in FIG.
Instead of the S9, the NAND gate 16 and the D flip-flop circuit 15, a variable resistor VR having power supplies having appropriate potential levels respectively connected to both ends, the output of the sliding terminal of the variable resistor VR, and this variable resistor VR It is provided with an A-D converter 7 having inputs at both ends of the resistor VR. The output of the upper digit of the output of the A / D converter 7 is connected to the input terminal of the upper counter 10, and the output of the lower digit is connected to the input terminal of the lower counter 9. Other than that, it has the same configuration as the lighting control circuit described in FIG.

【0053】従って、可変抵抗器VRの摺動端子を変化
させることにより、A−Dコンパータ7に加えるレベル
を変化させることにより、第1のロード値と第2のロー
ド値を所望の値とすることにより、上位カウンタ10の
出力側の最上位の桁の出力である点灯制御信号の周波数
とデューテイ比を変えることができる。
Therefore, by changing the sliding terminal of the variable resistor VR to change the level applied to the AD comparator 7, the first load value and the second load value are set to desired values. As a result, the frequency and duty ratio of the lighting control signal, which is the output of the most significant digit on the output side of the high-order counter 10, can be changed.

【0054】図5の点灯制御回路においては、外部から
加えられる増光命令および減光命令に応じた処理動作の
プログラムを予め記憶しており、これらの外部命令に応
じて第1と第2のロード信号を出力すると共にコンパレ
ータ11に与える基準値を出力し、また、水晶振動子8
と接続し所定の発振信号を出力するマイクロコンピュー
タ17と、第1のロード信号で与えられるロード値を入
力し、このロード値に対して別に入力される前述の発振
信号をカウントしその結果を後述するコンパレータ11
に出力し、桁上げ信号を後述する上位カウンタ10に出
力する下位カウンタ9と、第2のロード信号で与えられ
るロード値を入力し、このロード値に対し別途入力され
る前述の発振信号を加算してカウントし、その結果をコ
ンパレータ11に出力すると共にその最上位の桁を点灯
制御信号として出力する上位カウンタ10と、予め設定
された基準値と前述の下位カウンタ9および上位カウン
タ10の出力であるカウント値を入力として前述の基準
値と比較し、カウント値が基準値と等しくなるとリセッ
ト信号を下位カウンタ9と上位カウンタ10とに出力
し、これらカウンタ9と10とのカウント値をリセット
させるコンパレータ11とで構成されている。
In the lighting control circuit of FIG. 5, a program of processing operation according to a brightening command and a dimming command applied from the outside is stored in advance, and the first and second load are carried out according to these external commands. It outputs a signal and a reference value to be given to the comparator 11, and the crystal oscillator 8
The microcomputer 17 which is connected to and outputs a predetermined oscillation signal, and the load value given by the first load signal are input, and the above-mentioned oscillation signal which is input separately to this load value is counted and the result is described later. Comparator 11
To a lower counter 9 for outputting a carry signal to an upper counter 10 which will be described later, and a load value given by the second load signal, and adding the above-mentioned oscillation signal separately input to this load value. And counts the result and outputs the result to the comparator 11 and outputs the uppermost digit as a lighting control signal, a preset reference value, and the outputs of the lower counter 9 and the upper counter 10 described above. A comparator which inputs a certain count value and compares it with the above-mentioned reference value, and when the count value becomes equal to the reference value, outputs a reset signal to the lower counter 9 and the upper counter 10, and resets the count values of these counters 9 and 10. 11 and 11.

【0055】図8は、マイクロコンピュータ17から出
力されるロード信号の持つロード値と上位カウンタ10
から出力される点灯制御信号の周波数とそのデューテイ
比の関係の一例を示す説明図である。
FIG. 8 shows the load value of the load signal output from the microcomputer 17 and the upper counter 10.
It is explanatory drawing which shows an example of the relationship of the frequency and the duty ratio of the lighting control signal output from.

【0056】図8に示されているロード値は16進表記
で示されており、たとえば、ロード値E3は2進数表記
では11100011であり、ロード値D7は2進数表
記では11010111である。
The load value shown in FIG. 8 is shown in hexadecimal notation. For example, the load value E3 is 11100011 in binary notation and the load value D7 is 11010111 in binary notation.

【0057】なお、図5に示されている点灯制御回路に
は、図1(A)に示されている直流電源回路6から適切
な電圧を持つた直流電力が端子X1とX2を介して供給
される。
The lighting control circuit shown in FIG. 5 is supplied with DC power having an appropriate voltage from the DC power supply circuit 6 shown in FIG. 1A through terminals X1 and X2. To be done.

【0058】図1のスイッチS10がONされると、マ
イクロコンピュータ17と水晶振動子8とで、たとえ
ば、周波数4.19MHzの周波数を持つ発振信号を出
力する、これは、点灯制御回路4の動作クロック信号で
もある。
When the switch S10 of FIG. 1 is turned on, the microcomputer 17 and the crystal oscillator 8 output an oscillation signal having a frequency of, for example, 4.19 MHz. This is the operation of the lighting control circuit 4. It is also a clock signal.

【0059】この発振信号は下位カウンタ9と上位カウ
ンタ10とに加えられる。また、それと同時に、マイク
ロコンピュータ17からのロード信号も下位カウンタ9
と上位カウンタ10に加えらている。いま、マイクロコ
ンピュータ17が、図8のロード値の内で中間にあたる
D7を出力しているとする。このとき、これらのロード
値の内で下位の7の値に相当するロード信号、すなわ
ち、2進数表記で0111が第1のロード信号として2
進数の各桁別に下位カウンタ9に加えられる。また、ロ
ード値の内で上位の値である、16進表記のDに相当す
るロード値、すなわち2進数表記で1101が各桁別に
第2のロード値として上位カウンタ10に加えられる。
This oscillation signal is applied to the lower counter 9 and the upper counter 10. At the same time, the load signal from the microcomputer 17 is also sent to the lower counter 9
Is added to the upper counter 10. Now, it is assumed that the microcomputer 17 outputs D7 which is an intermediate value among the load values shown in FIG. At this time, the load signal corresponding to the lower 7 values among these load values, that is, 0111 in binary notation is 2 as the first load signal.
It is added to the lower counter 9 for each digit of the base number. Further, a load value corresponding to D in hexadecimal notation, which is a higher value among the load values, that is, 1101 in binary notation is added to the upper counter 10 as a second load value for each digit.

【0060】下位カウンタ9および上位カウンタ10は
それぞれ加えられた第1のロード値あるいは第2のロー
ド値に対して入力される発振信号をカウントしたものを
加算し、カウント値としてコンパレータ11に出力す
る。コンパレータ11は、これら下位カウンタ9と上位
カウンタ10からのカウント値を同時に各桁毎に受信
し、予め設定してある基準値と比較し、この基準値と入
力されたカウント値が等しくなると、リセット信号を下
位カウンタ9と上位カウンタ10とに出力して、カウン
ト値をリセットさせる。
The low-order counter 9 and the high-order counter 10 add up counted input oscillation signals to the added first load value or second load value, and output to the comparator 11 as a count value. . The comparator 11 simultaneously receives the count values from the lower counter 9 and the upper counter 10 for each digit, compares them with a preset reference value, and resets when the reference value and the input count value become equal. The signal is output to the lower counter 9 and the upper counter 10 to reset the count value.

【0061】また、下位カウンタ9からの桁上げ信号が
上位カウンタ10に入力される。コンパレータ11に予
め与えておく基準値を適切な値に設定しておくと、図8
に示されているようなロード値がマイクロコンピュータ
17から出力されているとき、この図に示されている対
応する周波数とデューテイ比を持った点灯制御信号を上
位カウンタ10から出力させることができる。
The carry signal from the lower counter 9 is input to the upper counter 10. If the reference value given to the comparator 11 in advance is set to an appropriate value, FIG.
When the load value as shown in FIG. 3 is output from the microcomputer 17, the lighting control signal having the corresponding frequency and duty ratio shown in this figure can be output from the upper counter 10.

【0062】たとえば、ロード値D7がマイクロコンピ
ュータ17より出力されているとき、図8に示すよう
に、周波数55.2KHzを持ちデューテイ比が53.
9%である点灯制御信号が上位カウンタ10から出力さ
れることになる。
For example, when the load value D7 is output from the microcomputer 17, as shown in FIG. 8, the frequency is 55.2 KHz and the duty ratio is 53.
The lighting control signal of 9% is output from the high-order counter 10.

【0063】ここで、増光命令が外部からマイクロコン
ピュータ17に入力されるごとに、マイクロコンピュー
タ17からは図8に示されているロード値で、この増光
命令が出力される直前に出力していたロード値よりも一
つずつ下の行に示されているロード値を順次出力するよ
うに設定し、また、減光命令が加えられるごとに、その
直前に出力していたロード値より、図8に示されている
一つ上の行のロード値をロード信号として出力するよう
に、マイクロコンピュータ17に記憶されているプログ
ラムを設定しておく。
Here, every time a brightening command is input to the microcomputer 17 from the outside, the microcomputer 17 outputs the load value shown in FIG. 8 immediately before the brightening command is output. The load values shown in the line below the load value are set to be output one by one, and each time the dimming command is added, the load value output immediately before is set according to FIG. The program stored in the microcomputer 17 is set so that the load value in the line immediately above the line shown in FIG.

【0064】このようにマイクロコンピュータ17のプ
ログラムを設定しておくことにより、図1(A)に示さ
れているインバータ点灯回路の蛍光ランプ2の調光を行
うことができる。また、マイクロコンピュータ17内に
記憶させるプログラムを変更することにより、上述の調
光動作以外の制御を行わせることもできる。
By setting the program of the microcomputer 17 in this way, the fluorescent lamp 2 of the inverter lighting circuit shown in FIG. 1A can be dimmed. Further, by changing the program stored in the microcomputer 17, control other than the above dimming operation can be performed.

【0065】なお、図2〜図5の実施例においては、下
位カウンタ9と上位カウンタ10とを使用しているが、
これらのカウンタの2倍の桁数を持つカウンタ1個で下
位カウンタ9および上位カウンタ10を置き換えてもよ
いことは明らかである。
Although the lower counter 9 and the upper counter 10 are used in the embodiments of FIGS. 2 to 5,
It is obvious that the lower counter 9 and the upper counter 10 may be replaced by one counter having a number of digits twice that of these counters.

【0066】また、図3から図5までの実施例におい
て、上位カウンタの出力側の最上位の桁を点灯制御信号
として出力させているが、上位カウンタの出力側の端子
の内の何れか一つの出力を点灯制御信号としてもよいこ
とは明らかである。
In the embodiments of FIGS. 3 to 5, the most significant digit on the output side of the high-order counter is output as the lighting control signal, but any one of the terminals on the output side of the high-order counter is output. Obviously, one output may be used as the lighting control signal.

【0067】[0067]

【発明の効果】以上説明したように、本発明のインバー
タ点灯回路は、点灯制御回路の主要部をディジタル回路
で構成しているため、部品の電気的バラツキによる調整
を不要とすること、および、専用のLSIを使用せずに
汎用の電子部品で構成することができるため、設計の変
更がマイクロコンピュータに記憶させるプログラムの変
更あるいは、構成部品の内のいくつかを変更するだけで
よいため、容易であるという効果を有している。
As described above, in the inverter lighting circuit of the present invention, since the main part of the lighting control circuit is composed of a digital circuit, it is not necessary to make adjustments due to electrical variations of parts, and Since it can be configured with general-purpose electronic components without using a dedicated LSI, it is easy to change the design by changing the program stored in the microcomputer or by changing some of the components. Has the effect of being

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(A)は本発明のインバータ点灯回路の一
実施例を示すブロック図であり、図1(B)は図1
(A)に示されている点灯制御回路の一例を示すブロッ
ク図である。
1A is a block diagram showing an embodiment of an inverter lighting circuit of the present invention, and FIG. 1B is a block diagram of FIG.
It is a block diagram which shows an example of the lighting control circuit shown by (A).

【図2】本発明に使用される図1(B)とは別の点灯制
御回路のブロック図である。
FIG. 2 is a block diagram of a lighting control circuit used in the present invention, which is different from that shown in FIG.

【図3】本発明に使用される図1(B)および図2とは
別の点灯制御回路のブロック図である。
FIG. 3 is a block diagram of a lighting control circuit used in the present invention, which is different from those in FIGS. 1B and 2.

【図4】本発明に使用される図1(B)および図2〜図
3とは別の点灯制御回路のブロック図である。
FIG. 4 is a block diagram of a lighting control circuit used in the present invention, which is different from the lighting control circuit shown in FIG. 1B and FIGS.

【図5】本発明に使用される図1(B)および図2〜図
4とは別の点灯制御回路のブロック図である。
5 is a block diagram of a lighting control circuit used in the present invention, which is different from that shown in FIG. 1B and FIGS.

【図6】図3に示されているエンコーダの入出力とカウ
ンタの入力との関係を示す説明図である。
FIG. 6 is an explanatory diagram showing the relationship between the input / output of the encoder and the input of the counter shown in FIG.

【図7】図3に示されているスイッチと点灯制御信号と
の関係を示す説明図である。
FIG. 7 is an explanatory diagram showing a relationship between the switch shown in FIG. 3 and a lighting control signal.

【図8】図5に示されている点灯制御回路のロード値と
点灯制御信号との関係を示す説明図である。
8 is an explanatory diagram showing a relationship between a load value of the lighting control circuit shown in FIG. 5 and a lighting control signal.

【図9】点灯制御信号の波形を示す波形図である。FIG. 9 is a waveform diagram showing a waveform of a lighting control signal.

【図10】従来のこの種のインバータ点灯回路の一例を
示すブロック図である。
FIG. 10 is a block diagram showing an example of a conventional inverter lighting circuit of this type.

【符号の説明】[Explanation of symbols]

1 NOT回路 2 蛍光ランプ 4 点灯制御回路 6 直流電源回路 7 A−Dコンバータ 8 水晶振動子 9 下位カウンタ 10 上位カウンタ 11 コンパレータ 12 発信部 14 エンコーダ 15 Dフリップフロップ回路 16 NANDゲート 17 マイクロコンピュータ 18 カウンタ 1 NOT Circuit 2 Fluorescent Lamp 4 Lighting Control Circuit 6 DC Power Supply Circuit 7 A-D Converter 8 Crystal Resonator 9 Lower Counter 10 Upper Counter 11 Comparator 12 Transmitter 14 Encoder 15 D Flip-Flop Circuit 16 NAND Gate 17 Microcomputer 18 Counter

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年12月28日[Submission date] December 28, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 外部交流電力を一旦整流して直流電力と
し前記直流電力を点灯制御回路の出力する点灯制御信号
により制御されるスイッチング素子によりスイッチング
して蛍光ランプを高周波点灯させるインバータ点灯回路
において、前記点灯制御回路は、水晶振動子とNOT回
路と抵抗器を並列に接続して構成される発振部と、前記
発振部からの出力を予め定められた周波数に分周した方
形のON/OFF信号を前記点灯制御信号として出力す
るカウンタとを備えることを特徴とするインバータ点灯
回路。
1. An inverter lighting circuit for rectifying external AC power into DC power and switching the DC power by a switching element controlled by a lighting control signal output from a lighting control circuit to light a fluorescent lamp at a high frequency. The lighting control circuit includes an oscillating unit configured by connecting a crystal oscillator, a NOT circuit, and a resistor in parallel, and a square ON / OFF signal obtained by dividing the output from the oscillating unit into a predetermined frequency. And a counter for outputting the lighting control signal as the lighting control signal.
【請求項2】 外部交流電力を一旦整流して直流電力と
し前記直流電力を点灯制御回路の出力する点灯制御信号
により制御されるスイッチング素子によりスイッチング
して蛍光ランプを高周波点灯させるインバータ点灯回路
において、前記点灯制御回路は、水晶振動子とNOT回
路と抵抗器を並列に接続して構成される発振部と、予め
定められた第1のロード値と前記発振部の出力とを入力
とし前記発信部の出力波をカウントし前記第1のロード
値を加算し第1のカウント信号として出力すると共に桁
上が生ずると桁上信号を出力しリセット信号を受信する
とその値をリセットする下位カウンタと、予め定められ
た第2のロード値と前記発振部の出力とを入力とし前記
発振部の出力波をカウントし前記第2のロード値を加算
したものを第2のカウント信号として出力すると共に出
力の一部を前記点灯制御信号として出力しリセット信号
を受信すると前記第2のカウント信号の値をリセットす
る上位カウンタと、前記第1と第2のカウント信号と予
め定められた基準値とを入力とし前記第1と第2のカウ
ント値の合計が前記基準値と等しくなると前記リセット
信号を出力するコンパレータとを備えることを特徴とす
るインバータ点灯回路。
2. An inverter lighting circuit for rectifying external AC power into DC power, which is switched by a switching element controlled by a lighting control signal output from a lighting control circuit to light a fluorescent lamp at a high frequency. The lighting control circuit receives an oscillation unit configured by connecting a crystal unit, a NOT circuit, and a resistor in parallel, a predetermined first load value, and an output of the oscillation unit as input, and the emission unit. A low-order counter that counts the output waves of the above, adds the first load value, outputs the first count signal, outputs a carry signal when a carry occurs, and resets the value when a reset signal is received; The predetermined second load value and the output of the oscillating unit are input, the output wave of the oscillating unit is counted, and the sum of the second load value is added to the second scale. A high-order counter that resets the value of the second count signal when a reset signal is received and a part of the output is output as the lighting control signal, and the first and second count signals are predetermined. An inverter lighting circuit, comprising: a comparator that outputs the reset signal when the sum of the first and second count values is equal to the reference value with the received reference value as an input.
【請求項3】 外部交流電力を一旦整流して直流電力と
し前記直流電力を点灯制御回路の出力する点灯制御信号
により制御されるスイッチング素子によりスイッチング
して蛍光ランプを高周波点灯させるインバータ点灯回路
において、前記点灯制御回路は、水晶振動子と、前記水
晶振動子と接続され予め定められた周波数の発振信号を
生成して出力すると共に外部から加えられる増光信号お
よび減光信号に応じたロード信号を出力するマイクロコ
ンピュータと、前記ロード信号に応じたロード値を一時
記憶し前記発振信号をカウントし前記ロード値に加算し
カウント値として出力し前記カウント値の出力の一部を
前記点灯制御信号として出力しリセット信号が入力され
ると前記カウント値をリセットするカウンタと、前記カ
ウント値を入力とし予め定められた基準値と比較し前記
カウント値と前記基準値とが等しいときに前記リセット
信号を出力するコンパレータとを備えることを特徴とす
るインバータ点灯回路。
3. An inverter lighting circuit for rectifying external AC power into DC power and switching the DC power by a switching element controlled by a lighting control signal output from a lighting control circuit to light a fluorescent lamp at a high frequency. The lighting control circuit is connected to the crystal unit and generates and outputs an oscillation signal having a predetermined frequency, and outputs a load signal corresponding to a brightening signal and a dimming signal externally applied. And a microcomputer, which temporarily stores a load value corresponding to the load signal, counts the oscillation signal, adds the count to the load value, outputs the count value, and outputs a part of the output of the count value as the lighting control signal. A counter that resets the count value when a reset signal is input, and a counter that inputs the count value An inverter lighting circuit, comprising: a comparator that outputs a reset signal when the count value and the reference value are equal to each other when compared with a predetermined reference value.
【請求項4】 外部交流電力を一旦整流して直流電力と
し前記直流電力を点灯制御回路の出力する点灯制御信号
により制御されるスイッチング素子によりスイッチング
して蛍光ランプを高周波点灯させるインバータ点灯回路
において、前記点灯制御回路は、水晶振動子とNOT回
路および抵抗器とを並列に接続して構成される発信部
と、押下されているときのみONとなり低レベルの電位
を出力しそれ以外のときには高レベルを出力する複数の
スイッチと、前記スイッチの出力をそれぞれ独立した低
位の桁から高位の桁に亘る入力とし前記すべてのスイッ
チの出力が高レベルであるときには、すべての出力が高
レベルであり、低位の桁から順にN番目の入力が低レベ
ルのときには少なくとも一つの出力端子の出力が低レベ
ルである予め定められた変換式に応じたデイジタル量に
変換して複数端子より出力するエンコーダと、前記エン
コーダの出力のすべてを各入力端子にそれぞれ入力する
NANDゲートと、前記NANDゲートの出力を共通ク
ロック入力とし、前記エンコーダの出力をそれぞれ一つ
ずつ入力とする複数のDフリップフロップ回路と、前記
複数のDフリップフロップ回路の出力をロード値として
入力し前記発振部の発振波をカウントし前記ロード値を
加算したものをカウント信号として出力すると共に出力
の内の一部を前記点灯制御信号として出力しリセット信
号を受信すると前記カウント信号の値をリセットするカ
ウンタと、前記カウント値と予め定められた基準値とを
入力とし前記カウント値と基準値とが等しくなると前記
リセット信号を出力するコンパレータとを備えることを
特徴とするインバータ点灯回路。
4. An inverter lighting circuit for rectifying external AC power into DC power and switching the DC power by a switching element controlled by a lighting control signal output from a lighting control circuit to light a fluorescent lamp at a high frequency. The lighting control circuit includes a transmitting unit configured by connecting a crystal unit, a NOT circuit, and a resistor in parallel, and turns on only when pressed, and outputs a low-level potential, and otherwise outputs a high-level potential. When the outputs of all the switches are high level and the outputs of all the switches are high level, the outputs of all the switches are high level and low level. The output of at least one output terminal is at a low level when the N-th input in the order of the An encoder for converting the digital amount according to the conversion formula and outputting from a plurality of terminals, a NAND gate for inputting all of the outputs of the encoder to each input terminal, and an output of the NAND gate as a common clock input, A plurality of D flip-flop circuits each receiving one output of the encoder, and ones in which outputs of the plurality of D flip-flop circuits are input as load values, the oscillation waves of the oscillation unit are counted, and the load values are added. Is output as a count signal and a part of the output is output as the lighting control signal, and a counter that resets the value of the count signal when a reset signal is received and the count value and a predetermined reference value are input. And a comparator that outputs the reset signal when the count value and the reference value are equal Inverter lighting circuit, characterized in that it comprises.
【請求項5】 前記複数のスイッチ回路とエンコーダと
NANDゲートおよびDフリップフロップ回路の代り
に、直流電源の低レベルと高レベルに両端子のそれぞれ
が接続され摺動端子から直流電源のレベルを変化させて
出力する可変抵抗器と、前記可変抵抗器の摺動端子を入
力端子に接続し前記摺動端子のレベルに応じたディジタ
ル値に変換して前記ロード値として出力するA−Dコン
バータとを備えることを特徴とする請求項4記載のイン
バータ点灯回路。
5. Instead of the plurality of switch circuits, the encoder, the NAND gate and the D flip-flop circuit, both terminals are connected to the low level and the high level of the DC power supply, and the level of the DC power supply is changed from the sliding terminal. And a variable resistor for outputting the variable resistor, and an A-D converter for connecting the sliding terminal of the variable resistor to an input terminal, converting the variable resistor into a digital value corresponding to the level of the sliding terminal, and outputting the digital value as the load value. The inverter lighting circuit according to claim 4, further comprising:
JP5016005A 1992-09-29 1993-02-03 Inverter lighting circuit Expired - Lifetime JP2692520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5016005A JP2692520B2 (en) 1992-09-29 1993-02-03 Inverter lighting circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-259182 1992-09-29
JP25918292 1992-09-29
JP5016005A JP2692520B2 (en) 1992-09-29 1993-02-03 Inverter lighting circuit

Publications (2)

Publication Number Publication Date
JPH06168792A true JPH06168792A (en) 1994-06-14
JP2692520B2 JP2692520B2 (en) 1997-12-17

Family

ID=26352247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5016005A Expired - Lifetime JP2692520B2 (en) 1992-09-29 1993-02-03 Inverter lighting circuit

Country Status (1)

Country Link
JP (1) JP2692520B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035699U (en) * 1996-09-12 1997-03-28 裕二 木目田 Hair launch comb

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035699U (en) * 1996-09-12 1997-03-28 裕二 木目田 Hair launch comb

Also Published As

Publication number Publication date
JP2692520B2 (en) 1997-12-17

Similar Documents

Publication Publication Date Title
US5396155A (en) Self-dimming electronic ballast
US5539281A (en) Externally dimmable electronic ballast
EP0413991A1 (en) Discharge lamp lighting apparatus for driving discharge lamp according to rating thereof
KR101827544B1 (en) High resolution pulse width modulation(pwm) frequency control using a tunable oscillator
US4959591A (en) Rectifier-inverter circuit with low harmonic feedback, particularly for operation of fluorescent lamps
US20080203933A1 (en) Pulse width modulation signal generating circuit
JPH0336963A (en) Inverter apparatus
JPS61211985A (en) Electronic oven range
CA2276913C (en) Electronic ballast with inrush current limiting
JP2692520B2 (en) Inverter lighting circuit
EP0838128B1 (en) Circuit arrangement
CN101926230B (en) Electronic ballast and method for controlling at least one light source
EP1346611A1 (en) Ballast circuit arrangement
EP0442572B1 (en) Circuit arrangement
US8067904B2 (en) Electronic ballast with dimming control from power line sensing
US5481161A (en) Variable frequency generator for resonant power feedback
JPH06140167A (en) Inverter lighting circuit with light dimmer function
EP1097611B1 (en) Circuit arrangement
US5008596A (en) Fluorescent lamp high frequency operating circuit
AU730941B2 (en) Ringer circuit for generating sine wave
GB1530326A (en) Dc to dc converters
JPH01283798A (en) Fluorescent lamp light-up device
US6349048B2 (en) Voltage converter circuit having a self-oscillating half-bridge structure
KR940002676Y1 (en) Stabilizer circuit for electronic method fluorescent can dimming control
KR970003171B1 (en) Inverter using active filter circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970805