JPH06153181A - Prediction coding method, prediction decoding method, prediction coder and prediction decoder - Google Patents

Prediction coding method, prediction decoding method, prediction coder and prediction decoder

Info

Publication number
JPH06153181A
JPH06153181A JP31651792A JP31651792A JPH06153181A JP H06153181 A JPH06153181 A JP H06153181A JP 31651792 A JP31651792 A JP 31651792A JP 31651792 A JP31651792 A JP 31651792A JP H06153181 A JPH06153181 A JP H06153181A
Authority
JP
Japan
Prior art keywords
inter
motion vector
circuit
data
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31651792A
Other languages
Japanese (ja)
Inventor
Masakazu Yoshimoto
正和 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31651792A priority Critical patent/JPH06153181A/en
Publication of JPH06153181A publication Critical patent/JPH06153181A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/112—Selection of coding mode or of prediction mode according to a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To improve the coding efficiency for a motion vector by making a difference among motion vectors smaller than that of a conventional device. CONSTITUTION:A delay circuit 41 delays a motion vector. A delay circuit 42 delays an identification bit. A vector correction circuit 43 multiplies the value of a motion vector delayed by the delay circuit 41 by 1/2 when an inter-frame mode is switched into an in-field mode based on an identification bit for a preceding/succeeding block and multiplies the motion vector by 2 when the inter-field mode is switched into the in-frame mode. An adder circuit 44 subtracts the motion vector corrected by the vector correction circuit 43 from the motion vector to be supplied. A variable length coding circuit 45 applies variable length coding to a difference from the motion vector from the adder circuit 44.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、予測符号化方法、予測
復号化方法、予測符号化装置及び予測復号化装置に関
し、例えばテレビ会議システムやテレビ電話システム、
スタジオ間の素材伝送システム等において使用される。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a predictive coding method, a predictive decoding method, a predictive coding apparatus and a predictive decoding apparatus, such as a video conference system and a video telephone system.
Used in a material transmission system between studios.

【０００２】[0002]

【従来の技術】テレビ会議システムやテレビ電話システ
ム、スタジオ間の素材伝送システム等においては、所謂
ＭＣ−ＤＣＴ方式等の高能率符号化方式が用いられる。
このような高能率符号化方式では、符号化効率（データ
圧縮率）を向上させるために予測符号化が採用されてい
る。予測符号化は、既に復号化されてわかっている画像
データから、次に入力されて来る画像データを予測し、
予測が外れた分だけを伝送することにより、符号化に要
する情報（データ）量を節約しようとするものである。2. Description of the Related Art In a video conference system, a video telephone system, a material transmission system between studios, etc., a high efficiency coding system such as a so-called MC-DCT system is used.
In such a high-efficiency coding method, predictive coding is adopted to improve coding efficiency (data compression rate). Predictive coding predicts the next input image data from the already decoded and known image data,
It is intended to save the amount of information (data) required for encoding by transmitting only the portion that is not predicted.

【０００３】ところで、予測符号化には、所謂フィール
ド内予測（以下フィールド内モードという）、フィール
ド間予測（以下フィールド間モードという）、フレーム
間予測（以下フレーム間モードという）等があり、例え
ば所謂ＣＣＩＲ勧告７２３に準拠した画像符号化装置で
は、フィールド内モードではフィールド内の画素値を、
フィールド間モードでは画素のフィールド間予測誤差値
を、フレーム間モードでは画素の動き補償フレーム間予
測誤差値を選択し、８画素×８画素からなるブロックデ
ータを２次元のＤＣＴ変換し、得られるＤＣＴ出力デー
タを量子化、可変長符号化して伝送するようになってい
る。なお、上述のフレーム間モードにおける動き補償
は、フレーム間モードが静止時のフレーム間の高い相関
を利用してデータ圧縮を行うのであるが、例えば画面中
央の人物が移動する場合等、画面中の動いている物体に
対して動きを検出し、その動き分だけ前の画面中で予測
に用いる位置を補正するものである。Predictive coding includes so-called intra-field prediction (hereinafter referred to as intra-field mode), inter-field prediction (hereinafter referred to as inter-field mode), inter-frame prediction (hereinafter referred to as inter-frame mode), etc., for example, so-called. In the image encoding device conforming to CCIR Recommendation 723, the pixel value in the field in the in-field mode is
The inter-field prediction error value of a pixel is selected in the inter-field mode, and the motion compensation inter-frame prediction error value of a pixel is selected in the inter-frame mode, and block data of 8 pixels × 8 pixels is two-dimensionally DCT-converted to obtain a DCT. The output data is quantized and variable length coded for transmission. In the motion compensation in the inter-frame mode described above, data compression is performed by using high correlation between frames when the inter-frame mode is stationary. However, for example, when a person in the center of the screen moves, The motion is detected for a moving object, and the position used for prediction is corrected in the previous screen by the amount of the motion.

【０００４】具体的には、例えばＣＣＩＲ勧告７２３に
準拠した画像符号化装置は、図８に示すように、現フィ
ールドの画像データから切り出されたブロックデータ
と、前フィールドの画像データ又は動き補償を施した前
フレームの対応するフィールドの画像データから切り出
されたブロックデータとの差データを求める加算回路１
０１と、上記現フィールドのブロックデータと上記加算
回路１０１からの差データを切り換え選択する切換スイ
ッチ１１５と、該切換スイッチ１１５で選択された現フ
ィールドのブロックデータ又は差データを離散余弦変換
（以下ＤＣＴ変換という）してＤＣＴ出力データを生成
するＤＣＴ回路１０２と、該ＤＣＴ回路１０２からのＤ
ＣＴ出力データを量子化して符号データを生成する量子
化回路１０３と、該量子化回路１０３からの符号データ
を可変長符号化して可変長符号データを生成し、これを
圧縮済みのデータとして出力する可変長符号化回路１０
４とを備えている。Specifically, for example, an image coding device conforming to CCIR Recommendation 723, as shown in FIG. 8, performs block data cut out from image data of the current field and image data of the previous field or motion compensation. Adder circuit 1 for obtaining difference data from the block data cut out from the image data of the corresponding field of the applied previous frame
01, the block data of the current field and a changeover switch 115 for switching and selecting the difference data from the adder circuit 101, and the block data or difference data of the current field selected by the changeover switch 115 by the discrete cosine transform (hereinafter referred to as DCT). DCT circuit 102 for generating DCT output data by performing conversion) and D from the DCT circuit 102.
Quantization circuit 103 that quantizes CT output data to generate code data, and code data from the quantization circuit 103 is variable-length coded to generate variable-length code data, which is output as compressed data. Variable length coding circuit 10
4 and.

【０００５】さらに、この画像符号化装置は、上述の図
８に示すように、上記量子化回路１０３からの符号デー
タを逆量子化してＤＣＴ出力データを再生する逆量子化
回路１０５と、該逆量子化回路１０５からのＤＣＴ出力
データを逆離散余弦変換（以下逆ＤＣＴ変換という）し
て現フィールドのブロックデータ又は差データを再生す
る逆ＤＣＴ回路１０６と、該逆ＤＣＴ回路１０６からの
差データと、前フィールドのブロックデータ又は動き補
償を施した前フレームの対応するフィールド（以下単に
前フレームという）のブロックデータとを加算して現フ
ィールドのブロックデータを再生する加算回路１０７
と、上記逆ＤＣＴ回路１０６又は加算回路１０７からの
現フィールドのブロックデータを切り換え選択する切換
スイッチ１１６と、該切換スイッチ１１６で選択された
現フィールドのブロックデータを記憶すると共に、上記
加算回路１０１に次フィールドのブロックデータが入力
されたとき、記憶している画像データを前フィールド又
は前フレームの画像データとして出力するフレームメモ
リ回路１０８と、該フレームメモリ回路１０８からの前
フレームの画像データと上記加算回路１０１に入力され
ている現フィールドのブロックデータを比較してフレー
ム間の動きベクトルを生成する動き検出回路１１０と、
該動き検出回路１１０からの動きベクトルに基づいて、
上記フレームメモリ回路１０８からの前フレームの画像
データに対し動き補償を施して動き補償済みのブロック
データを生成し、これを上記加算回路１０１と加算回路
１０７に供給する動き補償回路１０９と、上記動き検出
回路１１０からの動きベクトルを符号化する符号化回路
１２０とを備えている。Further, as shown in FIG. 8, the image coding apparatus further includes an inverse quantization circuit 105 for dequantizing the code data from the quantization circuit 103 to reproduce DCT output data, and the inverse quantization circuit 105. An inverse DCT circuit 106 that reproduces block data or difference data of the current field by performing inverse discrete cosine transform (hereinafter referred to as inverse DCT transform) on the DCT output data from the quantization circuit 105, and the difference data from the inverse DCT circuit 106. , An adding circuit 107 for reproducing the block data of the current field by adding the block data of the previous field or the block data of the corresponding field of the previous frame (hereinafter simply referred to as the previous frame) to which motion compensation has been applied.
And a changeover switch 116 for switching and selecting the block data of the current field from the inverse DCT circuit 106 or the addition circuit 107, and the block data of the current field selected by the changeover switch 116 are stored in the addition circuit 101. When the block data of the next field is input, the frame memory circuit 108 that outputs the stored image data as the image data of the previous field or the previous frame, and the image data of the previous frame from the frame memory circuit 108 and the addition A motion detection circuit 110 for comparing the block data of the current field input to the circuit 101 to generate a motion vector between frames;
Based on the motion vector from the motion detection circuit 110,
Motion compensation is performed on the image data of the previous frame from the frame memory circuit 108 to generate motion-compensated block data, which is supplied to the adder circuit 101 and the adder circuit 107. And a coding circuit 120 for coding the motion vector from the detection circuit 110.

【０００６】そして、この画像符号化装置は、上述した
ようにフィールド内モード、フィールド間モード及びフ
レーム間モードの３つの動作モードを有し、フィールド
内モードではフィールド内の画素値（輝度信号、色差信
号）を、フィールド間モードでは画素のフィールド間予
測誤差値を、フレーム間モードでは画素の動き補償フレ
ーム間予測誤差値を選択し、８画素×８画素からなるブ
ロックデータを２次元のＤＣＴ変換し、得られるＤＣＴ
出力データを量子化、可変長符号化して伝送するように
なっている。また、復号化の際に必要な動きベクトルを
符号化して、伝送するようになっている。As described above, this image coding apparatus has the three operation modes of the intra-field mode, the inter-field mode and the inter-frame mode. In the intra-field mode, the pixel value (luminance signal, color difference Signal) in the inter-field mode, and the inter-frame prediction error value of the pixel in the inter-frame mode, and the motion compensation inter-frame prediction error value of the pixel in the inter-frame mode. , Obtained DCT
The output data is quantized and variable length coded for transmission. Also, a motion vector required for decoding is encoded and transmitted.

【０００７】例えばフィールド内モードでは、現フィー
ルドの８画素×８画素からなるブロックデータが供給さ
れると、このブロックデータにＤＣＴ変換処理、量子化
処理、可変長符号化処理を順次施して、現フィールドの
ブロックデータを圧縮し、この圧縮処理によって得られ
た可変長符号データを、例えばバッファメモリ（図示せ
ず）に一旦記憶し、記憶した可変長符号データを一定レ
ートで読み出して出力するようになっている。For example, in the intra-field mode, when block data consisting of 8 pixels × 8 pixels of the current field is supplied, this block data is sequentially subjected to DCT conversion processing, quantization processing and variable length coding processing to obtain the current data. The block data of the field is compressed, the variable-length code data obtained by this compression processing is temporarily stored in, for example, a buffer memory (not shown), and the stored variable-length code data is read out and output at a constant rate. Has become.

【０００８】また、例えばフィールド間モードでは、現
フィールドのブロックデータが供給されると、このブロ
ックデータと前フィールドの対応するブロックデータ
（現フィールドと前フィールドの間では垂直方向に１ラ
イン分ずれているので、例えば上下のラインの平均値を
用いる）の差データを生成した後、この差データに対し
ＤＣＴ変換処理、量子化処理、可変長符号化処理を順次
施して、この圧縮処理によって得られた可変長符号デー
タをバッファメモリを介して出力するようになってい
る。Further, in the inter-field mode, for example, when the block data of the current field is supplied, the block data and the corresponding block data of the previous field are shifted by one line in the vertical direction between the current field and the previous field. (For example, using the average value of the upper and lower lines), the difference data is subjected to DCT conversion processing, quantization processing, and variable length coding processing in sequence, and is obtained by this compression processing. The variable length code data is output via the buffer memory.

【０００９】また、例えばフレーム間モードでは、現フ
ィールドのブロックデータが供給されると、このブロッ
クデータと、前フレームの画像データとに基づいて最適
なフレーム間の動きベクトルを選択して、この動きベク
トルに基づき前フレームの画像データに対して動き補償
を施すと共に、動き補償済みのブロックデータと現フィ
ールドのブロックデータの差データを生成した後、この
差データに対しＤＣＴ変換処理、量子化処理、可変長符
号化処理を順次施して現フィールドのブロックデータを
圧縮し、この圧縮処理によって得られた可変長符号デー
タをバッファメモリを介して出力するようになってい
る。Further, in the inter-frame mode, for example, when the block data of the current field is supplied, an optimum inter-frame motion vector is selected based on this block data and the image data of the previous frame, and this motion vector is selected. Motion compensation is performed on the image data of the previous frame based on the vector, and difference data between the motion-compensated block data and the block data of the current field is generated, and then DCT conversion processing, quantization processing, and The variable-length coding process is sequentially performed to compress the block data of the current field, and the variable-length code data obtained by this compression process is output via the buffer memory.

【００１０】また、これらの動作と並行して量子化動作
によって得られた符号データを逆量子化した後、逆ＤＣ
Ｔ変換して、フィールド内モードでは現フィールドのブ
ロックデータに対応するブロックデータ、すなわち現フ
ィールドのブロックデータに量子化歪みが付加されたブ
ロックデータを再生し、フィールド間モード又はフレー
ム間モードでは差データを再生すると共に、この差デー
タと前フィールド又は前フレームのブロックデータに基
づいて現フィールドのブロックデータに対応するブロッ
クデータ、すなわち量子化歪みが付加されたブロックデ
ータを生成し、これらをフレームメモリ回路１０８に記
憶し、このフレームメモリ回路１０８に記憶された画像
データを、加算回路１０１に新たなフィールドのブロッ
クデータが供給されたとき、前フィールド又は前フレー
ムのブロックデータとして出力するようになっている。Also, in parallel with these operations, the code data obtained by the quantization operation is inversely quantized, and then the inverse DC
In the intra-field mode, the block data corresponding to the block data of the current field, that is, the block data in which the quantization distortion is added to the block data of the current field is reproduced by T conversion, and the difference data is reproduced in the inter-field mode or the inter-frame mode. And the block data corresponding to the block data of the current field, that is, the block data to which the quantized distortion is added, is generated based on the difference data and the block data of the previous field or the previous frame, and these are generated. The image data stored in the frame memory circuit 108 is output as the block data of the previous field or the previous frame when the block data of the new field is supplied to the adding circuit 101. .

【００１１】以下、上述した動作を繰り返して圧縮対象
となるフィールドをブロック単位で圧縮し、バッファメ
モリを介して出力するようになっている。Hereinafter, the above-described operation is repeated so that the field to be compressed is compressed in block units and output via the buffer memory.

【００１２】ところで、上述のようにして予測符号化さ
れた画像データを再生する場合、フレーム間モードで
は、動き補償が施されて予測符号化されているので、復
号化の際に動きベクトルが必要となる。したがって、こ
の画像符号化装置では、処理の順にて得られるフレーム
間の動きベクトルをその前後間で差分を求め、この動き
ベクトルの差分を可変長符号化して伝送するようになっ
ている。By the way, when reproducing the predictive-coded image data as described above, since the motion compensation is performed and the predictive-coding is performed in the inter-frame mode, a motion vector is required at the time of decoding. Becomes Therefore, in this image coding apparatus, a difference between motion vectors between frames obtained in the order of processing is calculated before and after the motion vector, and the difference between the motion vectors is variable length coded and transmitted.

【００１３】具体的には、フレーム間の動きベクトルを
符号化する符号化回路１２０は、図９に示すように、上
記動き検出回路１１０からの動きベクトルを遅延するデ
ィレイ回路１２１と、上記動き検出回路１１０からの動
きベクトルと上記ディレイ回路１２１で遅延された動き
ベクトルの差分を求める加算回路１２２と、該加算回路
１２２からの動きベクトルの差分を可変長符号化する可
変長符号化回路１２３とから構成される。Specifically, as shown in FIG. 9, the coding circuit 120 for coding the motion vector between frames has a delay circuit 121 for delaying the motion vector from the motion detection circuit 110 and the motion detection. From an adder circuit 122 for obtaining the difference between the motion vector from the circuit 110 and the motion vector delayed by the delay circuit 121, and a variable length coding circuit 123 for variable length coding the difference between the motion vectors from the adder circuit 122. Composed.

【００１４】そして、ディレイ回路１２１は、動き検出
回路１１０から供給されるフレーム間の動きベクトル
を、次のブロックに対する動きベクトルが供給されるま
で遅延する。The delay circuit 121 delays the inter-frame motion vector supplied from the motion detection circuit 110 until the motion vector for the next block is supplied.

【００１５】加算回路１２２は、動き検出回路１１０か
ら供給されるフレーム間の動きベクトルから、ディレイ
回路１２１で遅延された１ブロックの前のフレーム間の
動きベクトルを減算し、前後のブロックに対するフレー
ム間の動きベクトルの差分を求める。The adder circuit 122 subtracts the motion vector between the frames preceding one block delayed by the delay circuit 121 from the motion vector between the frames supplied from the motion detecting circuit 110, and the interframe between the preceding and following blocks. The difference of the motion vector of is calculated.

【００１６】可変長符号化回路１２３は、加算回路１２
２から供給される動きベクトルの差分を可変長符号化し
て、符号化動きベクトルを生成し、この符号化動きベク
トルを上述のバッファメモリを介して出力する。The variable length coding circuit 123 includes an adder circuit 12.
The difference between the motion vectors supplied from 2 is variable-length coded to generate a coded motion vector, and the coded motion vector is output via the buffer memory described above.

【００１７】[0017]

【発明が解決しようとする課題】以上のように、ＣＣＩ
Ｒ勧告７２３に準拠した画像符号化装置等の従来の装置
では、フレーム間モード時のみに動き補償を施した予測
符号化を行うようになっていが、フィールド間モード時
にも動き補償を施した予測符号化を行って、更に符号化
効率を向上させることが考えられる。As described above, the CCI
In a conventional device such as an image coding device conforming to R recommendation 723, the predictive coding in which the motion compensation is performed is performed only in the interframe mode, but the prediction in which the motion compensation is performed also in the interfield mode is performed. It is conceivable to perform encoding to further improve the encoding efficiency.

【００１８】ところで、フィールド間の予測符号化にも
動き補償を施し、動きベクトルの前後の差分を可変長符
号化して伝送すると、同じ動きに対するフレーム間の動
きベクトルとフィールド間の動きベクトルでは異なる値
となり、調整を要する。例えば図１０に示すように、フ
ィールド間の動きベクトルが（−１，−０．５）のとき
は、それに対応するフレーム間の動きベクトルは（−
２，−１）であり、前のブロックをフィールド間モード
で予測符号化し、現在のブロックをフレーム間モードで
予測符号化した場合、単純に前後のブロック間での動き
ベクトルの差分を求めると、同じ動きであるにもかかわ
らず、その値は０とはならず、（−１，−０．５）とな
ってしまう。By the way, when motion compensation is also applied to predictive coding between fields, and the difference before and after the motion vector is variable length coded and transmitted, the motion vector between frames and the motion vector between fields for the same motion have different values. And requires adjustment. For example, as shown in FIG. 10, when the inter-field motion vector is (-1, -0.5), the corresponding inter-frame motion vector is (-
2, -1), and when the previous block is predictively coded in the inter-field mode and the current block is predictively coded in the inter-frame mode, simply calculating the difference between the motion vectors between the preceding and following blocks, Despite the same movement, the value does not become 0, but becomes (-1, -0.5).

【００１９】すなわち、前後のブロックにおいてフィー
ルド間モードからフレーム間モード、又はフレーム間モ
ードからフィールド間モードに切り換わったときには、
単純に動きベクトルの差分を求め、その差分を可変長符
号化して伝送すると、動きベクトルに対する符号化効率
が低下するという問題が生じる。That is, when the inter-field mode is switched to the inter-frame mode or the inter-frame mode is switched to the inter-field mode in the preceding and following blocks,
If the difference between motion vectors is simply obtained and the difference is subjected to variable length coding and transmitted, the problem arises that the coding efficiency for the motion vector is reduced.

【００２０】本発明は、上述の事情に鑑み、フレーム間
動き補償とフィールド間動き補償を適応的に切り換え
て、画像データを予測符号化して、動きベクトルと共に
出力し、また、それらから元の画像データを再生する際
に、符号化効率を向上させることができる予測符号化方
法、予測復号化方法、予測符号化装置及び予測復号化装
置を提供することを目的としている。In view of the above-mentioned circumstances, the present invention adaptively switches between inter-frame motion compensation and inter-field motion compensation, predictively codes image data, outputs it together with a motion vector, and outputs the original image from them. An object of the present invention is to provide a predictive coding method, a predictive decoding method, a predictive coding apparatus, and a predictive decoding apparatus that can improve coding efficiency when reproducing data.

【００２１】[0021]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る予測符号化方法は、フィールド間の
動きベクトルとフレーム間の動きベクトルを検出し、フ
ィールド間動き補償とフレーム間動き補償を適応的に切
り換えて、画像データを予測符号化して符号化データを
生成し、符号化データを出力すると共に、動きベクトル
の差分を出力する予測符号化方法であって、フレーム間
動き補償モードからフィールド間動き補償モードに切り
換えるときにフレーム間の動きベクトルを１／２倍し、
フィールド間動き補償モードからフレーム間動き補償モ
ードに切り換えるときにフィールド間の動きベクトルを
２倍して、動きベクトルの差分を求めることを特徴とす
る。In order to achieve the above object, a predictive coding method according to the present invention detects an inter-field motion vector and an inter-frame motion vector, and performs inter-field motion compensation and inter-frame motion compensation. A predictive coding method for adaptively switching motion compensation, predictively coding image data to generate coded data, outputting the coded data, and outputting a difference between motion vectors. When switching from mode to inter-field motion compensation mode, the inter-frame motion vector is halved.
It is characterized in that when the inter-field motion compensation mode is switched to the inter-frame motion compensation mode, the inter-field motion vector is doubled to obtain the motion vector difference.

【００２２】また、本発明に係る予測復号化方法は、前
記予測符号化方法により生成された符号化データ、動き
ベクトルの差分及びフィールド間動き補償モードとフレ
ーム間動き補償モードを識別する識別ビットが供給さ
れ、識別ビットに基づいて、フレーム間動き補償モード
からフィールド間動き補償モードに切り換わるときに、
前に再生されたフレーム間の動きベクトルを１／２倍
し、フィールド間動き補償モードからフレーム間動き補
償モードに切り換わるときに、前に再生されたフィール
ド間の動きベクトルを２倍し、修正された動きベクトル
と動きベクトルの差分を加算して、フィールド間の動き
ベクトル又はフレーム間の動きベクトルを再生し、再生
された動きベクトルを用いて符号化データを復号化し
て、画像データを再生することを特徴とする。Further, in the predictive decoding method according to the present invention, the encoded data generated by the predictive encoding method, the motion vector difference, and the identification bit for identifying the inter-field motion compensation mode and the inter-frame motion compensation mode are provided. When the inter-frame motion compensation mode is switched to the inter-field motion compensation mode based on the supplied identification bit,
Corrects by doubling the previously reproduced inter-frame motion vector and doubling the previously reproduced inter-field motion vector when switching from the inter-field motion compensation mode to the inter-frame motion compensation mode. The difference between the reproduced motion vector and the motion vector is added to reproduce the inter-field motion vector or the inter-frame motion vector, and the encoded motion data is decoded using the reproduced motion vector to reproduce the image data. It is characterized by

【００２３】また、本発明に係る予測符号化装置は、フ
ィールド間の動きベクトルとフレーム間の動きベクトル
を検出し、フィールド間動き補償とフレーム間動き補償
を適応的に切り換えて、画像データを符号化して符号化
データを生成し、符号化データを出力すると共に、動き
ベクトルの差分を出力する予測符号化装置であって、フ
レーム間動き補償モードからフィールド間動き補償モー
ドに切り換えるときにフレーム間の動きベクトルを１／
２倍すると共に、フィールド間動き補償モードからフレ
ーム間動き補償モードに切り換えるときにフィールド間
の動きベクトルを２倍する乗算手段と、乗算手段からの
修正された動きベクトルの差分を求めて、動きベクトル
の差分を算出する加算手段とを備えることを特徴とす
る。Further, the predictive coding apparatus according to the present invention detects the motion vector between fields and the motion vector between frames and adaptively switches between inter-field motion compensation and inter-frame motion compensation to code image data. A predictive coding apparatus that generates coded data by performing coding, outputs coded data, and outputs a difference between motion vectors, and when switching from inter-frame motion compensation mode to inter-field motion compensation mode, Motion vector 1 /
In addition to doubling, a multiplication means for doubling the inter-field motion vector when switching from the inter-field motion compensation mode to the inter-frame motion compensation mode and a difference between the corrected motion vector from the multiplication means are obtained, and the motion vector is calculated. And an adding means for calculating the difference between the two.

【００２４】また、本発明に係る予測復号化方法は、前
記予測符号化装置から符号化データ、動きベクトルの差
分及びフィールド間動き補償モードとフレーム間動き補
償モードを識別する識別ビットが供給され、識別ビット
に基づいて、フレーム間動き補償モードからフィールド
間動き補償モードに切り換わるときに、前に再生された
フレーム間の動きベクトルを１／２倍すると共に、フィ
ールド間動き補償モードからフレーム間動き補償モード
に切り換わるときに、前に再生されたフィールド間の動
きベクトルを２倍する乗算手段と、乗算手段からの修正
された動きベクトルと動きベクトルの差分を加算して、
フィールド間の動きベクトル又はフレーム間の動きベク
トルを再生する加算手段とを備え、加算手段からの動き
ベクトルを用いて符号化データを復号化して、画像デー
タを再生することを特徴とする。Further, in the predictive decoding method according to the present invention, the predictive coding apparatus supplies coded data, a motion vector difference, and an identification bit for identifying an inter-field motion compensation mode and an inter-frame motion compensation mode, When the inter-frame motion compensation mode is switched to the inter-field motion compensation mode based on the identification bit, the previously reproduced inter-frame motion vector is halved and the inter-frame motion compensation mode is switched to the inter-frame motion mode. When switching to the compensation mode, the multiplication means for doubling the motion vector between the fields reproduced before and the corrected motion vector from the multiplication means and the difference between the motion vectors are added,
And adding means for reproducing the motion vector between the fields or the motion vector between the frames, and decoding the encoded data using the motion vector from the adding means to reproduce the image data.

【００２５】[0025]

【作用】本発明では、フレーム間動き補償モードからフ
ィールド間動き補償モードに切り換えるときにフレーム
間の動きベクトルを１／２倍し、フィールド間動き補償
モードからフレーム間動き補償モードに切り換えるとき
にフィールド間の動きベクトルを２倍して、動きベクト
ルの差分を求め、この動きベクトルの差分を、フィール
ド間動き補償とフレーム間動き補償を適応的に切り換え
て、画像データを予測符号化した符号化データと共に出
力する。According to the present invention, when the inter-frame motion compensation mode is switched to the inter-field motion compensation mode, the inter-frame motion vector is halved, and when the inter-field motion compensation mode is switched to the inter-frame motion compensation mode. The motion vector difference is doubled to obtain the motion vector difference, and the motion vector difference is adaptively switched between the inter-field motion compensation and the inter-frame motion compensation, and the encoded data is obtained by predictively encoding the image data. Output with.

【００２６】また、本発明では、受信される識別ビット
に基づいて、フレーム間動き補償モードからフィールド
間動き補償モードに切り換わるときに、前に再生された
フレーム間の動きベクトルを１／２倍し、フィールド間
動き補償モードからフレーム間動き補償モードに切り換
わるときに、前に再生されたフィールド間の動きベクト
ルを２倍し、修正された動きベクトルと動きベクトルの
差分を加算して、フィールド間の動きベクトル又はフレ
ーム間の動きベクトルを再生し、再生された動きベクト
ルを用いて符号化データを予測復号化して、画像データ
を再生する。Further, according to the present invention, when the inter-frame motion compensation mode is switched to the inter-field motion compensation mode based on the received identification bit, the previously reproduced inter-frame motion vector is halved. Then, when the inter-frame motion compensation mode is switched to the inter-frame motion compensation mode, the motion vector between the fields reproduced before is doubled, and the difference between the corrected motion vector and the motion vector is added to obtain the field. A motion vector between frames or a motion vector between frames is reproduced, and the coded data is predicted and decoded using the reproduced motion vector to reproduce the image data.

【００２７】[0027]

【実施例】以下、本発明に係る予測符号化方法、予測復
号化方法、予測符号化装置及び予測復号化装置の一実施
例について図面を参照しながら説明する。図１は、本発
明を適用した画像符号化装置の回路構成を示すブロック
図であり、図４は、この画像符号化装置の要部の具体的
な回路構成を示すブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the predictive coding method, predictive decoding method, predictive coding apparatus and predictive decoding apparatus according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a circuit configuration of an image coding apparatus to which the present invention is applied, and FIG. 4 is a block diagram showing a specific circuit configuration of a main part of the image coding apparatus.

【００２８】まず、画像符号化装置について説明する。
画像符号化装置は、図１に示すように、現フィールドの
画像データから切り出されたブロックデータと、動き補
償を施した前フィールドの画像データ又は動き補償を施
した前フレームに対応するフィールドの画像データから
切り出されたブロックデータとの差データを求める加算
回路１と、上記現フィールドのブロックデータと上記加
算回路１からの差データを切り換え選択する切換スイッ
チ１５と、該切換スイッチ１５で選択された現フィール
ドのブロックデータ又は差データを離散余弦変換（以下
ＤＣＴ変換という）してＤＣＴ出力データを生成するＤ
ＣＴ回路２と、該ＤＣＴ回路２からのＤＣＴ出力データ
を量子化して符号データを生成する量子化回路３と、該
量子化回路３からの符号データを可変長符号化して可変
長符号データを生成する可変長符号化回路４と、該可変
長符号化回路４からの可変長符号データを記憶し、平滑
化して出力するバッファメモリ１７と、該バッファメモ
リの所謂バッファ占有度等に基づいて、上記切換スイッ
チ１５、１６等を制御する符号化制御回路１８とを備え
ている。First, the image coding apparatus will be described.
As shown in FIG. 1, the image encoding device includes block data cut out from image data of the current field, image data of a previous field subjected to motion compensation, or an image of a field corresponding to a previous frame subjected to motion compensation. The adder circuit 1 for obtaining the difference data from the block data cut out from the data, the changeover switch 15 for selectively selecting the difference data from the block data of the present field and the adder circuit 1, and the changeover switch 15 are selected. D for generating DCT output data by performing discrete cosine transform (hereinafter referred to as DCT transform) of block data or difference data of the current field
A CT circuit 2, a quantization circuit 3 that quantizes the DCT output data from the DCT circuit 2 to generate code data, and a variable-length code of the code data from the quantization circuit 3 to generate variable-length code data Based on the so-called buffer occupancy and the like of the variable-length coding circuit 4, the buffer memory 17 that stores the variable-length code data from the variable-length coding circuit 4, outputs the smoothed variable-length code data, and the like. An encoding control circuit 18 for controlling the changeover switches 15, 16 and the like is provided.

【００２９】さらに、この画像符号化装置は、上述の図
１に示すように、上記量子化回路３からの符号データを
逆量子化してＤＣＴ出力データを再生する逆量子化回路
５と、該逆量子化回路５からのＤＣＴ出力データを逆離
散余弦変換（以下逆ＤＣＴ変換という）して現フィール
ドのブロックデータ又は差データを再生する逆ＤＣＴ回
路６と、該逆ＤＣＴ回路６からの差データと、動き補償
を施した前フィールドのブロックデータ又は動き補償を
施した前フレームの対応するフィールド（以下単に前フ
レームという）のブロックデータを加算して現フィール
ドのブロックデータを再生する加算回路７と、上記逆Ｄ
ＣＴ回路６又は加算回路７からの現フィールドのブロッ
クデータを切り換え選択する切換スイッチ１６と、該切
換スイッチ１６で選択された現フィールドのブロックデ
ータを記憶すると共に、上記加算回路１に次フィールド
のブロックデータが入力されたとき、記憶している画像
データを前フィールド又は前フレームの画像データとし
て出力するフレームメモリ回路８と、該フレームメモリ
回路８からの前フィールド及び前フレームの画像データ
と上記加算回路１に入力されている現フィールドのブロ
ックデータを比較して、フィールド間の動きベクトル又
はフレーム間の動きベクトルを生成する動き検出回路１
０と、該動き検出回路１０からの動きベクトルに基づい
て、上記フレームメモリ回路８からの前フィールド又は
前フレームの画像データに対し動き補償を施して動き補
償済みのブロックデータを生成し、これを上記加算回路
１と加算回路７に供給する動き補償回路９と、上記動き
検出回路１０からの動きベクトルを符号化する符号化回
路４０とを備えている。Further, as shown in FIG. 1, the image coding apparatus further includes an inverse quantization circuit 5 for dequantizing the code data from the quantization circuit 3 to reproduce DCT output data, and the inverse quantization circuit 5. An inverse DCT circuit 6 that reproduces block data or difference data of the current field by performing an inverse discrete cosine transform (hereinafter referred to as an inverse DCT transform) on the DCT output data from the quantization circuit 5, and the difference data from the inverse DCT circuit 6. An adding circuit 7 for adding the block data of the previous field to which motion compensation has been applied or the block data of the corresponding field of the previous frame to which motion compensation has been applied (hereinafter simply referred to as the previous frame) to reproduce the block data of the current field Reverse D above
A change-over switch 16 for changing over and selecting the block data of the current field from the CT circuit 6 or the adding circuit 7, and the block data of the current field selected by the change-over switch 16 are stored, and the block of the next field is stored in the adding circuit 1. A frame memory circuit 8 for outputting stored image data as image data of a previous field or a previous frame when data is input, image data of the previous field and a previous frame from the frame memory circuit 8, and the adder circuit A motion detection circuit 1 for comparing the block data of the current field input to 1 to generate a motion vector between fields or a motion vector between frames
Based on 0 and the motion vector from the motion detection circuit 10, motion compensation is performed on the image data of the previous field or the previous frame from the frame memory circuit 8 to generate motion-compensated block data. The motion compensation circuit 9 supplies the addition circuit 1 and the addition circuit 7, and a coding circuit 40 that codes the motion vector from the motion detection circuit 10.

【００３０】そして、この画像符号化装置は、フィール
ド内モード、フィールド間モード及びフレーム間モード
の３つの動作モードを有し、フィールド内モードではフ
ィールド内の画素値（輝度信号、色差信号）を、フィー
ルド間モードでは画素の動き補償フィールド間予測誤差
値を、フレーム間モードでは画素の動き補償フレーム間
予測誤差値を選択し、例えば８画素×８画素からなるブ
ロックデータを２次元のＤＣＴ変換し、得られるＤＣＴ
出力データを量子化、可変長符号化して伝送するように
なっている。This image coding apparatus has three operation modes, that is, an intra-field mode, an inter-field mode and an inter-frame mode. In the intra-field mode, the pixel value (luminance signal, color difference signal) in the field is In the inter-field mode, the pixel motion-compensated inter-field prediction error value is selected, and in the inter-frame mode, the pixel motion-compensated inter-frame prediction error value is selected. For example, block data composed of 8 pixels × 8 pixels is subjected to two-dimensional DCT conversion, DCT obtained
The output data is quantized and variable length coded for transmission.

【００３１】例えばフィールド内モードでは、現フィー
ルドの例えば８画素×８画素からなるブロックデータが
供給されると、このブロックデータにＤＣＴ変換処理、
量子化処理、可変長符号化処理を順次施して、現フィー
ルドのブロックデータを圧縮し、この圧縮処理によって
得られた可変長符号データを、バッファメモリ１７に一
旦記憶し、記憶した可変長符号データを一定レートで読
み出して出力するようになっている。For example, in the intra-field mode, when block data consisting of, for example, 8 pixels × 8 pixels in the current field is supplied, this block data is subjected to DCT conversion processing,
Quantization processing and variable-length coding processing are sequentially performed to compress the block data of the current field, the variable-length code data obtained by this compression processing is temporarily stored in the buffer memory 17, and the stored variable-length code data is stored. Is read out at a constant rate and output.

【００３２】また、例えばフィールド間モードでは、現
フィールドのブロックデータが供給されると、このブロ
ックデータと、前フィールドの画像データとに基づいて
最適なフィールド間の動きベクトルを選択して、このフ
ィールド間の動きベクトルに基づき前フィールドの画像
データに対して動き補償を施すと共に、動き補償済みの
ブロックデータ（現フィールドと前フィールドの間では
垂直方向に１ライン分ずれているので、例えば上下のラ
インの平均値を用いる）と現フィールドのブロックデー
タの差データを生成した後、この差データに対しＤＣＴ
変換処理、量子化処理、可変長符号化処理を順次施し
て、この圧縮処理によって得られた可変長符号データを
バッファメモリ１７を介して出力するようになってい
る。また、このとき、選択したフィールド間の動きベク
トルに後述する修正を施した後、修正された動きベクト
ルを、その得られる順に前後で差分を求め、この動きベ
クトルの差分を可変長符号化して出力するようになって
いる。In the inter-field mode, for example, when the block data of the current field is supplied, the optimum inter-field motion vector is selected based on this block data and the image data of the previous field, and this field is selected. The motion compensation is performed on the image data of the previous field based on the motion vector of the inter-field, and the block data for which the motion compensation has been performed (the current field and the previous field are vertically deviated by one line. Difference value of the block data of the current field is generated, and the DCT
The conversion process, the quantization process, and the variable length coding process are sequentially performed, and the variable length code data obtained by this compression process is output via the buffer memory 17. Further, at this time, after the motion vector between the selected fields is modified as described later, the modified motion vector is obtained as a difference before and after the obtained motion vector, and the difference between the motion vectors is variable length coded and output. It is supposed to do.

【００３３】また、例えばフレーム間モードでは、現フ
ィールドのブロックデータが供給されると、このブロッ
クデータと、前フレームの画像データとに基づいて最適
なフレーム間の動きベクトルを選択して、このフレーム
間の動きベクトルに基づき前フレームの画像データに対
して動き補償を施すと共に、動き補償済みのブロックデ
ータと現フィールドのブロックデータの差データを生成
した後、この差データに対しＤＣＴ変換処理、量子化処
理、可変長符号化処理を順次施して、現フィールドのブ
ロックデータを圧縮し、この圧縮処理によって得られた
可変長符号データをバッファメモリ１７を介して出力す
るようになっている。また、このとき、選択したフレー
ム間の動きベクトルに後述する修正を施した後、修正さ
れた動きベクトルを、その得られる順に前後で差分を求
め、この動きベクトルの差分を可変長符号化して出力す
るようになっている。Further, in the inter-frame mode, for example, when the block data of the current field is supplied, an optimum motion vector between frames is selected based on this block data and the image data of the previous frame, and this frame is selected. Motion compensation is performed on the image data of the previous frame based on the motion vector between the two, and the difference data between the motion-compensated block data and the block data of the current field is generated. The block data of the current field is compressed by sequentially performing the encoding process and the variable length encoding process, and the variable length code data obtained by this compression process is output via the buffer memory 17. In addition, at this time, after the motion vector between the selected frames is modified as described later, the modified motion vector is calculated as a difference before and after the obtained motion vector, and the difference between the motion vectors is variable length coded and output. It is supposed to do.

【００３４】具体的には、加算回路１は、フィールド間
モード又はフレーム間モードにおいて、例えば８画素×
８画素からなるブロック単位で新たなフィールドのブロ
ックデータ（現フィールドのブロックデータ）が供給さ
れる毎に、この現フィールドのブロックデータと、動き
補償回路９から供給される動き補償が施された前フィー
ルドのブロックデータ又は動き補償が施された前フレー
ムの対応するフィールド（前フレーム）のブロックデー
タとを画素単位で比較して８画素×８画素からなる差デ
ータを求め、これをＤＣＴ回路２に供給する。Specifically, the adder circuit 1 is, for example, 8 pixels × in the inter-field mode or the inter-frame mode.
Every time the block data of a new field (block data of the current field) is supplied in block units of 8 pixels, the block data of the current field and the motion compensation circuit 9 supplies motion compensation. The block data of the field or the block data of the corresponding field (previous frame) of the previous frame that has been subjected to motion compensation is compared in pixel units to obtain difference data consisting of 8 pixels × 8 pixels, and this is calculated in the DCT circuit 2. Supply.

【００３５】切換スイッチ１５、１６は、符号化制御回
路１８により制御され、切換スイッチ１５は、フィール
ド内モードではＩＮＴＲＡ側に、フィールド間モード及
びフレーム間モードではＩＮＴＥＲ側に切り換わり、現
フィールドのブロックデータ（フィールド内の画素
値）、現フィールドのブロックデータと動き補償が施さ
れた前フィールドのブロックデータの差データ（動き補
償フィールド間予測誤差値）又は現フィールドのブロッ
クデータと動き補償された前フレームのブロックデータ
の差データ（動き補償フレーム間予測誤差値）を選択す
る。The change-over switches 15 and 16 are controlled by the encoding control circuit 18, and the change-over switch 15 is changed over to the INTRA side in the intra-field mode, and to the INTER side in the inter-field mode and the inter-frame mode to block the current field. Data (pixel value in the field), difference data between the block data of the current field and the block data of the previous field to which motion compensation has been applied (prediction error value between motion-compensated fields), or the block data of the current field and motion-compensated before The difference data (motion compensation inter-frame prediction error value) of the block data of the frame is selected.

【００３６】そして、ＤＣＴ回路２は、切換スイッチ１
５で選択された８画素×８画素からなるブロックデータ
（フィールド内の画素値、動き補償フィールド間予測誤
差値又は動き補償フレーム間予測誤差値）をＤＣＴ変換
する。例えばフィールド内モードでは、ＤＣＴ回路２
は、切換スイッチ１５で新たなフィールドのブロックデ
ータが選択されたとき、これをＤＣＴ変換して８係数×
８係数からなるＤＣＴ出力データを生成し、これを量子
化回路３に供給する。また、例えばフィールド間モード
では、ＤＣＴ回路２は、加算回路１からのフィールド間
のブロック単位の差データが選択されたとき、これをＤ
ＣＴ変換して差データに対応する８係数×８係数からな
るＤＣＴ出力データを生成し、これを量子化回路３に供
給する。また、例えばフレーム間モードでは、ＤＣＴ回
路２は、加算回路１からのフレーム間のブロック単位の
差データが選択されたとき、これをＤＣＴ変換して差デ
ータに対応する８係数×８係数からなるＤＣＴ出力デー
タを生成し、これを量子化回路３に供給する。The DCT circuit 2 includes the changeover switch 1
The block data (pixel value in field, motion compensation inter-field prediction error value or motion compensation inter-frame prediction error value) consisting of 8 pixels × 8 pixels selected in 5 is DCT-transformed. For example, in the field mode, the DCT circuit 2
When the block data of a new field is selected by the changeover switch 15, this is DCT-converted to obtain 8 coefficients x
DCT output data consisting of 8 coefficients is generated and supplied to the quantization circuit 3. In addition, for example, in the inter-field mode, the DCT circuit 2 outputs the difference data between the fields from the adder circuit 1 when the difference data in block units is selected.
CT conversion is performed to generate DCT output data composed of 8 coefficients × 8 coefficients corresponding to the difference data, and this is supplied to the quantization circuit 3. Further, in the inter-frame mode, for example, when the difference data in the block unit between frames from the adder circuit 1 is selected, the DCT circuit 2 performs DCT conversion on the difference data and consists of 8 coefficients × 8 coefficients corresponding to the difference data. DCT output data is generated and supplied to the quantization circuit 3.

【００３７】量子化回路３は、符号化制御回路１８によ
り制御され、ＤＣＴ出力データに各係数毎に異なった重
み付けをして量子化し、符号データを生成する。すなわ
ち、符号化制御回路１８は、例えば、輝度信号に対する
２ブロックと色差信号に対する２ブロック（Ｃｒ、Ｃｂ
の各１ブロック）からなる所謂マクロブロック毎の符号
化難易度を示す所謂クリティカリティｍ、４５マクロブ
ロックからなるブロックストライプ毎のバッファメモリ
１７の占有度に相当する所謂伝送ファクタｆ等に基づい
て、量子化回路３の量子化ステップを係数毎に制御す
る。The quantizing circuit 3 is controlled by the coding control circuit 18 and weights the DCT output data differently for each coefficient to quantize the DCT output data to generate coded data. That is, the encoding control circuit 18 may, for example, have two blocks for a luminance signal and two blocks (Cr, Cb) for a color difference signal.
Based on a so-called criticality m indicating the degree of so-called coding difficulty for each macroblock, and a so-called transmission factor f corresponding to the occupancy of the buffer memory 17 for each block stripe consisting of 45 macroblocks. The quantization step of the quantization circuit 3 is controlled for each coefficient.

【００３８】可変長符号化回路４は、このようにして得
られる符号データに、例えば所謂ハフマン符号化及びラ
ンレングス符号化を施して可変長符号データを生成し、
この可変長符号データをバッファメモリ１７に供給す
る。The variable length coding circuit 4 performs so-called Huffman coding and run length coding on the code data thus obtained to generate variable length code data,
This variable length code data is supplied to the buffer memory 17.

【００３９】一方、逆量子化回路５は、量子化回路３か
ら供給される符号データを逆量子化し、この逆量子化処
理によって得られた８係数×８係数からなるＤＣＴ出力
データを逆ＤＣＴ回路６に供給する。On the other hand, the inverse quantization circuit 5 inversely quantizes the code data supplied from the quantization circuit 3 and outputs the DCT output data consisting of 8 coefficients × 8 coefficients obtained by this inverse quantization processing to the inverse DCT circuit. Supply to 6.

【００４０】逆ＤＣＴ回路６は、逆量子化回路５から供
給されるＤＣＴ出力データを逆ＤＣＴ変換して、例えば
フィールド内モードでは、加算回路１に入力されている
現フィールドのブロックデータと対応するブロックデー
タ、すなわち現フィールドのブロックデータに量子化歪
みが付加されたブロックデータを生成し、このブロック
データを切換スイッチ１６を介してフレームメモリ回路
８に供給する。一方、フィールド間モード及びフレーム
間モードでは、加算回路１の出力に対応した差データ、
すなわち量子化歪みが付加された差データを生成し、こ
の差データを加算回路７に供給する。The inverse DCT circuit 6 inversely DCT-converts the DCT output data supplied from the inverse quantization circuit 5, and in the intra-field mode, for example, corresponds to the block data of the current field input to the adder circuit 1. Block data, that is, block data in which quantization distortion is added to the block data of the current field is generated, and this block data is supplied to the frame memory circuit 8 via the changeover switch 16. On the other hand, in the inter-field mode and the inter-frame mode, the difference data corresponding to the output of the adder circuit 1,
That is, the difference data to which the quantization distortion is added is generated, and this difference data is supplied to the adding circuit 7.

【００４１】加算回路７は、例えばフィールド間モード
では、逆ＤＣＴ回路６から供給される差データと、動き
補償回路９から供給される動き補償済みの前フィールド
のブロックデータとを加算して、加算回路１に入力され
ている現フィールドのブロックデータと対応するブロッ
クデータ、すなわち量子化歪みが付加されたブロックデ
ータを生成し、これを切換スイッチ１６を介してフレー
ムメモリ回路８に供給する。一方、フレーム間モードで
は、逆ＤＣＴ回路６から供給される差データと、動き補
償回路９から供給される動き補償済みの前フレームのブ
ロックデータとを加算して、加算回路１に入力されてい
る現フィールドのブロックデータと対応するブロックデ
ータ、すなわち量子化歪みが付加されたブロックデータ
を生成し、これを切換スイッチ１６を介してフレームメ
モリ回路８に供給する。In the inter-field mode, for example, the adder circuit 7 adds the difference data supplied from the inverse DCT circuit 6 and the motion-compensated block data of the previous field supplied from the motion compensating circuit 9, and adds the result. Block data corresponding to the block data of the current field input to the circuit 1, that is, block data to which quantization distortion has been added is generated, and this is supplied to the frame memory circuit 8 via the changeover switch 16. On the other hand, in the inter-frame mode, the difference data supplied from the inverse DCT circuit 6 and the block data of the motion-compensated previous frame supplied from the motion compensation circuit 9 are added and input to the addition circuit 1. Block data corresponding to the block data of the current field, that is, block data to which quantization distortion has been added, is generated and supplied to the frame memory circuit 8 via the changeover switch 16.

【００４２】切換スイッチ１６は、上述したように符号
化制御回路１８によって制御され、フィールド内モード
では逆ＤＣＴ回路６の出力を選択し、フィールド間モー
ド及びフレーム間モードでは加算回路７の出力を選択す
る。The change-over switch 16 is controlled by the encoding control circuit 18 as described above, and selects the output of the inverse DCT circuit 6 in the intra-field mode and the output of the adder circuit 7 in the inter-field mode and the inter-frame mode. To do.

【００４３】フレームメモリ回路８は、切換スイッチ１
６を介してブロックデータが供給される毎に、これを取
り込んで現フィールドに対応する画像データを構築して
記憶すると共に、動き検出回路１０の制御のもとに、加
算回路１に次フィールドのブロックデータが入力された
とき、記憶している画像データを前フィールドの画像デ
ータ又は前フレームの画像データとして動き検出回路１
０と動き補償回路９に供給する。The frame memory circuit 8 includes a changeover switch 1
Every time the block data is supplied via 6, the image data corresponding to the current field is taken in and constructed and stored, and under the control of the motion detection circuit 10, the adder circuit 1 stores the next field data. When block data is input, the motion detection circuit 1 stores the stored image data as the image data of the previous field or the image data of the previous frame.
0 and supplied to the motion compensation circuit 9.

【００４４】動き検出回路１０は、例えば図２に示すよ
うに、上記フレームメモリ回路８に記憶されている前フ
レームの画像データから、フレーム間の動きベクトルを
検出するための各動きベクトル毎のブロックデータを生
成するオフセットブロック生成回路１１ａと、上記フレ
ームメモリ回路８に記憶されている前フィールドの画像
データから、フィールド間の動きベクトルを検出するた
めの各動きベクトル毎のブロックデータを生成するオフ
セットブロック生成回路１１ｂと、上記加算回路１に入
力される現フィールドのブロックデータ（以下リファレ
ンスブロックデータという）と、このリファレンスブロ
ックデータの位置を基準として、上記オフセットブロッ
ク生成回路１１ａで生成された前フレームから切り出し
た各動きベクトル毎のブロックデータ（以下オフセット
ブロックデータという）との画素毎の差分を求めると共
に、それらの絶対値和を求めて、絶対値和データを生成
する複数のブロック評価回路２０と、上記加算回路１に
入力されるリファレンスブロックデータと、このリファ
レンスブロックデータの位置を基準として、上記オフセ
ットブロック生成回路１１ｂで生成された前フィールド
から切り出した各動きベクトル毎のオフセットブロック
データとの画素毎の差分を求めると共に、それらの絶対
値和を求めて、絶対値和データを生成する複数のブロッ
ク評価回路３０と、上記複数のブロック評価回路２０、
３０からの各絶対値和データの最小値を検出し、その動
きベクトルを出力する最小値選択回路１２とを備えてい
る。For example, as shown in FIG. 2, the motion detecting circuit 10 is a block for each motion vector for detecting a motion vector between frames from the image data of the previous frame stored in the frame memory circuit 8. An offset block generation circuit 11a for generating data and an offset block for generating block data for each motion vector for detecting a motion vector between fields from the image data of the previous field stored in the frame memory circuit 8 From the previous frame generated by the offset block generation circuit 11a with reference to the generation circuit 11b, block data of the current field input to the addition circuit 1 (hereinafter referred to as reference block data), and the position of the reference block data. Each motion vector cut out Input to the adder circuit 1 and a plurality of block evaluation circuits 20 that generate the absolute value sum data by obtaining the difference for each pixel from the block data (hereinafter referred to as offset block data). The reference block data and the position of the reference block data are used as a reference, and the difference for each pixel between the offset block data for each motion vector cut out from the previous field generated by the offset block generation circuit 11b is obtained, and A plurality of block evaluation circuits 30 for obtaining the sum of absolute values thereof and generating sum of absolute value data;
A minimum value selection circuit 12 that detects the minimum value of each absolute value sum data from 30 and outputs the motion vector thereof.

【００４５】そして、この動き検出回路１０は、例えば
フレーム間モードでは、図３に示すように、加算回路１
に入力されるリファレンスブロックデータから、このリ
ファレンスブロックデータの位置を基準としてフレーム
メモリ回路８に記憶されている前フレームの画像データ
から切り出した各動きベクトル毎のオフセットブロック
データをそれぞれ減算し、これらの減算値に基づいて各
オフッセトブロックデータのうち、リファレンスブロッ
クデータに最も近いオフセットブロックデータの動きベ
クトルを選択して、これを動き補償回路９及び符号化回
路４０に供給するようになっている。Then, in the interframe mode, for example, the motion detecting circuit 10 adds the adder circuit 1 as shown in FIG.
Offset block data for each motion vector cut out from the image data of the previous frame stored in the frame memory circuit 8 with reference to the position of the reference block data is subtracted from the reference block data input to Of the offset block data, the motion vector of the offset block data closest to the reference block data is selected based on the subtracted value, and the selected motion vector is supplied to the motion compensation circuit 9 and the encoding circuit 40.

【００４６】具体的には、オフセットブロック生成回路
１１ａは、加算回路１に入力されるリファレンスブロッ
クデータの位置を基準としてフレームメモリ回路８に記
憶されている前フレームの画像データからリファレンス
ブロックデータに対応する各動きベクトル毎のオフセッ
トブロックデータを作り出して各ブロック評価回路２０
に供給する。Specifically, the offset block generation circuit 11a corresponds to the reference block data from the image data of the previous frame stored in the frame memory circuit 8 with the position of the reference block data input to the addition circuit 1 as a reference. To generate offset block data for each motion vector to
Supply to.

【００４７】一方、オフセットブロック生成回路１１ｂ
は、加算回路１に入力されるリファレンスブロックデー
タの位置を基準としてフレームメモリ回路８に記憶され
ている前フィールドの画像データからリファレンスブロ
ックデータに対応する各動きベクトル毎のオフセットブ
ロックデータを作り出して各ブロック評価回路３０に供
給する。On the other hand, the offset block generation circuit 11b
Is based on the position of the reference block data input to the adder circuit 1 and creates offset block data for each motion vector corresponding to the reference block data from the image data of the previous field stored in the frame memory circuit 8. It is supplied to the block evaluation circuit 30.

【００４８】各ブロック評価回路２０は、上述の図２に
示すように、上記加算回路１に入力されるリファレンス
ブロックデータと、上記オフセットブロック生成回路１
１ａから供給されるオフセットブロックデータとの差を
演算して差データを生成する加算回路２１と、該加算回
路２１からの差データを構成する各画素毎の値の絶対値
和を求める絶対値和回路２２とそれぞれを備えており、
加算回路１に入力されるリファレンスブロックデータ
と、オフセットブロック生成回路１１ａから供給される
オフセットブロックデータとの差データを求めると共
に、この差データの絶対値和を求め、得られる絶対値和
データをそれぞれ最小値選択回路１２に供給する。As shown in FIG. 2, each block evaluation circuit 20 includes the reference block data input to the adder circuit 1 and the offset block generation circuit 1.
1a, an adder circuit 21 for calculating a difference from offset block data supplied thereto to generate difference data, and an absolute value sum for obtaining an absolute value sum of values of respective pixels forming the difference data from the adder circuit 21. It has a circuit 22 and each,
The difference data between the reference block data input to the adder circuit 1 and the offset block data supplied from the offset block generation circuit 11a is obtained, the absolute value sum of the difference data is obtained, and the obtained absolute value sum data is obtained. It is supplied to the minimum value selection circuit 12.

【００４９】また、各ブロック評価回路３０は、同じく
図２に示すように、上記加算回路１に入力されるリファ
レンスブロックデータと、上記オフセットブロック生成
回路１１ｂから供給されるオフセットブロックデータと
の差を演算して差データを生成する加算回路３１と、該
加算回路３１からの差データを構成する各画素毎の値の
絶対値和を求める絶対値和回路３２とそれぞれを備えて
おり、加算回路１に入力されるリファレンスブロックデ
ータと、オフセットブロック生成回路１１ｂから供給さ
れるオフセットブロックデータとの差データを求めると
共に、この差データの絶対値和を求め、得られる絶対値
和データをそれぞれ最小値選択回路１２に供給する。す
なわち、各ブロック評価回路２０は、フレーム間での絶
対値和データを求め、各ブロック評価回路３０は、フィ
ールド間での絶対値和データを求める。Each block evaluation circuit 30 also calculates the difference between the reference block data input to the adder circuit 1 and the offset block data supplied from the offset block generation circuit 11b, as shown in FIG. The adder circuit 31 is provided with an adder circuit 31 for calculating difference data and an absolute value sum circuit 32 for obtaining the sum of absolute values of the respective pixels forming the difference data from the adder circuit 31. The difference data between the reference block data input to and the offset block data supplied from the offset block generation circuit 11b is obtained, the absolute value sum of the difference data is obtained, and the obtained absolute value sum data is selected as the minimum value. Supply to the circuit 12. That is, each block evaluation circuit 20 obtains absolute value sum data between frames, and each block evaluation circuit 30 obtains absolute value sum data between fields.

【００５０】最小値選択回路１２は、各ブロック評価回
路２０、３０から供給される各動きベクトル毎の絶対値
和データの値を比較して、最も値が小さい絶対値和デー
タを選択し、この絶対値和データに対応する動きベクト
ルを動き補償回路９及び符号化回路４０に供給する。ま
た、このとき、選択された動きベクトルがフレーム間の
動きベクトルかフィールド間の動きベクトルかを識別す
る識別ビットを生成し、この識別ビットを符号化回路４
０及びバッファメモリ１７に供給すると共に、この識別
ビットにより、上述したフィールド間モードとフレーム
間モードを切り換える制御を行う。The minimum value selection circuit 12 compares the values of the absolute value sum data supplied from the block evaluation circuits 20 and 30 for each motion vector, and selects the smallest absolute value sum data. The motion vector corresponding to the absolute value sum data is supplied to the motion compensation circuit 9 and the encoding circuit 40. At this time, an identification bit for identifying whether the selected motion vector is a motion vector between frames or a motion vector between fields is generated, and this identification bit is encoded.
0 and the buffer memory 17, and the control for switching between the inter-field mode and the inter-frame mode described above is performed by this identification bit.

【００５１】動き補償回路９は、動き検出回路１０から
供給される動きベクトルに基づいて、フレームメモリ回
路８から供給される画像データに動き補償を施し、この
動き補償によって得られた動き補償済みのブロックデー
タを加算回路１と加算回路７に供給する。The motion compensation circuit 9 performs motion compensation on the image data supplied from the frame memory circuit 8 on the basis of the motion vector supplied from the motion detection circuit 10, and the motion-compensated image data obtained by this motion compensation has been subjected to motion compensation. The block data is supplied to the adder circuit 1 and the adder circuit 7.

【００５２】符号化回路４０は、例えば図４に示すよう
に、上記動き検出回路１０からの動きベクトルを遅延す
るディレイ回路４１と、上記動き検出回路１０からの識
別ビットを遅延するディレイ回路４２と、上記動き検出
回路１０からの識別ビットと上記ディレイ回路４２で遅
延された前のブロックに対する識別ビットに基づいて、
上記ディレイ回路４１で遅延された前のブロックに対す
る動きベクトルの値を修正するベクトル値修正回路４３
と、上記動き検出回路１０からの動きベクトルから上記
ベクトル値修正回路４３で修正された動きベクトルを減
算する加算回路４４と、該加算回路４４からの動きベク
トルの差分を可変長符号化する可変長符号化回路４５と
から構成される。For example, as shown in FIG. 4, the encoding circuit 40 includes a delay circuit 41 for delaying the motion vector from the motion detecting circuit 10 and a delay circuit 42 for delaying the identification bit from the motion detecting circuit 10. , Based on the identification bit from the motion detection circuit 10 and the identification bit for the previous block delayed by the delay circuit 42,
A vector value correction circuit 43 for correcting the value of the motion vector for the previous block delayed by the delay circuit 41.
And an adder circuit 44 for subtracting the motion vector corrected by the vector value correction circuit 43 from the motion vector from the motion detection circuit 10, and a variable length for variable length encoding the difference between the motion vectors from the adder circuit 44. It is composed of an encoding circuit 45.

【００５３】そして、ディレイ回路４１は、動き検出回
路１０から供給される動きベクトルを、次のブロックに
対する動きベクトルが供給されるまで遅延し、ディレイ
回路４２は、動き検出回路１０から供給される識別ビッ
トを、次のブロックに対する識別ビットが供給されるま
で遅延する。The delay circuit 41 delays the motion vector supplied from the motion detection circuit 10 until the motion vector for the next block is supplied, and the delay circuit 42 identifies the motion vector supplied from the motion detection circuit 10. Delay the bits until the identification bit for the next block is provided.

【００５４】ベクトル値修正回路４３は、動き検出回路
１０及びディレイ回路４２から供給される前後のブロッ
クに対する各識別ビットに基づいて、ディレイ回路４１
で遅延された動きベクトルの値を、フレーム間モードか
らフィールド間モードに切り換わったときには１／２倍
し、フィールド間モードからフレーム間モードに切り換
わったときには２倍し、その他のときには値をそのまま
にして、加算回路４４に供給する。具体的には、例えば
図５に示すように、処理＃１、＃２、＃５がフレーム間
モードであり、処理＃３、＃４がフィールド間モードで
あり、それぞれの処理における動きベクトルが「３．
０」、「３．５」、「１．５」、「２．０」、「４．
０」と検出されると、ベクトル値修正回路４３は、処理
＃１と処理＃２では、動作モードの変化がないことから
ベクトル値「３．０」をそのまま出力し、処理＃２と処
理＃３では、フレーム間モードからフィールド間モード
に切り換わっていることから、ベクトル値「３．５」を
１／２倍にすると共に、その端数を切り捨てて「１．
５」を出力し、処理＃３と処理＃４では、動作モードの
変化がないことからベクトル値「１．５」をそのまま出
力し、処理＃４と処理＃５では、フィールド間モードか
らフレーム間モードに切り換わっていることから、ベク
トル値「２．０」を２倍にして「４．０」を出力する。The vector value correction circuit 43, based on the identification bits for the preceding and following blocks supplied from the motion detection circuit 10 and the delay circuit 42, the delay circuit 41.
The value of the motion vector delayed by is halved when the interframe mode is switched to the interfield mode, is doubled when the interfield mode is switched to the interframe mode, and is otherwise unchanged. And supply it to the adder circuit 44. Specifically, as shown in FIG. 5, for example, processes # 1, # 2, and # 5 are interframe modes, processes # 3 and # 4 are interfield modes, and the motion vector in each process is “ 3.
0 "," 3.5 "," 1.5 "," 2.0 "," 4.
When it is detected as "0", the vector value correction circuit 43 outputs the vector value "3.0" as it is because there is no change in the operation mode in the process # 1 and the process # 2, and the process # 2 and the process # 2. 3, the inter-frame mode is switched to the inter-field mode. Therefore, the vector value “3.5” is halved and the fraction is rounded down to “1.
5 ”is output, and in process # 3 and process # 4, since the operation mode does not change, the vector value“ 1.5 ”is output as it is. In process # 4 and process # 5, the inter-field mode to the inter-frame mode is output. Since the mode has been switched to, the vector value "2.0" is doubled and "4.0" is output.

【００５５】加算回路４４は、ベクトル値修正回路４３
で修正された動きベクトルを、動き検出回路１０から供
給される現ブロックに対する動きベクトルから減算し、
得られる動きベクトルの前後の差分を可変長符号化回路
４５に供給する。具体的には、上述の図５に示すよう
に、動き検出回路１０から処理＃２に対する動きベクト
ル「３．５」が供給されると、差分「０．５（＝３．５
−３．０）」を出力し、処理＃３に対する動きベクトル
「１．５」が供給されると、差分「０．０（＝１．５−
３．５／２）」を出力し、処理＃４に対する動きベクト
ル「２．０」が供給されると、差分「０．５（＝２．０
−１．５）」を出力し、処理＃５に対する動きベクトル
「４．０」が供給されると、差分「０．０（＝４．０−
２．０×２）」を出力する。すなわち、従来の技術で述
べたように、同じ動きに対してはフレーム間の動きベク
トルがフィールド間の動きベクトルに比して２倍の値と
なることから、上述のようにフレーム間モードからフィ
ールド間モードに切り換わったときには１／２倍し、フ
ィールド間モードからフレーム間モードに切り換わった
ときには２倍して、処理の順序における前後の動きベク
トルの差分を求めることにより、従来の装置のように単
純に前後の動きベクトルの差分を求めるのに比して、動
きベクトルの差分の値を小さくすることができる。例え
ば処理の順序における前後のブロックで同じ量の動きが
あったとき、動きベクトルの差分は「０」となる。な
お、上述では、動きベクトルを１／２倍するときに端数
を切り捨てているが、切り上げるようにしてもよい。The adder circuit 44 is a vector value correction circuit 43.
The motion vector corrected by the above is subtracted from the motion vector for the current block supplied from the motion detection circuit 10,
The difference before and after the obtained motion vector is supplied to the variable length coding circuit 45. Specifically, as shown in FIG. 5 described above, when the motion vector “3.5” for the process # 2 is supplied from the motion detection circuit 10, the difference “0.5 (= 3.5
-3.0) "is output and the motion vector" 1.5 "for the process # 3 is supplied, the difference" 0.0 (= 1.5-
3.5 / 2) ”and the motion vector“ 2.0 ”for the process # 4 is supplied, the difference“ 0.5 (= 2.0
-1.5) "is output and the motion vector" 4.0 "for the process # 5 is supplied, the difference" 0.0 (= 4.0-
2.0 × 2) ”is output. That is, as described in the related art, since the motion vector between frames is twice the value of the motion vector between fields for the same motion, as described above, the interframe mode is changed to the field. When the mode is switched to the inter-frame mode, it is halved, and when it is switched from the inter-field mode to the inter-frame mode, it is doubled to obtain the difference between the front and rear motion vectors in the processing order. The value of the difference between the motion vectors can be made smaller than that obtained by simply calculating the difference between the front and rear motion vectors. For example, when there is the same amount of motion in the preceding and following blocks in the processing order, the motion vector difference is “0”. In the above description, the fraction is rounded down when the motion vector is halved, but it may be rounded up.

【００５６】可変長符号化回路４５は、加算回路４４か
ら供給される動きベクトルの差分を可変長符号化して、
符号化動きベクトルを生成し、この符号化動きベクトル
をバッファメモリ１７に供給する。したがって、上述の
ように動きベクトルの差分が従来の装置に比して小さく
することができることから、符号化動きベクトルの情報
量（データ発生量）を少なくすることができる。換言す
ると、動きベクトルに対する符号化効率を向上させるこ
とができ、全体の符号化効率も向上させることができ
る。The variable length coding circuit 45 variable length codes the difference between the motion vectors supplied from the adding circuit 44,
An encoded motion vector is generated and this encoded motion vector is supplied to the buffer memory 17. Therefore, as described above, the difference between the motion vectors can be made smaller than that of the conventional device, so that the information amount (data generation amount) of the encoded motion vector can be reduced. In other words, the coding efficiency for the motion vector can be improved, and the overall coding efficiency can also be improved.

【００５７】バッファメモリ１７は、可変長符号化回路
４からの可変長符号データと、符号化回路４０からの符
号化動きベクトル、識別ビットとを一旦記憶し、一定レ
ートで読み出すことにより、可変長符号データの平滑化
を行う。そして、バッファメモリ１７から出力された可
変長符号データに、動作モード、クリティカリティｍ、
伝送ファクタｆ、誤り訂正符号、音声データ等が多重化
され、所定のチャンネルフレーム構成で伝送される。こ
の結果、例えば水平・垂直ブランキング期間を除いた有
効画素のソースビットレートが約１７０Ｍｂｐｓである
所謂４：２：２コンポーネントテレビ信号が３２〜４５
Ｍｂｐｓに圧縮されて伝送される。The buffer memory 17 temporarily stores the variable-length code data from the variable-length coding circuit 4, the coded motion vector and the identification bit from the coding circuit 40, and reads them at a constant rate to obtain a variable-length code. The code data is smoothed. The variable length code data output from the buffer memory 17 is added to the operation mode, criticality m,
The transmission factor f, error correction code, voice data, etc. are multiplexed and transmitted in a predetermined channel frame structure. As a result, for example, a so-called 4: 2: 2 component television signal having a source bit rate of about 170 Mbps excluding the horizontal / vertical blanking period is 32 to 45.
It is compressed to Mbps and transmitted.

【００５８】つぎに、本発明を適用した画像復号化装置
について説明する。図６は、本発明を適用した画像復号
化装置の回路構成を示すブロック図であり、図７は、こ
の画像復号化装置の要部の具体的な回路構成を示すブロ
ック図である。Next, an image decoding apparatus to which the present invention is applied will be described. FIG. 6 is a block diagram showing a circuit configuration of an image decoding apparatus to which the present invention is applied, and FIG. 7 is a block diagram showing a specific circuit configuration of a main part of the image decoding apparatus.

【００５９】画像復号化装置は、図６に示すように、受
信される可変長符号データを復号化して符号データを再
生する可変長復号化回路６１と、該可変長復号化回路６
１からの符号データを逆量子化してＤＣＴ出力データを
再生する逆量子化回路６２と、該逆量子化回路６２から
のＤＣＴ出力データを逆ＤＣＴ変換して現フィールドの
ブロックデータ又は差データを再生する逆ＤＣＴ回路６
３と、該逆ＤＣＴ回路６３からの差データと、動き補償
を施した前フィールドのブロックデータ又は動き補償を
施した前フレームの対応するフィールド（前フレーム）
のブロックデータを加算して現フィールドのブロックデ
ータを再生する加算回路６４と、上記逆ＤＣＴ回路６３
又は加算回路６４からの現フィールドのブロックデータ
を切り換え選択する切換スイッチ６５と、該切換スイッ
チ６５で選択された現フィールドのブロックデータを記
憶すると共に、上記加算回路６４に次フィールドのブロ
ックデータが供給されたとき、記憶している画像データ
を前フィールド又は前フレームの画像データとして出力
するフレームメモリ回路６６と、該フレームメモリ回路
６６からの前フィールド又は前フレームの画像データに
対し動き補償を施して動き補償済みのブロックデータを
生成し、これを上記加算回路６４に供給する動き補償回
路６７と、受信される符号化動きベクトルと識別ビット
に基づいて、動きベクトルを再生し、この動きベクトル
を上記動き補償回路６７に供給する復号化回路７０とを
備える。As shown in FIG. 6, the image decoding apparatus includes a variable length decoding circuit 61 for decoding the received variable length code data and reproducing the code data, and the variable length decoding circuit 6
1. An inverse quantization circuit 62 which inversely quantizes code data from 1 to reproduce DCT output data, and an inverse DCT conversion of DCT output data from the inverse quantization circuit 62 to reproduce block data or difference data of the current field. Inverse DCT circuit 6
3, the difference data from the inverse DCT circuit 63, the block data of the motion-compensated previous field or the corresponding field of the motion-compensated previous frame (previous frame)
Adder circuit 64 for adding the block data of the current field to reproduce the block data of the current field, and the inverse DCT circuit 63.
Alternatively, a changeover switch 65 for switching and selecting the block data of the current field from the adder circuit 64 and the block data of the current field selected by the changeover switch 65 are stored, and the block data of the next field is supplied to the adder circuit 64. Frame memory circuit 66 that outputs the stored image data as image data of the previous field or the previous frame, and performs motion compensation on the image data of the previous field or the previous frame from the frame memory circuit 66. The motion-compensated block data is generated, the motion compensation circuit 67 that supplies the block data to the addition circuit 64, and the motion vector is reproduced based on the received encoded motion vector and the identification bit. The decoding circuit 70 is provided to the motion compensation circuit 67.

【００６０】そして、可変長復号化回路６１は、受信さ
れる可変長符号データを復号化して符号データを再生す
る。Then, the variable length decoding circuit 61 decodes the received variable length code data to reproduce the code data.

【００６１】逆量子化回路６２は、受信されるクリティ
カリティｍ、伝送ファクタｆ等に基づいて、可変長復号
化回路６１から供給される符号データを逆量子化して、
８係数×８係数からなるＤＣＴ出力データを再生する。The dequantization circuit 62 dequantizes the code data supplied from the variable length decoding circuit 61 based on the received criticality m, the transmission factor f, etc.,
The DCT output data composed of 8 coefficients × 8 coefficients is reproduced.

【００６２】逆ＤＣＴ回路６３は、逆量子化回路６２か
ら供給されるＤＣＴ出力データを逆ＤＣＴ変換して、フ
ィールド内モードでは現フィールドのブロックデータ
（フィールド内の画素値）を再生し、フィールド間モー
ド又はフレーム間モードでは、差データ（動き補償フィ
ールド間予測誤差値又は動き補償フレーム間予測誤差
値）を再生する。The inverse DCT circuit 63 performs inverse DCT conversion on the DCT output data supplied from the inverse quantization circuit 62, reproduces the block data (pixel value in the field) of the current field in the intra-field mode, and inter-field In the mode or the inter-frame mode, difference data (motion compensation inter-field prediction error value or motion compensation inter-frame prediction error value) is reproduced.

【００６３】加算回路６４は、逆ＤＣＴ回路６３から供
給される差データと、動き補償回路６７から供給される
動き補償済みの前フィールのブロックデータ又は動き補
償済みの前フレームブロックデータを加算して、現フィ
ールドのブロックデータを再生する。The adder circuit 64 adds the difference data supplied from the inverse DCT circuit 63 and the motion-compensated previous field block data or the motion-compensated previous frame block data supplied from the motion compensation circuit 67. , Play the block data of the current field.

【００６４】切換スイッチ６５は、受信される動作モー
ドに従って制御され、フィールド内モードではＩＮＴＲ
Ａ側に、フィールド間モード及びフレーム間モードでは
ＩＮＴＥＲ側に切り換わり、フィールド内モードでは逆
ＤＣＴ回路６３で再生された現フィールドのブロックデ
ータを選択し、フィールド間モード及びフレーム間モー
ドでは加算回路６４で再生された現フィールドのブロッ
クデータを選択して、選択した現フィールドのブロック
データを出力する。The change-over switch 65 is controlled according to the operation mode received, and in the intra-field mode, the INTR is selected.
The A side is switched to the INTER side in the inter-field mode and the inter-frame mode, the block data of the current field reproduced by the inverse DCT circuit 63 is selected in the intra-field mode, and the adder circuit 64 is selected in the inter-field mode and the inter-frame mode. The block data of the current field reproduced by is selected and the block data of the selected current field is output.

【００６５】また、これらの動作と並行して、フレーム
メモリ６６は、切換スイッチ６５を介してブロックデー
タが供給される毎に、これを取り込んで現フィールドに
対応する画像データを構築して記憶すると共に、動き検
出回路７０の制御のもとに、加算回路６４に次フィール
ドのブロックデータが入力されたとき、記憶している画
像データを前フィールドの画像データ又は前フレームの
画像データとして出力する。In parallel with these operations, the frame memory 66 fetches block data each time it is supplied via the changeover switch 65, and takes in the block data to construct and store the image data corresponding to the current field. At the same time, when the block data of the next field is input to the adder circuit 64 under the control of the motion detection circuit 70, the stored image data is output as the image data of the previous field or the image data of the previous frame.

【００６６】復号化回路７０は、例えば図７に示すよう
に、受信される符号化動きベクトルを可変長復号化し
て、動きベクトルの差分を再生する可変長復号化回路７
１と、上記可変長復号化回路７１からの動きベクトルの
差分と、修正された前のブロックに対する動きベクトル
とを加算する加算回路７２と、該加算回路７２で再生さ
れた現ブロックに対する動きベクトルを遅延して、加算
回路７２に次ブロックに対する動きベクトルの差分が供
給されたとき、前ブロックに対する動きベクトルとして
出力するディレイ回路７３と、受信される識別ビットを
遅延するディレイ回路７４と、受信される現ブロックに
対する識別ビットと、上記ディレイ回路７４で遅延され
た前のブロックに対する識別ビットとに基づいて上記デ
ィレイ回路７３で遅延された動きベクトルの値を修正
し、修正した動きベクトルを上記加算回路７２に供給す
るベクトル値修正回路７５とから構成される。The decoding circuit 70, as shown in FIG. 7, for example, performs a variable length decoding on the received encoded motion vector and reproduces the difference between the motion vectors.
1 and an addition circuit 72 for adding the motion vector difference from the variable length decoding circuit 71 and the motion vector for the modified previous block, and the motion vector for the current block reproduced by the addition circuit 72. After the delay, when the difference of the motion vector for the next block is supplied to the adder circuit 72, the delay circuit 73 for outputting as the motion vector for the previous block, the delay circuit 74 for delaying the received identification bit, and the delay circuit 74 for receiving are received. The value of the motion vector delayed by the delay circuit 73 is corrected based on the identification bit for the current block and the identification bit for the previous block delayed by the delay circuit 74, and the corrected motion vector is added to the addition circuit 72. And a vector value correction circuit 75 to be supplied to.

【００６７】そして、可変長復号化回路７１は、画像符
号化装置から供給される符号化動きベクトルを可変長復
号化して、動きベクトルの前後のブロック間の差分を再
生し、再生した動きベクトルの差分を加算回路７２に供
給する。Then, the variable length decoding circuit 71 performs variable length decoding on the coded motion vector supplied from the image coding device, reproduces the difference between the blocks before and after the motion vector, and reproduces the reproduced motion vector. The difference is supplied to the adding circuit 72.

【００６８】一方、ディレイ回路７４は、受信される識
別ビットを、次のブロックに対する識別ビットが供給さ
れるまで遅延する。On the other hand, the delay circuit 74 delays the received identification bit until the identification bit for the next block is supplied.

【００６９】ベクトル値修正回路７５は、受信される識
別ビットとディレイ回路７４から供給される識別ビッ
ト、すなわち前後のブロックに対する各識別ビットに基
づいて、ディレイ回路７３で遅延された動きベクトルの
値を、フレーム間モードからフィールド間モードに切り
換わったときには１／２倍し、フィールド間モードから
フレーム間モードに切り換わったときには２倍し、その
他のときには値をそのままにして、加算回路７２に供給
する。The vector value correction circuit 75 determines the value of the motion vector delayed by the delay circuit 73 based on the received identification bits and the identification bits supplied from the delay circuit 74, that is, the identification bits for the preceding and following blocks. , When the inter-frame mode is switched to the inter-field mode, it is halved, when the inter-field mode is switched to the inter-frame mode, it is doubled. .

【００７０】加算回路７２は、可変長復号化回路７１か
ら供給される動きベクトルの差分と、ベクトル値修正回
路７５で修正された前のブロックに対する動きベクトル
とを加算して、現ブロックに対する動きベクトルを再生
する。The adder circuit 72 adds the motion vector difference supplied from the variable length decoding circuit 71 and the motion vector for the previous block corrected by the vector value correction circuit 75 to obtain the motion vector for the current block. To play.

【００７１】かくして、この復号化回路７０は、上述の
図４に示す符号化回路４０での動きベクトルの符号化に
対応する復号化を行い、各ブロックに対する動きベクト
ルを再生し、再生した動きベクトルを動き補償回路６７
に供給する。Thus, the decoding circuit 70 performs decoding corresponding to the coding of the motion vector in the coding circuit 40 shown in FIG. 4, reproduces the motion vector for each block, and reproduces the motion vector. Motion compensation circuit 67
Supply to.

【００７２】動き補償回路６７は、復号化回路７０から
供給される動きベクトルに基づいて、フレームメモリ回
路６６から供給される画像データに動き補償を施し、こ
の動き補償によって得られた動き補償済みのブロックデ
ータを、上述したように加算回路６４に供給する。The motion compensation circuit 67 performs motion compensation on the image data supplied from the frame memory circuit 66 on the basis of the motion vector supplied from the decoding circuit 70, and the motion-compensated image obtained by this motion compensation has been subjected to motion compensation. The block data is supplied to the adder circuit 64 as described above.

【００７３】そして、上述した動作を繰り返することに
より、元の画像データをブロック単位で再生する。Then, by repeating the above operation, the original image data is reproduced in block units.

【００７４】なお、本発明は上述の実施例に限定される
ものではなく、例えば、動きベクトルの検出は上述の図
２に示す回路構成の動き検出回路１０に限らず、加算回
路２１、３１からの差データにＤＣＴ変換処理、量子化
処理を施して絶対値和データを求めるようにしてもよ
い。また、例えば、上述の実施例では予測符号化した
後、得られる予測誤差値をＤＣＴ変換しているが、予測
誤差値をそのまま伝送したり、予測誤差値を所謂ストラ
スト変換、ハール変換等を用いて変換符号化して伝送す
るようにしてもよい。The present invention is not limited to the above-described embodiment. For example, the motion vector detection is not limited to the motion detection circuit 10 having the circuit configuration shown in FIG. The difference data of 1 may be subjected to DCT conversion processing and quantization processing to obtain absolute value sum data. Further, for example, in the above-described embodiment, the prediction error value obtained after the predictive coding is DCT-transformed, but the prediction error value is transmitted as it is, or the prediction error value is used by so-called Trust transform, Haar transform, or the like. Alternatively, the data may be converted and encoded for transmission.

【００７５】[0075]

【発明の効果】以上の説明で明らかなように、本発明で
は、符号化の際に、フレーム間動き補償モードからフィ
ールド間動き補償モードに切り換えるときにフレーム間
の動きベクトルを１／２倍し、フィールド間動き補償モ
ードからフレーム間動き補償モードに切り換えるときに
フィールド間の動きベクトルを２倍して、動きベクトル
の差分を求め、この動きベクトルの差分を、フィールド
間動き補償とフレーム間動き補償を適応的に切り換え
て、画像データを予測符号化した符号化データと共に出
力し、復号化の際に、受信される識別ビットに基づい
て、フレーム間動き補償モードからフィールド間動き補
償モードに切り換わるときに、前に再生されたフレーム
間の動きベクトルを１／２倍し、フィールド間動き補償
モードからフレーム間動き補償モードに切り換わるとき
に、前に再生されたフィールド間の動きベクトルを２倍
し、修正された動きベクトルと動きベクトルの差分を加
算して、フィールド間の動きベクトル又はフレーム間の
動きベクトルを再生し、再生された動きベクトルを用い
て符号化データを予測復号化して、画像データを再生す
ることにより、動きベクトルの差分を従来の装置に比し
て小さくすることができ、動きベクトルに対する符号化
効率を向上させることができる。換言すると、全体の符
号化効率を向上させることができる。As is apparent from the above description, according to the present invention, the inter-frame motion vector is halved when the inter-frame motion compensation mode is switched to the inter-field motion compensation mode during encoding. , When the inter-field motion compensation mode is switched to the inter-frame motion compensation mode, the inter-field motion vector is doubled to obtain the motion vector difference, and the inter-field motion compensation and inter-frame motion compensation are calculated. Is switched adaptively to output image data together with coded data that is predictively coded, and when decoding, switches from the interframe motion compensation mode to the interfield motion compensation mode based on the received identification bit. Sometimes, the motion vector between the previously played frames is halved, and the When the mode is switched to the compensation mode, the motion vector between the previously reproduced fields is doubled and the difference between the corrected motion vector and the motion vector is added to obtain the motion vector between the fields or the motion vector between the frames. By reproducing the image data, predictively decoding the encoded data using the reproduced motion vector, and reproducing the image data, the difference between the motion vectors can be made smaller than that of the conventional device. The coding efficiency can be improved. In other words, the overall coding efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明を適用した画像符号化装置の回路構成を
示すブロック図である。FIG. 1 is a block diagram showing a circuit configuration of an image encoding device to which the present invention has been applied.

【図２】上記画像符号化装置を構成する動き検出回路の
具体的な回路構成を示すブロック図である。FIG. 2 is a block diagram showing a specific circuit configuration of a motion detection circuit which constitutes the image encoding device.

【図３】上記動き検出回路の動作を説明するためのフレ
ーム間のブロックデータの関係を示す図である。FIG. 3 is a diagram showing a relationship of block data between frames for explaining the operation of the motion detection circuit.

【図４】上記画像符号化装置を構成する符号化回路の具
体的な回路構成を示すブロック図である。FIG. 4 is a block diagram showing a specific circuit configuration of a coding circuit which constitutes the image coding apparatus.

【図５】上記符号化回路の動作を説明するための動きベ
クトルの具体例である。FIG. 5 is a specific example of a motion vector for explaining the operation of the encoding circuit.

【図６】本発明を適用した画像復号化装置の具体的な回
路構成を示すブロック図である。FIG. 6 is a block diagram showing a specific circuit configuration of an image decoding apparatus to which the present invention has been applied.

【図７】上記画像復号化装置を構成する復号化回路の具
体的な回路構成を示すブロック図である。FIG. 7 is a block diagram showing a specific circuit configuration of a decoding circuit which constitutes the image decoding apparatus.

【図８】従来の画像符号化装置の回路構成を示すブロッ
ク図である。FIG. 8 is a block diagram showing a circuit configuration of a conventional image encoding device.

【図９】上記従来の画像符号化装置を構成する符号化回
路の回路構成を示すブロック図である。FIG. 9 is a block diagram showing a circuit configuration of an encoding circuit which constitutes the conventional image encoding apparatus.

【図１０】フィールド間の動きベクトルとフレーム間の
動きベクトルの関係を示す図である。FIG. 10 is a diagram showing a relationship between a motion vector between fields and a motion vector between frames.

【符号の説明】[Explanation of symbols]

１・・・加算回路 ２・・・ＤＣＴ回路 ３・・・量子化回路 ５・・・逆量子化回路 ６・・・逆ＤＣＴ回路 ７・・・加算回路 ８・・・フレームメモリ回路 ９・・・動き補償回路 １０・・・動き検出回路 ４０・・・符号化回路 ４３・・・ベクトル値修正回路 ４４・・・加算回路 ４５・・・可変長符号化回路 ６２・・・逆量子化回路 ６３・・・逆ＤＣＴ回路 ６４・・・加算回路 ６６・・・フレームメモリ回路 ６７・・・動き補償回路 ７０・・・復号化回路 ７１・・・可変長復号化回路 ７２・・・加算回路 ７５・・・ベクトル値修正回路 DESCRIPTION OF SYMBOLS 1 ... Addition circuit 2 ... DCT circuit 3 ... Quantization circuit 5 ... Inverse quantization circuit 6 ... Inverse DCT circuit 7 ... Addition circuit 8 ... Frame memory circuit 9 ... -Motion compensation circuit 10 ... Motion detection circuit 40 ... Encoding circuit 43 ... Vector value correction circuit 44 ... Addition circuit 45 ... Variable length encoding circuit 62 ... Inverse quantization circuit 63・ ・ ・ Inverse DCT circuit 64 ・ ・ ・ Adding circuit 66 ・ ・ ・ Frame memory circuit 67 ・ ・ ・ Motion compensation circuit 70 ・ ・ ・ Decoding circuit 71 ・ ・ ・ Variable length decoding circuit 72 ・ ・ ・ Adding circuit 75 ・..Vector value correction circuits

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 フィールド間の動きベクトルとフレーム
間の動きベクトルを検出し、フィールド間動き補償とフ
レーム間動き補償を適応的に切り換えて、画像データを
予測符号化して符号化データを生成し、該符号化データ
を出力すると共に、動きベクトルの差分を出力する予測
符号化方法であって、 フレーム間動き補償モードからフィールド間動き補償モ
ードに切り換えるときにフレーム間の動きベクトルを１
／２倍し、フィールド間動き補償モードからフレーム間
動き補償モードに切り換えるときにフィールド間の動き
ベクトルを２倍して、上記動きベクトルの差分を求める
ことを特徴とする予測符号化方法。1. An inter-field motion vector and an inter-frame motion vector are detected, and inter-field motion compensation and inter-frame motion compensation are adaptively switched to predictively code image data to generate coded data. A predictive coding method that outputs the encoded data and outputs a motion vector difference, wherein the inter-frame motion vector is set to 1 when switching from the inter-frame motion compensation mode to the inter-field motion compensation mode.
/ 2, and when switching from the inter-field motion compensation mode to the inter-frame motion compensation mode, the inter-field motion vector is doubled to obtain the difference between the motion vectors. 【請求項２】 前記請求項１記載の予測符号化方法によ
り生成された符号化データ、動きベクトルの差分及びフ
ィールド間動き補償モードとフレーム間動き補償モード
を識別する識別ビットが供給され、 上記識別ビットに基づいて、フレーム間動き補償モード
からフィールド間動き補償モードに切り換わるときに、
前に再生されたフレーム間の動きベクトルを１／２倍
し、フィールド間動き補償モードからフレーム間動き補
償モードに切り換わるときに、前に再生されたフィール
ド間の動きベクトルを２倍し、 該修正された動きベクトルと上記動きベクトルの差分を
加算して、フィールド間の動きベクトル又はフレーム間
の動きベクトルを再生し、 該再生された動きベクトルを用いて上記符号化データを
復号化して、画像データを再生することを特徴とする予
測復号化方法。2. The encoded data generated by the predictive encoding method according to claim 1, a motion vector difference, and an identification bit for identifying an inter-field motion compensation mode and an inter-frame motion compensation mode are supplied, and the identification is performed. Based on the bits, when switching from inter-frame motion compensation mode to inter-field motion compensation mode,
Doubling the previously reproduced inter-frame motion vector and doubling the previously reproduced inter-field motion vector when switching from the inter-field motion compensation mode to the inter-frame motion compensation mode; The difference between the corrected motion vector and the motion vector is added to reproduce the inter-field motion vector or inter-frame motion vector, and the coded data is decoded using the reproduced motion vector to obtain an image. A predictive decoding method characterized by reproducing data. 【請求項３】 フィールド間の動きベクトルとフレーム
間の動きベクトルを検出し、フィールド間動き補償とフ
レーム間動き補償を適応的に切り換えて、画像データを
符号化して符号化データを生成し、該符号化データを出
力すると共に、動きベクトルの差分を出力する予測符号
化装置であって、 フレーム間動き補償モードからフィールド間動き補償モ
ードに切り換えるときにフレーム間の動きベクトルを１
／２倍すると共に、フィールド間動き補償モードからフ
レーム間動き補償モードに切り換えるときにフィールド
間の動きベクトルを２倍する乗算手段と、 該乗算手段からの修正された動きベクトルの差分を求め
て、上記動きベクトルの差分を算出する加算手段とを備
えることを特徴とする予測符号化装置。3. An inter-field motion vector and an inter-frame motion vector are detected, and inter-field motion compensation and inter-frame motion compensation are adaptively switched to code image data to generate coded data. A predictive coding apparatus that outputs coded data and a motion vector difference, and sets the inter-frame motion vector to 1 when switching from the inter-frame motion compensation mode to the inter-field motion compensation mode.
/ 2, and multiplying means for doubling the motion vector between fields when switching from the inter-field motion compensation mode to the inter-frame motion compensation mode, and obtaining the difference between the corrected motion vector from the multiplication means, A predictive coding apparatus comprising: an addition unit that calculates the difference between the motion vectors. 【請求項４】 前記請求項３記載の予測符号化装置から
符号化データ、動きベクトルの差分及びフィールド間動
き補償モードとフレーム間動き補償モードを識別する識
別ビットが供給され、 上記識別ビットに基づいて、フレーム間動き補償モード
からフィールド間動き補償モードに切り換わるときに、
前に再生されたフレーム間の動きベクトルを１／２倍す
ると共に、フィールド間動き補償モードからフレーム間
動き補償モードに切り換わるときに、前に再生されたフ
ィールド間の動きベクトルを２倍する乗算手段と、 該乗算手段からの修正された動きベクトルと上記動きベ
クトルの差分を加算して、フィールド間の動きベクトル
又はフレーム間の動きベクトルを再生する加算手段とを
備え、 該加算手段からの動きベクトルを用いて上記符号化デー
タを復号化して、画像データを再生することを特徴とす
る予測復号化装置。4. The predictive coding apparatus according to claim 3 supplies coded data, a motion vector difference, and an identification bit for identifying an inter-field motion compensation mode and an inter-frame motion compensation mode, and based on the identification bit. When switching from inter-frame motion compensation mode to inter-field motion compensation mode,
Multiplication that doubles the motion vector between previously played frames and doubles the motion vector between previously played fields when switching from the inter-field motion compensation mode to the inter-frame motion compensation mode Means and means for adding the difference between the corrected motion vector from the multiplying means and the motion vector to reproduce the inter-field motion vector or inter-frame motion vector, and the motion from the adding means A predictive decoding device, characterized in that the encoded data is decoded using a vector to reproduce image data.
JP31651792A 1992-10-31 1992-10-31 Prediction coding method, prediction decoding method, prediction coder and prediction decoder Withdrawn JPH06153181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31651792A JPH06153181A (en) 1992-10-31 1992-10-31 Prediction coding method, prediction decoding method, prediction coder and prediction decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31651792A JPH06153181A (en) 1992-10-31 1992-10-31 Prediction coding method, prediction decoding method, prediction coder and prediction decoder

Publications (1)

Publication Number Publication Date
JPH06153181A true JPH06153181A (en) 1994-05-31

Family

ID=18077994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31651792A Withdrawn JPH06153181A (en) 1992-10-31 1992-10-31 Prediction coding method, prediction decoding method, prediction coder and prediction decoder

Country Status (1)

Country Link
JP (1) JPH06153181A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038331A1 (en) * 1998-01-27 1999-07-29 Sanyo Electric Co., Ltd. Device and method for detecting moving vector
US6426976B1 (en) 1997-12-01 2002-07-30 Samsung Electronics Co., Ltd. Motion vector prediction method
JP2008092593A (en) * 2007-10-29 2008-04-17 Sony Corp Decoding apparatus and method
JP2008104205A (en) * 2007-10-29 2008-05-01 Sony Corp Encoding device and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426976B1 (en) 1997-12-01 2002-07-30 Samsung Electronics Co., Ltd. Motion vector prediction method
USRE40372E1 (en) 1997-12-01 2008-06-10 Samsung Electronics Co., Ltd. Motion vector prediction method
WO1999038331A1 (en) * 1998-01-27 1999-07-29 Sanyo Electric Co., Ltd. Device and method for detecting moving vector
JP2008092593A (en) * 2007-10-29 2008-04-17 Sony Corp Decoding apparatus and method
JP2008104205A (en) * 2007-10-29 2008-05-01 Sony Corp Encoding device and method

Similar Documents

Publication Publication Date Title
US5453799A (en) Unified motion estimation architecture
US7532808B2 (en) Method for coding motion in a video sequence
US7224734B2 (en) Video data encoding apparatus and method for removing a continuous repeat field from the video data
US7860170B2 (en) Variable picture rate coding/decoding method and apparatus
KR100504641B1 (en) Image encoder and image encoding method
KR100720842B1 (en) Video coding method and corresponding video coder
US9071844B2 (en) Motion estimation with motion vector penalty
KR20010031222A (en) Transcoding
US20070076803A1 (en) Dynamic pre-filter control with subjective noise detector for video compression
JPH08223577A (en) Moving image coding method and device therefor and moving image decoding method and device therefor
KR100415494B1 (en) Image encoding method and apparatus, recording apparatus, video signal encoding apparatus, processing apparatus and method, video data processing apparatus and method
JPH08512188A (en) How to determine whether to intra code a video block
JPH07112284B2 (en) Predictive encoding device and decoding device
JPH0818979A (en) Image processor
US6040875A (en) Method to compensate for a fade in a digital video input sequence
JPH06153181A (en) Prediction coding method, prediction decoding method, prediction coder and prediction decoder
Puri et al. Comparing motion-interpolation structures for video coding
JPH07131793A (en) Video signal high efficiency coding device
JPH06292179A (en) Orthogonal transform encoder and orthogonal transform decoder
JPH06224773A (en) High efficiency coding circuit
US6904093B1 (en) Horizontal/vertical scanning frequency converting apparatus in MPEG decoding block
JPH09261530A (en) Video recorder
KR0134505B1 (en) Image coder with adaptive motion detection function
JPH0918873A (en) Image encoding method and device and image recording medium
JP3166835B2 (en) Method and apparatus for highly efficient coding of moving images

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104