JPH061498B2 - Programmable multi-member ship function circuit - Google Patents
Programmable multi-member ship function circuitInfo
- Publication number
- JPH061498B2 JPH061498B2 JP60234643A JP23464385A JPH061498B2 JP H061498 B2 JPH061498 B2 JP H061498B2 JP 60234643 A JP60234643 A JP 60234643A JP 23464385 A JP23464385 A JP 23464385A JP H061498 B2 JPH061498 B2 JP H061498B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- function
- current
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 発明の要約 少なくとも１つのＺ関数回路，少なくとも１つのＳ関数
回路，およびＺ関数回路の出力とＳ関数回路の出力のフ
ァジィ論理を演算するファジィ論理回路を備えているこ
とを特徴とするプログラマブル・マルチ・メンバーシッ
プ関数回路。ファジィ論理にはＭＡＸおよびＭＩＮがあ
る。DETAILED DESCRIPTION OF THE INVENTION At least one Z-function circuit, at least one S-function circuit, and a fuzzy logic circuit for calculating a fuzzy logic between the output of the Z-function circuit and the output of the S-function circuit. Programmable multi-membership function circuit featuring Fuzzy logic includes MAX and MIN.
実施例は第１９図および第２１図。Examples are FIGS. 19 and 21.
目 次 (1)発明の背景 (1.1)技術分野 (1.2)ディジタル・コンピュータの限界と電流モードで
動作する新しいファジィ論理回路 (1.3)メンバーシップ関数回路とファジィ制御システム
の概念（第１図，第２図） (1.4)学習機能を備えたファジィ・システムの概念（第
３図） (2)発明の概要 (2.1)発明の目的 (2.2)発明の構成と効果 (3)実施例の説明 (3.1)種々のタイプのメンバーシップ関数とそれらの定
義（第４図） (3.2)Ｚ関数回路（第５，６，７，８図） (3.3)Ｓ関数回路（第９，10，11，12図） (3.4)使用時における勾配の任意設定（第14，15図） (3.5)勾配の切替制御（第15，16，17，18図） (3.6)プログラマブル・マルチ・メンバーシップ関数回
路（第19，20，21図） (3.7)MIN回路とMAX回路（第22，23，24，25，26，27，2
8図） (3.8)簡略化されたプログラマブル・マルチ・メンバー
シップ関数回路（第29，30図） (3.9)拡張されたプログラマブル・マルチ・メンバーシ
ップ関数回路（第31，32，33図） (3.10)クリスプ集合に適用可能なＳ関数回路（第34，35
図） (3.11)クリスプ集合に適用可能な上り勾配関数回路（第
36，37図） (3.12)クリスプ集合に適用可能なプログラマブル・マル
チ・メンバーシップ関数回路（第38図） (1)発明の背景 (1.1)技術分野 この発明は，新しいファジィ制御システムの構築のため
に不可欠なメンバーシップ関数回路，とくに外部からの
制御信号によって種々のメンバーシップ関数を出力する
ことのできるプログラマブル・マルチ・メンバーシップ
関数回路に関する。Table of contents (1) Background of the invention (1.1) Technical field (1.2) New fuzzy logic circuit operating in current mode and limit of digital computer (1.3) Concept of membership function circuit and fuzzy control system (Fig. 1, Fig. 1 (Fig. 2) (1.4) Concept of fuzzy system with learning function (Fig. 3) (2) Outline of invention (2.1) Purpose of invention (2.2) Structure and effect of invention (3) Description of embodiments (3.1) ) Membership functions of various types and their definitions (Fig. 4) (3.2) Z function circuit (Figs. 5, 6, 7, 8) (3.3) S function circuit (Figs. 9, 10, 11, 12) ) (3.4) Arbitrary setting of gradient during use (Figs. 14, 15) (3.5) Gradient switching control (Figs. 15, 16, 17, 18) (3.6) Programmable multi-membership function circuit (Fig. 19) , 20, 21) (3.7) MIN circuit and MAX circuit (22nd, 23rd, 24th, 25th, 26th, 27th, 2nd)
(Fig. 8) (3.8) Simplified programmable multi-membership function circuit (Figs. 29, 30) (3.9) Expanded programmable multi-membership function circuit (Figs. 31, 32, 33) (3.10) ) S-function circuit applicable to crisp sets (34th, 35th)
(Fig. 3.11) Upslope function circuit applicable to crisp sets (No. 1)
(36, 37) (3.12) Programmable multi-membership function circuit applicable to crisp sets (Fig. 38) (1) Background of the invention (1.1) Technical field This invention is for the construction of a new fuzzy control system. The present invention relates to a membership function circuit which is indispensable to the above, and more particularly to a programmable multi-membership function circuit capable of outputting various membership functions in response to an external control signal.
(1.2)ディジタル・コンピュータの限界と電流モードで
動作する新しいファジィ論理回路 ファジィ論理はファジネスすなわち「あいまいさ」を取
扱う論理である。人間の思考や行動にはあいまいさがつ
きまとっている。そこで，このようなあいまいさを数量
化したり論理化できれば，交通管制，緊急，応用医療体
制等の社会システム，人間を模倣してつくられるロボッ
ト等の設計に応用できる筈である。1965年にL.A.Zadeh
によってファジィ集合の概念が提唱されて以来，このよ
うな観点から「あいまいさ」を取扱う一つの手段として
ファジィ論理の研究が行なわれてきた。しかしながらこ
のような研究の多くがディジタル計算機を用いたソフト
ウェア・システムへの応用に向けられているのが現状で
ある。ディジタル計算機は０と１とからなる２値論理に
基づく演算を行なうものであり，その演算処理はきわめ
て厳密ではあるが，アナログ量の入力にはＡ／Ｄ変換回
路を付加する必要があり，このために膨大な情報を処理
させようとすると最終結果が得られるまでに長い時間を
要するという問題がある。また，ファジィ論理の応用の
ためのプログラムはきわめて複雑にならざるを得ず，複
雑な処理のためには大型ディジタル計算機が必要となり
経済的でない。(1.2) Limitations of digital computers and new fuzzy logic circuits that operate in current mode Fuzzy logic is a logic that deals with fuzzyness, or "ambiguity." There is ambiguity in human thoughts and actions. Therefore, if such ambiguity can be quantified and logicalized, it should be applicable to the design of social systems such as traffic control, emergency, applied medical system, and robots imitating human beings. LA Zadeh in 1965
Since the concept of fuzzy sets was proposed by, fuzzy logic has been studied as one means to deal with "ambiguity" from this point of view. However, most of such research is currently applied to software systems using digital computers. A digital computer performs an operation based on a binary logic consisting of 0 and 1, and although the operation processing is extremely strict, it is necessary to add an A / D conversion circuit to the input of an analog quantity. Therefore, when trying to process a huge amount of information, there is a problem that it takes a long time to obtain a final result. In addition, the program for applying fuzzy logic must be extremely complicated, and a large-scale digital computer is required for complicated processing, which is not economical.
そもそもファジィ論理は０から１までの区間の連続的な
値（０，１）を扱う論理であるから，２値論理を基礎と
するディジタル計算機にはなじまないという面をもって
いる。またファジィ論理は巾のあるあいまいな量を取扱
うものであるから，ディジタル計算機による演算ほどの
厳密性は要求されない。ファジィ論理を取扱うのに適し
た新しい回路の実現が望まれる理由がここにある。In the first place, fuzzy logic is a logic that handles continuous values (0, 1) in the interval from 0 to 1, so it has the aspect that it does not fit into a digital computer based on binary logic. Fuzzy logic handles a wide range of ambiguous quantities, so it is not required to be as rigorous as a digital computer. This is why it is desirable to realize a new circuit suitable for dealing with fuzzy logic.
このような要請にこたえるために，発明者は既に，電流
モードで動作する数多くのファジィ論理回路を提案して
いる（たとえば，特願昭59−57121など）。発明者が提
案したファジィ論理回路には，限界差回路，論理補回
路，限界和回路，限界積回路，論理和(MAX)回路，論理
積(MIN)回路，絶対差回路，含意回路，対等回路等があ
り，これらの回路はいずれも電流モードで動作する。上
記のすべてのファジィ論理回路は，１または複数の限界
差回路と加算（減算）回路の組合せによって構成される
という特徴をもつ。電流モードにおいては加，減算は単
なる結線によって実現できるので（ワイヤード・サムま
たはワイヤード・サブトラクト），上記のすべてのファ
ジィ論理回路は基本的にはファジィ限界差回路をその唯
一の構成単位とするということができる。したがって，
電流モードで動作するファジィ論理回路は，その回路設
計においても，ＩＣの作製においても，多くの点で有利
である。In order to meet such a demand, the inventor has already proposed a number of fuzzy logic circuits which operate in a current mode (for example, Japanese Patent Application No. 59-57121). The fuzzy logic circuit proposed by the inventor includes a limit difference circuit, a logical complement circuit, a limit sum circuit, a limit product circuit, a logical sum (MAX) circuit, a logical product (MIN) circuit, an absolute difference circuit, an implication circuit, a peer circuit. Etc., and all of these circuits operate in current mode. All of the above fuzzy logic circuits are characterized by being constituted by a combination of one or more limit difference circuits and addition (subtraction) circuits. In current mode, since addition and subtraction can be realized by simple wiring (wired sum or wired subtract), all the above fuzzy logic circuits basically have a fuzzy limit difference circuit as their only unit. You can Therefore,
The fuzzy logic circuit which operates in the current mode is advantageous in many respects both in its circuit design and in the manufacture of an IC.
(1.3）メンバーシップ関数回路とファジィ制御システム
の概念（第１図，第２図） ファジィ集合Ａはメンバーシップ関数μA(X)によって特
性づけられる。メンバーシップ関数μA(X)とはその変数
ｘがファジィ集合Ａに属している度合を表わすものであ
り，この度合は０から１までの区間の連続的な値［０，
１］によって表わされる。メンバーシップ関数μA(X)の
一例が第１図(A)に示されている。(1.3) Concept of membership function circuit and fuzzy control system (Figs. 1 and 2) The fuzzy set A is characterized by the membership function µ A (X). The membership function μ A (X) represents the degree that the variable x belongs to the fuzzy set A. This degree is a continuous value [0,
1]. An example of the membership function μ A (X) is shown in FIG. 1 (A).
メンバーシップ関数回路は，ある値の変数ｘが入力とし
て与えられたときに，そのｘがファジィ集合Ａに属する
度合いを表わす値μA(X)を出力する回路である。The membership function circuit is a circuit that outputs a value μ A (X) representing the degree to which x belongs to the fuzzy set A when a variable x having a certain value is given as an input.
上述のようなファジィ論理回路およびメンバーシップ関
数回路を用いたファジィ制御システムの概念の一例が第
２図に示されている。An example of the concept of the fuzzy control system using the fuzzy logic circuit and the membership function circuit as described above is shown in FIG.
ファジィ制御の応用の一例として，従来から人間が豊富
な経験と感とに基づいて操作ないしは制御していた系の
制御を自動化することが考えられている。人間の行なっ
てきた制御の大系はきわめて複雑であるが，それを単純
化していくと，いくつかのまたは数多くの経験則の組合
せとして把握することができる。この経験則は，「○○
（の状態等）が××であるならば，△△（の状態等）を
□□せよ」と端的に表現することができる。この経験則
をもう少し複雑にして，「○○が××で，かつ（また
は）○×が×○であるならば，△△を□□せよ」と発展
させるとより一般的となる。この一般的な経験則の命題
形式をファジィ制御システムでは制御則と呼ぶ。As an example of the application of fuzzy control, it has been considered to automate the control of a system that has been operated or controlled by humans based on a wealth of experience and feelings. The system of human control is extremely complicated, but if it is simplified, it can be understood as a combination of some or many empirical rules. This rule of thumb is "○○
If (state, etc.) is XX, then Δ △ (state, etc.) □□ ”can be simply expressed. It becomes more general if this rule of thumb is made a little more complicated and is expanded to “If XX is XX and (or) XX is XX, then △△ is □□”. The propositional form of this general rule of thumb is called control law in fuzzy control systems.
フィードバック制御システムの用法にしたがって，被制
御系の出力ｅおよびその偏差Δｅを制御入力とし，被制
御系に与える制御出力をΔｕとする。According to the usage of the feedback control system, the output e of the controlled system and its deviation Δe are used as control inputs, and the control output given to the controlled system is Δu.
第２図において，制御則の一例として，制御則１「ｅが
負の小さな値で，かつΔｅが正の小さな値ならば，Δｕ
を正の小さな値にせよ」が与えられている。この制御則
１を， ｅ＝ＮＳ and Δｅ＝ＰＳ → Δｕ＝ＰＳ と表現する。ここでＮＳは負の小さな値(nega-tive sma
ll)を，ＰＳは正の小さな値(positive small)を，andは
「かつ」をそれぞれ意味している。In FIG. 2, as an example of the control law, if control law 1 "e is a small negative value and Δe is a small positive value, then Δu
Be a small positive value. " This control rule 1 is expressed as e = NS and Δe = PS → Δu = PS. Here, NS is a small negative value (nega-tive sma
ll), PS means a positive small value, and and means “and”.
制御則２として「ｅが正の小さな値で，かつΔｅが負の
小さな値ならば，Δｕを負の小さな値にせよ」が与えら
れている。これは次のように表現される。As the control law 2, “if e is a small positive value and Δe is a small negative value, let Δu be a small negative value”. This is expressed as follows.
ｅ＝ＰＳ and Δｅ＝ＮＳ → Δｕ＝ＮＳ その他にもいくつかの，ないしは多数の制御則が設定さ
れている。e = PS and Δe = NS → Δu = NS In addition, some or many control rules are set.
制御則１における「ｅが負の小さな値」を判断する上
で，与えられた制御入力ｅ＝ｅ0がどの程度の度合で負
の小さな値であるといえるのか，という設問に対する答
がメンバーシップ関数１A〈ＭＳ関数１A〉によって与え
られる。メンバーシップ関数１Aはメンバーシップ関数
回路（図示略）から得られ，制御入力ｅが「負の小さな
値の集合」に属する度合を表わしている。第２図にはメ
ンバーシップ関数１Aとして，ｅが負のある値でピーク
をもつ三角形状の関数が与えられており，この関数１A
によると，ある制御入力ｅ＝ｅ0＝-0.2がこの集合に属
する場合は0.8である。Membership is the answer to the question to what extent the given control input e = e 0 is a small negative value in judging “e is a small negative value” in Control Law 1. It is given by the function 1 A <MS function 1 A >. The membership function 1 A is obtained from a membership function circuit (not shown) and represents the degree to which the control input e belongs to “a set of small negative values”. As in Figure 2 membership function 1 A, e are given a triangular function with the peak negative of a value, the function 1 A
According to, if some control input e = e 0 = -0.2 belongs to this set, it is 0.8.
同じように，制御入力Δｅが「正の小さな値の集合」に
属する度合を表わすメンバーシップ関数１B〈ＭＳ関数
１B〉が第２図に示されている。この関数１BもまたΔｅ
がある正の値のときにピークとなる三角形状のものであ
る。図示しないメンバーシップ関数回路から出力される
このメンバーシップ関数１Bによると，ある制御入力Δ
ｅ＝Δｅ0＝+0.1がこの集合に属する度合は0.6である。Similarly, FIG. 2 shows a membership function 1 B <MS function 1 B > that represents the degree to which the control input Δe belongs to the “set of small positive values”. This function 1 B is also Δe
It has a triangular shape with a peak when a positive value is given. According to this membership function 1 B output from the membership function circuit (not shown), a certain control input Δ
The degree to which e = Δe 0 = + 0.1 belongs to this set is 0.6.
制御則１における「ｅが負の小さな値でかつΔｅが正の
小さな値」の「かつ」の条件は一般にはファジィ論理積
(MIN)で演算される。この演算ＭＩＮは，具体的には，
その２つの変数のうちの小さい方を選択するものであ
る。したがって，上述のメンバーシップ関数１Aの値0.8
と同１Bの値0.6とから，MINの演算結果を表わすものと
して0.6が得られる。In the control rule 1, the condition "katsu" of "e is a small negative value and Δe is a small positive value" is generally a fuzzy logical product.
Calculated with (MIN). Specifically, this calculation MIN is
The smaller one of the two variables is selected. Therefore, the value of membership function 1 A above is 0.8
From the same 1 B value of 0.6, 0.6 is obtained as a result of MIN calculation.
制御則１における「Δｕを正の小さな値にせよ」という
命令もまたメンバーシップ関数〈原指令１〉で与えられ
る。この原指令１を表わす関数もまた，Δｕがある正の
値のときにピーク値１となる三角形状のものが一例とし
て示されている。原指令１を表わす関数は，メンバーシ
ップ関数発生回路（図示略）から発生する。The instruction "set Δu to a small positive value" in control law 1 is also given by the membership function <original command 1>. The function representing the original command 1 is also shown by way of example in the form of a triangle whose peak value is 1 when Δu has a certain positive value. The function representing the original command 1 is generated from a membership function generating circuit (not shown).
制御則１における「ならば」は，たとえば乗算によって
実行される。上述のMIN演算によって値0.6が得られてい
る。原指令１の関数にこの0.6を乗じると，ピーク値が
0.6の三角形状の関数〈指令１〉がつくられる。The “if” in the control law 1 is executed by multiplication, for example. A value of 0.6 is obtained by the MIN operation described above. Multiplying the function of original command 1 by 0.6, the peak value is
A triangular function <command 1> of 0.6 is created.
「ならば」の演算をMINによって行なうようにしてもよ
い。この場合には，破線で示すような台形状の関数が指
令１として得られるであろう。The calculation of “if” may be performed by MIN. In this case, a trapezoidal function as shown by the broken line will be obtained as the command 1.
制御則２においても同じように，与えられた制御入力ｅ
およびΔｅにこの制御則２を適用することにより，〈指
令２〉が作成される。他の制御則の適用によって同じよ
うに他の指令も作成されよう。Similarly in the control law 2, the applied control input e
By applying this control law 2 to and Δe, <command 2> is created. The application of other control laws could create other directives as well.
１つの被制御系に対して上述のように複数の制御則が設
定されるのが一般的である。これらの制御則から導かれ
たそれぞれの指令が，制御出力Δｕを最終的に得るため
に利用される。そこで，各制御則から導かれた指令につ
いてファジィ論理和(MAX)の演算が行なわれる。第２図
に示された〈推論結果〉のグラフは，〈指令１〉と〈指
令２〉のMAX演算結果を示している。そのうち実線のグ
ラフは，各制御則の「ならば」の条件として乗算が用い
られたもの，破線のグラフは「ならば」の条件としてMI
Nの演算が行なわれたものをそれぞれ示している。Generally, a plurality of control rules are set for one controlled system as described above. The respective commands derived from these control laws are used to finally obtain the control output Δu. Therefore, the fuzzy logical sum (MAX) operation is performed on the commands derived from each control law. The graph of <inference result> shown in Fig. 2 shows the MAX operation result of <command 1> and <command 2>. Among them, the solid line graph shows the multiplication used as the “if” condition of each control law, and the broken line graph shows the “if” condition as MI.
Each of the N operations is shown.
このような推論結果を用いて，最終に制御出力Δｕが決
定される。これをデファジフィケーシヨン(defuzzifica
tion)という。メンバーシップ関数の生成を含めて上述
の各演算は，ファジィ論理にしたがって「あいまいさ」
を包含した状態で行なわれているが，この段階において
は確定した１つの値をもつ制御出力Δｕを決定しなけれ
ばならない。The control output Δu is finally determined using such an inference result. This is a defuzzifica
tion). The above operations, including the generation of membership functions, are "ambiguous" according to fuzzy logic.
However, at this stage, the control output Δu having one fixed value must be determined.
デファジフィケーションは，たとえば〈推論結果〉を示
す関数の重み付き平均をとることによって，すなわち重
心の位置を求めることによって行なうことができる。こ
の実施例では，最終的に制御出力Δｕ＝Δｕ0＝+0.1に
決定されている。「ならば」の演算としてMINが行なわ
れた場合にも，ほぼ同じ結果が得られるであろう。The defuzzification can be performed, for example, by taking the weighted average of the function indicating the <inference result>, that is, by obtaining the position of the center of gravity. In this embodiment, the control output is finally determined as Δu = Δu 0 = + 0.1. Almost the same result will be obtained when MIN is performed as an operation of “if”.
〈指令１〉の重心の位置と〈指令２〉の重心の位置とを
先に求め，これら２つの位置のさらに重みつき平均をと
ることによってデファジフィケーションを行なってもよ
い。The position of the center of gravity of <command 1> and the position of the center of gravity of <command 2> may be obtained first, and the weighted average of these two positions may be taken to perform the defuzzification.
メンバーシップ関数１A，１B等は可変であることが望ま
しい。すなわち，上述のようにして決定された制御出力
Δｕによって被制御系の制御を継続する過程において，
制御が適確に行なわれているかどうかを監視する。もし
最適な制御が行なわれていなければ，メンバーシップ関
数（その値またはグラフの形）を変更して，最適な制御
を可能とするメンバーシップ関数を追求していく。これ
を一般に「学習機能」という。Membership functions 1 A , 1 B, etc. are preferably variable. That is, in the process of continuing the control of the controlled system by the control output Δu determined as described above,
Monitor for proper control. If the optimal control is not performed, the membership function (its value or the shape of the graph) is changed to pursue the membership function that enables the optimal control. This is generally called "learning function".
(1.4)学習機能を備えたファジィ・システムの概念（第
３図） 第３図は，上述したような学習機能を備えたファジィ・
システムの一例を概略的に示している。(1.4) Concept of fuzzy system with learning function (Fig. 3) Fig. 3 shows fuzzy system with learning function as described above.
1 schematically shows an example of a system.
何らかの物理的入力，たとえば上述の制御入力やキー入
力されたデータ等が，入力変換回路11によって必要に応
じて正規化され，または適当な形態の信号に変換され
る。この変換回路11は場合によっては不要となろう。Any physical input, such as the above-mentioned control input or key-in data, is normalized by the input conversion circuit 11 as necessary, or converted into a signal of an appropriate form. This conversion circuit 11 may be unnecessary in some cases.
メンバーシップ関数回路群12には，パラメータ可変のメ
ンバーシップ関数回路が多数設けられており，変換回路
11からの入力信号に応じて所定のものが１または複数個
選択され，かつ入力信号に応じたメンバーシップ関数を
表わす信号が出力される。The membership function circuit group 12 is provided with many membership function circuits with variable parameters.
One or more predetermined ones are selected according to the input signal from 11, and a signal representing the membership function according to the input signal is output.
他方，１または複数のメンバーシップ関数を発生する回
路15が設けられている。これらの回路12および15からの
メンバーシップ関数出力はファジィ論理回路網13に入力
し，ここで所定のファジィ論理にしたがった演算が行な
われ，その演算結果が出力される。この回路網13の論理
およびメンバーシップ関数発生回路15のパラメータも必
要に応じて変更できるものであることが好ましい。On the other hand, a circuit 15 is provided which generates one or more membership functions. Membership function outputs from these circuits 12 and 15 are input to a fuzzy logic network 13, where an operation according to a predetermined fuzzy logic is performed and the operation result is output. It is preferable that the logic of the network 13 and the parameters of the membership function generating circuit 15 can be changed as required.
ファジィ論理回路網13から出力されるファジィ情報はそ
のまま出力となることもあるが，場合によっては上述の
デファジフィケーション回路14によって何らかの決定が
行なわれ，これが出力となる。The fuzzy information output from the fuzzy logic circuit network 13 may be output as it is, but in some cases, the defuzzification circuit 14 makes some decision and outputs it.
この出力は，表示されたり，上述の制御出力Δｕとなっ
たり，種々の用途に用いられよう。This output may be displayed, used as the control output Δu described above, or used for various purposes.
ファジィ論理回路網13またはデファジフィケーション回
路14の出力は，参照（基準，標準）入力と比較される。
この参照入力は，学習の正解を表わすものであり，たと
えば熟練したエキスパート，ディジタル・コンピュータ
によるシミレーション等によって与えられるであろう。The output of the fuzzy logic network 13 or the defuzzification circuit 14 is compared to the reference (standard, standard) input.
This reference input represents the correct answer for learning, and may be given by, for example, a skilled expert, digital computer simulation, or the like.
制御，記憶回路16は，上記比較結果に応じて，その偏差
が零になるように，メンバーシップ関数回路群12および
メンバーシップ関数発生回路15の各メンバーシップ関数
の形状やパラメータ等を変えたり，ファジィ論理回路網
13内の論理関数の種類や接続を変更したりする。The control / memory circuit 16 changes the shape and parameters of each membership function of the membership function circuit group 12 and the membership function generation circuit 15 so that the deviation becomes zero according to the comparison result, Fuzzy logic network
Change the type and connection of the logical function in 13.
このようにして，このファジィ・システムは学習するこ
とによって，常に正しい出力（正解）を発生するように
調整，変更されていく。In this way, this fuzzy system is adjusted and modified so that the correct output (correct answer) is always generated by learning.
(2)発明の概要 (2.1)発明の目的 この発明の目的は，上記(1,3),(1,4)で述べたシステム
において用いられるメンバーシップ関数を得るための回
路であって，しかも上記(1,2)で述べた電流モードで動
作するファジィ論理回路に適したメンバーシップ関数回
路，とくに外部からの制御信号に応じて，出力するメン
バーシップ関数を変化させることのできるプログラマブ
ル・マルチ・メンバーシップ関数回路を提供することに
ある。(2) Outline of the invention (2.1) Object of the invention The object of the invention is a circuit for obtaining a membership function used in the system described in (1,3), (1,4), and A membership function circuit suitable for the fuzzy logic circuit that operates in the current mode described in (1, 2) above, especially a programmable multi-function that can change the membership function to be output according to an external control signal. To provide a membership function circuit.
(2.2)発明の構成と効果 この発明によるプログラマブル・マルチ・メンバーシッ
プ関数回路は，少なくとも１つのＺ関数回路，少なくと
も１つのＳ関数回路，およびＺ関数回路の出力とＳ関数
回路の出力のファジィ論理を演算するファジィ論理回路
を備えていることを特徴とする。(2.2) Configuration and Effect of the Invention A programmable multi-membership function circuit according to the present invention comprises at least one Z-function circuit, at least one S-function circuit, and fuzzy logic of the output of the Z-function circuit and the output of the S-function circuit. It is characterized by having a fuzzy logic circuit for computing.
Ｚ関数回路とＳ関数回路に同じ値の入力を与えるために
マルチ・ファンアウト回路を設けることが望ましい。It is desirable to provide a multi-fanout circuit to provide the same value input to the Z-function circuit and the S-function circuit.
ファジィ論理回路は，たとえばＭＡＸ（論理和）回路，
ＭＩＮ（論理積）回路またはこれらの組合せ等から構成
される。The fuzzy logic circuit is, for example, a MAX (logical sum) circuit,
It is composed of a MIN (logical product) circuit or a combination thereof.
たとえば，ファジィ論理回路がＭＩＮ回路であれば，こ
のプログラマブル・マルチ・メンバーシップ関数回路か
らは，φ関数，１関数，Ｚ関数，Ｓ関数およびπ関数出
力を得ることができる。For example, if the fuzzy logic circuit is a MIN circuit, φ function, 1 function, Z function, S function and π function output can be obtained from this programmable multi-membership function circuit.
また，ファジィ論理回路がＭＡＸ回路であれば，このプ
ログラマブル・マルチ・メンバーシップ関数回路から
は，φ関数，１関数，Ｚ関数，Ｓ関数およびＵ関数出力
を得ることができる。Further, if the fuzzy logic circuit is a MAX circuit, φ function, 1 function, Z function, S function and U function output can be obtained from this programmable multi-membership function circuit.
さらにこの発明を発展させ，２組のＺ関数回路とＳ関数
回路を設けると，さらに数多くの種類のメンバーシップ
関数を発生させることができる。すなわち，第１のＺ関
数回路の出力と第１のＳ関数回路の出力をＭＩＮ回路
（またはＭＡＸ回路）の入力として与え，第２のＺ関数
回路の出力と第２のＳ関数回路の出力とＭＩＮ回路（ま
たはＭＡＸ回路）の出力とをＭＡＸ回路（またはＭＩＮ
回路）にその入力として与える。このように構成するこ
とにより，９種類のメンバーシップ関数を表わす出力を
ＭＡＸ回路（またはＭＩＮ回路）から得ることができ
る。By further developing the present invention and providing two sets of Z-function circuits and S-function circuits, many more kinds of membership functions can be generated. That is, the output of the first Z-function circuit and the output of the first S-function circuit are given as inputs to the MIN circuit (or MAX circuit), and the output of the second Z-function circuit and the output of the second S-function circuit are given. The output of the MIN circuit (or MAX circuit) and the MAX circuit (or MIN circuit)
Circuit) as its input. With this configuration, it is possible to obtain the outputs representing the nine kinds of membership functions from the MAX circuit (or MIN circuit).
上述のφ関数，１関数，Ｚ関数，Ｓ関数，π関数，Ｕ関
数，その他の関数の定義については実施例の説明におい
て詳述する。The definitions of the above φ function, 1 function, Z function, S function, π function, U function, and other functions will be described in detail in the description of the embodiment.
この発明によると，上述のように外部から与えられる制
御入力によって種々のファジィ・メンバーシップ関数を
出力させることができるので，上述したファジィ制御シ
ステムのためにきわめて有用である。しかもこのプログ
ラマブル・マルチ・メンバーシップ関数回路は電流モー
ドで動作する。According to the present invention, various fuzzy membership functions can be output by the control input given from the outside as described above, which is extremely useful for the above fuzzy control system. Moreover, this programmable multi-membership function circuit operates in current mode.
以下に，この発明の実施例について詳細に説明する。Examples of the present invention will be described in detail below.
以下の実施例の説明では，まず種々のタイプのメンバー
シップ関数を明らかにした上で（第４図），基礎となる
回路であるＺ関数回路とＳ関数回路について説明すると
ともに（第５図〜第１２図），勾配の変更および切替に
ついて説明し（第１３図〜第１８図），これらを前提と
してこの発明の実施例であるプログラマブル・マルチ・
メンバーシップ関数回路を明らかにする（第１９図〜第
２８図）。最後に，参考のために他の形態のプログラマ
ブル・マルチ・メンバーシップ関数回路についても説明
する（第２９図〜第３８図）。In the following description of the embodiments, first, various types of membership functions will be clarified (FIG. 4), and the basic circuits Z function circuit and S function circuit will be described (FIGS. 5 to 5). (FIG. 12), the change and switching of the gradient will be described (FIGS. 13 to 18), and on the premise of these, the programmable multi-channel system according to the embodiment of the present invention will be described.
The membership function circuit will be clarified (FIGS. 19 to 28). Finally, for reference, another form of programmable multi-membership function circuit will be described (FIGS. 29 to 38).
(3)実施例の説明 (3,1)種々のタイプのメンバーシップ関数とそれらの定
義（第４図） メンバーシップ関数は，一般的には，第１図(A)にその
一例が示されているように，曲線で表現されることが多
い。しかし，曲線で表現されるべきかどうかはメンバー
シップ関数にとって本質的なことではない。メンバーシ
ップ関数のより重要な特徴は，それが０〜１までの連続
的な値をとるということである。(3) Description of embodiments (3, 1) Membership functions of various types and their definitions (Fig. 4) Membership functions are generally shown in Fig. 1 (A). It is often expressed as a curve. However, whether it should be represented by a curve is not essential to the membership function. The more important feature of the membership function is that it takes continuous values from 0 to 1.
他方，回路設計上の観点からいうと，第１図(B)に示さ
れているように，メンバーシップ関数を直線の折線で表
現する方が取扱いが容易であり，少数のパラメータでメ
ンバーシップ関数を特性づけることができ，さらに設計
も簡単となる。しかも，メンバーシップ関数を折線で表
わしても，上記の特徴が失なわれることはない。On the other hand, from a circuit design point of view, as shown in FIG. 1 (B), it is easier to handle the membership function with a straight broken line, and the membership function is composed of a small number of parameters. Can be characterized and the design is simple. Moreover, even if the membership function is expressed by a broken line, the above characteristics are not lost.
したがって，以下の説明では，すべてのメンバーシップ
を直線またはその折線で表現することとする。Therefore, in the following description, all memberships will be represented by straight lines or their broken lines.
第１図(B)に示されたメンバーシップ関数は一例にすぎ
ない。メンバーシップは他に多くのタイプのものがあ
る。以下にそれらの定義について説明する。The membership function shown in FIG. 1 (B) is only an example. There are many other types of membership. The definitions will be described below.
第４図には，10種類のメンバーシップ関数が示されてい
る。FIG. 4 shows ten kinds of membership functions.
第１のものは変数ｘの値に関係なく常に０の値をとる関
数であり，これをφ関数と定義する。The first is a function that always takes a value of 0 regardless of the value of the variable x, and this is defined as the φ function.
第２のものは，常に１の値をとる１関数と定義されるも
のである。The second one is defined as one function that always takes the value of one.
第３のものは，変数ｘが小さい領域では１の値をとり，
ある値ＺBに達すると，一定の勾配で減少し，遂に０に
達し，ｘがそれよりも大きい領域では常に０の値をとる
関数である。すなわち変数Ｘ軸上に１つの下り勾配をも
つ。これはＺ関数と名付けられる。ｘ＝ＺBをブレーク
・ポイントと呼ぶ。勾配は任意の値をとりうる。Ｚ関数
はブレーク・ポイントＺBと勾配とによって規定するこ
とができる。ＺB＝０，ＺB＜０であっても，これをＺ関
数に含ませる。The third one takes a value of 1 in the region where the variable x is small,
When it reaches a certain value Z B , it decreases with a constant gradient and finally reaches 0, and it is a function that always takes a value of 0 in the region where x is larger than that. That is, it has one downward slope on the variable X axis. This is named the Z function. We call x = Z B a breakpoint. The gradient can take any value. The Z function can be defined by the breakpoint Z B and the slope. Even if Z B = 0 and Z B <0, this is included in the Z function.
第４のものは，Ｚ関数を反転した形のものであり，これ
をＳ関数と定義する。すなわち，Ｘ軸上に１つの上り勾
配をもつ。Ｓ関数もブレーク・ポイントＳBと勾配とに
よって規定される。The fourth one is an inverted version of the Z function, which is defined as the S function. That is, it has one upward slope on the X axis. The S function is also defined by the breakpoint S B and the slope.
第５のものはπ関数と呼ばれるもので，変数ｘがある領
域にあるときに１の値をとり，ｘがブレーク・ポイント
ＳB2より小さくなるかまたはＺB2より大きくなると一定
の勾配で減少し，遂には０の値をとり，それよりもｘが
小さいおよび大きい領域では常に０である関数がある。
台形状の関数ということもできる。π関数は２つのブレ
ーク・ポイントＳB2，ＺB2と勾配とによって特徴づけら
れる。The fifth one, called the π function, takes a value of 1 when the variable x is in a certain region and decreases with a constant slope when x becomes smaller than the break point S B2 or larger than Z B2. , There is a function that finally takes a value of 0, and is always 0 in a region where x is smaller and larger than that.
It can also be called a trapezoidal function. The π function is characterized by two break points S B2 , Z B2 and a slope.
特殊な場合にはＳB2＝ＺB2となり，鎖線で示すように三
角形状になる。In a special case, S B2 = Z B2 , which is a triangle as shown by the chain line.
第６のものは，π関数を反転したＵ関数と定義されるも
のである。１つの谷をもつ関数ということもできる。Ｕ
関数は，２つのブレーク・ポイントＺB1，ＳB1および勾
配によって規定される。特殊な場合には鎖線で示す形と
なる（ＺB1＝ＳB1）。The sixth one is defined as a U function which is the inverted π function. It can be said that it is a function with one valley. U
The function is defined by two breakpoints Z B1 , S B1 and a slope. In a special case, the shape is indicated by a chain line (Z B1 = S B1 ).
メンバーシップ関数の形はさらに複雑になる。The form of the membership function becomes more complicated.
第７番目のものは，台形関数（π関数）に，それよりも
ｘの大なる領域において上り勾配の関数（Ｓ関数）を組
合せたものであり，Ｎ関数と定義される。これはまた見
方をかえて，谷をもつ関数（Ｕ関数）に，それよりもｘ
の小なる領域において上り勾配の関数（Ｓ関数）を組合
せたものということもできる。いずれにしても，このＮ
関数は３つのブレーク・ポイントＳB2，ＺB2，ＳB1およ
び勾配によって規定される。The seventh one is a combination of a trapezoidal function (π function) and a function having an upward gradient (S function) in a region where x is larger than that, and is defined as an N function. This is another way of looking at a function with a valley (U function),
It can also be said that a combination of the functions of the upward gradient (S function) is combined in the small region of. In any case, this N
The function is defined by three breakpoints S B2 , Z B2 , S B1 and a slope.
第８番目のものはＮ関数を反転したものであってVI関数
と定義される。これもまた３つのブレーク・ポイントＺ
B1，ＳB2，ＺB2および勾配によって規定される。The eighth is the inverse of the N function and is defined as the VI function. This is also three break points Z
It is defined by B1 , S B2 , Z B2 and the slope.
第９番目のものはＷ関数と呼ばれ，これは，谷をもつ関
数（Ｕ関数）を２つ組合せたものということもできる
し，台形の関数（π関数）に下り勾配をもつ関数（Ｚ関
数）と上り勾配をもつ関数（Ｓ関数）を組合せたものと
いうこともできるし，さらにＮ関数にＺ関数を組合せた
ものまたはVI関数にＳ関数を組合せたものということも
可能である。いずれにしてもＷ関数は，４つのブレーク
・ポイントＺB1，ＳB2，ＺB2，ＳB1および勾配によって
規定される。The ninth one is called the W function, and it can be said that it is a combination of two functions with valleys (U functions), or a trapezoidal function (π function) with a downward slope (Z function). Function) and a function having an upslope (S function) may be combined, or it may be a combination of N function with Z function or VI function with S function. In any case, the W function is defined by four break points Z B1 , S B2 , Z B2 , S B1 and a gradient.
最後のものはＷ関数を反転したもので，Ｍ関数と定義さ
れる。これもまた４つのブレーク・ポイントＳB1，
ＺB2，ＳB2，ＺB1および勾配によって規定される。The last one is the inverse of the W function and is defined as the M function. This also has four break points S B1 ,
It is defined by Z B2 , S B2 , Z B1 and the slope.
さらに上記の２以上の関数を適宜組合せることにより，
一層複雑にしたメンバーシップ関数も定義されうること
は容易に理解できよう。Furthermore, by properly combining the above two or more functions,
It will be readily appreciated that more complex membership functions can be defined.
第４図において，変数ｘの正の領域のみが図示されてい
るが，ｘの負の領域にも拡張できることはいうまでもな
い。この場合に，上述のブレーク・ポイントも一般的に
は負の値をとりうる。In FIG. 4, only the positive region of the variable x is shown, but it goes without saying that it can be extended to the negative region of x. In this case, the above-mentioned break point can also generally take a negative value.
上り勾配，下り勾配，台形，谷等の勾配は任意にとるこ
とが可能であるが，回路設計上は勾配を１（または−
１）とすることが最も簡素となる。後述するように勾配
が１であっても，回路を使用するときに縦軸および横軸
のレンジを変えることにより任意の勾配を得ることがで
きる。勾配をあらかじめ定めておくと，上述の10の関数
は１または複数のブレーク・ポイントのみによって一義
的に定めることが可能となる。Although it is possible to take any gradient such as an upslope, a downslope, a trapezoid, and a valley, the slope is set to 1 (or − in terms of circuit design).
The procedure 1) is the simplest. As will be described later, even if the slope is 1, an arbitrary slope can be obtained by changing the range of the vertical axis and the horizontal axis when using the circuit. If the gradient is defined beforehand, the above-mentioned 10 functions can be uniquely defined by only one or a plurality of break points.
(3,2)Ｚ関数回路（第５図，第６図，第７図，第８図） 第５図はＺ関数を出力するメンバーシップ関数回路の一
例を示している。ここでは入力変数はＺ，Ｚ関数はｆZ
で表わされている。また，この回路は電流モードで動作
し，吸い込み入力，吐き出し出力の回路である。吸い込
み入力とは入力電流が回路に流入する形態であり，吐き
出し出力とは出力電流が回路から流出する形態をいう。
電流モードにおいては，変数および関数の正，負は電流
の方向によって，それらの絶対値は電流値によってそれ
ぞれ表わされる。(3,2) Z-function circuit (FIG. 5, FIG. 6, FIG. 7, FIG. 8) FIG. 5 shows an example of a membership function circuit that outputs a Z-function. Here, the input variable is Z and the Z function is f Z.
It is represented by. In addition, this circuit operates in the current mode, and is a circuit for suction input and discharge output. Suction input is a form in which the input current flows into the circuit, and discharge output is a form in which the output current flows out from the circuit.
In the current mode, the positive and negative of variables and functions are represented by the direction of the current, and their absolute values are represented by the current value.
第５図のメンバーシップＺ関数回路は，ブレーク・ポイ
ントＺBを表わす電流を与える電流源（回路に吐き出し
入力電流を与える）23と，電流ミラー（ＣＭ）25と，１
の値の電流を与える電流源（回路に吸い込み入力電流を
与える）26と，ダイオード28とから構成されている。電
流ミラー25は２個のＮ−MOS FETにより構成されてい
る。第５図の回路の各部分を流れる電流を表わすグラフ
が，電流の向きを示す矢印に対応して示されている。ま
た，出力電流ｆZのグラフは第６図に示されている。The membership Z-function circuit shown in FIG. 5 has a current source 23 (which gives a discharge input current to the circuit) 23, a current mirror (CM) 25, and a current source 23 which gives a current representing a break point Z B.
It is composed of a current source (providing a sinking input current to the circuit) 26 for giving a current of the value of and a diode 28. The current mirror 25 is composed of two N-MOS FETs. A graph showing the current flowing through each part of the circuit of FIG. 5 is shown corresponding to the arrow indicating the direction of the current. A graph of the output current f Z is shown in FIG.
入力端子21には入力変数Ｚ（Ｚ≧０とする）の値を表わ
す電流が流入している。入力端子21と電流ミラー25の入
力側との間にはワイヤードＯＲ24によって電流源23が接
続され，このワイヤードＯＲ24から値ＺB（ＺB≧０とす
る）の電流が流出する。したがって，ワイヤードＯＲ24
から電流ミラー25に向かってＺとＺBとの差（Ｚ−ＺB）
を表わす電流が流れようとするが，実際は電流ミラー25
が逆方向電流に対して電流阻止ダイオードとして働くの
で，限界差（ＺＺB）の電流が流れることになる（グ
ラフ参照）。ここではファジィ限界差の演算を表わ
し，限界差は次の内容をもつ。A current representing the value of the input variable Z (assuming Z ≧ 0) is flowing into the input terminal 21. A current source 23 is connected by a wired OR 24 between the input terminal 21 and the input side of the current mirror 25, and a current of value Z B (Z B ≧ 0) flows out from the wired OR 24. Therefore, wired OR24
Toward the current mirror 25 from the difference between Z and Z B (Z-Z B)
, The current is about to flow.
Acts as a current blocking diode against the reverse current, so a current with a marginal difference (ZZ B ) will flow (see graph). Here, the calculation of the fuzzy marginal difference is represented, and the marginal difference has the following contents.
電流ミラー25の出力側からは同じ値の吸い込み電流が出
力される。電流ミラー25の出力側と出力端子22との間に
は電流源26がワイヤードＯＲ27によって接続されてい
る。したがって，ワイヤードＯＲ27では１−（Ｚ
ＺB）の演算が行なわれ，この値の電流が出力端子22か
ら吐き出されるかまたは吸い込まれようとする（グラフ
参照）。しかしながら，ワイヤードＯＲ27と出力端子22
との間には，吐き出し出力に対して順方向となるダイオ
ード28が接続されているので，端子22に現われようとす
る吸い込み出力電流は０となる。これは１（Ｚ
ＺB）の演算と等価である。 From the output side of the current mirror 25, a sink current of the same value is output. A current source 26 is connected by a wired OR 27 between the output side of the current mirror 25 and the output terminal 22. Therefore, 1- (Z
Z B ) is calculated and a current of this value is about to be discharged or drawn from the output terminal 22 (see the graph). However, wired OR27 and output terminal 22
Since the diode 28 that is in the forward direction with respect to the discharge output is connected between and, the suction output current that is about to appear at the terminal 22 becomes zero. This is 1 (Z
It is equivalent to the operation of Z B ).
以上の動作をまとめると次のようになる。The above operation is summarized as follows.
この動作をグラフで表わしたのが，第６図である。この
Ｚ関数の下り勾配は−１である。 This operation is graphically represented in FIG. The down slope of this Z-function is -1.
なお，ダイオード28はダイオード接続MOS FETで代える
ことができる。The diode 28 can be replaced with a diode-connected MOS FET.
入力電流Ｚの負の場合には（ただしＺB≧０），電流ミ
ラー25からワイヤードＯＲ24に向かって（Ｚ＋ＺB）の
電流が流れようとするが，電流ミラー25がこの電流の流
出を阻止するので，電流ミラー25とワイヤードＯＲ24と
の間に流れる電流は０である。したがって，電流ミラー
の出力電流も０であり，出力端子22には電流源26の１の
値の電流がそのまま吐き出される。When the input current Z is negative (where Z B ≧ 0), a current (Z + Z B ) tends to flow from the current mirror 25 toward the wired OR 24, but the current mirror 25 blocks the outflow of this current. Therefore, the current flowing between the current mirror 25 and the wired OR 24 is zero. Therefore, the output current of the current mirror is also 0, and the current of the value 1 of the current source 26 is discharged to the output terminal 22 as it is.
ブレーク・ポイントＺBが負の場合（ただしＺ≧０）に
は，ワイヤードＯＲ24から電流ミラー24に（Ｚ＋｜ＺB
｜）の電流が流入するので，電流ミラー25の吐い込み出
力電流も（Ｚ＋｜ＺB｜）となる。したがって，出力は
次のように表わされる。If the break point Z B is negative (however, Z ≧ 0), the wired OR 24 transfers to the current mirror 24 (Z + | Z B
Since current) flows, the output current narrowing vomit of current mirror 25 is also (Z + | | a) | Z B. Therefore, the output is represented as:
第(3)式は，ＺBが負側にくるように第６図のグラフをそ
のまま左シフトした動作を表わしている。 Expression (3) represents an operation in which the graph of FIG. 6 is left-shifted as it is so that Z B is on the negative side.
ブレーク・ポイントＺBおよび入力電流Ｚがともに負の
場合には，ワイヤードＯＲ24から電流ミラー25に向かっ
て（｜ＺB｜｜Ｚ｜）の電流が流入する。したがっ
て，電流ミラー25の吸い込み出力電力も（｜ＺB｜｜
Ｚ｜）で与えられ，吐き出し出力電流は次式で表現され
る。When both the break point Z B and the input current Z are negative, a current (| Z B || Z |) flows from the wired OR 24 toward the current mirror 25. Therefore, the suction output power of the current mirror 25 is also (| Z B ||
Z |), and the discharge output current is expressed by the following equation.
第(4)式もまた，第６図のグラフを左側にシフトした状
態を表現している。 Equation (4) also expresses the state in which the graph of FIG. 6 is shifted to the left.
このようにして，第５図の回路はすべてのＺの値および
ＺBの値に対して適用可能である。In this way, the circuit of FIG. 5 is applicable to all Z and Z B values.
第７図は，バイポーラ・トランジスタ・アレイ（ROHM社
製TA78）を用いて実現したＺ関数回路を示している。第
５図の電流源，電流ミラー等に対応する回路には同一符
号が付けられている。また，第５図の入力端子21に代え
て入力回路21Ａが，出力端子22に代えて出力回路22Ａが
設けられている。ダイオード28としては，NPNトランジ
スタ（TA78中の１個）のベース・エミッタ間のダイオー
ドが利用されている。FIG. 7 shows a Z-function circuit realized by using a bipolar transistor array (RO78 TA78). Circuits corresponding to the current sources, current mirrors, etc. in FIG. 5 are designated by the same reference numerals. Further, an input circuit 21A is provided in place of the input terminal 21 of FIG. 5, and an output circuit 22A is provided in place of the output terminal 22. As the diode 28, a diode between the base and emitter of an NPN transistor (one of TA78) is used.
第８図は，第７図の回路を用いて測定した実験結果を示
している。３つの異なるＺB（パラメータ）について実
験が行なわれた。入力電流Ｚ，ブレーク・ポイント電流
ＺB，１の値の電流および出力電流ｆZは，それぞれの回
路における抵抗の降下電圧として測定された。ｆZ＝10
μＡがμ＝１に，ｆZ＝０μＡがμ＝０にそれぞれ対応
している。FIG. 8 shows the experimental results measured using the circuit of FIG. Experiments were carried out on three different Z B (parameters). The input current Z, the break point current Z B , the current at a value of 1 and the output current f Z were measured as the voltage drop of the resistance in the respective circuits. f Z = 10
μA corresponds to μ = 1, and f Z = 0 μA corresponds to μ = 0.
このグラフから分るように，第７図の回路はきわめてす
ぐれた直線性を有しているとともに，回路構成も簡素で
ある。このようなすぐれた直線性は，電圧モードの簡単
な回路では実現不可能であり，これが，電流モードの回
路でメンバーシップ関数回路を実現した大きな理由でも
ある。また，第７図の回路では電流ミラーが使用されて
いるので温度安定性がよく，電流源を除いて抵抗を使用
していないから集積化に適している等の特徴がある。As can be seen from this graph, the circuit of FIG. 7 has a very good linearity and the circuit configuration is simple. Such excellent linearity cannot be realized by a simple voltage mode circuit, and this is also a major reason why a membership function circuit is realized by a current mode circuit. In addition, the circuit of FIG. 7 has a characteristic that it has good temperature stability because it uses a current mirror and is suitable for integration because it does not use a resistor except for a current source.
また，第７図および第８図からも分るように，Ｚ関数回
路はMOS FETのみならずバイポーラ素子によっても，実
用性のきわめて高いものが実現できる。Further, as can be seen from FIGS. 7 and 8, the Z function circuit can be realized with extremely high practicality not only by the MOS FET but also by the bipolar element.
(3,3)Ｓ関数回路（第９図，第10図，第11図，第12図） メンバーシップＳ関数回路の一例が第９図に示されてい
る。入力変数（入力電流）はＳで，Ｓ関数出力（出力電
流）はＦSでそれぞれ示されている。ブレーク・ポイン
トを表わす電流ＳBは電流源33によって，値１を表わす
電流は電流源36によってそれぞれ与えられる。(3,3) S-function circuit (FIG. 9, FIG. 10, FIG. 11, FIG. 12) An example of the membership S-function circuit is shown in FIG. The input variable (input current) is shown by S, and the S function output (output current) is shown by F S. The current S B representing the break point is provided by current source 33 and the current representing the value 1 is provided by current source 36.
Ｓ関数回路とＺ関数回路との基本的な相違は，ワイヤー
ドＯＲ34（第５図のワイヤードＯＲ24に対応）に入力す
る電流の向きにある。このワイヤードＯＲ34には，入力
電流Ｓが吐き出し入力として，またブレーク・ポイント
電流ＳBが吸い込み入力として与えられている。このた
めに，入力端子31に与えられる吸い込み入力電流は電流
ミラー39によってその向きが反転されている。また，ブ
レーク・ポイント電流源33は回路に対して吸い込み入力
を与えるものとなっている（第５図の電流源23と比較せ
よ）。The basic difference between the S-function circuit and the Z-function circuit lies in the direction of the current input to the wired OR34 (corresponding to the wired OR24 in FIG. 5). The wired OR 34 is supplied with an input current S as a discharge input and a break point current S B as a suction input. Therefore, the direction of the sinking input current given to the input terminal 31 is reversed by the current mirror 39. In addition, the break point current source 33 is designed to give a suction input to the circuit (compare the current source 23 in FIG. 5).
ワイヤードＯＲ34と電流ミラー35とによりＳBＳの演
算が行なわれる。さらに，ワイヤードＯＲ37によって１
−（ＳBＳ）の演算が行なわれる。ダイオードとして
作用するダイオード接続MOS FET 38によって吸い込み出
力方向の電流が素子されるから，結局出力電流としてｆ
S＝１（ＳBＳ）を表わす吐き出し出力電流が得られ
る。この出力電流のグラフが第10図に示されている。The wired OR 34 and the current mirror 35 calculate S B S. Furthermore, 1 by wired OR37
The operation of − (S B S) is performed. The diode-connected MOS FET 38, which acts as a diode, absorbs the current in the output direction, so the output current is f
A discharge output current representing S = 1 (S B S) is obtained. A graph of this output current is shown in FIG.
このＳ関数回路において，ブレーク・ポイントＳBを負
の値に設定することも可能であるが，ＳB＜０の場合に
は，Ｓ≧０の領域では出力電流ｆSは常に１の値をとる
ので，ＳBを負に設定することに格別の意味を見い出す
ことはできない。ＳB＝０とすれば足りる。In this S-function circuit, it is possible to set the break point S B to a negative value, but if S B <0, the output current f S will always have a value of 1 in the region of S ≧ 0. Therefore, we cannot find any special meaning in setting S B negative. It is sufficient if S B = 0.
バイポーラ・トランジスタを用いて実現したＳ関数回路
が第11図に示されている。この図においても，第９図に
示すものと同一機能をもつ回路については同一符号が付
けられている。符号31Ａは入力端子31に対応する入力回
路であり，符号32Ａは出力端子32に対応する出力回路で
ある。第11図の回路の測定された特定（ＳBをパラメー
タとする）が第12図に示されている。このＳ関数回路も
すぐれた直線を有していることが分る。An S-function circuit implemented using bipolar transistors is shown in FIG. In this figure as well, circuits having the same functions as those shown in FIG. 9 are designated by the same reference numerals. Reference numeral 31A is an input circuit corresponding to the input terminal 31, and reference numeral 32A is an output circuit corresponding to the output terminal 32. The measured specifications (parameterized by S B ) of the circuit of FIG. 11 are shown in FIG. It can be seen that this S-function circuit also has an excellent straight line.
(3,4)使用時における勾配の任意設定（第13図，第14
図） 第３図において変換回路11が示されているように，一般
にメンバーシップ関数の議論においては，物理的量の入
力値をその最大値（または回路の許容値）を用いて正規
化し，その正規化された値が入力値として用いられる。
たとえば，身長Ｈを取扱う場合には，その最大値（たと
えば２ｍ）Ｈmaxを用いて，身長入力が，Ｈ／Ｈmaxで正
規化される。(3, 4) Arbitrary setting of gradient when in use (Figs. 13 and 14
As shown in the conversion circuit 11 in FIG. 3, generally in the discussion of membership functions, the input value of the physical quantity is normalized using its maximum value (or the allowable value of the circuit), and The normalized value is used as the input value.
For example, when the height H is handled, the maximum value (for example, 2 m) H max is used to normalize the height input by H / H max .
一例として，集合「背の高い人」のメンバーシップ関数
μSHが第13図(A)にＳ関数として，集合「背の低い人」
のメンバーシップ関数μZHが第13図(B)にＺ関数として
それぞれ示されている。これらのメンバーシップ関数の
横軸（変数）はＳ＝Ｈ／Ｈmax，Ｚ＝Ｈ／Ｈmaxとして表
現されている。As an example, the membership function μ SH of the set “tall person” is shown as an S function in FIG.
The membership function μ ZH of is shown as the Z function in FIG. 13 (B). The horizontal axis (variable) of these membership functions is expressed as S = H / H max and Z = H / H max .
したがって，回路上において，最大値Ｈmaxを何μＡに
対応させ，関数のグレード１を何μＡに対応させるかに
よって，メンバーシップ関数の実行的な勾配，すなわち
Ｓ関数の上り勾配およびＺ関数の下り勾配を任意の値に
設定することが可能である。上述した電流ミラーを用い
たＺ関数回路およびＳ関数回路では，（出力電流）／
（入力電流）の勾配は必ず−１または１となっている
が，その使い方次第で任意の勾配を得ることができる訳
である。Therefore, on the circuit, depending on how many μA the maximum value H max corresponds to and how many μA the grade 1 of the function corresponds to, the effective slope of the membership function, that is, the up slope of the S function and the down slope of the Z function. It is possible to set the slope to any value. In the Z function circuit and the S function circuit using the current mirror described above, (output current) /
The gradient of (input current) is always -1 or 1, but an arbitrary gradient can be obtained depending on how it is used.
勾配を実質的に変化させた例がＺ関数を用いて第14図に
示されている。第14図(A)は，Ｈmaxを100μＡに，グレ
ード１を10μＡにそれぞれ対応させたときの集合「背の
低い人」のメンバーシップ関数を示している。このよう
なメンバーシップ関数に対して勾配をその1/2にしたい
ときには，第14図(B)に示すように，Ｈmaxを50μＡに対
応させればよい。また，勾配を1/4にしたいときには，
第14図(C)に示すように，Ｈmaxを25μＡに対応させれば
よい。An example of substantially changing the slope is shown in FIG. 14 using the Z function. FIG. 14 (A) shows the membership function of the set “short person” when H max corresponds to 100 μA and grade 1 corresponds to 10 μA. When it is desired to reduce the gradient to 1/2 of such a membership function, H max should be set to 50 μA as shown in FIG. 14 (B). Also, if you want to make the slope 1/4,
As shown in FIG. 14 (C), H max should correspond to 25 μA.
以上のようにして，上述したメンバーシップ関数発生回
路の勾配が＋１または−１に固定されていたとしても，
その使い方次第で任意の勾配を設定できることが分る。As described above, even if the gradient of the membership function generating circuit is fixed to +1 or -1,
It turns out that an arbitrary gradient can be set depending on how it is used.
(3,5)勾配の切替制御（第15図，第16図，第17図，第18
図） 回路構成上においてメンバーシップ関数の勾配を変化さ
せることも可能であることを次に説明する。(3,5) Gradient switching control (Figs. 15, 16, 17 and 18)
(Fig.) It will be described below that it is also possible to change the slope of the membership function on the circuit configuration.
第15図は，第５図に示されたＺ関数回路における電流源
23，ワイヤードＯＲ24および電流ミラー25を取出し，電
流ミラー25を変形して電流ミラー25Ａとした構成を示し
ている。Fig. 15 shows the current source in the Z-function circuit shown in Fig. 5.
23, the wired OR 24 and the current mirror 25 are taken out, and the current mirror 25 is modified to form a current mirror 25A.
電流ミラー25Ａは，面積の等しい２つの出力用ドレイン
をもつ電流ミラー41と，これら２つの出力用ドレインの
並列接続をスイッチングするためのＮ−MOS FET 42とか
ら構成されている。FET 42は制御端子43に与えられる制
御信号ＶCによってオン，オフ制御される。The current mirror 25A is composed of a current mirror 41 having two output drains having the same area and an N-MOS FET 42 for switching the parallel connection of these two output drains. The FET 42 is on / off controlled by a control signal V C given to the control terminal 43.
この電流ミラー25Ａの出力信号ＺＺBのグラフが第16
図に示されている。制御信号ＶCをＬレベルにすると，F
ET 42はオフであるから，電流ミラー25Ａの出力電流の
勾配は１である。この場合には，電流ミラー25Ａは第５
図に示された電流ミラー25と同じ機能をもつ。制御信号
ＶCをＨレベルにすると，FET 42がオンとなり，電流は
２つの出力用ドレインに流れ，結果的に２倍の出力電流
が流れることになるから，その勾配は２となる。The graph of the output signal ZZ B of the current mirror 25A is the 16th graph.
As shown in the figure. When the control signal V C is set to L level, F
Since ET 42 is off, the slope of the output current of the current mirror 25A is 1. In this case, the current mirror 25A is the fifth
It has the same function as the current mirror 25 shown. When the control signal V C is set to the H level, the FET 42 is turned on, a current flows through the two output drains, and as a result, a double output current flows, so that the gradient becomes 2.
したがって，このような電流ミラー25Ａを第５図の電流
ミラー25に代えて用いると，制御信号ＶCのレベルによ
って勾配を切替えることのできるＺ関数回路が実現す
る。勾配が２となったときのＺ関数回路の入，出力特性
が第６図に破線で示されている。Therefore, if such a current mirror 25A is used in place of the current mirror 25 of FIG. 5, a Z function circuit capable of switching the slope according to the level of the control signal V C is realized. The input / output characteristics of the Z-function circuit when the gradient becomes 2 are shown by the broken line in FIG.
２種類の勾配に限られることなく任意の数の勾配を切替
えることが可能である。第17図は，Ｓ関数回路の一部を
示すものであり，ここでは第９図の電流ミラー35が電流
ミラー35Ａで置替えられている。電流ミラー35Ａにおい
て，電流ミラー44は３つの出力用ドレインをもち，これ
らの出力用ドレインは並列に接続されているとともに，
そのうちの２つにスイッチング素子としてのFET 45,46
が接続されている。FET 45,46はそれらの制御端子47,48
に与えられる制御信号ＶC1，ＶC2によってオン，オフ制
御される。It is possible to switch any number of gradients without being limited to two types of gradients. FIG. 17 shows a part of the S-function circuit, in which the current mirror 35 of FIG. 9 is replaced by a current mirror 35A. In the current mirror 35A, the current mirror 44 has three output drains, and these output drains are connected in parallel, and
Two of them are FETs 45,46 as switching elements.
Are connected. FETs 45 and 46 have their control terminals 47 and 48
ON / OFF control is performed by control signals V C1 and V C2 applied to.
第18図に示すように，２つのFET 45,46の両方がオフ
（ＶC1＝ＶC2＝Ｌ）の場合には出力電流の勾配は−１で
あり，いずれか一方がオンとなると（ＶC1＝Ｈ，ＶC2＝
ＬまたはＶC1＝Ｌ，ＶC2＝Ｈ）勾配は−２，両方がオン
になると（ＶC1＝ＶC2＝Ｈ）勾配は−３となる。As shown in FIG. 18, when both of the two FETs 45 and 46 are off (V C1 = V C2 = L), the slope of the output current is −1, and when either one is on (V C1 = H, V C2 =
L or V C1 = L, V C2 = H) the slope is −2, and when both are on (V C1 = V C2 = H) the slope is −3.
(3,6)プログラマブル・マルチ・メンバーシップ関数回
路（第19図，第20図，第21図） 上述した10個のファジィ・メンバーシップ関数のうちＭ
関数を除く９個の関数を自由にプログラムできる（また
は外部から制御できる）マルチ・ハンバーシップ関数回
路が第19図に示されている。この関数回路は，マルチ・
ファンアウト回路50，第１のＺ関数回路(No.1)51，第２
のＺ関数回路(No.2)52，第１のＳ関数回路(No.1)53，第
２のＳ関数回路(No.2)54,MIN（ファジィ論理積）回路55
およびMAX（ファジィ論理和）回路56から構成されてい
る。変数（入力）はｘで，最終的に得られる関数（出
力）はｆXで与えられている。(3,6) Programmable multi-membership function circuit (Figs. 19, 20, and 21) Of the above 10 fuzzy membership functions, M
A multi-hambership function circuit in which nine functions except the function can be freely programmed (or externally controlled) is shown in FIG. This functional circuit is
Fan-out circuit 50, first Z-function circuit (No.1) 51, second
Z function circuit (No. 2) 52, first S function circuit (No. 1) 53, second S function circuit (No. 2) 54, MIN (fuzzy AND) circuit 55
And a MAX (fuzzy logical sum) circuit 56. Variable (input) by x, the finally obtained function (output) is given by f X.
マルチ・ファンアウト回路50は，１つの入力電流ｘか
ら，これと同じ値でかつ同じ向きの複数（ここでは４
つ）の電流ｘを生成するものであり，その具体的構成の
一例が第20図に示されている。この回路は，入力電流の
向きを反転するための電流ミラー58と，この電流ミラー
58の出力側に接続され，入力電流と同じ値でかつ逆向き
の複数（４つ）の出力電流を発生する多出力（マルチ・
ドレイン）電流ミラー59とから構成されている。The multi fan-out circuit 50 uses a plurality of input currents x, which have the same value and the same direction (4 in this case).
20) for generating the electric current x, and an example of its concrete configuration is shown in FIG. This circuit consists of a current mirror 58 for inverting the direction of the input current and this current mirror.
It is connected to the output side of 58 and outputs multiple (4) output currents with the same value as the input current but in the opposite direction.
Drain) current mirror 59.
マルチ・ファンアウト回路50の４つの出力電流ｘはそれ
ぞれＺ関数回路51,52，Ｓ関数回路53,54に入力してい
る。Ｚ関数回路51,52はそれぞれ第５図に示すものと同
じであり，それらのブレーク・ポイントはＺB1，Ｚ
B2で，出力電流はｆZX1，ｆZX2でそれぞれ表わされてい
る。Ｓ関数回路53,54はそれぞれ第９図に示すものと同
じであり，それらのブレーク・ポイントはＳB1，Ｓ
B2で，出力電流はｆSX1，ｆSX2でそれぞれ表現されてい
る。したがって，勾配はここでは１，−１である。The four output currents x of the multi fan-out circuit 50 are input to the Z function circuits 51 and 52 and the S function circuits 53 and 54, respectively. The Z function circuits 51 and 52 are the same as those shown in FIG. 5, and their break points are Z B1 and Z B , respectively.
At B2 , the output currents are represented by f ZX1 and f ZX2 , respectively. The S-function circuits 53 and 54 are the same as those shown in FIG. 9, and their break points are S B1 and S B1 , respectively.
In B2 , the output current is expressed by f SX1 and f SX2 , respectively. Therefore, the gradient is 1, -1 here.
第２のＺ関数回路52の出力ｆZX2および第２のＳ関数回
路54の出力ｆSX2はMIN回路55に与えられる。第21図(A)
に示されているように，これらの回路52,54のブレーク
・ポイントがＳB2≦ＺB2の条件を満たしたとすると，こ
れらの回路52,54の出力のMIN演算結果は台形上の関数す
なわちπ関数となる。このπ関数（MIN回路55の出力）
をｆπｘで表わす。MIN演算は，複数の入力値（ここで
は２入力値）のうち最も小さい値（小さい方の値）を選
択する演算であるからである。The output f ZX2 of the second Z-function circuit 52 and the output f SX2 of the second S-function circuit 54 are given to the MIN circuit 55. Figure 21 (A)
As shown in, if the break points of these circuits 52 and 54 satisfy the condition of S B2 ≦ Z B2 , the MIN operation result of the outputs of these circuits 52 and 54 is a trapezoidal function, that is, π It becomes a function. This π function (output of MIN circuit 55)
Is represented by f πx . This is because the MIN operation is an operation for selecting the smallest value (smaller value) of a plurality of input values (here, two input values).
MIN回路55の出力ｆπｘ，ならびに第１のＺ関数回路51
の出力ｆZX1および第１のＳ関数回路53の出力ｆSX1はMA
X回路56に与えられる。MAXは複数の入力値の最も大きい
値を選択する演算である。関数のグレード１に対応する
電流値をＩOとする。第21図(A)を再び参照して，ＺB1＋
２ＩO≦ＳB2，ＺB2≦ＳB1−２ＩOの条件を満足するよう
にこれらのブレーク・ポイントを選択すると，MAX回路5
6の出力はＷ関数を表わす。The output f πx of the MIN circuit 55 and the first Z-function circuit 51
Output f ZX1 and the output f SX1 of the first S-function circuit 53 are MA
Given to the X circuit 56. MAX is an operation for selecting the largest value of a plurality of input values. The current value corresponding to the grade 1 of the function is I O. Referring again to FIG. 21 (A), Z B1 +
If these break points are selected so as to satisfy the conditions of 2I O ≤ S B2 and Z B2 ≤ S B1 -2I O , the MAX circuit 5
The output of 6 represents the W function.
これらの関数回路51〜54における電流ミラー（第５図の
符号25，第９図の符号35）を，勾配の切替可能な電流ミ
ラー（第15図の電流ミラー25Ａなど）に置き換えること
が可能である。このようにした場合の制御端子に与えら
れる制御信号が第19図にはＶZ1，ＶZ2，ＶS1，ＶS2で与
えられている。これらの制御信号のレベル設定によっ
て，たとえば第21図(B)に示すようにＷ関数の４つの勾
配の任意のものを独立に１以外の値にすることが可能で
ある。第21図(B)はＶZ1＝ＶS2＝Ｈ，ＶZ2＝ＶS1＝Ｌに
設定した状態を示している。勾配の切替は以下に述べる
任意の関数においても可能であることはいうまでもな
い。It is possible to replace the current mirror (reference numeral 25 in FIG. 5 and reference numeral 35 in FIG. 9) in these function circuits 51 to 54 with a current mirror whose gradient can be switched (current mirror 25A in FIG. 15, etc.). is there. The control signals applied to the control terminals in this case are given by V Z1 , V Z2 , V S1 , and V S2 in FIG. By setting the levels of these control signals, it is possible to independently set any of the four gradients of the W function to a value other than 1 as shown in FIG. 21 (B). FIG. 21B shows a state in which V Z1 = V S2 = H and V Z2 = V S1 = L are set. It goes without saying that the gradient can be switched by any function described below.
次に，第19図の回路がブレーク・ポイント値の設定に応
じて９個のファジィ・メンバーシップ関数を実現できる
ことを示す。第４図および第21図(A)を参照して話を進
める。Next, it is shown that the circuit in Fig. 19 can realize nine fuzzy membership functions according to the setting of break point values. Let us proceed with reference to FIG. 4 and FIG. 21 (A).
また，以下の説明でＨIは入力電流の最大値に上述のＩO
（たとえば10μＡ）を加えた値（［最大入力電流値］＋
ＩO）よりも大きな値に設定することを意味し，ＬIは−
ＩO以下の値に設定することを意味する。D.C.はドント
・ケア（Don't Care），すなわちいかなる値でもよいこ
とを示す。Also, H I is above the maximum value of the input current I O in the following description
(For example, 10 μA) ([maximum input current value] +
I O ), which means that L I is set to −
It means that the value is set to I O or less. DC indicates Don't Care, that is, any value.
第19図の回路が９個の関数回路のそれぞれを実現する条
件は次の通りである。The conditions under which the circuit of FIG. 19 realizes each of the nine function circuits are as follows.
φ関数 ＺB1＝ＬI，ＳB1＝ＨI，ＳB2＝ＨI， ＺB2＝D.C. または， ＺB1＝ＬI，ＳB1＝ＨI，ＺB2＝ＬI， ＳB2＝D.C. １関数 ＺB1＝ＨI，他（すなわちＺB2，ＳB1，ＳB2）はD.C. （ここでＺB1は，最大入力電流値よりも大きければよい
が，制御信号の種類を増大させないようにするために充
分条件としてＺB1＝ＨIとした。） または，ＳB1＝ＬI，他はD.C. （ＳB1は０Ａ以下であればよいが，制御信号の種類の増
大を抑える意味でＳB1＝ＬIとした。）または，ＳB2＝
ＬI，ＺB2＝ＨI，他はD.C.（上記と同じように，ＳB2は
０Ａ以下であればよく，ＺB2は最大入力電流以上であれ
ばよい。） Ｚ関数 ＳB1＝ＨI，ＳB2＝ＨI，ＺB2＝D.C. （この場合，ＺB1がブレーク・ポイントとなる。） または，ＳB1＝ＨI，ＺB2＝ＬI，ＳB2＝D.C. この場合もＺB1がブレーク・ポイントとなる。） または，ＳB1＝ＨI，ＳB2＝ＬI，ＺB1＝ＬI （この場合，ＺB2がブレーク・ポイントとなる。また，
ＳB2は０Ａ以下であればよい。） Ｓ関数 ＺB1＝ＬI，ＺB2＝ＬI，ＳB2＝D.C. （この場合，ＳB1がブレーク・ポイントとなる。） または，ＺB1＝ＬI，ＳB2＝ＨI，ＺB2＝D.C. （この場合もＳB1がブレーク・ポイントとなる。） または，ＺB1＝ＬI，ＳB1＝ＨI，ＺB2＝ＨI （この場合はＳB2がブレーク・ポイントとなる。ＳB2は
最大入力電流値よりも大きな値であればよい。） π関数 ＺB1＝ＬI，ＳB1＝ＨI，ＳB2≦ＺB2 （ブレーク・ポイントはＳB2とＺB2である。ＳB2＝ＺB2
の場合には，第４図に鎖線で示すように三角形状とな
る。） Ｕ関数 ＳB2＝ＨI，ＺB2＝D.C. ＺB1＋ＩO≦ＳB1−ＩO （ブレーク・ポイントはＺB1とＳB1である。ＺB1＋ＩO
＝ＳB1−ＩOの場合には，第４図に鎖線で示す形とな
る。） または，ＺB2＝ＬI，ＳB2＝D.C. ＺB1＋ＩO≦ＳB1−Ｉ
O Ｎ関数 ＺB1＝ＬI，ＳB2≦ＺB2≦ＳB1−２ＩO （ブレーク・ポイントはＳB2，ＺB2，ＳB1である。） VI関数 ＳB1＝ＨI，ＺB1＋２ＩO≦ＳB2≦ＺB2 （ブレーク・ポイントはＺB1，ＳB2，ＺB2である。） Ｗ関数 ＺB1＋２ＩO≦ＳB2≦ＺB2≦ＳB1−２ＩO （上述した通りである。φ function Z B1 = L I, S B1 = H I, S B2 = H I, Z B2 = DC or, Z B1 = L I, S B1 = H I, Z B2 = L I, S B2 = DC 1 function Z B1 = H I, other (i.e. Z B2, S B1, S B2 ) is DC (where Z B1 may or larger than the maximum input current value, in order not to increase the types of control signals as well conditions and Z B1 = H I.) or, S B1 = L I, others may be at less DC (S B1 is 0A but, S B1 = L I mean to suppress an increase in types of control signals Or S B2 =
L I, Z B2 = H I , ( like the above, as long S B2 is 0A less, Z B2 may be at the maximum input current or more.) Other DC Z function S B1 = H I, S B2 = H I, Z B2 = DC ( in this case, Z B1 becomes breakpoint.) or, S B1 = H I, Z B2 = L I, S B2 = DC Again Z B1 is break It will be a point. ) Or, S B1 = H I, S B2 = L I, Z B1 = L I ( in this case, Z B2 is breakpoint. Further,
S B2 may be 0 A or less. ) S function Z B1 = L I, Z B2 = L I, S B2 = DC ( in this case, S B1 becomes breakpoint.) Or, Z B1 = L I, S B2 = H I, Z B2 = DC (Again S B1 becomes breakpoint.) or, Z B1 = L I, S B1 = H I, Z B2 = H I (.S B2 in this case, S B2 becomes breakpoints if larger values than the maximum input current value may.) [pi function Z B1 = L I, S B1 = H I, S B2 ≦ Z B2 ( breakpoint is S B2 and Z B2 .S B2 = Z B2
In the case of, the shape becomes triangular as shown by the chain line in FIG. ) U function S B2 = H I, Z B2 = DC Z B1 + I O ≦ S B1 -I O ( breakpoint is Z B1 and S B1 .Z B1 + I O
= In the case of S B1 -I O is a form shown by the chain line in Figure 4. ) Or, Z B2 = L I , S B2 = DC Z B1 + I O ≦ S B1 −I
O N function Z B1 = L I, S B2 ≦ Z B2 ≦ S B1 -2I O ( breakpoint is S B2, Z B2, S B1 .) VI function S B1 = H I, Z B1 + 2I O ≦ S B2 ≤ Z B2 (break points are Z B1 , S B2 , Z B2 .) W function Z B1 +2 I O ≤ S B2 ≤ Z B2 ≤ S B1 -2 I O (as described above.
第19図において，符号55で示された回路をMAX回路に，
同56をMIN回路にそれぞれ置きかえることによって，第
４図の10関数のうちＷ関数を除く９関数を実現できるこ
とは容易に理解できよう。In FIG. 19, the circuit indicated by reference numeral 55 is a MAX circuit,
It can be easily understood that 9 functions except the W function among the 10 functions in FIG. 4 can be realized by replacing the 56 with the MIN circuit.
(3,7)MIN回路とMAX回路（第22図，第23図，第24図，第2
5図，第26図，第27図，第28図） 第19図のプログラマブル・マルチ・メンバーシップ関数
回路で用いられているMIN（ファジィ論理積）回路およ
びMAX（ファジィ論理和）回路の詳細は，出願人による
出願（たとえば特願昭59−57121）に記載されている
が，ここに簡単に説明しておく。(3,7) MIN circuit and MAX circuit (Figs. 22, 23, 24, 2
(Figure 5, Figure 26, Figure 27, Figure 28) For details of the MIN (fuzzy AND) circuit and MAX (fuzzy OR) circuit used in the programmable multi-membership function circuit of Figure 19, , It is described in the application filed by the applicant (for example, Japanese Patent Application No. 59-57121), which will be briefly described here.
MIN演算は次のように定義される ここでμX，μYはメンバーシップ関数をそれぞれ表わし
ている。The MIN operation is defined as Here, μ X and μ Y represent the membership functions, respectively.
MIN回路をMOS FETで実現した回路が第22図に示されてい
る。入力電流は便宜的にμX，μYで表わされ，出力電流
（MIN換算結果）はμZで与えられている。Figure 22 shows a circuit that implements the MIN circuit with a MOS FET. For convenience, the input current is expressed in μ X and μ Y , and the output current (MIN conversion result) is given in μ Z.
入力電流μXは電流ミラー61でその向きが反転される。
入力電流μYは電流ミラー66と67とからなるマルチ・フ
ァンアウト回路に入力し，これによって等しい値の２つ
の電流μYが生成される。The direction of the input current μ X is inverted by the current mirror 61.
The input current μ Y is input to the multi-fanout circuit composed of the current mirrors 66 and 67, which produces two currents μ Y of equal value.
ワイヤードＯＲ62には吐き出し入力電流μXと吸い込み
入力電流μYとが与えられ，このワイヤードＯＲ62は電
流ミラー63に接続されている。電流ミラー63はダイオー
ドとしても作用し，ワイヤードＯＲ62と電流ミラー63と
によってファジィ限界差回路が構成されている。したが
って，電流ミラー63の吸い込み出力電流は次式で与えら
れる。The wired OR 62 is supplied with a discharge input current μ X and a suction input current μ Y, and this wired OR 62 is connected to a current mirror 63. The current mirror 63 also functions as a diode, and the wired OR 62 and the current mirror 63 form a fuzzy limit difference circuit. Therefore, the sink output current of the current mirror 63 is given by the following equation.
同じように，ワイヤードＯＲ64とダイオード65とによっ
て限界差回路が構成され，このMIN回路の吐き出し出力
電流は次式で与えられる。 Similarly, the wired OR 64 and the diode 65 constitute a limit difference circuit, and the discharge output current of this MIN circuit is given by the following equation.
第(7)式は第(5)式と同じである。 Expression (7) is the same as Expression (5).
MIN回路をパイポーラ・トランジスタによって構成した
例が第23図に示されている。第22図の回路との対比か
ら，第23図の回路がMIN演算を行なうことは容易に理解
できよう。An example in which the MIN circuit is composed of bipolar transistors is shown in FIG. From the comparison with the circuit of FIG. 22, it can be easily understood that the circuit of FIG. 23 performs the MIN operation.
第24図は第23図の回路の入出力特性の測定結果を示して
いる。一方の入力μYがパラメータとして用いられてい
る。第23図の回路において，PNPトランジスタとしてはT
A57が，NPNトランジスタとしてはTA78がそれぞれ使用さ
れた。FIG. 24 shows the measurement result of the input / output characteristics of the circuit of FIG. One input μ Y is used as a parameter. In the circuit of Figure 23, the PNP transistor is T
A57 was used, and TA78 was used as the NPN transistor.
第19図において，MAX回路56の入力は３つである。一般
に２入力のMAX回路は簡単に構成することができる。３
入力のMAX回路を構成するには，第25図に示されている
ように，２入力のMAX回路56Ａ，56Ｂを２段に接続すれ
ばよい。In FIG. 19, the MAX circuit 56 has three inputs. Generally, a 2-input MAX circuit can be simply constructed. Three
To construct an input MAX circuit, two-input MAX circuits 56A and 56B may be connected in two stages as shown in FIG.
第26図は，２入力のMAX回路（56Ａまたは56Ｂ）をMOS F
ETを用いて構成した例を示している。Fig. 26 shows a 2-input MAX circuit (56A or 56B) with a MOS F
An example of configuration using ET is shown.
ファジィMAX演算は次式で定義される。The fuzzy MAX operation is defined by the following equation.
入力電流μYは２出力電力ミラー71に入力し，これによ
って入力電流と方向が逆の２つの電流μYが生成され，
一方はワイヤードＯＲ72に入力し，他方は電流ミラー75
でその向きが再び反転されワイヤードＯＲ74に与えられ
る。 The input current μ Y is input to the two-output power mirror 71, which generates two currents μ Y whose directions are opposite to those of the input current,
One is input to wired OR72, the other is current mirror 75
The direction is inverted again and is given to the wired OR74.
ワイヤードＯＲ72には入力電流μXも入力している。ワ
イヤードＯＲ72とダイオード73とにより限界差回路が構
成されダイオード73からは次式で与えられる電流が出力
され，ワイヤードＯＲ74に流れていく。The input current μ X is also input to the wired OR72. A limit difference circuit is constituted by the wired OR 72 and the diode 73, and the current given by the following equation is output from the diode 73 and flows to the wired OR 74.
ワイヤードＯＲ74において，この電流μXμYに電流μ
Yが加算されるから，結局，出力電流μZは次のようにな
る。 In wired OR74, this current μ X μ Y becomes
Since Y is added, the output current μ Z is as follows.
第(10)式は第(8)式と同じ内容を表わしている。 Equation (10) represents the same contents as equation (8).
第27図は，MAX回路をバイポーラ・トランジスタで構成
した例を示している。第27図において，第26図に示すも
のと対応するものには同じ符号にＡを付けて示してあ
る。第27図の回路は第26図の回路と全面的には対応して
いない。第26図の２つの電流ミラー71,75が第27図では
３つの電流ミラー76,77,78によって置換されている。Figure 27 shows an example of a MAX circuit composed of bipolar transistors. In FIG. 27, those corresponding to those shown in FIG. 26 are designated by the same reference numerals with A added. The circuit of FIG. 27 does not fully correspond to the circuit of FIG. The two current mirrors 71, 75 in FIG. 26 have been replaced in FIG. 27 by three current mirrors 76, 77, 78.
複数のコレクタをもつバイポーラ・トランジスタによっ
て多出力電流ミラーを構成した場合に，いずれか少なく
とも１つの出力用コレクタが開放されるとそのコレクタ
に飽和が生じ，他の出力用コレクタの出力電流に誤差が
生じる。いかなる場合にも多出力電流ミラーのコレクタ
に飽和を生じさせないようにするためには，ある程度の
コレクタ・エミッタ電圧を確保することが必要である。
第27図の回路は，電流ミラー78のような入力抵抗の小さ
い回路を多出力電流ミラー77のコレクタに接続すること
により，コレクタの飽和を防止している。多出力電流ミ
ラーにおけるコレクタの飽和を回避するための対策につ
いては，出願人による特許出願，特願昭59-263386に詳
述されている。When a multi-output current mirror is composed of bipolar transistors with multiple collectors, if at least one of the output collectors is opened, saturation occurs in that collector and the output currents of the other output collectors have an error. Occurs. In order to prevent saturation of the collector of the multi-output current mirror in any case, it is necessary to secure a certain collector-emitter voltage.
The circuit of FIG. 27 prevents the saturation of the collector by connecting a circuit having a small input resistance such as the current mirror 78 to the collector of the multi-output current mirror 77. Measures for avoiding saturation of the collector in a multi-output current mirror are described in detail in the applicant's patent application, Japanese Patent Application No. 59-263386.
第27図のMAX回路のμYをパラメータとする入出力特性の
測定結果の一例が第28図に示されている。FIG. 28 shows an example of the measurement result of the input / output characteristics of the MAX circuit of FIG. 27 with μ Y as a parameter.
(3.8)簡略化されたプログラマブル・マルチ・メンバー
シップ関数回路（第29図，第30図） 第29図は，Ｓ関数回路を基調として簡略化されたプログ
ラマブル・マルチ・メンバーシップ関数回路を示してい
る。ここでは，Ｐ−MOS FETが使用されている。したが
って，第９図に示すＳ関数回路とは電流の向きが逆にな
っている。また，入力電流はｘi，出力電流はＺで示さ
れている。(3.8) Simplified programmable multi-membership function circuit (Figs. 29 and 30) Fig. 29 shows a simplified programmable multi-membership function circuit based on the S function circuit. There is. Here, a P-MOS FET is used. Therefore, the direction of current flow is opposite to that of the S-function circuit shown in FIG. The input current is indicated by x i and the output current is indicated by Z.
多出力電流ミラー81は１つの入力電流ｘiからこれと同
じ値でかつ向きが逆の３つの電流ｘiを生成する。これ
らの電流ｘiは以下に述べる３つの回路の入力電流とな
る。The multi-output current mirror 81 generates three currents x i having the same value and opposite directions from one input current x i . These currents x i become the input currents of the three circuits described below.
第１のＳ関数回路は，ワイヤードＯＲ84，電流ミラー8
5，ワイヤードＯＲ87およびダイオード接続MOS FET 88
から構成されている。第９図と対比すると，これらの素
子はワイヤードＯＲ34，電流ミラー35，ワイヤードＯＲ
37およびダイオード接続MOS FET38にそれぞれ対応す
る。ワイヤードＯＲ84にはブレーク・ポイントとしてｘ
1＋１の値の吐き出し入力電流が与えられている。第９
図との対比から，および第29図の電流の向きを示す矢印
に対応して表わされたグラフから，この第１のＳ関数回
路の動作は容易に理解できよう。The first S-function circuit is wired OR84, current mirror 8
5, wired OR87 and diode connection MOS FET 88
It consists of Compared with FIG. 9, these elements have a wired OR 34, a current mirror 35, and a wired OR.
Corresponds to 37 and diode-connected MOS FET 38, respectively. Wired OR84 has x as a break point
A source input current with a value of 1 + 1 is applied. 9th
The operation of the first S-function circuit can be easily understood from the comparison with the figure and from the graph shown in FIG. 29 corresponding to the arrow indicating the direction of the current.
第２のＳ関数回路は，ワイヤードＯＲ94，電流ミラー9
5，ワイヤードＯＲ97および電流ミラー98から構成され
ている。電流ミラー98はダイオード作用とともに電流の
向きを反転する作用をもつ。ブレーク・ポイントはｘ2
であり，説明の便宜上，ｘ2−１≧ｘ1＋１の条件を満た
すものとする。The second S-function circuit is wired OR94, current mirror 9
5, Wired OR97 and current mirror 98. The current mirror 98 has the function of inverting the direction of the current together with the diode function. 2 break points
For convenience of explanation, it is assumed that the condition of x 2 −1 ≧ x 1 +1 is satisfied.
さらに，ブレーク・ポイントｘ3（ｘ3≧ｘ2）から上り
勾配（勾配は１）の値をもつ関数（以下，これを上り勾
配関数という）を発生する回路が設けられ，この回路
は，ワイヤードＯＲ92とダイオード接続MOS FET 93とか
ら構成されている。ワイヤードＯＲ92に，ｘ3の値の吐
き出し入力電流が与えられている。Further, a circuit for generating a function (hereinafter, referred to as an upslope function) having a value of an upslope (slope is 1) from a break point x 3 (x 3 ≧ x 2 ) is provided, and this circuit is a wired network. It is composed of an OR 92 and a diode-connected MOS FET 93. The wired OR92, discharged input current value of x 3 are given.
この上り勾配関数回路の出力電流は，ワイヤードＯＲ96
において第２のＳ関数回路に入力している。このワイヤ
ードＯＲ96では，上り勾配関数回路の出力電流が減算さ
れ，かつ電流ミラー98によって逆方向電流が阻止される
ので，電流ミラー98の出力電流はπ関数を表わすものと
なる（ブレーク・ポイントｘ2，ｘ3）。The output current of this upslope function circuit is the wired OR96
At the second S-function circuit. In this wired OR 96, the output current of the up-slope function circuit is subtracted, and the reverse current is blocked by the current mirror 98, so that the output current of the current mirror 98 represents the π function (break point x 2 , X 3 ).
このπ関数を表わす電流は，ワイヤードＯＲ86において
第１のＳ関数回路に入力し，そこを流れる電流から減算
される。したがって，出力電流Ｚは，あたかもＳ関数か
らπ関数が減算された形となり，これはＮ関数を表わし
ている。The current representing the π function is input to the first S-function circuit in the wired OR86 and subtracted from the current flowing therethrough. Therefore, the output current Z is as if the π function is subtracted from the S function, which represents the N function.
第29図の回路において，ダイオード接続MOS FET99およ
び89が追加されている。これらのFETは次のように働
く。すなわち，電流ミラー81とダイオード接続MOS FET
93のソース・ドレイン間には，電流ミラー98およびダイ
オード接続MOS FET 99のソース・ゲート間のしきい値電
圧が加わり，これらの正常な動作を可能にする。また，
ダイオード接続MOS FET 99と電流ミラー98のソース・ド
レイン間には２個のダイオード接続MOS FET 88と89のソ
ース・ドレイン間の電圧（すなわち，これらのしきい値
の和）が加わり，正常な動作を可能にしている。In the circuit shown in Fig. 29, diode-connected MOS FETs 99 and 89 are added. These FETs work as follows. That is, the current mirror 81 and the diode-connected MOS FET
A threshold voltage between the source and the gate of the current mirror 98 and the diode-connected MOS FET 99 is added between the source and the drain of 93 to enable normal operation of these. Also,
The voltage between the source and drain of two diode-connected MOS FETs 88 and 89 (that is, the sum of these thresholds) is applied between the source and drain of the diode-connected MOS FET 99 and the current mirror 98, and normal operation Is possible.
第29の回路は，上述した10個の関数のうちVI関数，Ｗ関
数およびＭ関数を除く７個の関数を，次のようにして実
現することができる。The twenty-ninth circuit can realize the seven functions excluding the VI function, the W function, and the M function among the ten functions described above as follows.
φ関数 ｘ1＝ＨI，ｘ2，ｘ3＝D.C. （ＨIは，［最大入力電流］＋Ｉ0に設定することを意味
する。Ｉ0はグレード１に対応する電流値である。φ関
数の場合には，ｘ1≧［最大入力電流］であればよ
い。） または，ｘ2＝ＬI，ｘ3＝ＨI，ｘ1＝D.C. （Ｌ1は−Ｉ0に設定することを意味する。φ関数の場合
にはｘ2≦０であればよい。またｘ3≧［最大入力電流］
であればよい。） １関数 ｘ1＝ＬI，ｘ2＝ＨI，ｘ3＝D.C. または，ｘ1＝ＬI，ｘ3＝ＬI，ｘ2＝D.C. Ｚ関数 ｘ1＝ＬI，ｘ3＝ＨI （ｘ3≧［最大入力電流］であればよい。ｘ2−１がブレ
ーク・ポイントとなる。） Ｓ関数 Ｘ2＝ＨI，ｘ3＝D.C. （ｘ1＋１がブレーク・ポイントとなる。） または，ｘ1＝ＬI，ｘ2＝ＬI （ｘ2≦０であればよい。ｘ3＋１がブレーク・ポイント
となる。） π関数 ｘ3＝ＨI （ｘ3≧［最大入力電流］であればよい。ｘ1＋１，ｘ2
−１がブレーク・ポイント。） Ｕ関数 ｘ1＝ＬI （ｘ2，ｘ3がブレーク・ポイント。） Ｎ関数 上述の条件，すなわち ｘ1＋２≦ｘ2≦ｘ3＋２ 第29図の回路はＳ関数回路を基調としている。Ｚ関数回
路を基調とすることによっても，簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路を実現するこ
とができる。すなわち，第30図(A)に示すような値にも
ちかつｘ1をブレーク・ポイントとするＺ関数回路を上
述の第１のＳ関数回路に代えて設ける。そして，このＺ
関数から，第30図(B)に示すようなπ関数を減算すれ
ば，第30図(C)に示すようにVI関数出力が得られる。た
だし，ｘ2≦ｘ3≦ｘ1−１が条件である。φ function x 1 = H I, x 2 , x 3 = DC (H I , is meant to set to the maximum input current] + I 0 .I 0 is a current value corresponding to Grade 1 .Fai function in the case of, may be a x 1 ≧ [maximum input current.) or, x 2 = L I, x 3 = H I, x 1 = DC (L 1 has means to set the -I 0 In the case of φ function, x 2 ≦ 0 is required, and x 3 ≧ [maximum input current]
If ) 1 function x 1 = L I, x 2 = H I, x 3 = DC , or, x 1 = L I, x 3 = L I, x 2 = DC Z function x 1 = L I, x 3 = H I (x 3 ≧ [maximum input current] a long if it .x 2 -1 becomes breakpoint.) S function X 2 = H I, x 3 = DC (x 1 +1 becomes breakpoint.) or, x 1 = L I, x 2 = L I (x 2 ≦ 0 is long if it .x 3 +1 becomes breakpoint.) [pi function x 3 = H I (x 3 ≧ [ maximum input current] X 1 +1, x 2
-1 is a break point. ) U function x 1 = L I (x 2 , x 3 is the breakpoint.) Circuit N function above conditions, i.e., x 1 + 2 ≦ x 2 ≦ x 3 +2 FIG. 29 are tones and S function circuit . A simplified programmable multi-membership function circuit can also be realized by using the Z function circuit as the keynote. That is, a Z function circuit having a value as shown in FIG. 30 (A) and having x 1 as a break point is provided in place of the first S function circuit described above. And this Z
If the π function as shown in Fig. 30 (B) is subtracted from the function, the VI function output is obtained as shown in Fig. 30 (C). However, the condition is x 2 ≤x 3 ≤x 1 -1.
このような回路においては，ｘ1，ｘ2，ｘ3の条件を代
えることにより，上記10関数のうちＮ関数，Ｗ関数およ
びＭ関数を除く７種類の関数が実現できるのは容易に理
解できよう。In such a circuit, it is easy to understand that by changing the conditions of x 1 , x 2 and x 3 , 7 kinds of functions except N function, W function and M function can be realized among the above 10 functions. See.
(3.9)拡張されたプログラマブル・マルチ・メンバーシ
ップ関数回路（第31図，第32図，第33図） 第31図は，第29図のメンバーシップ関数回路を拡張した
ものである。拡張には２つの意味がある。その１つは，
２種類のグレードα，βを設けた点である。上述のすべ
ての回路においては，最大グレードは常に１に固定され
ていたが，１〜０の間で可変な値α，βが新たなグレー
ド・パラメータとして用意されている。もう１つは，第
31図の出力電流Ｚのグラフからも分るように，新たなグ
レード・パラメータの導入にともなってＭ型の変形とも
いうべき新しいメンバーシップ関数形態を創設した点に
ある。(3.9) Expanded programmable multi-membership function circuit (Figs. 31, 32, 33) Fig. 31 is an expansion of the membership function circuit of Fig. 29. Expansion has two meanings. One of them is
The point is that two types of grades α and β are provided. In all the circuits described above, the maximum grade was always fixed at 1, but variable values α and β between 1 and 0 are prepared as new grade parameters. The other is
As can be seen from the graph of output current Z in Fig. 31, with the introduction of new grade parameters, a new form of membership function, which should be called M-type deformation, was created.
第31図において，第29図に示すものと同一素子には同一
符号にＡを添えて示してある。以下，第29図に示すもの
と異なる点についてのみ説明する。In FIG. 31, the same elements as those shown in FIG. 29 are designated by the same reference numerals with A added. Only the points different from those shown in FIG. 29 will be described below.
多出力電流ミラー81Ａは４つの入力電流ｘiを生成する
ものとなっている。The multi-output current mirror 81A is designed to generate four input currents x i .
第１のＳ関数回路において，ワイヤードＯＲ84Ａには値
ｘ1の吐き出し入力電流が与えられている。ワイヤード
ＯＲ87Ａにはαの値の吐き出し入力電流が与えられてい
る。In the first S-function circuit, the wired OR 84A is supplied with the discharge input current of the value x 1 . The wired OR87A is supplied with a discharge input current having a value of α.
第１のＳ関数回路の２つのワイヤードＯＲ87Ａと86Ａと
の間に，新たにワイヤードＯＲ89が設けられここに，新
たに設けられた上り勾配関数回路（第１の上り勾配関数
回路）の出力電流が流入している。この第１の上り勾配
関数回路は，ワイヤードＯＲ82とダイオード接続MOS FE
T 83とからなり，そのブレーク・ポイントはｘ4であ
る。A wired OR89 is newly provided between the two wired OR87A and 86A of the first S function circuit, and the output current of the newly provided upslope function circuit (first upslope function circuit) is It is flowing in. This first up-slope function circuit consists of a wired OR82 and a diode-connected MOS FE.
It consists of T 83 and its break point is x 4 .
したがって，第１のＳ関数回路と第１の上り勾配関数回
路とによって，第１のπ関数（ブレーク・ポイント
ｘ1，ｘ4，グレードはα）が生成される。Therefore, the first S-function circuit and the first up-slope function circuit generate a first π function (break points x 1 , x 4 , grade α).
第２のＳ関数回路において，そのワイヤードＯＲ84Ａに
はｘ2＋βの吐き出し入力電流が与えられ，ワイヤード
ＯＲ97Ａにはβの吐き出し入力電流が与えられている。In the second S-function circuit, the wired OR84A is supplied with a x 2 + β discharge input current, and the wired OR97A is supplied with a β discharge input current.
このＳ関数回路に付属した上り勾配関数回路（第２の上
り勾配関数回路）のワイヤードＯＲ92Ａにはｘ3−βの
吐き出し入力電流が与えられている。電流ミラー99はβ
の吐き出し入力を吸い込み入力に反転するためのもので
ある。The wired OR92A of the up-slope function circuit (second up-slope function circuit) attached to this S-function circuit is supplied with a x 3 -β discharge input current. Current mirror 99 is β
It is for reversing the exhalation input of the to the inhalation input.
ワイヤードＯＲ94Ａ，97Ａおよび92Ａに与えられるβの
値の３つの入力電流は，多出力電流ミラー（図示略）に
よって生成することができるのはいうまでもない。It goes without saying that the three input currents of the value β given to the wired ORs 94A, 97A and 92A can be generated by a multi-output current mirror (not shown).
第２のＳ関数回路および第２の上り勾配回路によって，
ｘ2＋βおよびｘ3−βにブレーク・ポイントをもちかつ
グレードがβの第２のπ関数が発生する。With the second S-function circuit and the second up-slope circuit,
A second π-function with break points at x 2 + β and x 3 −β and a grade β is generated.
上述の第１のπ関数から第２のπ関数がワイヤードＯＲ
86Ａで減算される結果，最大グレードがαで中央部にβ
のへこみをもつＭ関数が得られる。ただし，α≧β，ｘ
1≦ｘ2，ｘ2＋２β≦ｘ3≦ｘ4の条件が必要である。Wired OR from the above-mentioned first π function to the second π function
As a result of subtraction at 86A, the maximum grade is α and β is in the center
An M-function with a dent is obtained. Where α ≧ β, x
The conditions of 1 ≦ x 2 , x 2 + 2β ≦ x 3 ≦ x 4 are required.
第31図の回路は，上述の10関数のうちＷ関数を除く９関
数を生成するように制御することが可能であることに加
えて，αとβの設定によってそれらの形態をつくること
もできる。The circuit shown in FIG. 31 can be controlled so as to generate 9 functions excluding the W function out of the 10 functions described above, and can also form them by setting α and β. .
念のために，９関数からφ関数と１関数を除く６つの関
数を発生させる充分条件について示しておく。As a precaution, sufficient conditions for generating 6 functions except 9 functions and 1 function from 9 functions will be shown.
Ｚ関数 ｘ1＝ｘ2＝ｘ3＝ＬI，α＝１，β＝D.C. （ｘ4がブレーク・ポイントとなる。） または，ｘ1＝ＬI，α＝１，β＝１，ｘ3＝ｘ4＝ＨI （ｘ2がブレーク・ポイントとなる。） Ｓ関数 ｘ2＝ｘ3＝ｘ4＝ＨI，α＝１，β＝D.C. （ｘ1がブレーク・ポイントとなる。） または，ｘ1＝ｘ2＝ＬI，α＝β＝１，ｘ4＝ＨI （ｘ3がブレーク・ポイントとなる。） π関数 α＝１，β＝０，ｘ2，ｘ3＝D.C. （ｘ1，ｘ4がブレーク・ポイントとなる。） または，ｘ3＝ｘ4＝ＨI，α＝β＝１ （ｘ1，ｘ2がブレーク・ポイントとなる。） またはｘ1＝ｘ2＝ｌI，α＝β＝１ （ｘ3，ｘ4がブレーク・ポイントとなる。） Ｕ関数 ｘ1＝ＬI，ｘ4＝ＨI，α＝β＝１ （ｘ2，ｘ3がブレーク・ポイントとなる。） Ｎ関数 ｘ4＝ＨI，α＝β＝１ （ｘ1，ｘ2，ｘ3がブレーク・ポイントとなる。） VI関数 ｘ1＝ＬI，α＝β＝１ （ｘ2，ｘ3，ｘ4がブレーク・ポイントとなる。） Ｍ関数 α≦ｘ1≦ｘ2，ｘ2＋２β≦ｘ3≦ｘ4，α＝β＝１ （ｘ1，ｘ2，ｘ3，ｘ4がブレーク・ポイントとなる。） 第31図の回路もまたＳ関数を基調としているが，Ｚ関数
を基調とすることによっても，拡張されたプログラマブ
ル・マルチ・メンバーシップ関数回路を実現できるのは
いうまでもない。Z function x 1 = x 2 = x 3 = L I, α = 1, β = DC (x 4 becomes breakpoint.) Or, x 1 = L I, α = 1, β = 1, x 3 = x 4 = H I (x 2 becomes breakpoint.) S function x 2 = x 3 = x 4 = H I, α = 1, β = DC (x 1 is the breakpoint.) or , x 1 = x 2 = L I, α = β = 1, x 4 = H I (x 3 becomes breakpoint.) [pi function α = 1, β = 0, x 2, x 3 = DC ( x 1, x 4 is the breakpoint.) or, x 3 = x 4 = H I, α = β = 1 (x 1, x 2 is the breakpoint.) or x 1 = x 2 = l I, α = β = 1 (x 3, x 4 is the breakpoint.) U function x 1 = L I, x 4 = H I, α = β = 1 is (x 2, x 3 break the point.) N function x 4 = H I, α = β = 1 (X 1, x 2, x 3 is the breakpoint.) VI function x 1 = L I, α = β = 1 (x 2, x 3, x 4 is the breakpoint.) M Function alpha ≤x 1 ≤x 2 , x 2 + 2β ≤x 3 ≤x 4 , α = β = 1 (x 1 , x 2 , x 3 , x 4 are break points.) The circuit of FIG. 31 also has S. Although the function is used as the keynote, it goes without saying that the extended programmable multi-membership function circuit can be realized by using the Z function as the keynote.
第32図は，第31図の回路を変形し，勾配を１と２との間
で切換えることができるようにしたものである。第31図
の電流ミラー85Ａ，95Ａは勾配切替可能な電流ミラー85
Ｂ，95Ｂでそれぞれ置換されている。これらの電流ミラ
ー85Ｂ，95Ｂは第15図の電流ミラー25Ａ，第17図の電流
ミラー35Ａと同じものである。FIG. 32 shows a modification of the circuit shown in FIG. 31 so that the gradient can be switched between 1 and 2. The current mirrors 85A and 95A shown in FIG. 31 are slope-switchable current mirrors 85.
B and 95B, respectively. These current mirrors 85B and 95B are the same as the current mirror 25A shown in FIG. 15 and the current mirror 35A shown in FIG.
ダイオード接続FET 83,93Ａもまた，勾配切替可能な電
流ミラー83Ｂ，93Ｂで置きかえられかつ電流の向きを修
正するためにそれらの前段に電流ミラー83Ｃ，93Ｃがそ
れぞれ設けられている。The diode-connected FETs 83, 93A are also replaced by gradient-switchable current mirrors 83B, 93B and current mirrors 83C, 93C are provided in front of them to correct the direction of the current.
ワイヤードＯＲ94Ａ，92Ａには簡略化のためにそれぞれ
電流ｘ2，ｘ3が与えられている。Currents x 2 and x 3 are given to the wired OR 94A and 92A, respectively, for simplification.
電流ミラー85Ｂ，83Ｂ，95Ｂ，93ＢはＰ−MOS FETで構
成されているから，それらの制御電圧信号ＶC1〜ＶC4が
Ｌレベルになるとスイッチング用FETがオンとなり，勾
配が２または−２となり，出力電流Ｚは第33図に破線で
示す形となる。もちろん，制御電圧ＶC1〜ＶC4は相互に
独立に調整できるのはいうまでもない。Since the current mirrors 85B, 83B, 95B, 93B are composed of P-MOS FETs, when the control voltage signals V C1 to V C4 of them are at the L level, the switching FET is turned on and the gradient becomes 2 or -2. The output current Z has the form shown by the broken line in FIG. Of course, it goes without saying that the control voltages V C1 to V C4 can be adjusted independently of each other.
(3.10）クリスプ集合に適用可能なＳ関数回路（第34，3
5図） 第34図の回路は，Ｓ関数回路（第９図または第32図）を
クリスプ集合にも適用できるように改良したものであ
る。またここでは，勾配の切替回路が設けられている。
第９図（または第32図）との対比において，ワイヤード
ＯＲ104が同34（または84Ａ）に，切替可能な電流ミラ
ー105が電流ミラー35（または85Ｂ）に，ワイヤードＯ
Ｒ107が同37（または87Ａ）に，ダイオード108がダイオ
ード接続FET 38（または88）にそれぞれ対応している。
勾配の切替は制御信号ＶC1によって行なわれる。(3.10) S-function circuit applicable to crisp sets (34th, 3rd
(Fig. 5) The circuit in Fig. 34 is an improvement of the S-function circuit (Fig. 9 or 32) so that it can be applied to crisp sets. Further, here, a gradient switching circuit is provided.
In comparison with FIG. 9 (or FIG. 32), the wired OR 104 is connected to the same 34 (or 84 A), the switchable current mirror 105 is connected to the current mirror 35 (or 85 B), and the wired O is connected.
R107 corresponds to 37 (or 87A) and diode 108 corresponds to diode-connected FET 38 (or 88).
The gradient is switched by the control signal V C1 .
したがって，ワイヤードＯＲ104と電流ミラー105との間
に接続されたスイッチング素子としてのＰ−MOS FET 10
6，およびワイヤードＯＲ107と値αの電流源（図示略）
との間に並列に接続されたスイッチング素子としてのＮ
−MOS FET 101,Ｐ−MOS FET 102が新たに設けられてい
る。FET 102,106は制御信号ＶC2によってオン，オフ制
御される。FET 101は，結節点109の電位によって制御さ
れる。この結節点109はワイヤードＯＲ104と値ｘ1の電
流源（図示略）との間に設けられ，ここに流入，流出す
る電流の大小によってそのレベルがＨまたはＬレベルに
変化する。Therefore, the P-MOS FET 10 as a switching element connected between the wired OR 104 and the current mirror 105 is used.
6, and wired OR107 and current source of value α (not shown)
N as a switching element connected in parallel between
-MOS FET 101 and P-MOS FET 102 are newly provided. The FETs 102 and 106 are on / off controlled by a control signal V C2 . The FET 101 is controlled by the potential of the node 109. The node 109 is provided between the wired OR 104 and a current source (not shown) having a value x 1 , and the level thereof changes to H or L level depending on the magnitude of the current flowing in or out of the node.
ファジィ集合においては，あるものがファジィ集合に属
するかどうかは，属する度合いですなわち１〜０の連続
的な値で表わされる。したがって，この度合いを表わす
メンバーシップ関数は，上述してきたように勾配のある
部分をもっている。これに対して，クリスプ集合では，
あるものがクリスプ集合に属するかどうかは１または０
で明解に表わされる。クリスプ集合のメンバーシップ関
数は１から０または０から１に不連続に変化する部分
（無限大の勾配の部分）をもつ。In a fuzzy set, whether or not something belongs to the fuzzy set is represented by the degree of belonging, that is, a continuous value of 1 to 0. Therefore, the membership function indicating this degree has a sloped portion as described above. On the other hand, in the crisp set,
1 or 0 if something belongs to the crisp set
Is clearly represented by. The membership function of the crisp set has a portion that changes discontinuously from 1 to 0 or 0 to 1 (a portion having an infinite gradient).
さて，第34図において，制御電圧ＶC2がＬレベルの場合
には，２つのFET 102,106がオンである。FET 101はFET
102に並列に接続されているからそれがオンであっても
オフであっても，第34図の回路はファジィ集合メンバー
シップＳ関数回路として働く。そして，制御電圧ＶC1が
Ｈであれば勾配は１で，Ｌのときには勾配が２となる。
このときの入出力特性が第35図に実線と破線でそれぞれ
示されている。Now, in FIG. 34, when the control voltage V C2 is at the L level, the two FETs 102 and 106 are on. FET 101 is FET
Whether it is on or off because it is connected in parallel with 102, the circuit of FIG. 34 acts as a fuzzy set membership S-function circuit. When the control voltage V C1 is H, the gradient is 1, and when it is L, the gradient is 2.
The input / output characteristics at this time are shown in FIG. 35 by a solid line and a broken line, respectively.
制御電圧ＶC2がＨレベルになると，FET 106,102はとも
にオフとなる。したがって，FET106がオフであると，入
力電流ｘiは電流ミラー105には流入せず，ワイヤードＯ
Ｒ104から結節点109に向って流れることになる。FET 10
2がオフであると，ワイヤードＯＲ107に吐き出し入力電
流αが与えられるかどうかはFET 101の状態に依存す
る。When the control voltage V C2 becomes H level, both FETs 106 and 102 are turned off. Therefore, when the FET 106 is off, the input current x i does not flow into the current mirror 105 and the wired O
It will flow from R104 toward node 109. FET 10
When 2 is off, whether or not the discharge input current α is given to the wired OR 107 depends on the state of the FET 101.
ｘi＜ｘ1のときには，結節点109の電位はＬレベルであ
って，FET 101はオフである。したがって，出力電流Ｚ
はＯである。ｘi≧ｘ1になると，結節点109がＨレベル
になり，FET 101がオンとなる。電流αはワイヤードＯ
Ｒ107からFET 101を通って流れる。電流ミラー105の出
力電流は０であるから，結局，出力電流Ｚはαに等しく
なる。このようにして，第５図に鎖線で示すように，ｘ
i＝ｘ1において０から１に反転する出力Ｚが得られる。
制御電圧ＶC2がＨレベルのときは，制御電圧ＶC1のレベ
ルはＨ，Ｌのどちらでもよい。When x i <x 1 , the potential of the node 109 is at L level and the FET 101 is off. Therefore, the output current Z
Is O. When x i ≧ x 1 , the node 109 becomes H level and the FET 101 is turned on. Current α is wired O
Flow from R107 through FET 101. Since the output current of the current mirror 105 is 0, the output current Z eventually becomes equal to α. Thus, as shown by the chain line in FIG. 5, x
An output Z is obtained which inverts from 0 to 1 at i = x 1 .
When the control voltage V C2 is H level, the level of the control voltage V C1 may be H or L.
Ｓ関数回路とＺ関数回路の相違は，上述したようにブレ
ーク・ポイントを定める電流の向きが異なるのみであ
る。したがって，第34図の回路の考え方をそのまま適用
し，構成要素としてのMOS FETをＰタイプまたはＮタイ
プに適宜選択することにより，クリスプ集合に適用可能
なＺ関数回路も同じように構成することができる。The difference between the S-function circuit and the Z-function circuit is that the direction of the current that defines the break point is different as described above. Therefore, the Z-function circuit applicable to the crisp set can be similarly configured by applying the concept of the circuit of FIG. 34 as it is and appropriately selecting the MOS FET as the constituent element to the P type or the N type. it can.
ダイオード108を除く鎖線で示す回路100は，後に第40図
において用いられるので，ここで便宜的にＳ関数回路の
主要部と呼ぶことにする。Since the circuit 100 shown by the chain line excluding the diode 108 is used later in FIG. 40, it will be referred to as a main part of the S-function circuit for convenience sake.
(3.11)クリスプ集合に適用可能な上り勾配関数回路（第
36図，第37図） 第36図の回路は，第32図に示されている勾配切替機能を
もつ上り勾配関数回路（ワイヤードＯＲ82，電流ミラー
83Ｃおよび勾配切替可能な電流ミラー83Ｂからなる回
路，またはワイヤードＯＲ92Ａ，電流ミラー93Ｃおよび
勾配切替可能な電流ミラー93Ｂからなる回路）を，クリ
スプ集合に適用できるように改良したものである。(3.11) Upslope function circuit applicable to crisp sets (
(Fig. 36, Fig. 37) The circuit in Fig. 36 is an upslope function circuit (wired OR82, current mirror) with the slope switching function shown in Fig. 32.
The circuit consisting of 83C and gradient-switchable current mirror 83B, or the wired OR 92A, current mirror 93C and gradient-switchable current mirror 93B) has been improved so that it can be applied to a crisp set.
第32図との対比において，ワイヤードＯＲ102は同82
（または92Ａ）に，電流ミラー103Ｃが同83Ｃ（または9
3Ｃ）に，勾配切替可能な電流ミラー103Ｂが同83Ｂ（ま
たは93Ｂ）にそれぞれ対応している。ただ，電流ミラー
103Ｃと勾配切替可能な電流ミラー103Ｂの接続順序は，
電流ミラー83Ｃ（または93Ｃ）と勾配切替可能な電流ミ
ラー83Ｂ（または93Ｂ）の接続順序と前後が逆になって
いる。またこれらの電流ミラーを構成するFETのＰタイ
プとＮタイプとが入れかえられている。そうして，勾配
切替可能な電流ミラー103Ｂは２つの出力用ドレインを
もつ電流ミラー108とその出力用ドレインのうちの１つ
をスイッチングするFET 109とから構成されている。FET
109は制御信号ＶC3によってオン，オフ制御される。ま
た，電流ミラー108のゲート接続ドレインを開放するた
めのＮ−MOS FET 107が新たに加えられている。このFET
107は制御信号ＶC4によって制御される。In comparison with Fig. 32, the wired OR102 has the same 82
(Or 92A), current mirror 103C is the same 83C (or 9
3C), the gradient switchable current mirror 103B corresponds to the same 83B (or 93B), respectively. Just a current mirror
The connection order of the 103C and the current mirror 103B that can switch the gradient is
The connection order of the current mirror 83C (or 93C) and the gradient switchable current mirror 83B (or 93B) is reversed. Further, the P type and N type of the FETs forming these current mirrors are exchanged. Thus, the gradient switchable current mirror 103B comprises a current mirror 108 having two output drains and a FET 109 for switching one of the output drains. FET
109 is ON / OFF controlled by a control signal V C3 . Also, an N-MOS FET 107 for opening the gate connection drain of the current mirror 108 is newly added. This FET
107 is controlled by the control signal V C4 .
第36図の回路は，第15図と対比するとその構成がよく分
かる。第15図に示された回路に，FET 107および電流ミ
ラー103Ｃが追加されているだけである。The structure of the circuit in FIG. 36 can be clearly understood by comparing with that in FIG. Only the FET 107 and the current mirror 103C are added to the circuit shown in FIG.
制御信号ＶC4がＨレベルの場合には，この回路は第32図
のファジィ集合のための上り勾配回路と同じ働きをす
る。すなわち，ＶC4がＨであれば，FET 107がオンとな
る。このときには，出力電流Ｚの傾きは制御信号ＶC3に
よって定まり，出力電流Ｚは第37図に実線および破線で
示す入出力特性を示す。When the control signal V C4 is at the H level, this circuit functions as the up-gradient circuit for the fuzzy set shown in FIG. That is, when V C4 is H, the FET 107 is turned on. At this time, the slope of the output current Z is determined by the control signal V C3 , and the output current Z exhibits the input / output characteristics shown by the solid line and the broken line in FIG.
制御電圧ＶC4がＬレベルになるとFET 107はオフとな
る。FET 107がオフとなることによって，FET 108はもは
や電流ミラーとして働くことはなく，単なる増幅器とな
る。When the control voltage V C4 becomes L level, the FET 107 is turned off. With FET 107 turned off, FET 108 no longer acts as a current mirror, but just an amplifier.
ｘi＜ｘ1の場合には，FET 108のゲートに流入する電流
は０であるから，出力電流Ｚは当然に０である。When x i <x 1 , the output current Z is naturally 0 because the current flowing into the gate of the FET 108 is 0.
ｘi≧ｘ1になり，わずかの値でもFET 108に流入しよう
とする電流があると，これがFET 108によって増幅さ
れ，その出力側には急峻に増大する電流が流れる。した
がって，第37図に鎖線で示すように，ｘi＝ｘ1でほぼ垂
直に立上る出力電流Ｚの入出力特性が得られる。If x i ≧ x 1 and there is a current that flows into the FET 108 even with a small value, this current is amplified by the FET 108, and a sharply increasing current flows on the output side. Therefore, as shown by the chain line in FIG. 37, the input / output characteristic of the output current Z rising almost vertically at x i = x 1 is obtained.
第36図の回路は，第38図において用いられるので，特に
符号110が付けられている。Since the circuit of FIG. 36 is used in FIG. 38, it is specifically labeled 110.
(3.12)クリスプ集合に適用可能なプログラマブル・マル
チ・メンバーシップ関数回路（第38図） 第38図は，第34図に示されたクリスプ集合に適用可能な
Ｓ関数回路の主要部100および第36図に示されたクリス
プ集合に適用可能な上り勾配関数回路110を，第32図に
示された拡張されたプログラマブル・マルチ・メンバー
シップ関数回路に適用してこれを改良することにより得
られるクリスプ集合に適用可能なプログラマブル・マル
チ・メンバーシップ関数回路を示している。(3.12) Programmable multi-membership function circuit applicable to the crisp set (Fig. 38) Fig. 38 is a main part 100 and 36 of the S function circuit applicable to the crisp set shown in Fig. 34. A crisp set obtained by applying the up-gradient function circuit 110 applicable to the crisp set shown in the figure to the extended programmable multi-membership function circuit shown in FIG. 32 and improving it. 2 shows a programmable multi-membership function circuit applicable to.
第38図において，第32図に示すものと同一物には同一符
号が付けられている。また，第34図の回路100は２つ用
いられているのでこれを100Ａ，100Ｂで示し，同様に第
36図の回路110もまた２つ用いられているのでこれが110
Ａ，110Ｂで示されている。38, the same parts as those shown in FIG. 32 are designated by the same reference numerals. Also, since two circuits 100 in FIG. 34 are used, these are shown as 100A and 100B, and similarly,
Since the circuit 110 shown in FIG. 36 is also used twice, this is 110
A, 110B.
回路に流れる電流を示す矢印に対応して示されたグラフ
から，第38図の回路においては，パラメータｘ1〜ｘ4，
α，βを変えることによりＭ関数をはじめとして多くの
タイプのファジィ・メンバーシップ関数を表わす出力電
流Ｚが得られることは容易に理解できよう。また，制御
電圧ＶC11〜ＶC14，ＶC21〜ＶC24のレベルを切替えるこ
とにより，勾配を変えることもできるし，多くのタイプ
のクリスプ・メンバーシップ関数を発生させることも可
能である。From the graph shown corresponding to the arrow showing the current flowing in the circuit, in the circuit of FIG. 38, the parameters x 1 to x 4 ,
It can be easily understood that the output current Z representing many types of fuzzy membership functions including the M function can be obtained by changing α and β. The gradient can be changed by switching the levels of the control voltages V C11 to V C14 and V C21 to V C24 , and many types of crisp membership functions can be generated.
第１図(A)は一般的なメンバーシップ関数を示し，第１
図(B)は直線で近似された実際的なメンバーシップ関数
を示している。 第２図はファジィ制御システムの概念を示すものであ
る。 第３図は，学習機能を備えたファジィ・システムの概念
を示すブロック図である。 第４図は，種々のタイプのメンバーシップ関数を示すグ
ラフである。 第５図は，MOS FETを用いて構成されたＺ関数回路を示
す回路図であり，第６図はその入出力特性を示すグラフ
である。 第７図は，入出力特性の測定のためにバイポーラ・トラ
ンジスタを用いて構成されたＺ関数回路を示す回路図で
あり，第８図は，測定された入出力特性を示すグラフで
ある。 第９図はMOS FETを用いて構成されたＳ関数回路を示す
回路図であり，第10図はその入出力特性を示すグラフで
ある。 第11図は，入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたＳ関数回路を示し，第12図は
測定された入出力特性を示すグラフである。 第13図は，メンバーシップ関数の実際的な一例を示すグ
ラフである。 第14図は，メンバーシップ関数およびその変数と回路の
入出力電流との対応のさせ方によって勾配が任意に設定
できる様子を示すグラフである。 第15図は，勾配を２つに切替えることのできるＺ関数回
路の一部を示す回路図であり，第16図はその入出力特性
を示すグラフである。 第17図は，勾配を３つに切替えることのできるＳ関数回
路の一部を示す回路図であり，第18図はその入出力特性
を示すグラフである。 第19図は，プログラマブル・マルチ・メンバーシップ関
数回路の一例を示すブロック図である。 第20図はマルチ・ファンアウト回路の一例を示す回路図
である。 第21図(A)は，Ｚ関数とＳ関数のファジィMIN演算および
ファジィMAX演算によってＷ関数が生成される様子を示
すものであり，同図(B)は勾配の切替えられたＷ関数を
示すグラフである。 第22図は，MOS FETを用いて構成されたMIN回路を示す回
路図である。 第23図は，入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMIN回路を示すものであり，
第24図は測定されたその入出力特性を示すグラフであ
る。 第25図は，２つの２入力MAX回路を組合せることにより
構成された３入力MAX回路を示すブロック図である。 第26図は，MOS FETを用いて構成されたMAX回路を示す回
路図である。 第27図は，入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMAX回路を示すものであり，
第28は測定されたその入出力特性を示すグラフである。 第29図は，Ｓ関数回路を基調とした簡略化されたプログ
ラマブル・マルチ・メンバーシップ関数回路の一例を示
す回路図である。 第30図は，Ｚ関数を基調として同様に簡略化されたプロ
グラマブル・マルチ・メンバーシップ関数回路をつくる
ことができることをグラフによって示すものである。 第31図は拡張されたプログラマブル・マルチ・メンバー
シップ関数回路を示す回路図である。 第32図は，勾配切替機能をもつ拡張されたプログラマブ
ル・マルチ・メンバーシップ関数回路を示す回路図であ
り，第33図はその入出力特性を示すグラフである。 第34図は，クリスプ集合に適用可能なＳ関数回路を示す
回路図であり，第35図はその入出力特性を示すグラフで
ある。 第36図は，クリスプ集合に適用可能な上り勾配関数回路
を示す回路図であり，第37図はその入出力特性を示すグ
ラフである。 第38図は，クリスプ集合に適用可能なプログラマブル・
マルチ・メンバーシップ関数回路を示す回路図である。 50…マルチ・ファンアウト回路， 51,52…Ｚ関数回路， 53,54…Ｓ関数回路， 55…ＭＩＮ回路， 56…ＭＡＸ回路。Figure 1 (A) shows a general membership function.
Figure (B) shows the practical membership function approximated by a straight line. FIG. 2 shows the concept of the fuzzy control system. FIG. 3 is a block diagram showing the concept of a fuzzy system having a learning function. FIG. 4 is a graph showing various types of membership functions. FIG. 5 is a circuit diagram showing a Z-function circuit constructed using MOS FETs, and FIG. 6 is a graph showing its input / output characteristics. FIG. 7 is a circuit diagram showing a Z-function circuit configured by using bipolar transistors for measuring the input / output characteristics, and FIG. 8 is a graph showing the measured input / output characteristics. FIG. 9 is a circuit diagram showing an S-function circuit constructed using MOS FETs, and FIG. 10 is a graph showing its input / output characteristics. FIG. 11 shows an S-function circuit constructed by using bipolar transistors for measuring the input / output characteristics, and FIG. 12 is a graph showing the measured input / output characteristics. FIG. 13 is a graph showing a practical example of the membership function. FIG. 14 is a graph showing how the slope can be arbitrarily set by the correspondence between the membership function and its variable and the input / output current of the circuit. FIG. 15 is a circuit diagram showing a part of a Z-function circuit capable of switching the gradient to two, and FIG. 16 is a graph showing its input / output characteristics. FIG. 17 is a circuit diagram showing a part of an S-function circuit capable of switching the gradient to three, and FIG. 18 is a graph showing its input / output characteristics. FIG. 19 is a block diagram showing an example of a programmable multi-membership function circuit. FIG. 20 is a circuit diagram showing an example of a multi-fanout circuit. FIG. 21 (A) shows how the W function is generated by the fuzzy MIN and fuzzy MAX operations of the Z function and the S function, and FIG. 21 (B) shows the W function with the gradient switched. It is a graph. FIG. 22 is a circuit diagram showing a MIN circuit composed of MOS FETs. FIG. 23 shows a MIN circuit composed of bipolar transistors for measuring input / output characteristics.
FIG. 24 is a graph showing the measured input / output characteristics. FIG. 25 is a block diagram showing a 3-input MAX circuit configured by combining two 2-input MAX circuits. FIG. 26 is a circuit diagram showing a MAX circuit composed of MOS FETs. FIG. 27 shows a MAX circuit configured by using bipolar transistors for measuring the input / output characteristics.
The 28th is a graph showing the measured input / output characteristics. FIG. 29 is a circuit diagram showing an example of a simplified programmable multi-membership function circuit based on the S function circuit. FIG. 30 is a graph showing that a similarly simplified programmable multi-membership function circuit can be created based on the Z function. FIG. 31 is a circuit diagram showing an extended programmable multi-membership function circuit. FIG. 32 is a circuit diagram showing an extended programmable multi-membership function circuit having a gradient switching function, and FIG. 33 is a graph showing its input / output characteristics. FIG. 34 is a circuit diagram showing an S-function circuit applicable to the crisp set, and FIG. 35 is a graph showing its input / output characteristics. FIG. 36 is a circuit diagram showing an upslope function circuit applicable to the crisp set, and FIG. 37 is a graph showing its input / output characteristics. Figure 38 shows a programmable program applicable to crisp sets.
It is a circuit diagram which shows a multi-membership function circuit. 50 ... Multi fan-out circuit, 51,52 ... Z function circuit, 53,54 ... S function circuit, 55 ... MIN circuit, 56 ... MAX circuit.
Claims (6)
演算するファジィ論理回路， を備えたプログラマブル・マルチ・メンバーシップ関数
回路。1. A programmable multi-membership comprising: at least one Z-function circuit; at least one S-function circuit; and a fuzzy logic circuit that operates a fuzzy logic between the output of the Z-function circuit and the output of the S-function circuit. Function circuit.
力を与えるためにマルチ・ファンアウト回路が設けられ
ている，特許請求の範囲第(1)項に記載のプログラマブ
ル・マルチ・メンバーシップ関数回路。2. Programmable multi-membership according to claim 1, wherein a multi fan-out circuit is provided for giving the same value input to the Z-function circuit and the S-function circuit. Function circuit.
のＭＩＮ回路から少なくともπ関数出力が得られる，特
許請求の範囲第(1)項に記載のプログラマブル・マルチ
・メンバーシップ関数回路。3. A programmable multi-membership function circuit according to claim 1, wherein the fuzzy logic circuit is a MIN circuit, and at least a π-function output is obtained from this MIN circuit.
のＭＡＸ回路から少なくともＵ関数出力が得られる，特
許請求の範囲第(1)項に記載のプログラマブル・マルチ
・メンバーシップ関数回路。4. A programmable multi-membership function circuit according to claim 1, wherein the fuzzy logic circuit is a MAX circuit, and at least a U function output is obtained from the MAX circuit.
路とからなり， 第１のＺ関数回路の出力と第１のＳ関数回路の出力がＭ
ＩＮ回路にその入力として与えられ， 第２のＺ関数回路の出力と，第２のＳ関数回路の出力
と，ＭＩＮ回路の出力とがＭＡＸ回路にその入力として
与えられる， 特許請求の範囲第(1)項に記載のプログラマブル・マル
チ・メンバーシップ関数回路。5. The fuzzy logic circuit comprises a MIN circuit and a MAX circuit, and the outputs of the first Z-function circuit and the first S-function circuit are M.
The input to the IN circuit, the output of the second Z-function circuit, the output of the second S-function circuit, and the output of the MIN circuit are given to the MAX circuit as its input. Programmable multi-membership function circuit according to item 1).
路とからなり， 第１のＺ関数回路の出力と第１のＳ関数回路の出力がＭ
ＡＸ回路にその入力として与えられ，第２のＺ関数回路
の出力と，第２のＳ関数回路の出力と，ＭＡＸ回路の出
力とがＭＩＮ回路にその入力として与えられる， 特許請求の範囲第(1)項に記載のプログラマブル・マル
チ・メンバーシップ関数回路。6. A fuzzy logic circuit is composed of a MIN circuit and a MAX circuit, and the output of the first Z-function circuit and the output of the first S-function circuit are M.
The AX circuit is given as its input, and the output of the second Z-function circuit, the output of the second S-function circuit and the output of the MAX circuit are given as its input to the MIN circuit. Programmable multi-membership function circuit according to item 1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234643A JPH061498B2 (en) | 1985-10-22 | 1985-10-22 | Programmable multi-member ship function circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234643A JPH061498B2 (en) | 1985-10-22 | 1985-10-22 | Programmable multi-member ship function circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4135721A Division JPH0679345B2 (en) | 1992-04-30 | 1992-04-30 | Programmable membership function device and fuzzy inference method and device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295676A JPS6295676A (en) | 1987-05-02 |
| JPH061498B2 true JPH061498B2 (en) | 1994-01-05 |
Family
ID=16974237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60234643A Expired - Lifetime JPH061498B2 (en) | 1985-10-22 | 1985-10-22 | Programmable multi-member ship function circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061498B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2775447B2 (en) * | 1988-12-07 | 1998-07-16 | アプト・インスツルメンツ株式会社 | Processing unit based on truth value flow |
| JPH02155041A (en) * | 1988-12-07 | 1990-06-14 | Aputo Instr Kk | Processor by truth value flow |
| JP3188298B2 (en) * | 1991-12-28 | 2001-07-16 | ローム株式会社 | Membership function generator |
| JP2738794B2 (en) * | 1992-09-10 | 1998-04-08 | ローム株式会社 | Membership function generator |
-
1985
- 1985-10-22 JP JP60234643A patent/JPH061498B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6295676A (en) | 1987-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682396B2 (en) | Membership function synthesizer and fuzzy system | |
| Chen | Fuzzy backward reasoning using fuzzy Petri nets | |
| Peyravi et al. | Design of an analog CMOS fuzzy logic controller chip | |
| Tsukano et al. | Synthesis of operational transconductance amplifier-based analog fuzzy functional blocks and its application | |
| JPH061498B2 (en) | Programmable multi-member ship function circuit | |
| Hauptmann et al. | A neural net topology for bidirectional fuzzy-neuro transformation | |
| Hwang | Knowledge acquisition for fuzzy expert systems | |
| Borisov et al. | Generalized rule-based fuzzy cognitive maps: structure and dynamics model | |
| Wang et al. | Comparison of fuzzy logic and current-mode control techniques in buck, boost and buck/boost converters | |
| Izhizuka et al. | Design of a fuzzy controller with normalization circuits | |
| JPH061496B2 (en) | Fuzzy member-ship Z-function circuit | |
| JPH061497B2 (en) | Fuzzy member-ship S function circuit | |
| JPH0682397B2 (en) | Fuzzy member-ship function circuits applicable to crisp sets | |
| Jain | Design and Simulation of Fuzzy System Using Two Stage CMOS Operational Amplifier. | |
| JPH0535470B2 (en) | ||
| Zrilic et al. | Hardware implementations of fuzzy membership functions, operations, and inference | |
| JPH0744640A (en) | Fuzzy logic controller | |
| JPH05159085A (en) | Programarle membership function device and fuzzy inference method/device using it | |
| Guo et al. | A high-speed fuzzy co-processor implemented in analogue/digital technique | |
| JPS6295679A (en) | Fuzzy membership function circuit applicable to crisp set | |
| Guo et al. | A high-speed, reconfigurable fuzzy logic controller | |
| Sakthivel et al. | Design of optimized fuzzy logic controller for area minimization and its FPGA implementation | |
| Chan | The interpolation property of fuzzy polynomial approximation | |
| JP2504136B2 (en) | Fuzzy inference device and MIN arithmetic device for fuzzy inference | |
| Amirkhanzadeh et al. | Design and Implementation of a new fuzzy logic controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |