JPH06143698A - Resolution controlling device - Google Patents

Resolution controlling device

Info

Publication number
JPH06143698A
JPH06143698A JP32383192A JP32383192A JPH06143698A JP H06143698 A JPH06143698 A JP H06143698A JP 32383192 A JP32383192 A JP 32383192A JP 32383192 A JP32383192 A JP 32383192A JP H06143698 A JPH06143698 A JP H06143698A
Authority
JP
Japan
Prior art keywords
resolution
analog signal
scanning direction
clock signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32383192A
Other languages
Japanese (ja)
Inventor
Tsutomu Kubota
勉 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32383192A priority Critical patent/JPH06143698A/en
Publication of JPH06143698A publication Critical patent/JPH06143698A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a continuous changeability of a main scanning directional resolution and a sub-scanning directional one. CONSTITUTION:There is such composition that as an oscillation circuit 104 oscillates a clock signal having a frequency based on a first analogue signal potential, if the given first analogue signal potential is changed, the frequency of-the clock signal which decides a main scanning directional resolution changes continuously, and if a first resolution datum is decided, a CPU 107 executes an output of a second resolution datum for deciding a sub-scanning directional resolution. And, from a D/A converter 108 a second analogue signal potential is given to an oscillation circuit 109 and there is changed the frequency of the clock signal that decides the sub-scanning directional resolution, the frequency being sent from the oscillation circuit 109.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入力される画像データ
の主走査方向および副走査方向の解像度を連続的に可変
設定する解像度制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resolution control device for continuously variably setting the resolution of input image data in the main scanning direction and the sub scanning direction.

【0002】[0002]

【従来の技術】近年の電子技術の進歩により、出力する
画像の解像度はますます高解像度化をたどっており、6
00〜800DPI程度のプリンタエンジンが実用化さ
れている。
2. Description of the Related Art Due to recent advances in electronic technology, the resolution of output images is becoming higher and higher.
A printer engine of about 00 to 800 DPI has been put into practical use.

【0003】このような、高解像度化が進む一方で、プ
リンタエンジンで解像度を切り換えて出力するデータ処
理速度を変更したり、出力する画像種別(画像,グラフ
ィックス,文字(テキスト)に応じて解像度を切り換え
たりする提案もなされている。このような場合、例えば
主走査方向のラスタデータを順次副走査方向に走査して
画像を出力する、いわゆるプリンタ装置,表示装置(画
面サイズによりドット構成が変わる)等では、低解像度
と高解像度等を切り換え可能な製品も実用化されてい
る。
While such higher resolution is progressing, the resolution is changed by the printer engine to change the output data processing speed, and the resolution is changed according to the output image type (image, graphics, character (text)). In such a case, a so-called printer device or display device (for example, the dot configuration changes depending on the screen size) that sequentially scans raster data in the main scanning direction in the sub-scanning direction to output an image ) Etc., a product capable of switching between low resolution and high resolution has been put into practical use.

【0004】[0004]

【発明が解決しようとする課題】このように、従来は解
像度を切り換える場合、低解像度と高解像度もしくはこ
れに中解像度を加えた程度の切り換えしか行えない場合
が多い。これは、出力するデータのデータ構造等に起因
するが、これからのアプリケーションで処理対象とする
データの解像度が固定ではなく、任意に設定可能である
場合も予定されており、少なくも低解像度と高解像度の
間、例えば240DPI〜400DPIまでの解像度の
中で、限られた解像度でしか画像データを出力できず、
出力装置のスペックを有効に活かすことができないとい
う問題点あった。
As described above, in the prior art, when switching the resolution, it is often possible to switch only the low resolution and the high resolution or the intermediate resolution in addition to the resolution. This is due to the data structure of the data to be output, but it is planned that the resolution of the data to be processed by the application in the future is not fixed and can be set arbitrarily, at least low resolution and high resolution. During the resolution, for example, the resolution of 240 DPI to 400 DPI, the image data can be output only at a limited resolution,
There is a problem that the specifications of the output device cannot be effectively utilized.

【0005】本発明は、上記の問題点を解決するために
なされたもので、入力されるアナログ電位に従って連続
的に変化可能な周波数のクロック信号を発振させること
により、主走査方向と副走査方向の解像度を連続的に可
変することができる解像度制御装置を提供することを目
的とする。
The present invention has been made in order to solve the above problems, and oscillates a clock signal having a frequency that can be continuously changed according to an input analog potential to thereby oscillate a main scanning direction and a sub scanning direction. It is an object of the present invention to provide a resolution control device capable of continuously varying the resolution of.

【0006】[0006]

【課題を解決するための手段】本発明に係る解像度制御
装置は、所望の解像度を指定する指定手段と、この指定
手段が指定した解像度を解析して主走査方向の解像度を
決定するための第1の解像度データを出力する第1の出
力手段と、この第1の出力手段からの第1の解像度デー
タに基づく第1のアナログ信号を発生する第1のD/A
変換手段と、この第1のD/A変換手段からの第1のア
ナログ信号電位に基づく周波数のクロック信号を発振す
る第1の発振手段と、前記第1の出力手段からの第1の
解像度データを解析して副走査方向の解像度を決定する
ための第2の解像度データを出力する第2の出力手段
と、この第2の出力手段からの第2の解像度データに基
づく第2のアナログ信号を発生する第2のD/A変換手
段と、この第2のD/A変換手段からの第2のアナログ
信号電位に基づく周波数のクロック信号を発振する第2
の発振手段とを有するものである。
A resolution control apparatus according to the present invention comprises a designating unit for designating a desired resolution and a first unit for analyzing the resolution designated by the designating unit to determine the resolution in the main scanning direction. First output means for outputting one resolution data, and a first D / A for generating a first analog signal based on the first resolution data from the first output means.
Converting means, first oscillating means for oscillating a clock signal having a frequency based on the first analog signal potential from the first D / A converting means, and first resolution data from the first outputting means. To output second resolution data for determining the resolution in the sub-scanning direction, and a second analog signal based on the second resolution data from the second output means. A second D / A conversion unit that is generated and a second that oscillates a clock signal having a frequency based on the second analog signal potential from the second D / A conversion unit.
And oscillating means.

【0007】また、所望の解像度を指定する指定手段
と、この指定手段が指定した解像度を解析して主走査方
向の解像度を決定するための第1の解像度データを出力
する第1の出力手段と、この第1の出力手段からの第1
の解像度データに基づく第1のアナログ信号を発生する
第1のD/A変換手段と、この第1のD/A変換手段か
らの第1のアナログ信号電位に基づく周波数のクロック
信号を発振する第1の発振手段と、前記第1のアナログ
信号電位から演算される副走査方向の解像度を決定する
ための第2の解像度データに対応する第2のアナログ信
号電位を発生する演算手段と、この演算手段から出力さ
れる第2のアナログ信号電位に基づく周波数のクロック
信号を発振する第2の発振手段とを有するものである。
[0007] Further, a designating means for designating a desired resolution and a first output means for analyzing the resolution designated by the designating means and outputting first resolution data for determining the resolution in the main scanning direction. , The first from this first output means
First D / A converting means for generating a first analog signal based on the resolution data of the first and second clock signals for oscillating a clock signal having a frequency based on the first analog signal potential from the first D / A converting means. 1, an oscillating means, an arithmetic means for generating a second analog signal potential corresponding to second resolution data for determining the resolution in the sub-scanning direction calculated from the first analog signal potential, and this arithmetic operation. Second oscillating means for oscillating a clock signal having a frequency based on the second analog signal potential output from the means.

【0008】[0008]

【作用】本発明においては、第1の出力手段が指定手段
の指定に応じた第1の解像度データを出力すると、第1
のD/A変換手段から第1のアナログ信号電位が第1の
発振手段に与えられ、第1の発振手段が第1のアナログ
信号電位に基づく周波数のクロック信号を発振するの
で、与える第1のアナログ信号電位を変えると、主走査
方向の解像度を決定するクロック信号の周波数も連続的
に変えることが可能となるとともに、第1の解像度デー
タが決定すると、第2の出力手段が副走査方向の解像度
を決定するための第2の解像度データを出力するので、
第2のD/A変換手段から第2のアナログ信号電位が第
2の発振手段に与えられ、第2の発振手段が第2のアナ
ログ信号電位に基づく周波数のクロック信号を発振する
ので、与える第1のアナログ信号電位を変えると、副走
査方向の解像度を決定するクロック信号の周波数も連続
的に変えることが可能となる。
In the present invention, when the first output means outputs the first resolution data according to the designation of the designating means, the first
The first analog signal potential is applied to the first oscillating means from the D / A converting means of the first oscillating means, and the first oscillating means oscillates the clock signal having the frequency based on the first analog signal potential. When the analog signal potential is changed, it is possible to continuously change the frequency of the clock signal that determines the resolution in the main scanning direction, and when the first resolution data is determined, the second output unit changes the resolution in the sub scanning direction. Since the second resolution data for determining the resolution is output,
A second analog signal potential is applied from the second D / A conversion means to the second oscillating means, and the second oscillating means oscillates a clock signal having a frequency based on the second analog signal potential. When the analog signal potential of 1 is changed, the frequency of the clock signal that determines the resolution in the sub-scanning direction can be continuously changed.

【0009】また、第1の出力手段が指定手段の指定に
応じた第1の解像度データを出力すると、第1のD/A
変換手段から第1のアナログ信号電位が第1の発振手段
に与えられ、第1の発振手段が第1のアナログ信号電位
に基づく周波数のクロック信号を発振するので、与える
第1のアナログ信号電位を変えると、主走査方向の解像
度を決定するクロック信号の周波数も連続的に変えるこ
とが可能となるとともに、第1の解像度データが決定す
ると、演算手段が第1のアナログ信号電位から演算され
る副走査方向の解像度を決定するための第2の解像度デ
ータに対応する第2のアナログ信号電位が第2の発振手
段に与えられ、第2の発振手段が第2のアナログ信号電
位に基づく周波数のクロック信号を発振するので、与え
る第1のアナログ信号電位を変えると、副走査方向の解
像度を決定するクロック信号の周波数も連続的に変える
ことが可能となる。
Further, the first output means can specify the designation means.
When the corresponding first resolution data is output, the first D / A
The first analog signal potential from the converting means is the first oscillating means.
Is applied to the first oscillating means to generate the first analog signal potential.
Gives a clock signal with a frequency based on
When the first analog signal potential is changed, resolution in the main scanning direction
The frequency of the clock signal that determines the
And the first resolution data is determined.
Then, the calculation means calculates from the first analog signal potential.
Second resolution data for determining the resolution in the sub-scanning direction.
The second analog signal potential corresponding to the
The second oscillating means is provided to the second analog signal source.
Since it oscillates a clock signal with a frequency based on
If the first analog signal potential is changed, the solution in the sub-scanning direction
The frequency of the clock signal that determines the image resolution is also changed continuously
It becomes possible.

【0010】[0010]

【実施例】図1は本発明の第1実施例を示す解像度制御
装置の構成を説明するブロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram for explaining the configuration of a resolution control device showing a first embodiment of the present invention.

【0011】図において、101は図示しないホストコ
ンピュータから送出されてきたコードデータをビデオ信
号に変換するコントローラ部、102は前記コントロー
ラ101の制御を行うCPU、103はディジタルデー
タをアナログ電圧に変換するD/A変換器、104は発
振回路で、前記D/A変換器103からの入力電圧に応
じた発振周波数のビデオクロック信号を発生させる。1
05はインタフェースで、コントローラ部101と記録
部106とを接続する。記録部106には、記録部全体
を制御するCPU107を備え、インタフェース105
を介して入力されるビデオクロック信号に応じて副走査
方向の解像度を決定する制御クロック信号の周波数を決
定するためのD/A変換器108,発振回路109とを
備えている。なお、CPU102は図示しないROMに
記憶された制御プログラムに従ってシステム全体を制御
するとともに、主走査方向の解像度指定処理を制御す
る。また、CPU107は図示しないROMに記憶され
た制御プログラムに従って記録部全体を制御するととも
に、副走査方向の解像度指定処理を制御する。
In the figure, 101 is a controller unit for converting code data sent from a host computer (not shown) into a video signal, 102 is a CPU for controlling the controller 101, and 103 is D for converting digital data into analog voltage. An A / A converter 104 is an oscillating circuit, which generates a video clock signal having an oscillating frequency according to the input voltage from the D / A converter 103. 1
An interface 05 connects the controller unit 101 and the recording unit 106. The recording unit 106 includes a CPU 107 that controls the entire recording unit, and the interface 105
A D / A converter 108 and an oscillating circuit 109 for determining the frequency of a control clock signal that determines the resolution in the sub-scanning direction according to the video clock signal input via the. The CPU 102 controls the entire system according to a control program stored in a ROM (not shown), and also controls the resolution designation process in the main scanning direction. Further, the CPU 107 controls the entire recording unit according to a control program stored in a ROM (not shown) and also controls the resolution designation processing in the sub-scanning direction.

【0012】このように構成された解像度制御装置にお
いて、CPU102がキー入力からの指定に応じた第1
の解像度データを出力すると、D/A変換器103から
第1のアナログ信号電位が発振回路104に与えられ、
発振回路104が第1のアナログ信号電位に基づく周波
数のクロック信号を発振するので、与える第1のアナロ
グ信号電位を変えると、主走査方向の解像度を決定する
クロック信号の周波数も連続的に変えることが可能とな
るとともに、第1の解像度データが決定すると、CPU
107が副走査方向の解像度を決定するための第2の解
像度データを出力するので、D/A変換器108から第
2のアナログ信号電位が発振回路109に与えられ、発
振回路109が第2のアナログ信号電位に基づく周波数
のクロック信号を発振するので、与える第1のアナログ
信号電位を変えると、副走査方向の解像度を決定するク
ロック信号の周波数も連続的に変えることが可能とな
る。
In the resolution control device having the above-described structure, the CPU 102 operates the first CPU in response to the designation from the key input.
When the resolution data of is output, the D / A converter 103 supplies the first analog signal potential to the oscillation circuit 104,
Since the oscillator circuit 104 oscillates a clock signal having a frequency based on the first analog signal potential, changing the first analog signal potential to be applied also continuously changes the frequency of the clock signal that determines the resolution in the main scanning direction. Is enabled and the first resolution data is determined, the CPU
Since the 107 outputs the second resolution data for determining the resolution in the sub-scanning direction, the D / A converter 108 applies the second analog signal potential to the oscillation circuit 109, and the oscillation circuit 109 outputs the second analog signal potential. Since the clock signal having the frequency based on the analog signal potential is oscillated, the frequency of the clock signal that determines the resolution in the sub-scanning direction can be continuously changed by changing the applied first analog signal potential.

【0013】具体的には、コントローラ部101におい
て、プリンタ装置のパネルやホストコンピュータからの
指示またはCPU102が解像度の変更を必要とする条
件となった場合、CPU102はD/A変換器103に
対し、指定解像度に対応するディジタルデータをセット
する。これに応じてD/A変換器103はセットされた
ディジタルデータを電圧レベルに変換し、発振回路10
4に対し出力する。発振回路104は入力される電圧レ
ベルに従って発振するビデオクロック信号の周波数を連
続的に変化させることができる。
Specifically, in the controller section 101, when an instruction from the panel of the printer device or a host computer or a condition that the CPU 102 needs to change the resolution, the CPU 102 instructs the D / A converter 103 to Set the digital data corresponding to the specified resolution. In response to this, the D / A converter 103 converts the set digital data into a voltage level, and the oscillation circuit 10
Output to 4. The oscillating circuit 104 can continuously change the frequency of the oscillating video clock signal according to the input voltage level.

【0014】本実施例において、解像度を上げる場合
は、CPU102は、解像度を実現する基本となるビデ
オクロック信号が、発振回路104で生成出力させる値
をD/A変換器103にセットする。D/A変換器10
3はこの値を電圧レベルに変換して発振回路104に加
えると、発振回路104は入力電圧に連動した周波数の
クロックが出力される。このクロックの周波数は解像度
に比例して高くなる。
In the present embodiment, when the resolution is to be increased, the CPU 102 sets in the D / A converter 103 a value that the basic video clock signal for realizing the resolution is generated and output by the oscillation circuit 104. D / A converter 10
When the value 3 is converted into a voltage level and applied to the oscillation circuit 104, the oscillation circuit 104 outputs a clock having a frequency linked to the input voltage. The frequency of this clock increases in proportion to the resolution.

【0015】一方、記録部106では、インタフェース
105を通じて送られた新しい周波数の値に基づいてC
PU107がD/A変換器108に対し発振回路109
から出力されるクロックの周波数が低くなるような値を
セットする。このクロックは紙の搬送方向のスピード、
つまり副走査方向の速度の基本となる。
On the other hand, in the recording unit 106, C is calculated based on the new frequency value sent through the interface 105.
The PU 107 causes the D / A converter 108 to oscillate circuit 109.
Set a value that lowers the frequency of the clock output from. This clock is the speed of the paper conveyance direction,
That is, it is the basis of the speed in the sub-scanning direction.

【0016】なお、本実施例において、主走査方向の解
像度は、ビデオクロック信号の周波数に比例し、副走査
の解像度はスキャナモータ(例えば記録部106がレー
ザビームプリンタエンジンを備え、ポリゴンミラーを所
定速度で回転させるための駆動手段)の回転速度が一定
とする場合、感光ドラムの回転速度に反比例する。
In the present embodiment, the resolution in the main scanning direction is proportional to the frequency of the video clock signal, and the resolution in the sub scanning is a scanner motor (for example, the recording unit 106 has a laser beam printer engine and a polygon mirror is provided in a predetermined manner). When the rotation speed of the driving means for rotating at a constant speed is constant, it is inversely proportional to the rotation speed of the photosensitive drum.

【0017】また、上記実施例では主走査および副走査
方向の解像度を指定するための手段として、それぞれに
D/A変換器103,108を備える構成とする場合に
ついて説明したが、後述するように1つのD/A変換に
より、主走査および副走査方向の解像度を指定可能に構
成しても良い。
Further, in the above embodiment, the case where the D / A converters 103 and 108 are respectively provided as means for designating the resolutions in the main scanning direction and the sub scanning direction has been described, but as will be described later. The resolution in the main scanning direction and the sub-scanning direction may be designated by one D / A conversion.

【0018】図2は本発明の第2実施例を示す解像度制
御装置の構成を説明するブロック図である。
FIG. 2 is a block diagram for explaining the configuration of the resolution control device showing the second embodiment of the present invention.

【0019】図において、201は装置全体を制御する
CPUで、図示しないROMに格納された制御プログラ
ムに基づいてシステム全体を制御するとともに、主走査
方向の解像度を指定するディジタルデータをD/A変換
器202に設定する。D/A変換器202は指定された
ディジタルデータに対応する電圧レベルに変換して発振
回路204および減算回路203に加える。減算回路2
03は、D/A変換器202から入力される電圧レベル
をある基準電圧から減算した、減算レベルを発振回路2
05に出力する。発振回路204はD/A変換器202
から入力される電圧レベルに応じた周波数のビデオクロ
ック信号(主走査方向の解像度を決定する)を発振す
る。発振回路205は上記電圧レベルで相対的に決定さ
れる減算レベルに対応する周波数の制御クロック信号を
発振する。
In the figure, reference numeral 201 denotes a CPU for controlling the entire apparatus, which controls the entire system based on a control program stored in a ROM (not shown) and D / A converts digital data designating the resolution in the main scanning direction. Set in the container 202. The D / A converter 202 converts the voltage level corresponding to the designated digital data and applies it to the oscillation circuit 204 and the subtraction circuit 203. Subtraction circuit 2
Reference numeral 03 designates a subtraction level obtained by subtracting the voltage level input from the D / A converter 202 from a certain reference voltage.
Output to 05. The oscillator circuit 204 is the D / A converter 202.
It oscillates a video clock signal (which determines the resolution in the main scanning direction) having a frequency corresponding to the voltage level input from the. The oscillation circuit 205 oscillates a control clock signal having a frequency corresponding to the subtraction level relatively determined by the voltage level.

【0020】このように構成された解像度制御装置にお
いて、CPU102がキー入力からの指定に応じた第1
の解像度データを出力すると、D/A変換器103から
第1のアナログ信号電位が発振回路104に与えられ、
発振回路104が第1のアナログ信号電位に基づく周波
数のクロック信号を発振するので、与える第1のアナロ
グ信号電位を変えると、主走査方向の解像度を決定する
クロック信号の周波数も連続的に変えることが可能とな
るとともに、第1の解像度データが決定すると、減算回
路203が第1のアナログ信号電位から演算される副走
査方向の解像度を決定するための第2の解像度データに
対応する第2のアナログ信号電位が発振回路205に与
えられ、発振回路205が第2のアナログ信号電位に基
づく周波数のクロック信号を発振するので、与える第1
のアナログ信号電位を変えると、副走査方向の解像度を
決定するクロック信号の周波数も連続的に変えることが
可能となる。
In the resolution control device having the above-described structure, the CPU 102 operates in accordance with the first key input.
When the resolution data of is output, the D / A converter 103 supplies the first analog signal potential to the oscillation circuit 104,
Since the oscillator circuit 104 oscillates a clock signal having a frequency based on the first analog signal potential, changing the first analog signal potential to be applied also continuously changes the frequency of the clock signal that determines the resolution in the main scanning direction. When the first resolution data is determined, the subtraction circuit 203 determines the second resolution data corresponding to the second resolution data for determining the resolution in the sub-scanning direction calculated from the first analog signal potential. The analog signal potential is supplied to the oscillation circuit 205, and the oscillation circuit 205 oscillates a clock signal having a frequency based on the second analog signal potential.
By changing the analog signal potential of, the frequency of the clock signal that determines the resolution in the sub-scanning direction can be continuously changed.

【0021】具体的には、解像度を上げる場合、CPU
201が解像度にあったディジタルデータをD/A変換
器202にセットすると、D/A変換器202はセット
されたディジタルデータを電圧として出力する。これに
応じて、発振回路204はD/A変換器202の出力電
圧に比例して発振周波数は高くなる。減算回路203は
D/A変換器202の出力電圧を基準電圧から減算を行
い、減算レベルを発振回路205に出力する。そして、
D/A変換回路202の出力電圧レベルが高くなるにつ
れて発振回路205に入力される電圧は低くなり、発振
する周波数も低くなる。発振回路204が出力するクロ
ック信号を主走査方向のビデオクロックの基本として用
い、発振回路205が出力するクロック信号を副走査方
向の感光ドラムの回転の基本クロックとして用いること
により、解像度を連続的に可変することが可能となる。
Specifically, when increasing the resolution, the CPU
When the digital data corresponding to the resolution of 201 is set in the D / A converter 202, the D / A converter 202 outputs the set digital data as a voltage. In response to this, the oscillation frequency of the oscillation circuit 204 increases in proportion to the output voltage of the D / A converter 202. The subtraction circuit 203 subtracts the output voltage of the D / A converter 202 from the reference voltage, and outputs the subtraction level to the oscillation circuit 205. And
As the output voltage level of the D / A conversion circuit 202 increases, the voltage input to the oscillation circuit 205 decreases and the frequency of oscillation also decreases. The clock signal output from the oscillation circuit 204 is used as the basis of the video clock in the main scanning direction, and the clock signal output from the oscillation circuit 205 is used as the basis clock of the rotation of the photosensitive drum in the sub-scanning direction. It is possible to change.

【0022】なお、上記実施例では、D/A変換器10
3,108,202に設定されるディジタルデータを対
応する各CPUがセットする構成の場合について説明し
たが、ディジタルデータ設定手段は、上記CPUに限ら
ず、出力装置に設けられるディップスイッチや操作パネ
ルからのコマンドで設定できる構成としても良い。
In the above embodiment, the D / A converter 10 is used.
Although the description has been given of the case where the corresponding CPU sets the digital data set in 3, 108, 202, the digital data setting means is not limited to the CPU, but may be a dip switch or an operation panel provided in the output device. It may be configured to be set by the command of.

【0023】図3は本発明に係る解像度制御装置を適用
可能な記録装置の構成を示す断面図であり、例えばレー
ザビームプリンタ(LBP)の場合を示す。
FIG. 3 is a sectional view showing the arrangement of a recording apparatus to which the resolution control apparatus according to the present invention can be applied, and shows the case of a laser beam printer (LBP), for example.

【0024】図において、1500はLBP本体(プリ
ンタ)であり、外部に接続されているホストコンピュー
タから供給される印刷情報(文字コード等)やフォーム
情報あるいはマクロ命令等を入力して記憶するととも
に、それらの情報に従って対応する文字パターン(本発
明に係る文字パターン処理により発生される)やフォー
ムパターン等を作成し、記録媒体である記録紙上に像を
形成する。1501は操作のためのスイッチおよびLE
D表示器等が配されている操作パネル、1000はLB
P本体1500全体の制御及びホストコンピュータから
供給される文字情報等を解析するプリンタ制御ユニット
である。このプリンタ制御ユニット1000は、主に文
字情報を対応する文字パターンのビデオ信号に変換して
レーザドライバ1502に出力する。レーザドライバ1
502は半導体レ−ザ1503を駆動するための回路で
あり、入力されたビデオ信号に応じて半導体レ−ザ15
03から発射されるレーザ光1504をオン・オフ切り
換えする。レーザ光1504は回転多面鏡1505で左
右方向に振られて静電ドラム1506上を走査露光す
る。これにより、静電ドラム1506上には文字パター
ンの静電潜像が形成されることになる。この潜像は、静
電ドラム1506周囲に配設された現像ユニット150
7により現像された後、記録紙に転写される。この記録
紙にはカットシートを用い、カットシート記録紙は、L
BP本体1500に装着した用紙カセット1508に収
納され、給紙ローラ1509および搬送ローラ1510
と搬送ローラ1511とにより、装置内に取り込まれ
て、静電ドラム1506に供給される。
In the figure, reference numeral 1500 denotes an LBP main body (printer) which stores and stores print information (character code or the like) supplied from an externally connected host computer, form information, or a macro command. A corresponding character pattern (generated by the character pattern processing according to the present invention), a form pattern, or the like is created according to the information, and an image is formed on a recording paper, which is a recording medium. 1501 is a switch for operation and LE
Operation panel with D display etc., 1000 is LB
A printer control unit for controlling the entire P body 1500 and analyzing character information and the like supplied from the host computer. The printer control unit 1000 mainly converts character information into a video signal of a corresponding character pattern and outputs it to the laser driver 1502. Laser driver 1
Reference numeral 502 is a circuit for driving the semiconductor laser 1503, which corresponds to the semiconductor laser 15 depending on the input video signal.
The laser beam 1504 emitted from 03 is switched on / off. The laser beam 1504 is shaken in the left-right direction by the rotating polygon mirror 1505 to scan and expose the electrostatic drum 1506. As a result, an electrostatic latent image having a character pattern is formed on the electrostatic drum 1506. This latent image is generated by the developing unit 150 arranged around the electrostatic drum 1506.
After being developed by No. 7, it is transferred to recording paper. A cut sheet is used for this recording paper, and the cut sheet recording paper is L
The paper cassette 1508 mounted on the BP main body 1500 stores the paper, and the paper feed roller 1509 and the transport roller 1510 are included.
It is taken into the apparatus by the transport roller 1511 and is supplied to the electrostatic drum 1506.

【0025】このように構成された上記記録装置におい
て、図示しないインタフェースを介してホストコンピュ
ータより解像度情報が入力されると、上記CPUが主走
査方向および副走査方向の解像度を決定する発振回路に
所定の電圧レベルを印加することにより、解像度を連続
的に可変しながら画像データを出力可能とする。
In the recording apparatus thus constructed, when the resolution information is input from the host computer through an interface (not shown), the CPU determines the resolution of the main scanning direction and the sub scanning direction by a predetermined oscillation circuit. By applying the voltage level of, the image data can be output while continuously changing the resolution.

【0026】[0026]

【発明の効果】以上説明したように、本発明は第1の出
力手段が指定手段の指定に応じた第1の解像度データを
出力すると、第1のD/A変換手段から第1のアナログ
信号電位が第1の発振手段に与えられ、第1の発振手段
が第1のアナログ信号電位に基づく周波数のクロック信
号を発振するので、与える第1のアナログ信号電位を変
えると、主走査方向の解像度を決定するクロック信号の
周波数も連続的に変えることができるとともに、第1の
解像度データが決定すると、第2の出力手段が副走査方
向の解像度を決定するための第2の解像度データを出力
するので、第2のD/A変換手段から第2のアナログ信
号電位が第2の発振手段に与えられ、第2の発振手段が
第2のアナログ信号電位に基づく周波数のクロック信号
を発振するので、与える第1のアナログ信号電位を変え
ると、副走査方向の解像度を決定するクロック信号の周
波数も連続的に変えることができる。
As described above, according to the present invention, when the first output means outputs the first resolution data according to the designation of the designating means, the first analog signal from the first D / A converting means. The potential is applied to the first oscillating means, and the first oscillating means oscillates a clock signal having a frequency based on the first analog signal potential. Therefore, when the applied first analog signal potential is changed, the resolution in the main scanning direction is changed. The frequency of the clock signal for determining is also continuously changeable, and when the first resolution data is determined, the second output means outputs the second resolution data for determining the resolution in the sub-scanning direction. Therefore, the second analog signal potential is given to the second oscillating means from the second D / A converting means, and the second oscillating means oscillates the clock signal having the frequency based on the second analog signal potential. Changing the first analog signal potential to obtain, it can be continuously variable frequency of the clock signal which determines the resolution in the sub-scanning direction.

【0027】また、第1の出力手段が指定手段の指定に
応じた第1の解像度データを出力すると、第1のD/A
変換手段から第1のアナログ信号電位が第1の発振手段
に与えられ、第1の発振手段が第1のアナログ信号電位
に基づく周波数のクロック信号を発振するので、与える
第1のアナログ信号電位を変えると、主走査方向の解像
度を決定するクロック信号の周波数も連続的に変えるこ
とができるとともに、第1の解像度データが決定する
と、演算手段が第1のアナログ信号電位から演算される
副走査方向の解像度を決定するための第2の解像度デー
タに対応する第2のアナログ信号電位が第2の発振手段
に与えられ、第2の発振手段が第2のアナログ信号電位
に基づく周波数のクロック信号を発振するので、与える
第1のアナログ信号電位を変えると、副走査方向の解像
度を決定するクロック信号の周波数も連続的に変えるこ
とができる。
When the first output means outputs the first resolution data according to the designation of the designating means, the first D / A
The first analog signal potential is supplied from the conversion means to the first oscillating means, and the first oscillating means oscillates a clock signal having a frequency based on the first analog signal potential. When changed, the frequency of the clock signal which determines the resolution in the main scanning direction can be continuously changed, and when the first resolution data is determined, the calculating means calculates the first analog signal potential in the sub scanning direction. Second analog signal potential corresponding to the second resolution data for determining the resolution of the second is supplied to the second oscillating means, and the second oscillating means supplies a clock signal having a frequency based on the second analog signal potential. Since the oscillation occurs, the frequency of the clock signal that determines the resolution in the sub-scanning direction can be continuously changed by changing the applied first analog signal potential.

【0028】従って、非常に簡単な構成で、出力画像情
報の主走査方向および副走査方向の解像度を相対的、か
つ連続的に切り換え設定することができる等の効果を奏
する。
Therefore, it is possible to relatively and continuously switch and set the resolution of the output image information in the main scanning direction and the sub-scanning direction with a very simple structure.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す解像度制御装置の構
成を説明するブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a resolution control device showing a first embodiment of the present invention.

【図2】本発明の第2実施例を示す解像度制御装置の構
成を説明するブロック図である。
FIG. 2 is a block diagram illustrating a configuration of a resolution control device showing a second embodiment of the present invention.

【図3】本発明に係る解像度制御装置を適用可能な記録
装置の構成を示す断面図である。
FIG. 3 is a cross-sectional view showing a configuration of a recording device to which the resolution control device according to the present invention can be applied.

【符号の説明】[Explanation of symbols]

101 コントローラ部 102 CPU 103 D/A変換器 104 発振回路 105 インタフェース 106 記録部 107 CPU 108 D/A変換器 109 発振回路 101 Controller Unit 102 CPU 103 D / A Converter 104 Oscillation Circuit 105 Interface 106 Recording Unit 107 CPU 108 D / A Converter 109 Oscillation Circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // B41J 2/485 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display area // B41J 2/485

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 所望の解像度を指定する指定手段と、こ
の指定手段が指定した解像度を解析して主走査方向の解
像度を決定するための第1の解像度データを出力する第
1の出力手段と、この第1の出力手段からの第1の解像
度データに基づく第1のアナログ信号を発生する第1の
D/A変換手段と、この第1のD/A変換手段からの第
1のアナログ信号電位に基づく周波数のクロック信号を
発振する第1の発振手段と、前記第1の出力手段からの
第1の解像度データを解析して副走査方向の解像度を決
定するための第2の解像度データを出力する第2の出力
手段と、この第2の出力手段からの第2の解像度データ
に基づく第2のアナログ信号を発生する第2のD/A変
換手段と、この第2のD/A変換手段からの第2のアナ
ログ信号電位に基づく周波数のクロック信号を発振する
第2の発振手段とを有することを特徴とする解像度制御
装置。
1. Designating means for designating a desired resolution, and first output means for analyzing the resolution designated by the designating means and outputting first resolution data for determining the resolution in the main scanning direction. A first D / A conversion means for generating a first analog signal based on the first resolution data from the first output means, and a first analog signal from the first D / A conversion means First oscillating means for oscillating a clock signal having a frequency based on the potential, and second resolution data for determining the resolution in the sub-scanning direction by analyzing the first resolution data from the first output means. Second output means for outputting, second D / A conversion means for generating a second analog signal based on the second resolution data from the second output means, and the second D / A conversion Based on a second analog signal potential from the means And a second oscillating means for oscillating a clock signal of high frequency.
【請求項2】 所望の解像度を指定する指定手段と、こ
の指定手段が指定した解像度を解析して主走査方向の解
像度を決定するための第1の解像度データを出力する第
1の出力手段と、この第1の出力手段からの第1の解像
度データに基づく第1のアナログ信号を発生する第1の
D/A変換手段と、この第1のD/A変換手段からの第
1のアナログ信号電位に基づく周波数のクロック信号を
発振する第1の発振手段と、前記第1のアナログ信号電
位から演算される副走査方向の解像度を決定するための
第2の解像度データに対応する第2のアナログ信号電位
を発生する演算手段と、この演算手段から出力される第
2のアナログ信号電位に基づく周波数のクロック信号を
発振する第2の発振手段とを有することを特徴とする解
像度制御装置。
2. Designating means for designating a desired resolution and first output means for analyzing the resolution designated by the designating means and outputting first resolution data for determining the resolution in the main scanning direction. A first D / A conversion means for generating a first analog signal based on the first resolution data from the first output means, and a first analog signal from the first D / A conversion means First oscillating means for oscillating a clock signal having a frequency based on the electric potential, and second analog corresponding to second resolution data for determining the resolution in the sub-scanning direction calculated from the first analog signal electric potential. A resolution control apparatus comprising: an arithmetic means for generating a signal potential and a second oscillating means for oscillating a clock signal having a frequency based on a second analog signal potential output from the arithmetic means.
JP32383192A 1992-11-10 1992-11-10 Resolution controlling device Pending JPH06143698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32383192A JPH06143698A (en) 1992-11-10 1992-11-10 Resolution controlling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32383192A JPH06143698A (en) 1992-11-10 1992-11-10 Resolution controlling device

Publications (1)

Publication Number Publication Date
JPH06143698A true JPH06143698A (en) 1994-05-24

Family

ID=18159086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32383192A Pending JPH06143698A (en) 1992-11-10 1992-11-10 Resolution controlling device

Country Status (1)

Country Link
JP (1) JPH06143698A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0916494A3 (en) * 1997-11-17 2000-07-05 Canon Kabushiki Kaisha Multi-head printing with differing resolutions
US6377363B1 (en) 1998-03-26 2002-04-23 Minolta Co., Ltd. Image forming apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0916494A3 (en) * 1997-11-17 2000-07-05 Canon Kabushiki Kaisha Multi-head printing with differing resolutions
US6359701B1 (en) 1997-11-17 2002-03-19 Canon Kabushiki Kaisha Multi-head printing with differing resolutions
US6377363B1 (en) 1998-03-26 2002-04-23 Minolta Co., Ltd. Image forming apparatus

Similar Documents

Publication Publication Date Title
US4722064A (en) Drawing output unit
JPH079695A (en) Information recorder
JPH05318840A (en) Image forming device and formation thereof
US6570672B1 (en) Printing system and method
JPH06143698A (en) Resolution controlling device
JP3486467B2 (en) Image recording apparatus and control method thereof
US6353480B1 (en) Multi-mode printing control system
JP3337846B2 (en) Image processing apparatus and image processing method
JP3015133B2 (en) Print control apparatus and method
JP3154243B2 (en) Printing equipment
JP3638222B2 (en) Dashed line generator
JPH08183226A (en) Printer control apparatus and method
JPH10157217A (en) Printing-processing apparatus
JPH05318829A (en) Device and method of forming image
JPH10147019A (en) Printing process device
JPH1051627A (en) Image processing method and device therefor
JPH04292962A (en) Recorder
JPH11165429A (en) Electrophotographic printer
JP2000079727A (en) Printing control apparatus, method for processing data for printing control apparatus, and memory medium storing computer readable program
JPH04320864A (en) Recorder
JPH0557959A (en) Printer
JPH068522A (en) Method and device for forming image
JPH1013698A (en) Color image forming device and control method for the same
JPH01167863A (en) Image recorder
JPH01184138A (en) Color image forming apparatus and color image processor